CN105580124B - 用于基板处理的混合平台式设备、系统以及方法 - Google Patents

用于基板处理的混合平台式设备、系统以及方法 Download PDF

Info

Publication number
CN105580124B
CN105580124B CN201480052802.5A CN201480052802A CN105580124B CN 105580124 B CN105580124 B CN 105580124B CN 201480052802 A CN201480052802 A CN 201480052802A CN 105580124 B CN105580124 B CN 105580124B
Authority
CN
China
Prior art keywords
facet
size
processing chamber
chamber
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480052802.5A
Other languages
English (en)
Other versions
CN105580124A (zh
Inventor
迈克尔·R·赖斯
杰弗里·C·赫金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN201810342003.1A priority Critical patent/CN108695213B/zh
Publication of CN105580124A publication Critical patent/CN105580124A/zh
Application granted granted Critical
Publication of CN105580124B publication Critical patent/CN105580124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53187—Multiple station assembly apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Robotics (AREA)

Abstract

一种电子装置制造系统可包括主框架，不同尺寸的一或多个处理腔室可与其耦接。不同数量的处理腔室可与主框架的各个小面(即侧壁)耦接。与一个小面耦接的处理腔室相较于与其他小面耦接的处理腔室可为不同尺寸。例如，第一尺寸的一个处理腔室可与第一小面耦接，不同于第一尺寸的第二尺寸的两个处理腔室的各个可与第二小面耦接，不同于第一尺寸及第二尺寸的第三尺寸的三个处理腔室的各个可与第三小面耦接。可能有其他配置。主框架可具有正方形或矩形形状。还提供组合电子装置制造系统的方法，如其他态样。

Description

用于基板处理的混合平台式设备、系统以及方法
相关申请的交叉引用
本申请主张于2013年9月26日提出申请的美国临时专利申请第61/882,795号的优先权权益，该美国临时专利申请发明名称为“MIXED-PLATFORM APPARATUS,SYSTEMS,ANDMETHODS FOR SUBSTRATE PROCESSING(用于基板处理的混合平台式设备、系统以及方法”(代理人案号21215/L)，其内容在此以引用的方式针对所有目的将其并入。
领域
本发明一般涉及电子装置制造，更特定言之，涉及用于基板处理的混合平台式设备、系统与方法。
背景
传统电子装置制造系统可包括主框架，多个处理腔室与负载锁定室排列在该主框架附近。主框架可具有一数量的侧壁(通常被称为“小面”)，通常同等数量一般相同尺寸的处理腔室与/或负载锁定腔室与其耦接。例如，主框架可具有四个小面，其中第一小面可具有与其耦接的两个负载锁定室，并且其他三个小面的各个小面可具有与其耦接的一般相同尺寸的两个处理腔室。此主框架配置通常被提供以允许各式处理腔室与/或负载锁定室选择性地与可交换性地排列于主框架附近。然而，可在电子装置制造系统中执行的基板处理的类型与顺序可由此主框架配置限制。
因此，需要设备、系统与方法以提供其他基板处理主框架配置。
概述
根据第一态样，提供一种电子装置制造系统。该电子装置制造系统包括含有传送腔室与限定传送腔室的多个小面的主框架，多个小面的各个经配置而与一或多个处理腔室或负载锁定室耦接，多个小面的各个具有一或多个基板出入口，其中多个小面的第一个具有第一数量的基板出入口，及多个小面的第二个具有第二数量的基板出入口，第二数量不同于第一数量。
根据第二态样，提供另一种电子装置制造系统。该种电子装置制造系统包括含有传送腔室与限定传送腔室的多个小面的主框架，与多个小面的第一个耦接的第一处理腔室，及与多个小面的第二个耦接的第二处理腔室，第一处理腔室具有第一小面侧尺寸，第二处理腔室具有不同于第一小面侧尺寸的第二小面侧尺寸。
根据第三态样，提供一种组装电子装置制造系统的方法。该方法包括提供包含传送腔室与限定传送腔室的侧壁的多个小面的主框架，将第一腔室与多个小面的第一个耦接，及将第二腔室与多个小面的第二个耦接，第一腔室具有第一小面侧尺寸，第二腔室具有不同于第一小面侧尺寸的第二小面侧尺寸。
本发明实施方式的又一个态样、特征与优点可从以下详尽说明而轻易彰显，其中描述与绘示了一数量的示范实施方式与实施方式，包括考虑用于执行本发明的最佳模式。在不背离本发明范围下，本发明也可包括其他与不同的实施方式，且其若干细节可在各方面作修改。因此，图示与说明自然被视为其说明，而非限制。本发明涵盖所有落于本发明范围内的变化、等同及替代发明。
附图简要说明
以下附图仅作为说明用途而不必依比例绘示。所述附图不意图以任何方式限制本公开内容的范围。
图1根据现有技术绘示了电子装置制造系统的示意顶视图。
图2根据实施方式绘示了混和平台式电子装置制造系统的示意顶视图。
图3A-图3D根据实施方式绘示图2的主框架小面的简化、部分、垂直示意图。
图4根据实施方式绘示一种组装电子装置制造系统的方法的流程图。
具体描述
现在将参考本公开内容的示范实施方式，及其所附的附图。可能的话，在附图中使用的相同标号将代表相同或类似的元件。
在一个态样中，电子装置制造系统可包括主框架，主框架具有传送腔室与限定传送腔室的侧壁的一数量的小面。在某些实施方式中，主框架可具有正方形或矩形形状。一或多个负载锁定室可与主框架的一个小面耦接，而一或多个处理腔室可与主框架的其他小面的各个耦接。处理腔室可执行各式基板处理，而与不同小面耦接的处理腔室不必是相同尺寸。再者，各主框架小面可不经配置而与一相同数量的处理腔室和/或负载锁定室耦接。例如，一个小面可经配置而只与第一尺寸的一个处理腔室耦接，第二小面可经配置而与不同于第一尺寸的第二尺寸的两个处理腔室的各个耦接，诸如此类。在各小面上的一或多个基板出入口可将负载锁定室和处理腔室的各个与传送腔室接口以允许基板在其之间传送。基板出入口可经调整尺寸并经定位在各小面上以容纳可与各小面耦接的腔室的数量与尺寸。具有此主框架的电子装置制造系统可允许更多类与更多样化序列的基板处理于单一系统中执行，因而改善此电子装置制造系统的通用性、性能和/或效率。在其他态样中，提供组装电子装置制造系统的方法，将与图1-图4连接而有更详尽的描述。
图1根据现有技术绘示已知电子装置制造系统100的示范例。电子装置制造系统100经配置而处理基板并可包括具有四个小面104a-d的主框架102。主框架102可包括传送腔室106，其中小面104a-d可限定传送腔室106的侧壁。小面104a-d的各个可具有一对基板出入口105，该对基板出入口105的各个经配置而允许水平定向的基板108通过该对基板出入口105的各个。基板108可以是半导体晶片、玻璃盘或玻璃板，和/或用于制造电子装置或电路部件的其他工件。各基板出入口105可以是如拉长的槽或狭缝，形成于传送腔室106的侧壁中，且各个可包括如流量阀或其他适合用于打开与关闭基板出入口105的装置。
小面104a-d的各个可与各对处理腔室110或负载锁定室114耦接。各处理腔室110与负载锁定室114的各个可具有对应于各个基板出入口105的腔室口。传送腔室106、处理腔室110，和/或负载锁定室114可在真空压力处各自操作。处理腔室110可在基板108上各自执行相同或不同的处理过程，包括如沉积、氧化、硝化、蚀刻、研磨、清洁、光刻或类似处理过程。也可在其中执行其他处理过程。
主框架102也可包括在传送腔室106中的机械臂组件118。机械臂组件118可经配置而将一或多个基板108来回传送于各处理腔室110与负载锁定室114。负载锁定室114可与工厂接口120耦接，其可与一或多个前开式标准舱(FOUPs)122耦接。FOUPs 122可各自为具有用于夹持多个基板的固定盒于其中的容器。FOUPs 122可各自具有前开式接口，其经配置而与工厂接口120使用。工厂接口120可具有缓冲室124与一或多个机械臂组件(未图标出)，一或多个机械臂组件经配置以将基板经由线性、旋转和/或垂直移动而于FOUPs 122与负载锁定室114之间传送。基板可于FOUPs 122与负载锁定室114之间以任何次序或方向传送。负载锁定室114的各个可为分批式或单一基板式的负载锁定室。控制器126可控制机械臂组件118和/或电子装置制造系统100的操作。
如图所示，主框架102通常具有与小面104a-c耦接的相同数量的实质等尺寸的处理腔室110，及通常具有与小面104d耦接的并且与耦接至各小面104a-c的处理腔室的数量相同的负载锁定室114。基板出入口105通常也是相同尺寸，并且各小面104a-d通常具有相同数量的基板出入口105。在其他已知的电子装置制造系统中，主框架可与其他同等数量的腔室配置，该其他同等数量的腔室与各小面耦接，例如，三个负载锁定室与一个小面耦接而三个处理腔室与其他小面的各个耦接。具有负载锁定室与处理腔室的一般对称主框架配置的此等已知电子装置制造系统可受限为可在单一电子装置制造系统中执行的基板处理的类型与序列。
图2根据一或多个实施方式绘示电子装置制造系统200。电子装置制造系统200可经配置以同时处理多个基板108。电子装置制造系统200可包括具有四个小面204a-d的主框架202。主框架202可包括传送腔室206，其中小面204a-d可限定传送腔室206的侧壁。主框架202可具有一般正方形或矩形形状。在其他实施方式中，主框架202可具有其他小面合适的形状和/或数量。
在某些实施方式中，小面204a可具有一对基板出入口205a，小面204b可具有三个基板出入口205b(只标示了一个)，小面204c可具有一个基板出入口205c，而小面204d可具有三个基板出入口205d(标示了其中两个)。基板出入口205a-d的各个经配置以允许水平定向的基板108通过基板出入口205a-d。各基板出入口205a-d可以是如拉长的槽或狭缝，其形成于传送腔室206的侧壁中。基板出入口205a-d可各自包括流量阀，所述流量阀经配置而打开与关闭基板出入口205a-d。流量阀可由任何合适的传统结构构成，如L型运动的流量阀。可使用其他适合的装置用于打开与关闭基板出入口205a-d。
基板出入口205a-d的各个可以是不同尺寸。例如，图3A-图3D所示，各基板出入口205a可具有宽度W305a，各基板出入口205b可具有宽度W305b，及各基板出入口205c可具有宽度W305c。宽度W305a可不同于宽度W305b，而宽度W305c可不同于宽度W305a且不同于宽度W305b。各基板出入口205d(在图3D中标示305d1-d6(且在之后与负载锁定室214、215与216连接而进一步描述))可各具有宽度W305d，其可与宽度W305b相同或不同于宽度W305b。各基板出入口205a-d的宽度为至少够宽以允许基板108通过各基板出入口205a-d。不同尺寸的基板出入口可允许机械臂组件218到达腔室内的不同区域，该腔室与小面204a-d的一个耦接。在某些实施方式中，其中小面具有两个或以上的基板出入口，所述基板出入口可不位于小面的横向中心且/或如图3A与图3B中所示互相等距分隔开。在某些实施方式中，其中小面具有单一基板出入口，基板出入口可位于小面的横向中心或如图2与图3C中所示偏离中心。
在其他实施方式中，小面204a-d的各个可具有不同于图2与图3A-图3D中的基板出入口的其他数量、尺寸和/或组合，提供适合用于容纳所述基板出入口的其他数量、尺寸和/或组合的小面宽度。例如，在某些实施方式中，小面204b可具有一个基板出入口205c而不是三个基板出入口205b。在其他实施方式中，一个小面可具有一个基板出入口205A与一个基板出入口205b，而另一各小面可具有一个基板出入口205b与一个基板出入口205c。如果小面具有适合的宽度，则可能有基板出入口的各式组合。如此允许主框架202自定义而与如此处所述的特定类型与数量所需的处理腔室与负载锁定室耦接。
回到图2，小面204a-d的各个可与一或多个处理腔室或负载锁定室耦接。传送腔室206与各处理腔室及负载锁定室可在真空压力处操作。在某些实施方式中，各处理腔室可代表基板处理的不同阶段或时期。在其他实施方式中，两个或以上处理腔室可执行用于同时基板处理的相同处理过程以改善在电子装置制造系统200中的基板处理量。
在某些实施方式中，小面204a可与一对处理腔室210耦接，其与处理腔室110相似或相同。处理腔室210各个可以是实质的相同尺寸且可各自执行相同或不同的基板处理，如蚀刻、化学气相沉积、或物理气相沉积。可由一或两个处理腔室210执行其他处理过程。处理腔室210可各自具有对应于个别基板出入口205a的腔室口。处理腔室210可各自具有小面侧尺寸，在某些实施方式中，可以是处理腔室210的宽度W204a(只标示于处理腔室210中)。在某些实施方式中，宽度W204a可以是如约1.2米。或者，小面侧尺寸可以是宽度W305a(图3A)，其可相对应于处理腔室210的腔室口宽度。
在某些实施方式中，小面204b可与处理腔室211耦接。处理腔室211可以是三基座腔室(即是，可容纳高达三个基板108以同时处理)。处理腔室211可具有个别相对应于三个基板出入口205b的三个腔室口。处理腔室211可具有小面侧尺寸，在某些实施方式中，其可系处理腔室211的宽度W204b。在某些实施方式中，宽度204b可以是如约2.4米，其中小面204b的宽度也可以是至少约2.4米。或者，处理腔室211的小面侧尺寸可以是宽度W305b(图3B)，其可相对应于处理腔室211的腔室口宽度。在某些实施方式中，处理腔室211可以是DSM(介电系统与模块)腔室。处理腔室211可以是任何其他适合类型的处理腔室。
在替代实施方式中，小面204b可与三个处理腔室耦接(如所绘示的假想线将处理腔室211分为三个处理腔室211a、211b与211c)。在此替代实施方式中，三个处理腔室211a、211b与211c的各个可具有小面侧尺寸，其可以是约宽度W204b的三分之一，在某些实施方式中，其可以是约800mm。或者，各处理腔室211a、211b与211c的小面侧尺寸可以是宽度W305b(图3B)，其可相对应于处理腔室211a、211b与211c的腔室口宽度。三个处理腔室211a、211b与211c的各个可执行相同或不同的基板处理过程。
在某些实施方式中，小面204c可与处理腔室212耦接。处理腔室212可大于处理腔室210和/或处理腔室211并可具有相对应于基板出入口205c的腔室口。处理腔室212可具有小面侧尺寸，在某些实施方式中，其可以是处理腔室212的宽度W204c。在某些实施方式中，宽度W204c可大于约1.2米并小于小面宽度204c，其在某些实施方式中可以是约2.4米。或者，处理腔室212的小面侧尺寸可以是宽度W305c(图3B)，其可相对应于处理腔室212的腔室口宽度。在某些实施方式中，处理腔室212可以是外延腔室。在其他实施方式中，处理腔室212可以是任何适合类型的处理腔室。
在某些实施方式中，小面204d可与负载锁定室214、215及216耦接。负载锁定室214、215及216各自可以是分批式或单一基板式的负载锁定室。在某些实施方式中，负载锁定室214可以是堆叠负载锁定室，负载锁定室215可以是三重堆叠负载锁定室，并且负载锁定室216可以是单一空间负载锁定室。负载锁定室214、215及216的各个可具有相对应于个别其板出入口205d的一或多个腔室口。例如，如图3D中所示，可具有两个分开基板空间的堆叠负载锁定室214可具有个别对应于基板出入口305d1与305d2的两个垂直对准的腔室口。可具有三个分开基板空间的三重堆叠负载锁定室215可具有个别对应于基板出入口305d3、305d4与305d5的三个垂直对准的腔室口。且单一空间负载锁定室216可具有对应于基板出入口305d6的单一腔室口。在其他实施方式中，负载锁定腔室214、215和/或216的任意一或多个可以是堆叠负载锁定室、三重堆叠负载锁定室，和/或单一空间负载锁定室。再者，在某些实施方式中，负载锁定腔室214、215和/或216的任意一或多个可以是具有处理能力的腔室。即是，负载锁定腔室214、215和/或216的任意一或多个，或位于其中的腔室的任意一个可能够执行基板预热、缓和或冷却过程。
主框架202也可包括传送腔室206中的机械臂组件218。机械臂组件218可经配置而将一或多个基板108在各处理腔室210、211(或是211a-c)与212及各负载锁定室214、215与216中来回传送。机械臂组件218可经配置将基板108从任何一个腔室直接传送到主框架202的任意其他腔室。在某些实施方式中，基板108可被机械臂组件218依任何顺序或方向传送。在某些实施方式中，机械臂组件218可具有双传送叶片，其可独立来回于主框架202的任意腔室凸出或伸缩，因而通过使基板能够同时传送而增加系统处理量。在某些实施方式中，机械臂组件218可只具有单一传送叶片和/或SCARA(选择顺应性关节机械臂)机械臂。或者，机械臂组件218可以是用于在主框架202的腔室之间传送基板的任何合适机构。
在某些实施方式中，处理腔室210、211(211a-c)与212可互相相对地定位以最小化机械臂组件218的移动并因而最小化基板108从一个腔室移动到下一个的传送时间。此定位可增加基板处理量以及通过减少接续处理过程间的时间与减少基板传送期间粒子的污染可能性而改善产率。
负载锁定室214、215与216可与工厂接口220耦接并可提供介于工厂接口220与传送腔室206间的第一真空接口。在某些实施方式中，负载锁定室214、215与216的各个可通过与传送腔室206及工厂接口220交替沟通而增加基板处理量。即是，当一个负载锁定室214、215与216，或堆叠负载锁定室或三重堆叠负载锁定室中的任何一个空间与传送腔室206沟通时，其他负载锁定室214、215与216，或堆叠负载锁定室或三重堆叠负载锁定室中的其他空间可与工厂接口220沟通。可依任何其他合适的方式将基板于工厂接口220、负载锁定室214、215与216及传送腔室之间传送。
工厂接口220可与一或多个(FOUPs)前开式标准舱222耦接。FOUPs 222可各为具有用于夹持多个基板的固定盒于其中的容器。FOUPs 222可各自具有前开式接口，其经配置而与工厂接口220使用。在其他实施方式中，可使用任何适合类型的舱(pod)和/或加载口，而不是使用FOUPs 222。工厂接口220可具有缓冲室224与一或多个机械臂组件(未图标出)，一或多个机械臂组件经配置以将基板经由线性、旋转和/或垂直移动而于FOUPs 222与负载锁定室214、215与216之间传送。基板可于FOUPs 222与负载锁定室214、215与216之间以任何次序或方向传送。
电子装置制造系统200可具有其他任何适合数量的FOUPs 222和/或负载锁定室。在某些实施方式中，耦接至小面204d的负载锁定室的数量与耦接至小面204a-c中的任何一个的处理腔室的数量无关。例如，负载锁定室的数量可不同于耦接至小面的处理腔室的最高数量。再者，在某些实施方式中，高达四个处理腔室可与单一小面耦接，取决于相对于四个处理腔室的尺寸的主框架202的尺寸。在某些实施方式中，主框架202可不具有与位于小面204a-d上的各腔室位置耦接的腔室。
控制器226可控制在电子装置制造系统200中基板108及通过电子装置制造系统200的基板108的处理与传送。控制器226可以是如通用计算机且/或可包括微处理器或其他合适的CPU(中央处理器)、用于存储控制电子装置制造系统200、输入/输出外围及支持电路(例如，电源供应器、时钟电路、用于驱动机械臂组件218的电路、高速缓存，和/或类似物)的软件程序的存储器。控制器226可经程序化而如将一或多个基板依序处理通过处理腔室210、211(或是211a-c)与212的各个。在其他实施方式中，控制器226可经程序化而将基板依任何所需顺序处理通过处理腔室210、211(或是211a-c)与212。在又其他实施方式中，控制器226可经程序化而略过和/或重复一或多个处理腔室210、211(或是211a-c)与212中的一或多个基板的处理过程。或者，控制器226可经程序化而以任何适合的方法处理电子装置制造系统200中的一或多个基板。
在某些实施方式中，两个电子装置制造系统200可群集在一起。即是，各主框架202的一个小面(如第一主框架202的小面204b与第二主框架202的小面204d)可与相同的直通腔室耦接，该相同的直通腔室用于将基板于两个电子装置制造系统200之间传送。此可进一步增进这样的电子装置制造系统的通用性、性能和/或效率。
图4根据一或多个实施方式绘示组装电子装置制造系统的方法400。在处理方块402，方法400可包括提供主框架，主框架具有传送腔室以及限定传送腔室侧壁的多个小面。例如，主框架可以是图2的具有小面204a-d的主框架202，小面204a-d限定传送腔室206的侧壁。
在处理方块404，第一腔室可耦接至主框架的第一小面。第一腔室可具有第一小面侧尺寸。第一小面侧尺寸可以是如腔室的小面侧宽度或用于第一腔室的基板出入口宽度。在某些实施方式中，第一腔室可以是如与小面204a耦接的处理腔室210，及第一小面侧尺寸可以是处理腔室210的宽度W204a或基板出入口205a的宽度W305a。
在处理方块406，方法400可包括将第二腔室耦接至主框架的第二小面。第二腔室可具有不同于第一小面侧尺寸的第二小面侧尺寸。第二小面侧尺寸可以是如腔室的小面侧宽度或用于第二腔室的第二基板出入口宽度。在某些实施方式中，第二腔室可以是如与小面204c耦接的处理腔室212，及第二小面侧尺寸可以是处理腔室212的宽度W204c或基板出入口205c的宽度W305c。
以上所述方法400的处理方块可依顺序或序列实行或执行，但不受限于以上所述的顺序或序列。例如，在某些实施方式中，处理方块404可在处理方块406后执行或与处理方块406同时执行。
本领域技术人员应轻易理解本发明所述实施方式易受广泛用途与应用。在不背离本发明实质内容与范围的情况下，除了本说明书所述之外的本发明诸多实施方式与调整以及许多变化、改变与等效排列会从本发明与本说明书前述说明得以彰显或合理建议。例如，虽然示范混合平台式电子装置制造系统示于图2中，但根据一或多个本发明实施方式，可使用其他合适的混合平台式处理腔室与负载锁定室配置于电子装置制造系统中。因此，虽本发明与相关连的特定实施方式描述于本说明书中，但应可了解本公开内容只作为说明与呈现本发明的示范例，及仅作为用于提供本发明的完全与可用揭露的用途。此公开内容不用于将本发明受限于所揭露的特定设备、装置、组件、系统或方法，但相对地，其用意在于涵盖落于本发明范围内的变化、等同及替代物。

Claims (14)

1.一种电子装置制造系统，包括：
主框架，所述主框架包含传送腔室与限定所述传送腔室的侧壁的多个小面，所述多个小面的各个小面经配置而与一或多个处理腔室或负载锁定室耦接，所述多个小面的各个小面具有一或多个基板出入口；其中：
所述多个小面的第一个小面具有第一数量的基板出入口；及
所述多个小面的第二个小面具有第二数量的基板出入口，所述第二数量不同于所述第一数量，
其中所述多个小面的第一个小面的基板出入口的第一个基板出入口具有第一尺寸，及所述多个小面的第二个小面的基板出入口的第二个基板出入口具有第二尺寸，所述第二尺寸不同于所述第一尺寸。
2.如权利要求1所述的电子装置制造系统，其中所述多个小面的第三个小面具有第三数量的基板出入口，所述第三数量不同于所述第一数量且不同于所述第二数量。
3.如权利要求1所述的电子装置制造系统，其中所述多个小面的第三个小面的基板出入口的第三个基板出入口具有第三尺寸，所述第三尺寸不同于所述第一尺寸且不同于所述第二尺寸。
4.一种电子装置制造系统，包括：
主框架，所述主框架包括传送腔室与限定所述传送腔室的侧壁的多个小面；
第一处理腔室，所述第一处理腔室与所述多个小面的第一个小面耦接，所述第一处理腔室具有第一小面侧尺寸；及
第二处理腔室，所述第二处理腔室与所述多个小面的第二个小面耦接，所述第二处理腔室具有第二小面侧尺寸，所述第二小面侧尺寸不同于所述第一小面侧尺寸，
其中所述多个小面的各个小面具有一或多个基板出入口，所述多个小面的第一个小面的基板出入口的第一个基板出入口具有第一尺寸，及所述多个小面的第二个小面的基板出入口的第二个基板出入口具有第二尺寸，所述第二尺寸不同于所述第一尺寸。
5.如权利要求4所述的电子装置制造系统，进一步包括第三处理腔室，所述第三处理腔室与所述多个小面的第三个小面耦接，所述第三处理腔室具有第三小面侧尺寸，所述第三小面侧尺寸不同于所述第一小面侧尺寸且不同于所述第二小面侧尺寸。
6.如权利要求4所述的电子装置制造系统，其中与所述多个小面的第一个小面耦接的处理腔室的数量不同于与所述多个小面的第二个小面耦接的处理腔室的数量。
7.如权利要求6所述的电子装置制造系统，其中与所述多个小面的所述第二个小面耦接的处理腔室的数量不同于与所述多个小面的第三个小面耦接的处理腔室的数量，并且与所述多个小面的所述第三个小面耦接的处理腔室的数量不同于与所述多个小面的所述第一个小面耦接的处理腔室的数量。
8.如权利要求4所述的电子装置制造系统，其中第四与第五处理腔室与所述多个小面的所述第一个小面耦接，所述第四与第五处理腔室各具有小面侧尺寸，所述小面侧尺寸与所述第一处理腔室的第一小面侧尺寸实质相等。
9.如权利要求4所述的电子装置制造系统，其中多个负载锁定室与所述多个小面的第四个小面耦接，并且所述多个负载锁定室的至少一个负载锁定室是堆叠负载锁定室、三重堆叠负载锁定室，或具有处理能力的负载锁定室。
10.一种组装电子装置制造系统的方法，所述方法包括以下步骤：
提供包含传送腔室与限定所述传送腔室的侧壁的多个小面的主框架；
将第一腔室与所述多个小面的第一个小面耦接，所述第一腔室具有第一小面侧尺寸；及
将第二腔室与所述多个小面的第二个小面耦接，所述第二腔室具有不同于所述第一小面侧尺寸的一第二小面侧尺寸，
其中所述多个小面的各个小面具有一或多个基板出入口，所述多个小面的第一个小面的基板出入口的第一个基板出入口具有第一尺寸，及所述多个小面的第二个小面的基板出入口的第二个基板出入口具有第二尺寸，所述第二尺寸不同于所述第一尺寸。
11.如权利要求10所述的方法，其中所述第一腔室与所述第二腔室是用于处理一或多个基板的各个处理腔室。
12.如权利要求10所述的方法，进一步包括将第三腔室与所述多个小面的第三个小面耦接，所述第三腔室具有不同于所述第一小面侧尺寸且不同于所述第二小面侧尺寸的第三小面侧尺寸。
13.如权利要求10所述的方法，进一步包括将多个负载锁定室与所述多个小面的第四个小面耦接，其中所述负载锁定室的至少一个负载锁定室是堆叠负载锁定室、三重堆叠负载锁定室，或具有处理能力的负载锁定室。
14.如权利要求10所述的方法，进一步包括以下步骤：
将第四腔室与第五腔室耦接至所述多个小面的所述第一个小面，所述第四腔室与所述第五腔室各具有与所述第一腔室的所述第一小面侧尺寸实质相等的小面侧尺寸；及
将第六腔室耦接至所述多个小面的所述第二个小面，所述第六腔室具有与所述第二腔室的所述第二小面侧尺寸实质相等的第六小面侧尺寸。
CN201480052802.5A 2013-09-26 2014-09-24 用于基板处理的混合平台式设备、系统以及方法 Active CN105580124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810342003.1A CN108695213B (zh) 2013-09-26 2014-09-24 用于基板处理的混合平台式设备、系统以及方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361882795P 2013-09-26 2013-09-26
US61/882,795 2013-09-26
PCT/US2014/057233 WO2015048144A1 (en) 2013-09-26 2014-09-24 Mixed-platform apparatus, systems, and methods for substrate processing

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810342003.1A Division CN108695213B (zh) 2013-09-26 2014-09-24 用于基板处理的混合平台式设备、系统以及方法

Publications (2)

Publication Number Publication Date
CN105580124A CN105580124A (zh) 2016-05-11
CN105580124B true CN105580124B (zh) 2018-05-18

Family

ID=52689672

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810342003.1A Active CN108695213B (zh) 2013-09-26 2014-09-24 用于基板处理的混合平台式设备、系统以及方法
CN201480052802.5A Active CN105580124B (zh) 2013-09-26 2014-09-24 用于基板处理的混合平台式设备、系统以及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810342003.1A Active CN108695213B (zh) 2013-09-26 2014-09-24 用于基板处理的混合平台式设备、系统以及方法

Country Status (6)

Country Link
US (4) US9717147B2 (zh)
JP (4) JP2016537805A (zh)
KR (3) KR102161685B1 (zh)
CN (2) CN108695213B (zh)
TW (3) TWI671845B (zh)
WO (1) WO2015048144A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695213B (zh) * 2013-09-26 2022-03-18 应用材料公司 用于基板处理的混合平台式设备、系统以及方法
KR20160083084A (ko) 2013-11-04 2016-07-11 어플라이드 머티어리얼스, 인코포레이티드 증가된 개수의 측들을 갖는 이송 챔버들, 반도체 디바이스 제조 프로세싱 툴들, 및 프로세싱 방법들
CN106548957B (zh) * 2015-09-18 2020-05-08 中微半导体设备(上海)股份有限公司 一种处理腔以及基片处理系统
CN106548958B (zh) * 2015-09-18 2020-09-04 中微半导体设备(上海)股份有限公司 一种整合多功能腔以及基片处理系统
US10520371B2 (en) 2015-10-22 2019-12-31 Applied Materials, Inc. Optical fiber temperature sensors, temperature monitoring apparatus, and manufacturing methods
JP6294365B2 (ja) * 2016-01-29 2018-03-14 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラム及び記録媒体
US10119191B2 (en) 2016-06-08 2018-11-06 Applied Materials, Inc. High flow gas diffuser assemblies, systems, and methods
US10684159B2 (en) 2016-06-27 2020-06-16 Applied Materials, Inc. Methods, systems, and apparatus for mass flow verification based on choked flow
KR20180069403A (ko) * 2016-12-15 2018-06-25 삼성전자주식회사 질화 갈륨 기판의 제조 방법
JP7158133B2 (ja) * 2017-03-03 2022-10-21 アプライド マテリアルズ インコーポレイテッド 雰囲気が制御された移送モジュール及び処理システム
US10361099B2 (en) 2017-06-23 2019-07-23 Applied Materials, Inc. Systems and methods of gap calibration via direct component contact in electronic device manufacturing systems
KR102155168B1 (ko) * 2017-09-27 2020-09-11 어플라이드 머티어리얼스, 인코포레이티드 진공 밀봉을 위한 로크 밸브, 진공 챔버 및 진공 프로세싱 시스템
US11177183B2 (en) 2018-09-19 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Thickness measurement system and method
US11107709B2 (en) 2019-01-30 2021-08-31 Applied Materials, Inc. Temperature-controllable process chambers, electronic device processing systems, and manufacturing methods
CN112928043B (zh) * 2019-12-05 2022-07-22 应用材料公司 具有可替换接口板的可重新构造的主机
US11049740B1 (en) * 2019-12-05 2021-06-29 Applied Materials, Inc. Reconfigurable mainframe with replaceable interface plate
JP2022104042A (ja) * 2020-12-28 2022-07-08 東京エレクトロン株式会社 基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1975997A2 (en) * 2007-03-30 2008-10-01 Applied Materials, Inc. Wafer transfer blade

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575737A (en) 1968-06-25 1971-04-20 Sandvikens Jernverks Ab Razor blades and other thin cutting edge tools and method of manufacture of such tools
US5751003A (en) 1996-02-16 1998-05-12 Eaton Corporation Loadlock assembly for an ion implantation system
US6575737B1 (en) 1997-06-04 2003-06-10 Applied Materials, Inc. Method and apparatus for improved substrate handling
US6468353B1 (en) 1997-06-04 2002-10-22 Applied Materials, Inc. Method and apparatus for improved substrate handling
US5951770A (en) 1997-06-04 1999-09-14 Applied Materials, Inc. Carousel wafer transfer system
US6045620A (en) * 1997-07-11 2000-04-04 Applied Materials, Inc. Two-piece slit valve insert for vacuum processing system
JPH11168086A (ja) 1997-12-03 1999-06-22 Matsushita Electric Ind Co Ltd 基板処理装置及び基板処理方法
KR100508749B1 (ko) * 1998-06-01 2005-11-21 삼성전자주식회사 반도체장치 제조용 식각설비 및 이를 이용한 식각방법
JP4256543B2 (ja) 1999-08-17 2009-04-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 表示情報確定方法及び装置、表示情報確定のためのソフトウエア・プロダクトを格納した記憶媒体
US6558509B2 (en) * 1999-11-30 2003-05-06 Applied Materials, Inc. Dual wafer load lock
EP1124252A2 (en) * 2000-02-10 2001-08-16 Applied Materials, Inc. Apparatus and process for processing substrates
KR20030007938A (ko) 2000-06-14 2003-01-23 어플라이드 머티어리얼스, 인코포레이티드 환경적으로 제어된 챔버내에 압력을 유지하는 방법 및 장치
US6625898B2 (en) * 2001-06-13 2003-09-30 Applied Materials, Inc Variable method and apparatus for alignment of automated workpiece handling systems
WO2003009346A2 (en) 2001-07-15 2003-01-30 Applied Materials,Inc. Processing system
JP2003203963A (ja) 2002-01-08 2003-07-18 Tokyo Electron Ltd 搬送機構、処理システム及び搬送方法
KR20040008894A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 멀티 챔버를 구비한 반도체 제조 장비
US6896513B2 (en) 2002-09-12 2005-05-24 Applied Materials, Inc. Large area substrate processing system
JP2006134901A (ja) 2002-12-19 2006-05-25 Hitachi Kokusai Electric Inc 基板処理装置
JP4283559B2 (ja) 2003-02-24 2009-06-24 東京エレクトロン株式会社 搬送装置及び真空処理装置並びに常圧搬送装置
JP2004356295A (ja) 2003-05-28 2004-12-16 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
US7207766B2 (en) 2003-10-20 2007-04-24 Applied Materials, Inc. Load lock chamber for large area substrate processing system
US20060137609A1 (en) * 2004-09-13 2006-06-29 Puchacz Jerzy P Multi-single wafer processing apparatus
US7371022B2 (en) * 2004-12-22 2008-05-13 Sokudo Co., Ltd. Developer endpoint detection in a track lithography system
JP4619854B2 (ja) 2005-04-18 2011-01-26 東京エレクトロン株式会社 ロードロック装置及び処理方法
JP4791110B2 (ja) * 2005-09-02 2011-10-12 東京エレクトロン株式会社 真空チャンバおよび真空処理装置
KR101057530B1 (ko) 2005-12-20 2011-08-17 어플라이드 머티어리얼스, 인코포레이티드 반도체 장치 제조 설비를 위한 확대된 본체
US7665951B2 (en) * 2006-06-02 2010-02-23 Applied Materials, Inc. Multiple slot load lock chamber and method of operation
US20080019806A1 (en) 2006-07-24 2008-01-24 Nyi Oo Myo Small footprint modular processing system
JP2008028902A (ja) * 2006-07-25 2008-02-07 Samsung Electronics Co Ltd 映像調整装置
US20080202419A1 (en) * 2007-02-27 2008-08-28 Smith John M Gas manifold directly attached to substrate processing chamber
US20080202892A1 (en) 2007-02-27 2008-08-28 Smith John M Stacked process chambers for substrate vacuum processing tool
US20080276867A1 (en) * 2007-05-09 2008-11-13 Jason Schaller Transfer chamber with vacuum extension for shutter disks
KR20080102681A (ko) * 2007-05-21 2008-11-26 주식회사 아이피에스 실리사이드 형성 방법, 이 방법의 실시에 적합한 박막 형성장치 및 이 장치를 이용한 박막 형성 방법
WO2009055507A1 (en) 2007-10-26 2009-04-30 Applied Materials, Inc. Methods and apparatus for sealing a slit valve door
JP5005512B2 (ja) 2007-11-07 2012-08-22 東京エレクトロン株式会社 ゲートバルブ装置および真空処理装置およびゲートバルブ装置における弁体の開放方法。
KR100965413B1 (ko) * 2008-04-18 2010-06-25 엘아이지에이디피 주식회사 기판 처리용 클러스터 장치 및 클러스터 장치의 기판 처리방법
KR20100000146A (ko) * 2008-06-24 2010-01-06 주성엔지니어링(주) 챔버리드를 포함하는 기판처리를 위한 진공챔버
JP2010074073A (ja) * 2008-09-22 2010-04-02 Hitachi Kokusai Electric Inc 基板処理装置
TWI488247B (zh) * 2008-11-12 2015-06-11 Intevac Inc 輸送及處理基板之裝置與方法
JP5388279B2 (ja) 2009-02-27 2014-01-15 インテバック・インコーポレイテッド 基板搬送処理装置及び方法
JP5409479B2 (ja) 2010-03-29 2014-02-05 日立コンシューマエレクトロニクス株式会社 光情報再生装置、光情報記録装置及び情報記録方法
WO2012090395A1 (ja) * 2010-12-28 2012-07-05 キヤノンアネルバ株式会社 製造装置
KR101389269B1 (ko) 2010-12-30 2014-05-07 엘아이지에이디피 주식회사 평판표시소자 제조장비의 기판 감지장치 및 기판 감지방법
US9177842B2 (en) * 2011-08-10 2015-11-03 Applied Materials, Inc. Degassing apparatus adapted to process substrates in multiple tiers with second actuator
KR101870660B1 (ko) * 2011-08-19 2018-06-26 세메스 주식회사 기판처리장치 및 기판처리방법
TWI629743B (zh) 2012-02-10 2018-07-11 布魯克斯自動機械公司 基材處理設備
US20140273487A1 (en) 2013-03-13 2014-09-18 Applied Materials, Inc. Pulsed dc plasma etching process and apparatus
US9524889B2 (en) 2013-03-15 2016-12-20 Applied Materials, Inc. Processing systems and apparatus adapted to process substrates in electronic device manufacturing
WO2014150260A1 (en) 2013-03-15 2014-09-25 Applied Materials, Inc Process load lock apparatus, lift assemblies, electronic device processing systems, and methods of processing substrates in load lock locations
KR102214394B1 (ko) * 2013-03-15 2021-02-08 어플라이드 머티어리얼스, 인코포레이티드 기판 증착 시스템, 로봇 이송 장치, 및 전자 디바이스 제조 방법
CN108695213B (zh) * 2013-09-26 2022-03-18 应用材料公司 用于基板处理的混合平台式设备、系统以及方法
US10278501B2 (en) * 2014-04-25 2019-05-07 Applied Materials, Inc. Load lock door assembly, load lock apparatus, electronic device processing systems, and methods
CN106471609B (zh) 2014-07-02 2019-10-15 应用材料公司 用于使用嵌入光纤光学器件及环氧树脂光学散射器的基板温度控制的装置、系统与方法
US10595515B2 (en) * 2014-10-01 2020-03-24 National Research Council Of Canada Animal models, cell lines and methods for screening hepatitis C virus vaccines

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1975997A2 (en) * 2007-03-30 2008-10-01 Applied Materials, Inc. Wafer transfer blade

Also Published As

Publication number Publication date
TW201513252A (zh) 2015-04-01
TW201834117A (zh) 2018-09-16
US20150082625A1 (en) 2015-03-26
TWI769390B (zh) 2022-07-01
JP6860531B2 (ja) 2021-04-14
JP2020115558A (ja) 2020-07-30
US10595415B2 (en) 2020-03-17
TWI629739B (zh) 2018-07-11
KR20220119750A (ko) 2022-08-30
JP2016537805A (ja) 2016-12-01
TWI671845B (zh) 2019-09-11
US20170290166A1 (en) 2017-10-05
CN108695213B (zh) 2022-03-18
KR20180091961A (ko) 2018-08-16
WO2015048144A1 (en) 2015-04-02
US20230413448A1 (en) 2023-12-21
KR20160064177A (ko) 2016-06-07
CN105580124A (zh) 2016-05-11
TW202004957A (zh) 2020-01-16
JP2019004158A (ja) 2019-01-10
CN108695213A (zh) 2018-10-23
US20200170117A1 (en) 2020-05-28
US9717147B2 (en) 2017-07-25
KR102161685B1 (ko) 2020-10-05
US11576264B2 (en) 2023-02-07
JP2022008871A (ja) 2022-01-14
JP6957667B2 (ja) 2021-11-02

Similar Documents

Publication Publication Date Title
CN105580124B (zh) 用于基板处理的混合平台式设备、系统以及方法
JP7440592B2 (ja) 最適化された低エネルギ／高生産性の蒸着システム
TWI509722B (zh) 處理半導體晶圓的裝置及方法
KR102374689B1 (ko) 링크된 진공 프로세싱 툴들 및 그 사용 방법들
TW200818247A (en) Substrate processing apparatus
TW201626494A (zh) 用以移動晶圓之設備前端模組及方法
CN113782466A (zh) 高吞吐量、多室衬底处理系统
JP2022551815A (ja) 基板処理装置
US20090162170A1 (en) Tandem type semiconductor-processing apparatus
US20210272832A1 (en) Reduced footprint wafer handling platform
CN208378998U (zh) 12英寸多功能扩展化学沉积制程腔设备
US20150116674A1 (en) Apparatus for treating substrate
US20220139740A1 (en) Chamber interface for linked processing tools
KR20070094178A (ko) 기판 반송 장치 및 그것을 사용한 기판 처리 설비
JP2007243058A (ja) 基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant