JP2018533323A - 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム - Google Patents
非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム Download PDFInfo
- Publication number
- JP2018533323A JP2018533323A JP2018540687A JP2018540687A JP2018533323A JP 2018533323 A JP2018533323 A JP 2018533323A JP 2018540687 A JP2018540687 A JP 2018540687A JP 2018540687 A JP2018540687 A JP 2018540687A JP 2018533323 A JP2018533323 A JP 2018533323A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- mcu
- power semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/0406—Modifications for accelerating switching in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
2LTO機能の主な目的は、dV/dt及びdI/dtを低減又は管理するために、FETがスイッチングサイクルの開始時に徐々にオン/オフ抵抗を変化させられるようにすることである。図2に見られるように、Vceは、2LTO期間中、わずかに上昇し始める(FETの抵抗は増加する)。これは、図2では「Vce屈曲部」として示される。この初期の緩やかな変化により、漂遊インダクタンスのアンペア数をなお一層徐々に変化させることが可能になり、その効果として、ターンオフスパイクが低減される。
特定のIGBT及びSiCデバイスでは、製造業者は、主出力電流に比例する二次出力ピンを提供する。この出力ピンは、例えば、電流ミラー構成でパワーFETのソース電極及びゲート電極と並列に接続されたソース電極及びゲート電極を有するより小型のFET(図示せず)のドレイン電極であることがある。この出力ピンにより、システムが、より小型のFETのドレインとグラウンドとの間に結合された低オーム抵抗器(図示せず)に二次電流を分流して、FETを流れる全電流の関数である監視電圧を生成することが可能になる。システムによっては、主電流出力内の分流抵抗器を使用して、電流ミラー構造の代わりに使用される測定可能電圧を生成することが可能である。低オーム抵抗器又は分流抵抗器の両端の電圧出力は、比較器によって監視され、電圧がMCUによって印加されるレベル(例えば、2LTOff又は2LTOn)に達すると、MCUはFETを完全にオフ又はオンに駆動する。
この機能は、Vce又はIceが、比較器を始動させるレベルに達するのに要する時間の量を利用する。この時間は、MCUの内部クロック(デジタルタイマーセット、ゼロまでカウントダウンする)を使用することにより、MCUによって監視される。タイマーの「設定」値は、IGBT又はSiC FETを含む回路上での二重パルス試験又は他の形式の動的試験によって得られた、IGBT又はSiC FETデバイスの特性評価に基づく。
固定マルチレベルターンオフでは、FETへのゲート信号は、固定の電圧の組を介して進められる。各電圧は、所定の(かつ場合によっては異なる)時間間隔の間、保持される。一実施態様では、レベル及び時間ステップはプログラム可能であり、特性評価手順を通じて最適化されることができる。図9は、ゲート信号902及びVds904に対する典型的な時間及び電圧のシーケンスを示す。図9では、T0からT4までの値は、連続的な時間間隔を表す。図9の左側の縦軸はゲート信号に対応し、右側の縦軸はVdsに対応する。時間間隔T1の間のDSAT状態の検出に応答して(例えば、Vdsは2μs以内に12Vまで増加する)。表1は、各イベントについての詳細を示す。
図11は、MLTOシーケンスの次の電圧レベルにいつ進むかを決定するために、どのようにVce/Vdsを監視することができるかを示す流れ図である。図12を参照して以下に説明する例示的なシステムは、2つの比較器を使用して、過電圧スパイクがいつ所定の電圧VCHK1を上回り、所定の別の電圧VCHK2を下回るかを判定する。この低下する電圧変化は、前のステップによって引き起こされた電圧スパイクが沈静化したこと、また、ターンオフ処理の次のステップを進められることを示す。固定の時間の組を待つのではなく、システムの状態に基づいて次の電圧レベルに切り換わることにより、MLTO処理を最適化し、可能な限り素早くパワーデバイスをシャットダウンして起こり得る損傷を低減することができる。
Claims (31)
- パワー半導体デバイス用のゲート駆動制御装置であって、
トリガー信号を受信するように構成された入力端子と、前記パワー半導体デバイス用の駆動信号を供給する出力端子とを有するマスター制御部(MCU)と、
前記MCUに結合された出力端子と第1及び第2の入力端子とを有する比較器であって、前記第1の入力端子は前記半導体デバイスの出力信号を表す信号を受信するように結合され、前記第2の入力端子は前記MCUに結合されて前記パワー半導体デバイスの出力信号の期待値を表す目標値を受信し、前記出力端子は、前記パワー半導体デバイスの前記出力信号を表す前記信号が前記目標値よりも大きい場合には第1の値を有し、前記パワー半導体の前記出力信号を表す前記信号が前記目標値以下である場合には第2の値を有するブール出力信号を供給するように結合される、比較器と、を備え、
前記MCUはプログラム命令を含み、前記プログラム命令は、前記MCUが、
前記パワー半導体デバイスが第1の状態から第2の状態に変更されるべきであることを前記トリガー信号が示す場合に、前記パワー半導体デバイス用の第1の駆動信号及び前記比較器用の第1の目標値を生成し、
前記ブール信号が前記第1の値と前記第2の値との間の第1の遷移を示すまで、前記第1の駆動信号を保持し、
前記ブール信号の前記第1の値と前記第2の値との間の前記第1の遷移に応答して、前記第1の駆動信号とは異なる第2の駆動信号及び前記比較器への第2の目標値を供給し、
前記ブール信号が前記第1の値と前記第2の値との間の第2の遷移を示すまで、前記第2の駆動信号を保持し、
前記ブール信号の前記第2の遷移に応答して、前記第1及び前記第2の駆動信号とは異なる第3の駆動信号を供給するようにする、ゲート駆動制御装置。 - 前記第1の状態は、電流が前記パワー半導体デバイスを流れるオン状態であり、前記第2の状態は、電流が前記パワー半導体デバイスを流れないオフ状態である、請求項1に記載のゲート駆動制御装置。
- 前記第1の状態は、電流が前記パワー半導体デバイスを流れないオフ状態であり、前記第2の状態は、電流が前記パワー半導体デバイスを流れるオン状態である、請求項1に記載のゲート駆動制御装置。
- 前記パワー半導体デバイスは、シリコンIGBT、SiC FET、GaN FET、AlN FET、及びBN FETからなる群から選択される、請求項1に記載のゲート駆動制御装置。
- 前記MCUに結合された出力端子と第1及び第2の入力端子とを有する更なる比較器であって、前記更なる比較器の前記第1の入力端子は前記パワー半導体デバイスの出力信号を表す信号を受信するように結合され、前記更なる比較器の前記第2の入力端子は前記パワー半導体デバイスの前記出力信号における電力変動が沈静化した後の前記パワー半導体デバイスの前記出力信号の更なる期待値を表す第1の更なる目標値を受信するように結合され、前記電力変動は前記駆動信号が変更されることから生じるものであり、前記出力端子は、前記パワー半導体デバイスの前記出力信号を表す前記信号が前記第1の更なる目標値未満である場合には第1の値を有し、前記パワー半導体の前記出力信号を表す前記信号が前記第1の更なる目標値以上である場合には第2の値を有する更なるブール出力信号を供給するように構成される、更なる比較器、を更に備え、
前記ブール信号が前記第1の値と前記第2の値との間の前記第1の遷移を示すまで前記MCUに前記第1の駆動信号を保持させる前記プログラム命令は、更に、前記ブール信号及び前記更なるブール信号の両方が、前記第1の値と前記第2の値との間のそれぞれの第1の遷移を示すまで、前記MCUに前記第1の駆動信号を保持させ、
前記ブール信号の前記第1の値と前記第2の値との間の前記第1の遷移に応答して、前記MCUに、前記第1の駆動信号とは異なる第2の駆動信号と前記比較器への第2の目標値とを供給させる前記プログラム命令は、更に、前記MCUに、第2の更なる目標信号を前記更なる比較器に供給させ、
前記ブール信号が前記第1の値と前記第2の値との間の前記第2の遷移を示すまで前記MCUに前記第2の駆動信号を保持させる前記プログラム命令は、更に、前記ブール信号及び前記更なるブール信号の両方が、前記第1の値と前記第2の値との間のそれぞれの第2の遷移を示すまで、前記MCUに前記第2の駆動信号を保持させる、請求項1に記載のゲート駆動制御装置。 - 前記MCUは第1、第2、及び第3の駆動出力端子を含み、前記第1の駆動出力端子は前記第1の駆動信号を供給し、前記第2の駆動出力端子は前記第2の駆動信号を供給し、前記第3の駆動出力端子は前記第3の駆動信号を供給し、
前記ゲート駆動制御装置はマルチプレクサを更に備え、前記マルチプレクサは、前記MCUの前記第1、前記第2、及び前記第3の駆動出力端子にそれぞれ結合された第1、第2、及び第3の入力端子と、前記パワー半導体デバイスに前記駆動信号を供給するように結合された出力端子と、制御信号を受信するために前記MCUに結合された制御端子と、を有し、
前記プログラム命令は、前記MCUが、
前記MCUが前記トリガー信号を受信するのに応答して前記マルチプレクサを制御して前記第1の駆動信号を供給し、
前記ブール信号が前記第1の値と前記第2の値との間の前記第1の遷移を示すときに、前記マルチプレクサを制御して前記第2の駆動信号を供給し、
前記ブール信号の前記第1の値と前記第2の値との間の前記遷移に応答して、前記マルチプレクサを制御して前記第3の駆動信号を供給するようにする、請求項1に記載のゲート駆動制御装置。 - 前記MCUによってカウントダウン値に設定されるように構成されたタイマーであって、前記カウントダウン値がゼロまでカウントダウンされたときに信号を前記MCUに供給するタイマー、を更に備え、
前記MCUに前記第1の駆動信号及び前記第1の目標値を生成させる前記プログラム命令は、更に、前記MCUが第1のカウントダウン値を前記タイマーに供給するようにし、
前記ブール信号が前記第1の値と前記第2の値との間の前記第1の遷移を示すまで前記MCUに前記第1の駆動信号を保持させる前記プログラム命令は、更に、前記タイマー値が前記第1のカウントダウン値をゼロまでカウントするのと、又は、前記ブール信号が前記第1の値と前記第2の値との間の前記第1の遷移を示すのとの、早い方が発生するまで、前記MCUに前記第1の駆動信号を保持させ、
前記MCUに前記第2の駆動信号及び前記第2の目標値を供給させる前記プログラム命令は、更に、前記MCUが第2のカウントダウン値を前記タイマーに供給するようにし、
前記ブール信号が前記第1の値と前記第2の値との間の前記第2の遷移を示すまで前記MCUに前記第2の駆動信号を保持させる前記プログラム命令は、更に、前記タイマー値が前記第2のカウントダウン値をゼロまでカウントするのと、又は、前記ブール信号が前記第1の値と前記第2の値との間の前記第2の遷移を示すのとの、早い方が発生するまで、前記MCUに前記第2の駆動信号を保持させる、請求項1に記載のゲート駆動制御装置。 - パワー半導体デバイス用のゲート駆動制御装置であって、
前記パワー半導体デバイスが非飽和(DSAT)状態を経験していることを示すDSAT信号を受信するように構成された第1の入力端子と、前記パワー半導体デバイス用の駆動信号を供給する出力端子とを有するマスター制御部(MCU)と、
前記MCUに結合された出力端子と第1及び第2の入力端子とを有する比較器であって、前記第1の入力端子は前記パワー半導体デバイスの出力信号を表す信号を受信するように結合され、前記第2の入力端子は、前記MCUから前記パワー半導体デバイスの前記出力信号の期待値を表す目標値を受信し、かつ、前記パワー半導体デバイスの前記出力信号を表す前記信号が前記目標値よりも大きい場合には第1の値を有し、前記パワー半導体の前記出力信号を表す前記信号が前記目標値以下である場合には第2の値を有するブール出力信号を前記出力端子において供給するように結合される、比較器と、を備え、
前記MCUはプログラム命令を含み、前記プログラム命令は、前記MCUが、
前記パワー半導体デバイスがDSAT状態を経験していることを前記DSAT信号が示す場合に、前記パワー半導体デバイス用の第1の駆動信号及び前記比較器用の第1の目標値を生成し、
前記ブール信号が前記第1の値と前記第2の値との間の第1の遷移を示すまで、前記第1の駆動信号を保持し、
前記ブール信号の前記第1の値と前記第2の値との間の前記第1の遷移に応答して、前記第1の駆動信号とは異なる第2の駆動信号及び前記比較器への第2の目標値を供給し、
前記ブール信号が前記第1の値と前記第2の値との間の第2の遷移を示すまで、前記第2の駆動信号を保持し、
前記ブール信号の前記第2の遷移に応答して、前記第1及び前記第2の駆動信号とは異なる第3の駆動信号を供給するようにする、ゲート駆動制御装置。 - 前記パワー半導体デバイスは、シリコンIGBT、SiC FET、GaN FET、AlN FET、及びBN FETからなる群から選択される、請求項8に記載のゲート駆動制御装置。
- 更なる比較器であって、前記更なる比較器は前記MCUから第1の更なる目標値を受信するように結合され、前記第1の更なる目標値は前記パワー半導体デバイスの前記出力信号における電力変動が沈静化した後の前記パワー半導体デバイスの前記出力信号の第1の更なる期待値を表し、前記電力変動は前記駆動信号が変更されることから生じるものであり、また前記更なる比較器は、前記パワー半導体デバイスの前記出力信号が前記更なる期待値未満である場合には第1の値を有し、前記パワー半導体の前記出力信号が前記更なる期待値以上である場合には第2の値を有する更なるブール出力信号を供給するように結合される、更なる比較器、を更に備え、
前記ブール信号が前記第1の値と前記第2の値との間の前記第1の遷移を示すまで前記MCUに前記第1の駆動信号を保持させる前記プログラム命令は、更に、前記ブール信号及び前記更なるブール信号の両方が、前記第1の値と前記第2の値との間のそれぞれの第1の遷移を示すまで、前記MCUに前記第1の駆動信号を保持させ、
前記ブール信号の前記第1の値と前記第2の値との間の前記第1の遷移に応答して、前記MCUに、前記第1の駆動信号とは異なる第2の駆動信号と前記比較器への第2の目標値とを供給させる前記プログラム命令は、更に、前記MCUに、第2の更なる目標信号を前記更なる比較器に供給させ、
前記ブール信号が前記第1の値と前記第2の値との間の前記第2の遷移を示すまで前記MCUに前記第2の駆動信号を保持させる前記プログラム命令は、更に、前記ブール信号及び前記更なるブール信号の両方が、前記第1の値と前記第2の値との間のそれぞれの第2の遷移を示すまで、前記MCUに前記第2の駆動信号を保持させる、請求項8に記載のゲート駆動制御装置。 - 前記MCUは第1、第2、及び第3の駆動出力端子を含み、前記第1の駆動出力端子は前記第1の駆動信号を供給し、前記第2の駆動出力端子は前記第2の駆動信号を供給し、前記第3の駆動出力端子は前記第3の駆動信号を供給し、
前記ゲート駆動制御装置はマルチプレクサを更に備え、前記マルチプレクサは、制御入力端子と、前記MCUの前記第1、前記第2、及び前記第3の駆動出力端子にそれぞれ結合された第1、第2、及び第3の信号入力端子と、前記マルチプレクサの前記制御端子に印加された選択制御信号に応答して、前記パワー半導体デバイスに前記第1、前記第2、及び前記第3の駆動信号のうちの選択された信号を供給するように結合された出力端子と、を有し、
前記プログラム命令は、
前記MCUが前記DSAT信号を受信するのに応答するときに、前記MCUが前記マルチプレクサを制御して前記第1の駆動信号を選択するようにし、
前記ブール信号が前記第1の値と前記第2の値との間の前記第1の遷移を示すときに、前記MCUが前記マルチプレクサを制御して前記第2の駆動信号を選択するようにし、
前記ブール信号が前記第1の値と前記第2の値との間の前記第2の遷移を示すときに、前記MCUが前記マルチプレクサを制御して前記第3の駆動信号を選択するようにする、請求項8に記載のゲート駆動制御装置。 - 前記MCUによってカウントダウン値に設定されるように構成されたタイマーであって、前記カウントダウン値がゼロまでカウントダウンされたときに信号を前記MCUに供給するタイマー、を更に備え、
前記MCUに前記第1の駆動信号及び前記第1の目標値を生成させる前記プログラム命令は、更に、前記MCUが第1のカウントダウン値を前記タイマーに供給するようにし、
前記ブール信号が前記第1の値と前記第2の値との間の前記第1の遷移を示すまで前記MCUに前記第1の駆動信号を保持させる前記プログラム命令は、更に、前記タイマー値が前記第1のカウントダウン値をゼロまでカウントするのと、又は、前記ブール信号が前記第1の値と前記第2の値との間の前記第1の遷移を示すのとの、早い方が発生するまで、前記MCUに前記第1の駆動信号を保持させ、
前記MCUに前記第2の駆動信号及び前記第2の目標値を供給させる前記プログラム命令は、更に、前記MCUが第2のカウントダウン値を前記タイマーに供給するようにし、
前記ブール信号が前記第1の値と前記第2の値との間の前記第2の遷移を示すまで前記MCUに前記第2の駆動信号を保持させる前記プログラム命令は、更に、前記タイマー値が前記第2のカウントダウン値をゼロまでカウントするのと、又は、前記ブール信号が前記第1の値と前記第2の値との間の前記第2の遷移を示すのとの、早い方が発生するまで、前記MCUに前記第2の駆動信号を保持させる、請求項8に記載のゲート駆動制御装置。 - パワー半導体デバイス用のゲート駆動制御装置であって、
非飽和(DSAT)信号を受信するように構成された非飽和(DSAT)入力端子と、DSAT比較値を提供するように構成された出力端子と、前記パワー半導体デバイス用の駆動信号を供給する出力端子とを有するマスター制御部(MCU)と、
DSAT状態の発生を判定するために前記パワー半導体デバイスに結合されたDSAT検出器と、を備え、
前記MCUはプログラム命令を含み、前記プログラム命令は、前記MCUが、
DSAT状態が発生した場合に前記パワー半導体デバイス用の第1の駆動信号を生成し、
第1の所定の時間間隔の間、前記第1の駆動信号を保持し、
前記第1の所定の時間間隔の終了時に、前記第1の駆動信号とは異なる第2の駆動信号を供給し、
第2の所定の時間の間、前記第2の駆動信号を保持し、
前記第2の所定の時間間隔の終了時に、前記第1及び前記第2の駆動信号とは異なる第3の駆動信号を供給するようにする、ゲート駆動制御装置。 - 前記DSAT検出器は、前記パワー半導体デバイスの出力信号を表す信号を受信するように結合された第1の入力端子と、DSAT比較値を受信するために前記MCUに結合された第2の入力端子と、前記MCUのDSAT入力端子に結合された出力端子と、を有する比較器を備える、請求項13に記載のゲート駆動制御装置。
- 前記DSAT検出器は、前記パワー半導体デバイスの前記出力信号を表す信号の連続するデジタルサンプルを供給するように結合されたアナログ/デジタル変換器(ADC)を含み、前記プログラム命令は、前記MCUが、前記連続するサンプルの変化率を算出し、前記算出された変化率が閾値よりも大きい場合にDSAT状態を示すようにする、請求項13に記載のゲート駆動制御装置。
- 前記パワー半導体デバイスは、シリコンIGBT、SiC FET、GaN FET、AlN FET、及びBN FETからなる群から選択される、請求項13に記載のゲート駆動制御装置。
- パワー半導体デバイス用のゲート駆動制御装置であって、
基準入力端子と、前記パワー半導体デバイスの出力信号を受信するように結合された信号入力端子と、出力端子と、を有する比較器であって、前記信号入力端子に印加された信号の値が前記基準入力端子に印加された基準値未満である場合には第1の状態になり、前記信号入力端子に印加された前記信号の前記値が前記基準入力端子に印加された前記基準値以上である場合には第2の状態になるブール出力信号を供給する、比較器と、
ターンオフ・トリガー信号を受信するように構成された第1の入力端子と、前記比較器によって供給される前記ブール信号を受信するように構成された第2の入力端子と、非飽和(DSAT)信号を受信するように構成された第3の入力端子と、前記パワー半導体デバイス用の駆動信号を供給するように構成された第1の出力端子と、前記比較器の前記基準入力端子に前記基準値を供給するように構成された第2の出力端子と、を有するマスター制御部(MCU)と、を備え、
前記MCUはプログラム命令を含み、前記プログラム命令は、前記MCUが、
前記パワー半導体デバイスがオフにされるべきであることを前記トリガー信号が示す場合、前記パワー半導体デバイス用の第1の中間駆動信号を生成し、
前記パワー半導体デバイスが非飽和を経験していることを前記DSAT信号が示す場合、前記第1の駆動信号とは異なる第2の中間駆動信号を生成し、
前記パワー半導体デバイスからの前記出力信号が変化したことを前記ブール信号が示す場合、前記パワー半導体用の最終駆動信号を生成するようにする、ゲート駆動制御装置。 - 前記比較器の前記信号入力端子は前記パワー半導体デバイスに渡る電圧を表す電圧信号を受信するように結合され、前記プログラム命令は、前記パワー半導体の前記出力信号が前記基準値よりも大きい場合に、前記MCUが前記最終駆動信号を生成するようにする、請求項17に記載のゲート駆動制御装置。
- 前記比較器の前記信号入力端子は前記パワー半導体デバイスを流れる電流を表す電圧信号を受信するように結合され、前記プログラム命令は、前記パワー半導体の前記出力信号が前記基準値よりも小さい場合に、前記MCUが前記最終駆動信号を生成するようにする、請求項17に記載のゲート駆動制御装置。
- 更なる基準入力端子と、前記パワー半導体デバイスに渡る電圧を表す電圧信号を受信するように結合された更なる信号入力端子と、更なる出力端子と、を有する更なる比較器であって、前記半導体デバイスに渡る前記電圧が前記更なる基準入力端子に印加された値よりも小さくなる場合に、第1の値から第2の値に状態を変更する更なるブール出力信号を供給する、更なる比較器と、を更に備え、
前記比較器の前記入力端子に印加された前記信号が前記基準値未満であることを前記ブール信号が示す場合、又は、前記更なる比較器の前記更なる入力端子に印加された更なる信号が前記更なる基準値よりも大きい場合、前記プログラム命令は更に、前記MCUが前記最終駆動信号を生成するようにする、請求項19に記載のゲート駆動制御装置。 - 前記プログラム命令は更に、前記MCUが、前記第1の中間駆動信号が生成される場合には第1の値にタイマーを設定し、前記第2の中間駆動信号が生成される場合には第2の値にタイマーを設定するようにし、また、前記ブール信号の前記状態に関わりなく、前記タイマーが満了すると、前記MCUが前記最終駆動信号を生成するようにする、請求項17に記載のゲート駆動制御装置。
- 前記MCUに前記パワー半導体デバイスの温度を表す信号を供給するように結合された温度センサを更に備え、
前記プログラム命令は更に、前記パワー半導体デバイスの前記温度の変化に応答して、前記MCUが前記基準値を変更するようにする、請求項17に記載のゲート駆動制御装置。 - 前記パワー半導体デバイスは、シリコンIGBT、SiC FET、GaN FET、AlN FET、及びBN FETからなる群から選択される、請求項17に記載のゲート駆動制御装置。
- パワー半導体デバイス用のゲート駆動制御装置であって、
基準入力端子と、前記パワー半導体デバイスの出力信号を受信するように結合された信号入力端子と、出力端子と、を有する比較器であって、前記信号入力端子に印加された信号の値が前記基準入力端子に印加された基準値未満である場合には第1の状態になり、前記信号入力端子に印加された前記信号の前記値が前記基準入力端子に印加された前記基準値以上である場合には第2の状態になるブール出力信号を供給する、比較器と、
立ち上がりエッジ及び立ち下がりエッジを有するトリガーパルスを受信するように構成された第1の入力端子と、前記比較器によって供給される前記ブール信号を受信するように構成された第2の入力端子と、前記パワー半導体デバイス用の駆動信号を供給するように構成された第1の出力端子と、前記比較器に前記基準値を供給するように構成された第2の出力端子と、を有するマスター制御部(MCU)と、を備え、
前記MCUはプログラム命令を含み、前記プログラム命令は、前記MCUが、
前記トリガーパルスの前記立ち上がりエッジの検出に応答して、第1の基準値及び前記パワー半導体デバイス用の第1の駆動信号を生成し、前記第1の駆動信号は前記パワー半導体デバイスを部分的にオンにする傾向があり、
前記ブール信号が前記第1の状態と前記第2の状態との間で変化する場合、前記パワー半導体デバイス用の第2の駆動信号を生成し、前記第2の駆動信号は前記パワー半導体デバイスを完全にオンにする傾向があり、
前記トリガーパルスの前記立ち下がりエッジに応答して、第2の基準値及び前記パワー半導体デバイス用の第3の駆動信号を生成し、前記第3の駆動信号は前記パワー半導体デバイスを部分的にオフにする傾向があり、
前記ブール信号が前記第2の状態と前記第1の状態との間で変化する場合、前記パワー半導体デバイス用の第4の駆動信号を生成するようにし、前記第4の駆動信号は前記パワー半導体デバイスを完全にオフにする傾向がある、ゲート駆動制御装置。 - 前記比較器の前記信号入力端子は前記パワー半導体デバイスに渡る電圧を表す電圧信号を受信するように結合され、前記プログラム命令は、前記パワー半導体の前記出力信号が前記基準値よりも大きい場合に、前記MCUが前記第4の駆動信号を生成するようにする、請求項24に記載のゲート駆動制御装置。
- 前記比較器の前記信号入力端子は前記パワー半導体デバイスを流れる電流を表す電圧信号を受信するように構成され、前記プログラム命令は、前記パワー半導体の前記出力信号が前記基準値よりも小さい場合に、前記MCUが前記第4の駆動信号を生成するようにする、請求項24に記載のゲート駆動制御装置。
- 更なる基準入力端子と、前記パワー半導体デバイスに渡る電圧を表わす電圧信号を受信するように結合された更なる信号入力端子と、を有する更なる比較器であって、前記更なる信号入力端子に印加された電圧信号の値が前記更なる基準入力端子に印加された更なる値未満である場合には第1の状態になり、前記信号入力端子に印加された前記電圧信号の前記値が前記更なる基準入力端子に印加された前記更なる値以上である場合には第2の状態になる更なるブール出力信号を供給する、更なる比較器を更に備え、
前記プログラム命令は更に、前記MCUが、
前記ブール信号又は前記更なるブール信号のいずれかが前記第1の状態と前記第2の状態との間で変化する場合、前記第2の駆動信号を生成し、
前記ブール信号又は前記更なるブール信号のいずれかが前記第2の状態と前記第1の状態との間で変化する場合、前記第4の駆動信号を生成するようにする、請求項26に記載のゲート駆動制御装置。 - 前記プログラム命令は更に、前記MCUが、
前記第1の駆動信号が生成された場合にタイマーを第1の値に設定し、
前記ブール信号の前記状態に関わりなく、前記タイマーが満了した場合に、前記第2の駆動信号を生成し、
前記第3の駆動信号が生成された場合に、前記タイマーを第2の値に設定し、
前記ブール信号の前記状態に関わりなく、前記タイマーが満了した場合に、前記第4の駆動信号を生成するようにする、請求項24に記載のゲート駆動制御装置。 - 前記MCUに前記パワー半導体デバイスの温度を表す信号を供給するように結合された温度センサを更に備え、
前記プログラム命令は更に、前記パワー半導体デバイスの前記温度の変化に応答して、前記MCUが前記第1及び前記第2の基準値のうちの少なくとも1つを変更するようにする、請求項24に記載のゲート駆動制御装置。 - 前記パワー半導体デバイスは、シリコンIGBT、SiC FET、GaN FET、AlN FET、及びBN FETからなる群から選択される、請求項24に記載のゲート駆動制御装置。
- 更なる基準入力端子と、前記パワー半導体デバイスの前記出力信号を受信するように結合された更なる信号入力端子と、更なる出力端子と、を有する更なる比較器であって、前記更なる信号入力端子に印加された信号の値が前記更なる基準入力端子に印加された基準値未満である場合には第1の状態になり、前記更なる信号入力端子に印加された前記信号の前記値が前記更なる基準入力端子に印加された前記基準値以上である場合には第2の状態になる更なるブール出力信号を供給する、更なる比較器を更に含み、
前記プログラム命令は、前記更なるブール信号が前記第2の状態と前記第1の状態との間で変化する場合、前記MCUが、前記比較器に前記第1の基準値を印加し、前記更なる比較器に前記第2の基準値を印加し、かつ、前記第4の駆動信号を生成するようにする、請求項24に記載のゲート駆動制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021031604A JP2021101549A (ja) | 2015-10-21 | 2021-03-01 | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム |
JP2023206663A JP2024026303A (ja) | 2015-10-21 | 2023-12-07 | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562244325P | 2015-10-21 | 2015-10-21 | |
US62/244,325 | 2015-10-21 | ||
US15/074,364 US9490798B1 (en) | 2015-10-21 | 2016-03-18 | Gate drive control system for SiC and IGBT power devices |
US15/074,364 | 2016-03-18 | ||
US201662393859P | 2016-09-13 | 2016-09-13 | |
US62/393,859 | 2016-09-13 | ||
PCT/US2016/057819 WO2017070290A1 (en) | 2015-10-21 | 2016-10-20 | Gate drive control system for sic and igbt power devices to control desaturation or short circuit faults |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021031604A Division JP2021101549A (ja) | 2015-10-21 | 2021-03-01 | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018533323A true JP2018533323A (ja) | 2018-11-08 |
JP6963556B2 JP6963556B2 (ja) | 2021-11-10 |
Family
ID=58558034
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018540687A Active JP6963556B2 (ja) | 2015-10-21 | 2016-10-20 | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム |
JP2021031604A Pending JP2021101549A (ja) | 2015-10-21 | 2021-03-01 | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム |
JP2023206663A Pending JP2024026303A (ja) | 2015-10-21 | 2023-12-07 | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021031604A Pending JP2021101549A (ja) | 2015-10-21 | 2021-03-01 | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム |
JP2023206663A Pending JP2024026303A (ja) | 2015-10-21 | 2023-12-07 | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US11764772B2 (ja) |
EP (2) | EP3923476A1 (ja) |
JP (3) | JP6963556B2 (ja) |
KR (2) | KR20240023687A (ja) |
CN (2) | CN115149933A (ja) |
WO (1) | WO2017070290A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021103849A (ja) * | 2019-12-25 | 2021-07-15 | 株式会社タムラ製作所 | ゲート駆動回路 |
WO2023157660A1 (ja) * | 2022-02-18 | 2023-08-24 | ローム株式会社 | ゲートドライブ回路、電力変換装置 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017119600B4 (de) * | 2017-08-25 | 2019-06-27 | Infineon Technologies Austria Ag | Verfahren zum Ansteuern eines Transistorbauelements mit nicht-isoliertem Gate, Ansteuerschaltung und elektronische Schaltung |
US10215795B1 (en) | 2018-04-13 | 2019-02-26 | Infineon Technologies Ag | Three level gate monitoring |
KR102026931B1 (ko) * | 2018-07-20 | 2019-10-01 | 한국전기연구원 | 전력 스위치용 단락보호회로 |
US11013070B2 (en) | 2018-07-23 | 2021-05-18 | General Electric Company | System and method for controlling multiple IGBT temperatures in a power converter of an electrical power system |
KR102092186B1 (ko) * | 2018-11-08 | 2020-03-23 | 주식회사 싸이트론 | 트랜지스터 게이트 바이어스 신호 제어 회로 |
CN109639116B (zh) * | 2018-12-29 | 2020-05-05 | 广东美的制冷设备有限公司 | 功率器件和电器 |
KR102661973B1 (ko) * | 2019-08-28 | 2024-05-02 | 한국전기연구원 | 전력 스위치용 단락보호회로 |
CN113534010A (zh) * | 2021-07-30 | 2021-10-22 | 上海陆芯电子科技有限公司 | 一种功率器件的短路测试装置及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041797A (ja) * | 1996-05-21 | 1998-02-13 | Harness Sogo Gijutsu Kenkyusho:Kk | 過電流検出機能付きスイッチ回路 |
JP2006042597A (ja) * | 2002-07-10 | 2006-02-09 | Marvell World Trade Ltd | 出力レギュレータ |
JP2013090449A (ja) * | 2011-10-18 | 2013-05-13 | Fuji Electric Co Ltd | スイッチングデバイスの制御装置 |
WO2014115272A1 (ja) * | 2013-01-23 | 2014-07-31 | 三菱電機株式会社 | 半導体素子の駆動装置、半導体装置 |
JP2015061406A (ja) * | 2013-09-19 | 2015-03-30 | 三菱電機株式会社 | パワーモジュール |
JP2015510382A (ja) * | 2011-12-23 | 2015-04-02 | アマンティス・リミテッドAmantys Limited | 半導体装置制御器 |
US20150162905A1 (en) * | 2013-12-10 | 2015-06-11 | General Electric Company | High performance igbt gate drive |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6441797A (en) | 1987-08-06 | 1989-02-14 | Mitsubishi Electric Corp | Antiaircraft defence car system |
US4777579A (en) | 1988-01-04 | 1988-10-11 | General Electric Company | Integrated current sensor configurations for AC motor drives |
JP2892815B2 (ja) * | 1990-11-02 | 1999-05-17 | 株式会社日立製作所 | Igbtの駆動回路 |
JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
JP3886876B2 (ja) | 2002-01-17 | 2007-02-28 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
JP4142429B2 (ja) * | 2002-12-26 | 2008-09-03 | 古河電気工業株式会社 | 電流検出回路 |
JP2004222367A (ja) * | 2003-01-10 | 2004-08-05 | Toshiba Corp | ゲート駆動装置及び電力変換装置 |
WO2005104743A2 (en) * | 2004-04-26 | 2005-11-10 | Rowan Electric, Inc. | Adaptive gate drive for switching devices of inverter |
JP4619812B2 (ja) * | 2005-02-16 | 2011-01-26 | 株式会社東芝 | ゲート駆動回路 |
JP4816139B2 (ja) | 2006-02-27 | 2011-11-16 | 株式会社日立製作所 | パワー半導体スイッチング素子の駆動回路 |
JP5186095B2 (ja) | 2006-10-02 | 2013-04-17 | 株式会社日立製作所 | ゲート駆動回路 |
JP4573843B2 (ja) | 2007-01-18 | 2010-11-04 | 株式会社豊田中央研究所 | 電力用半導体素子の駆動回路 |
US8503146B1 (en) * | 2007-10-16 | 2013-08-06 | Fairchild Semiconductor Corporation | Gate driver with short-circuit protection |
JP5289565B2 (ja) | 2009-05-19 | 2013-09-11 | 三菱電機株式会社 | ゲート駆動回路 |
JP2011121765A (ja) | 2009-12-14 | 2011-06-23 | Canon Inc | シート給送装置 |
US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
KR101454526B1 (ko) * | 2010-03-31 | 2014-10-23 | 미쓰비시덴키 가부시키가이샤 | 전력 변환 장치 및 서지 전압 억제 방법 |
DE102011079552B4 (de) * | 2011-07-21 | 2014-05-08 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Schalten eines Stromes und Verfahren zum Betreiben eines Halbleiter-Leistungsschalters |
EP2783463B1 (en) * | 2011-11-22 | 2015-05-27 | ABB Technology AG | Intelligent gate driver for igbt |
JP5810952B2 (ja) * | 2012-02-08 | 2015-11-11 | 株式会社デンソー | スイッチング素子の駆動装置 |
US9048831B2 (en) * | 2012-07-13 | 2015-06-02 | General Electric Company | Systems and methods for regulating semiconductor devices |
US8984197B2 (en) | 2012-12-11 | 2015-03-17 | Agileswitch, Llc | Power stack control systems |
CN104885320B (zh) * | 2012-12-21 | 2017-09-22 | 三菱电机株式会社 | 驱动保护电路、半导体模块以及汽车 |
JP5761215B2 (ja) * | 2013-01-21 | 2015-08-12 | 株式会社デンソー | ゲート駆動回路 |
US9444444B2 (en) * | 2013-08-02 | 2016-09-13 | Analog Devices Global | Anti-ringing technique for switching power stage |
US9496864B2 (en) | 2014-12-18 | 2016-11-15 | General Electric Company | Gate drive circuit and method of operating same |
US10530353B2 (en) * | 2015-10-21 | 2020-01-07 | Microchip Technology Incorporated | Gate drive control system for SiC and IGBT power devices to control desaturation or short circuit faults |
US9490798B1 (en) * | 2015-10-21 | 2016-11-08 | Agileswitch, Llc | Gate drive control system for SiC and IGBT power devices |
-
2016
- 2016-10-20 KR KR1020247004465A patent/KR20240023687A/ko not_active Application Discontinuation
- 2016-10-20 EP EP21189531.3A patent/EP3923476A1/en active Pending
- 2016-10-20 CN CN202210716415.3A patent/CN115149933A/zh active Pending
- 2016-10-20 JP JP2018540687A patent/JP6963556B2/ja active Active
- 2016-10-20 CN CN201680074325.1A patent/CN108476019B/zh active Active
- 2016-10-20 EP EP16791489.4A patent/EP3365976A1/en not_active Withdrawn
- 2016-10-20 WO PCT/US2016/057819 patent/WO2017070290A1/en active Application Filing
- 2016-10-20 KR KR1020187013648A patent/KR102636083B1/ko active IP Right Grant
-
2021
- 2021-03-01 JP JP2021031604A patent/JP2021101549A/ja active Pending
- 2021-06-16 US US17/304,195 patent/US11764772B2/en active Active
-
2023
- 2023-12-07 JP JP2023206663A patent/JP2024026303A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1041797A (ja) * | 1996-05-21 | 1998-02-13 | Harness Sogo Gijutsu Kenkyusho:Kk | 過電流検出機能付きスイッチ回路 |
JP2006042597A (ja) * | 2002-07-10 | 2006-02-09 | Marvell World Trade Ltd | 出力レギュレータ |
JP2013090449A (ja) * | 2011-10-18 | 2013-05-13 | Fuji Electric Co Ltd | スイッチングデバイスの制御装置 |
JP2015510382A (ja) * | 2011-12-23 | 2015-04-02 | アマンティス・リミテッドAmantys Limited | 半導体装置制御器 |
WO2014115272A1 (ja) * | 2013-01-23 | 2014-07-31 | 三菱電機株式会社 | 半導体素子の駆動装置、半導体装置 |
JP2015061406A (ja) * | 2013-09-19 | 2015-03-30 | 三菱電機株式会社 | パワーモジュール |
US20150162905A1 (en) * | 2013-12-10 | 2015-06-11 | General Electric Company | High performance igbt gate drive |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021103849A (ja) * | 2019-12-25 | 2021-07-15 | 株式会社タムラ製作所 | ゲート駆動回路 |
WO2023157660A1 (ja) * | 2022-02-18 | 2023-08-24 | ローム株式会社 | ゲートドライブ回路、電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3365976A1 (en) | 2018-08-29 |
US11764772B2 (en) | 2023-09-19 |
JP6963556B2 (ja) | 2021-11-10 |
KR20240023687A (ko) | 2024-02-22 |
KR102636083B1 (ko) | 2024-02-13 |
CN115149933A (zh) | 2022-10-04 |
US20210336616A1 (en) | 2021-10-28 |
JP2024026303A (ja) | 2024-02-28 |
CN108476019B (zh) | 2022-06-28 |
JP2021101549A (ja) | 2021-07-08 |
EP3923476A1 (en) | 2021-12-15 |
CN108476019A (zh) | 2018-08-31 |
WO2017070290A1 (en) | 2017-04-27 |
KR20180098531A (ko) | 2018-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6963556B2 (ja) | 非飽和又は短絡障害を制御するためのSiC及びIGBTパワーデバイス用のゲート駆動制御システム | |
US9490798B1 (en) | Gate drive control system for SiC and IGBT power devices | |
US11469756B2 (en) | Multi-stage gate turn-off with dynamic timing | |
US11095281B2 (en) | Gate drive control method for SiC and IGBT power devices to control desaturation or short circuit faults | |
KR102195552B1 (ko) | 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버 | |
US9601985B2 (en) | Segmented driver for a transistor device | |
US20120230076A1 (en) | Voltage balancing | |
KR102451698B1 (ko) | 제어 회로 및 전력 반도체 스위치를 턴 온 하기 위한 제어 방법 | |
US9748947B1 (en) | IGBT gate drive circuit and method | |
US10033377B2 (en) | Adaptive power down control system | |
CN112202317A (zh) | 栅极驱动装置及功率转换装置 | |
US20180219545A1 (en) | Switching rate monitoring and control | |
JP2018153007A (ja) | ゲート駆動装置、ゲート駆動方法、及び半導体装置 | |
CN117060346A (zh) | 驱动电路及驱动方法 | |
CN117039823A (zh) | 功率器件的过压保护电路和基于其的过压保护方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190830 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6963556 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |