KR102195552B1 - 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버 - Google Patents

최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버 Download PDF

Info

Publication number
KR102195552B1
KR102195552B1 KR1020190017372A KR20190017372A KR102195552B1 KR 102195552 B1 KR102195552 B1 KR 102195552B1 KR 1020190017372 A KR1020190017372 A KR 1020190017372A KR 20190017372 A KR20190017372 A KR 20190017372A KR 102195552 B1 KR102195552 B1 KR 102195552B1
Authority
KR
South Korea
Prior art keywords
transistor
low
gate
side transistor
current
Prior art date
Application number
KR1020190017372A
Other languages
English (en)
Other versions
KR20190100861A (ko
Inventor
아나톨리이 브이. 쯔가노비치
레오니드 에이 네이만
엠디 압두스 사타르
블라디미르 쓰카노프
Original Assignee
익시스, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 익시스, 엘엘씨 filed Critical 익시스, 엘엘씨
Publication of KR20190100861A publication Critical patent/KR20190100861A/ko
Priority to KR1020200178730A priority Critical patent/KR102467987B1/ko
Application granted granted Critical
Publication of KR102195552B1 publication Critical patent/KR102195552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

유도성 부하를 갖는 스위칭 컨버터에서, 트랜지스터의 게이트가 트랜지스터를 오프로 유지하도록 제어되더라도, 전류는 트랜지스터의 바디 다이오드를 통해 흐를 수 있다. 그리고, 스위치 레그의 다른 트랜지스터가 온 되면 리버스 리커버리 전류가 바디 다이오드를 통해 역방향으로 흐른다. 이러한 전류 흐름과 연관된 스위칭 손실을 줄이기 위해 게이트 드라이버 집적 회로는 바디 다이오드를 통과하는 전류 흐름이 임계 전류 이상으로 상승할 때이를 감지한다. 게이트 드라이버 집적 회로는 트랜지스터가 온 되도록 제어한다. 그리고, 스위치 레그의 다른 트랜지스터가 켜지게 되면 게이트 드라이버는 먼저 트랜지스터를 오프 한다. 오프 트랜지스터의 게이트-소스 전압이 임계 전압 아래로 떨어지면, 게이트 드라이버 집적 회로는 다른 트랜지스터가 턴 온 되도록 허용하고 제어한다.

Description

최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버{GATE DRIVER FOR SWITCHING CONVERTER HAVING BODY DIODE POWER LOSS MINIMIZATION}
기재된 실시예는 전력 전계 효과 트랜지스터(소위, MOSFETs)와 같은 전력 트랜지스터의 게이트를 구동하기 위한 게이트 드라이버에 관한 것이다.
스위칭 전력 컨버터(switching converter)에는 몇 가지 유형의 전력 손실이 존재한다. 이를 설명하기 위하여, 여기서는 하나의 특정 유형의 스위칭 컨버터에 대해 간략하게 설명한다. 일반적으로 "인버터(inverter)" 라고 하는 DC-to-AC 스위칭 컨버터이다. 인버터는 DC 공급 전압을 수신하여 정현파(sinusoidal) AC 전압 또는 전류를 출력한다. 인버터에 대한 다양한 회로 토폴로지(topology)가 있지만, 도 1a는 하나의 예시적인 인버터 회로의 일부의 일 예를 도시한다. 인버터 회로에는 QHS 라고 하는 소위 "하이 사이드(high-side)" 트랜지스터와 QLS 라고 하는 소위 "로우 사이드(low-side)" 트랜지스터가 포함된다. 이들 각각의 트랜지스터는 N 채널 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)라고 불리는 N 채널 전계 효과 트랜지스터이다. 이들 각각의 트랜지스터는 반도체 다이(die)의 일부분에 구현된다. 반도체 다이의 일부인 내재된(inherent) 바디 다이오드(body diode)가 있다. 다이오드는 N 채널 트랜지스터의 기호로 예시될 수 있거나 전혀 도시되지 않을 수 있지만, 트랜지스터와 함께 존재한다. 인버터 회로에서, 노드(node) N1 상에 존재하는 제1 DC 공급 전압(first DC supply voltage) 및 노드 N2 상에 존재하는 제2의 더 높은 DC 공급 전압(second higher DC supply voltage)이 존재한다. 노드 GND는 접지 노드이다. 도면 부호 L은 변압기의 제1 권선(winding)(1 차측 권선)을 나타낸다. 변압기의 코어(core) 및 변압기의 제2 권선(2 차측 권선)은 도시되지 않았다. 인버터 회로의 전체적인 목적은 제1 권선 L을 통하여 AC 전류 흐름을 생성하는 것이다. 이것은 변압기의 제2 권선에 유사한 AC 전류를 흐르게 하고, 제2 권선의 이 AC 전류는 부하를 통과하게 된다. 하이 사이드 및 로우 사이드 트랜지스터를 제어하는 제어 및 드라이 회로는 도시하지 않았다.
권선 L에 흐르는 출력 정현파 AC 전류 흐름의 첫번째 반주기(half cycle)에서, 하이 사이드 트랜지스터(high-side transistor)는 오프(off)로 제어된다. 이것은 도 1a, 도 1b, 도 1c 및 도 1d에서 하이 사이드 트랜지스터 QHS에 의해 나타나는 "OFF"의 기재로 표시된다. 한편, 로우 사이드 트랜지스터(low-side transistor) QLS는 정현파 AC 전류가 제1 권선을 통해 흐르게 하는 방식으로 스위치 온 및 오프 된다. 그 다음, 정현파 AC 전류 흐름의 두번째 반주기에서 로우 사이드 트랜지스터 QLS는 오프로 제어된다. 이 두번째 반주기에서 인버터 회로의 동작은 도시되지 않았다. 정현파 AC 전류 흐름의 두번째 반주기에서, 하이 사이드 트랜지스터 QHS는 정현파 AC 전류가 흐르도록 하는 방식으로 스위치 온 및 오프 된다.
도 1a, 도 1b, 도 1c 및 도 1d는 정현파 AC 전류의 예시적인 첫번째 반주기(half cycle) 동안의 전류 흐름을 도시한다. 도 1a는 첫번째 상황을 도시한다. 로우 사이드 트랜지스터 QLS는 온(on)으로 제어된다. 전류는 화살표 A로 도시된 바와 같이 흐르게 된다. 전류는 노드 N1으로부터 권선 L을 통해 트랜지스터 QLS를 통해 그리고 접지 노드 GND로 흐른다. 일정 기간 후에, 로우 사이드 트랜지스터 QLS가 턴 오프(turn off) 된다. 이는 도 1b에 도시된 상황을 발생시킨다. 전류는 제1 권선 L의 인덕턴스에서 순간적으로 정지할 수 없으며, 또한 블로킹된 로우 사이드 트랜지스터 QLS를 통해 흐를 수 없기 때문에, 화살표 B로 도시된 경로를 흐른다. 하이 사이드 트랜지스터 QHS는 오프이지만, 전류(B)는 바디 다이오드(body diode) DHS를 통해 노드(N2)까지 흐른다. 시간이 경과하면, 로우 사이드 트랜지스터 QLS가 다시 턴 온(turn on) 된다. 전류는 도 1c의 화살표 C로 도시된 바와 같이 흐른다. 로우 사이드 트랜지스터 QLS는 온 되어 전도 상태가 되므로, 전류가 노드 N1로부터 권선 L을 통해서, 로우 사이드 트랜지스터 QLS를 통해서, 그리고 접지 노드 GND로 흐른다. 그러나, 로우 사이드 트랜지스터 QLS가 처음으로 턴 온 되면, 하이 사이드 트랜지스터의 바디 다이오드 DHS에 역 전압이 인가된다. 이로 인하여, 바디 다이오드 DHS를 통해 흐르는 리버스 리커버리 전류(reverse recovery current)에 짧은 파열(burst)이 발생된다. 이 리버스 리커버리 전류의 파열은 도 1c에 도시된 경로 C를 따라 흐른다. 이 리버스 리커버리 전류의 흐름이 정지하게 되면, 도 1d에 도시한 바와 같이 된다.
바디 다이오드 DHS를 통한 전류 흐름은 스위칭 컨버터에서 전력 손실을 일으킬 수 있다. 상대적으로 짧은 지속 기간 임에도 불구하고, 도 1c에 도시된 리버스 리커버리 전류의 서지(serge)는 큰 전류이며, 큰 역전압이 바디 다이오드 양단에 인가되는 시간 동안 발생한다. 바디 다이오드 DHS를 통하는 순간 전류(instantaneous current) 흐름에 대한 시간에 따른 적분과 바디 다이오드 DHS의 순간 전압 강하(instantaneous voltage drop)를 곱한 값은 에너지 손실을 나타낸다. 이것은 리버스 리커버리 전류(reverse recovery current)의 흐름으로 인한 에너지 손실이다. 또한, 바디 다이오드 DHS를 통한 순방향 전류 흐름으로 인한 에너지 손실이 있다. 도 1b에 도시된 전류(B)가 바디 다이오드 DHS를 가로 질러 흐를 때, 바디 다이오드 DHS 양단에 약 1 볼트 전압 강하가 존재한다. 바디 다이오드 DHS를 통과하는 순간 전류 흐름의 총합에 바디 다이오드 DHS 양단의 순간 전압 강하를 곱하면 에너지 손실을 나타낸다.
하나의 새로운 양태에서, 게이트 드라이버 집적 회로(gate driver integrated circuit)는 하이 사이드 게이트 드라이버(high-side gate driver) 및 로우 사이드 게이트 드라이버(low-side gate driver)를 갖는다. 게이트 드라이버 집적 회로는 DC-to-AC 인버터 회로의 하이 사이드 N 채널 전계 효과 트랜지스터(high-side N-channel field effect transistor) 및 로우 사이드 N 채널 전계 효과 트랜지스터(low-side N-channel field effect transistor)를 제어한다. 하이 사이드 트랜지스터 및 로우 사이드 트랜지스터는 스위칭 레그(switching leg) 또는 위상 레그(phase-leg) 회로의 부품이다. 하이 사이드 트랜지스터의 소스는 중앙 스위칭 노드 SW에서 로우 사이드 트랜지스터의 드레인에 연결된다. 또한, 대형 인덕터 또는 변압기 권선의 일측 단부는 중앙 스위칭 노드 SW에 연결된다.
게이트 드라이버 집적 회로는 하이 사이드 드라이버 디지털 제어 신호를 수신하는 VHSC1 입력 단자를 갖는다. 이 VHSC1 입력 신호가 높은 디지털 논리 레벨로 구동되면 하이 사이드 트랜지스터가 온 된다. 게이트 드라이버 집적 회로는 또한 로우 사이드 드라이버 디지털 제어 신호를 수신하는 VLSC1 입력 단자를 갖는다. 이 VLSC1 입력 신호가 높은 디지털 논리 레벨로 구동되면 로우 사이드 트랜지스터가 온 된다. VHSC1 및 VLSC1 입력 신호는 통상적으로 마이크로 컨트롤러 집적 회로에 의해 게이트 드라이버 집적 회로의 VHSC1 및 VLSC1 입력 단자에 각각 공급되는 디지털 논리 신호이다.
마이크로 컨트롤러에 의해 트랜지스터 중 하나가 오프로 제어되고 비전도 상태가 될 때, 그럼에도 불구하고 유도 부하(inductive load)로 인하여 트랜지스터의 바디 다이오드를 통해 전류가 흐르게 될 때, 이 전류 조건이 감지된다. 바디 다이오드를 통해 흐르는 전류가 소정의 임계 전류를 초과하는 것으로 검출되면, 드라이버 집적 회로는 트랜지스터가 온 되도록 제어한다. 비록 마이크로 컨트롤러로부터 수신된 입력 디지털 제어 신호(incoming digital control signal)가 마이크로 컨트롤러가 트랜지스터가 오프 되도록 원하는 것을 나타내더라도, 트랜지스터는 게이트 드라이버 집적 회로에 의해 턴 온 된다. 따라서, 바디 다이오드를 통해 흐르는 전류는 병렬 연결된 전도 상태의 트랜지스터를 통해 흐른다. 스위칭 레그의 다른 트랜지스터가 마이크로 컨트롤러에 의해 턴 온 되도록 제어될 때, 게이트 드라이버 집적 회로는 이러한 상황을 검출하고 우선적으로 전도 상태의 트랜지스터를 턴 오프 시키는 동작을 취한다. 게이트 드라이버 집적 회로는 턴 오프 되는 트랜지스터의 게이트-소스(gate-to-source) 전압을 모니터링 한다. 게이트 드라이버 집적 회로가 트랜지스터의 게이트-소스 전압이 소정의 임계 전압 아래로 떨어졌음을 검출하면, 게이트 드라이버 집적 회로는 스위칭 레그의 다른 트랜지스터를 턴 온 및 전도 상태가 되도록 제어한다. 이런 방식으로, 전도 상태의 하이 사이드 트랜지스터를 통과하고 전도 상태의 로우 사이드 트랜지스터의 전류 경로에서 흐르게 될 수도 있던 슛 스루 전류(shoot through current)를 회피하게 된다. 턴 오프 되는 트랜지스터의 게이트-소스 전압의 모니터링은 다른 트랜지스터의 턴 온 타이밍을 최적화할 수 있게 한다.
전류가 바디 다이오드를 통해 흐르는 시간 동안 트랜지스터를 턴 온 시킴으로써, 바디 다이오드의 전력 손실이 감소된다. 후속되는 다이오드 정류(diode commutation)에서 발생하게 되는 리버스 리커버리 전류의 크기가 감소한다. 또한, 병열로 결합된 전도 상태의 트랜지스터(parallel-coupled conductive transistor)의 결과로, 바디 다이오드 양단의 큰 전압 강하 및 이를 통하여 흘렀을 전류의 일부가 작은 전압 강하의 전도 상태의 트랜지스터를 통해 흐르게 되므로, 바디 다이오드를 통한 순방향 전도성 손실이 감소한다. 두 가지 효과(즉, 전도 상태의 트랜지스터의 더 작은 전압 강하에 대한 순방향 전류의 분로(shunt)와 바디 다이오드에서 리버스 리커버리 전류의 크기 감소)는 바디 다이오드의 손실을 줄이는 역할을 한다.
하이 사이드 및 로우 사이드 트랜지스터가 제어되는 방식으로 인하여, 하이 사이드 트랜지스터의 바디 다이오드가 전류를 전도하는 경우, 새로운 게이트 드라이버 집적 회로는 이 시간 동안 하이 사이드 트랜지스터가 온 및 전도되도록 제어한다. 게이트 드라이버 집적 회로는 하이 사이드 트랜지스터의 바디 다이오드의 손실을 줄이기 위해 동작한다. 한편, 하이 사이드 및 로우 사이드 트랜지스터가 제어되는 방식으로 인하여, 로우 사이드 트랜지스터의 바디 다이오드가 전류를 전도하는 경우, 새로운 게이트 드라이버 집적 회로는 이 시간 동안 로우 사이드 트랜지스터가 온 및 전도되도록 제어한다. 게이트 드라이버 집적 회로는 로우 사이드 트랜지스터의 바디 다이오드의 손실을 줄이기 위해 동작한다.
또 다른 새로운 양태에서, 게이트 드라이버 집적 회로는 단지 하나의 게이트 드라이버 회로를 갖는다. 게이트 드라이버 회로는 다른 반도체 다이의 일부분의 전력 전계 효과 트랜지스터(power field effect transistor)를 구동하기 위한 회로이다. 전력 전계 효과 트랜지스터의 바디 다이오드는 다른 반도체 다이의 일부이기도 하다. 게이트 드라이버 집적 회로는 드라이버 디지털 제어 신호 입력 단자(driver digital control signal input terminal), 드라이버 출력 단자(driver output terminal), 게이트 드라이버 회로(the gate driver circuit), 바디 다이오드 전류 흐름 모니터링 수단(body diode current flow monitoring means), 및 파워 전계 효과 트랜지스터를 턴 오프하는 수단을 포함한다. 게이트 드라이버 회로는 게이트 드라이버 출력 신호를 드라이버 출력 단자에 출력하고, 이러한 방식으로 소정의 디지털 논리값의 디지털 신호가 드라이버 디지털 제어 신호 입력단자 상에 존재하면, 전력 전계 효과 트랜지스터의 게이트를 구동시켜 전력 전계 효과 트랜지스터를 턴 온 시킨다. 바디 다이오드 전류 흐름 모니터링 수단은 게이트 드라이버 회로가 전력 전계 효과 트랜지스터를 오프로 제어하는 시간 동안, 바디 다이오드를 통한 전류 흐름이 소정의 임계 전류 이상으로 상승할 때를 결정하기 위한 것이고, 또한 상기 소정의 디지털 논리값의 디지털 신호가 상기 드라이버 디지털 제어 신호 입력 단자 상에 존재하지 않더라도, 상기 전계 효과 트랜지스터가 온 되도록 상기 결정에 응답하여 상기 전계 효과 트랜지스터를 온 시키기 위한 것이다. 전력 전계 효과 트랜지스터를 턴 오프 하는 수단은 제2 디지털 제어 신호(second digital control signal)의 전이(transition)에 응답하여 전력 전계 효과 트랜지스터를 턴 오프 하는 수단이다. 제2 디지털 제어 신호의 전이는 전력 전계 효과 트랜지스터가 온 이지만 드라이버 디지털 제어 신호 입력 단자 상의 디지털 신호가 소정의 디지털 논리값에 있지 않은 시간 동안 발생한다. 제2 디지털 제어 신호는, 예를 들어, 다른 외부 이산(discrete) 전력 전계 효과 트랜지스터 소자를 제어하는 디지털 제어 신호일 수 있다. 제2 디지털 제어 신호는, 예를 들어, 전용 입력 단자에 의해 게이트 드라이버 집적 회로 상에 수신될 수 있다.
추가의 세부 사항, 실시예, 방법 및 기술은 이하의 상세한 설명에서 설명된다. 본 요약은 발명을 정의하는 것을 의미하지 않는다. 본 발명은 청구 범위에 의해 정의된다.
첨부된 도면은 유사한 부호가 유사한 구성 요소를 나타내며, 본 발명의 실시예를 도시한다.
도 1a(종래 기술)는 로우 사이드 트랜지스터가 온이고 전도 상태일 때, DC-to-AC 인버터 회로의 전류 흐름을 도시하는 도면이다.
도 1b(종래 기술)는 로우 사이드 트랜지스터가 턴 오프 일 때, 도 1a의 DC- to-AC 인버터 회로의 전류 흐름을 도시하는 도면이다.
도 1c는 로우 사이드 트랜지스터가 다시 턴 온 될 때, 도 1a의 인버터 회로의 전류 흐름을 도시하는 도면이다.
도 1d는 하이 사이드 트랜지스터의 바디 다이오드에서의 리버스 리커버리 전류가 흐른 이후에 후속되는, 도 1a의 인버터 회로의 전류 흐름을 나타내는 도면이다.
도 2는 하나의 새로운 양태에 따른 새로운 드라이버 집적 회로를 포함하는 스위칭 DC- to-AC 인버터 회로의 도면이다.
도 3은 도 2의 드라이버 집적 회로의 로우 사이드 드라이버 논리 회로의 블록도이다.
도 4는 도 2의 드라이버 집적 회로의 하이 사이드 드라이버 논리 회로의 블록도이다.
도 5는 도 2의 DC- to-AC 인버터 회로의 동작을 도시하는 파형도이다.
도 6은 도 5의 시간 T2과 시간 T6 사이의 시간 주기를 보다 상세히 도시한 단순화된 파형도이다. 파형 다이어그램은 단순화된 것이다. 파형을 보다 정확하게 이해하려면 회로를 제작하고 실제 회로의 실제 신호를 모니터링하고 테스트 장비로 검사해야 한다.
도 7은 하이 사이드 트랜지스터 QHS가 턴 온 되어 하이 사이드 트랜지스터 QHS의 바디 다이오드 D1 주위로 분로 전류(shunt current)를 발생시키고, 바디 다이오드를 통해 흐르는 리버스 리커버리 전류에 의한 손실을 감소시키는 방법(100)의 흐름도이다.
도 8은 로우 사이드 트랜지스터 QLS가 턴 온 되어 로우 사이드 트랜지스터 QLS의 바디 다이오드 D2 주위로 분로 전류(shunt current)를 발생시키고, 바디 다이오드 D2를 통해 흐르는 리버스 리커버리 전류 흐름에 의한 손실을 감소시키는 방법(200)의 흐름도이다.
도 9는 드라이버 집적 회로(3)가 마이크로 컨트롤러로부터 멀티 비트 디지털 제어값을 수신하는 직렬 디지털 인터페이스를 도시하는 도면이며, 멀티 비트 디지털 제어 값은 임계 전압(예를 들어, 임계 전압(62)) 및 임계 전류(예를 들어, 임계 전류(61))를 생성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. "디지털 논리 레벨" 및 "디지털 논리값" 이라는 용어는 본 특허 문헌에서 상호 혼용한다.
도 2는 하나의 새로운 양태에 따른 DC-to-AC 인버터 회로 시스템(inverter circuit system)(1)의 도면이다. DC-to-AC 인버터 시스템(1)은 마이크로 컨트롤러 집적 회로(microcontroller integrated circuit)(2), 드라이버 집적 회로(driver integrated circuit)(3), 로우 사이드 트랜지스터(low-side transistor) 소자(device)(4), 하이 사이드 트랜지스터(high-side transistor) 소자(device)(5), 제1 권선(first winding)(6) 및 제2 권선(second winding)(7)을 포함하는 변압기(transformer) , 제1 전압 소스(first voltage source)(8), 제2 전압 소스(second voltage source)(9), 하이 사이드 전류 감지 저항(high-side current sense resistor)(10), 하이 사이드 트랜지스터 소자용 전류 제한 게이트 저항(current limiting gate resistor)(11), 로우 사이드 전류 감지 저항(low-side current sense resistor)(12) 및 로우 사이드 트랜지스터 소자용 전류 제한 게이트 저항(current limiting gate resistor)(13)을 포함한다.
로우 사이드 트랜지스터 소자(low-side transistor device)(4) 및 하이 사이드 트랜지스터 소자(high-side transistor device)(5)는 동일한 소자이다. 일례에서, 이들 소자는 캘리포니아주 밀피타스의 버키드라이브 1590의 IXYS사로부터 입수할 수 있는 MMIXT132N5OP3 소자의 사례이다. 로우 사이드 트랜지스터 소자(4)는 로우 사이드 N 채널 전계 효과 트랜지스터(N-channel field effect transistor) QLS(14)와 보다 작은 전류 감지(current sense) N 채널 전계 효과 트랜지스터(N-channel field effect transistor) QLSS(15)를 포함한다.
도면 부호 16은 로우 사이드 트랜지스터(14)의 바디 다이오드(body diode) D2이다. 도면 부호 17은 전류 감지 트랜지스터(current sense transistor)(15)의 바디 다이오드 D2S이다. 트랜지스터(14)와 트랜지스터(15)의 게이트는 함께 연결된다. 트랜지스터(14)와 트랜지스터(15)의 드레인은 함께 연결된다. 전류 감지 트랜지스터(15)는 메인 트랜지스터(main transistor)(14)보다 훨씬 작다. 전류 감지 트랜지스터(15)는 메인 로우 사이드 트랜지스터와 함께 동일한 반도체 다이(die) 상에 제공되어, 전류 감지 트랜지스터(15)를 통한 전류 흐름은 메인 로우 사이드 트랜지스터(14)를 통한 전류 흐름에 비례하게 된다.
하이 사이드 트랜지스터 소자(high-side transistor device)(5)는 하이 사이드 N 채널 전계 효과 트랜지스터(high-side N-channel field effect transistor)(18) 및 보다 작은 전류 감지 N 채널 전계 효과 트랜지스터(current sense N-channel field effect transistor)(19)를 포함한다. 도면 부호 20은 하이 사이드 트랜지스터(high-side transistor)(18)의 바디 다이오드(body diode) D1를 나타낸다. 도면 부호 21은 전류 감지 트랜지스터(current sense transistor)(19)의 바디 다이오드 D1S이다. 트랜지스터(18)와 트랜지스터(19)의 게이트는 함께 연결된다. 트랜지스터(18)와 트랜지스터(19)의 드레인은 함께 연결된다.
제1 전압 소스(8)는 노드(22) 상에 +200 DC 전압을 인가한다. 이 +200 볼트는 접지 노드 GND(23)의 접지 전위를 기준으로 한다. 제1 전압 소스(8)는, 예를 들어 병렬로 결합된 큰 커패시터를 갖는 배터리 또는 다른 전압 소스의 스택(stack)일 수 있다. 제2 전압 소스(9)는 노드(24)에 +200 DC 전압을 제공한다. 이 +200 볼트는 노드(22) 상의 +200 볼트 전위이다. 따라서, 접지 노드 GND(23) 상의 접지 전위에 대하여 노드(24)에는 + 400V DC 전위가 존재한다. 제2 전압 소스(9)는, 예를 들어 병렬로 결합된 큰 커패시터를 갖는 배터리 또는 다른 전압 소스의 스택(stack)일 수 있다.
하이 사이드 트랜지스터(18)의 드레인은 노드(24)에 연결된다. 하이 사이드 트랜지스터(18)의 소스는 SW 노드(25)에서 로우 사이드 트랜지스터(14)의 드레인에 연결된다. 로우 사이드 트랜지스터(14)의 소스는 접지 노드 GND(23)에 연결된다. 권선(6)의 제1 단부(6A)는 스위칭 노드 SW(25)에 연결되고 그 일부이다. 권선(6)의 제2 단부(6B)는 노드(22)에 연결되고 노드(22)의 일부이다.
드라이버 집적 회로(driver integrated circuit)(3)는 로우 사이드 게이트 드라이버 논리 회로(low-side gate driver logic circuit)(26), 하이 사이드 게이트 드라이버 논리 회로(high-side gate driver logic circuit)(27), 로우 사이드 게이트 드라이버 회로(low-side gate driver circuit)(28), 하이 사이드 게이트 드라이버 회로(high-side gate driver circuit)(29), 하이 사이드 전류 감지 비교기(high-side current sense comparator)(32), 하이 사이드 전압 감지 비교기(high-side voltage sense comparator)(33), 로우 사이드 전류 감지 비교기(low-side current sense comparator)(30), 로우 사이드 전압 감지 비교기(low-side voltage sense comparator)(31), 전압 기준 회로(voltage reference circuit)(34 내지 37), 레벨 시프트 회로(level shift circuit)(38 내지 40), VLSC1 로우 사이드 드라이버 디지털 제어 신호 입력 단자(low-side driver digital control signal input terminal)(41), VHSC1 하이 사이드 드라이버 디지털 제어 신호 입력 단자(high-side driver digital control signal input terminal)(42), 접지 단자(ground terminal)(43), 로우 사이드 전류 감지 입력 단자(low-side current sense input terminal)(44), 로우 사이드 드라이버 출력 단자(low-side driver output terminal)(45), 로우 사이드 전압 감지 입력 단자(low-side voltage sense input terminal)(46), 로우 사이드 드라이버 공급 전압 단자(low-side driver supply voltage terminal)(47), SW 노드 단자(SW node terminal)(48), 하이 사이드 전류 감지 입력 단자(high-side current sense input terminal)(49), 하이 사이드 드라이버 출력 단자(high-side driver output terminal)(50), 하이 사이드 전압 감지 입력 단자(high-side voltage sense input terminal)(51) 및 하이 사이드 드라이버 공급 전압 단자(high-side driver supply voltage terminal)(52)을 포함한다. 이들 단자는 드라이버 집적 회로(driver integrated circuit)(3)의 회로 구성을 포함하는 반도체 소자 패키지의 패키지 단자이다. 각각의 패키지 단자에 대해 연관된 집적 회로 다이 터미널(예를 들어, 본드 패드)이 있다. 도 2의 단자 부호는 패키지 단자 및 관련 집적 회로 다이 단자 모두를 나타낸다.
동작시, 드라이버 집적 회로(3)는 마이크로 컨트롤러(2)로부터 디지털 로우 사이드 제어 신호 VLSC1를 수신한다. 이 VLSC1 로우 사이드 드라이버 제어 신호가 낮은 디지털 논리 레벨을 가질 때, 마이크로 컨트롤러(2)는 로우 사이드 게이트 드라이버 회로(28)를 제어하여 로우 사이드 트랜지스터 QLS(14)의 게이트 상에 포지티브 전압을 구동하여 로우 사이드 트랜지스터 QLS(14)는 턴 온 되어 전도 상태가 된다. 마찬가지로, 드라이버 집적 회로(3)는 마이크로 컨트롤러(2)로부터 디지털 하이 사이드 제어 신호 VHSC1을 수신한다. 이 VHSC1 제어 신호가 높은 디지털 논리 레벨을 가질 때, 마이크로 컨트롤러(2)는 하이 사이드 트랜지스터 QHS(18)가 턴 온 되어 전도 상태가 되도록 로우 사이드 트랜지스터 QHS(18)의 게이트 상에 포지티브 전압을 구동하도록 하이 사이드 게이트 드라이버 회로(29)를 제어한다.
마이크로 컨트롤러(2)로부터 수신된 VLSC1 로우 사이드 드라이버 디지털 제어 신호가 낮은 디지털 논리 레벨을 가질 때, 로우 사이드 트랜지스터 QLS(14)가 턴 오프 되고 비전도 상태가 되도록, 항상 드라이버 집적 회로(3)가 로우 사이드 게이트 드라이버 회로(28)을 제어하여 로우 사이드 트랜지스터 QLS(14)의 게이트 상에 낮은 전압을 구동한다고 생각할 수 있으나, 본 발명에 따르면 이것은 항상 사실이 아니다. 아래에서 더 상세히 설명하는 바와 같이, 드라이버 집적 회로(3)는 로우 사이드 트랜지스터(14)의 바디 다이오드(16)를 통해 순방향 전류가 흐르는지를 검출하고, 그리고 이 조건에서, 로우 사이드 트랜지스터 QLS(14)가 턴 온 되도록 로우 사이드 트랜지스터 QLS(14)의 게이트로 높은 전압을 구동한다. 따라서, 마이크로 컨트롤러(2)로부터 수신된 VLSC1 로우 사이드 드라이버 디지털 제어 신호가 낮은 디지털 논리 레벨에 있더라도 로우 사이드 트랜지스터 QLS(14)는 턴 온 된다. 로우 사이드 트랜지스터 QLS(14)가 턴 온 되는 것은 바디 다이오드(16)의 주위에 전류를 분로(shunt) 시키고, 이 시간 동안 바디 다이오드(16) 양단에 발생되었을 전압 강하를 감소시키고, 이로 인하여 바디 다이오드(16)에서 전력 소모를 감소시킨다. 로우 사이드 트랜지스터 QLS(14)는 바디 다이오드(16)가 신속하게 정류(commutate)되는 경우에 역방향 복구 전류의 크기를 감소시키는 역할을 한다. 그러나, 하이 사이드 트랜지스터 QHS(18)가 온 및 전도 상태가 되도록 제어되는 시간 동안, 로우 사이드 트랜지스터 QLS(14)는 턴 온 되지 않고 전도 상태가 되지 않도록 제어된다.
유사하게, 마이크로 컨트롤러(2)로부터 수신된 VLHC1 하이 사이드 드라이버 디지털 제어 신호가 낮은 디지털 논리 레벨을 가질 때, 하이 사이드 트랜지스터 QHS(18)가 턴 오프 되고 비전도 상태가 되도록, 항상 드라이버 집적 회로(3)가 하이 사이드 게이트 드라이버 회로(29)을 제어하여 로우 사이드 트랜지스터 QHS(18)의 게이트 상에 낮은 전압을 구동한다고 생각할 수 있으나, 본 발명에 따르면 이것은 항상 사실이 아니다. 아래에서 더 상세히 설명하는 바와 같이, 드라이버 집적 회로(3)는 하이 사이드 트랜지스터(18)의 바디 다이오드(20)를 통해 순방향 전류가 흐르는지를 검출하고, 그리고 이 조건에서, 하이 사이드 트랜지스터 QHS(18)가 턴 온 되도록 하이 사이드 트랜지스터 QHS(18)의 게이트로 높은 전압을 구동한다. 따라서, 마이크로 컨트롤러(2)로부터 수신된 VHSC1 하이 사이드 드라이버 디지털 제어 신호가 낮은 디지털 논리 레벨에 있더라도 하이 사이드 트랜지스터 QHS(18)는 턴 온 된다. 하이 사이드 트랜지스터 QHS(18)가 턴 온 되는 것은, 바디 다이오드(20) 주위의 전류를 분로(shunt) 시키고, 그 시간동안 바디 다이오드(20) 양단에 발생되었을 전압 강하를 감소시키고, 이로 인하여 바디 다이오드(20)의 전력 소모를 감소시킨다. 또한, 바디 다이오드(20)가 신속하게 정류된 다면, 온 상태의 하이 사이드 트랜지스터 QHS(18)는 리버스 리커버리 전류의 크기를 감소시키는 역할을 한다. 그러나, 로우 사이드 트랜지스터 QLS(14)가 온 및 전도 상태가 되도록 제어되는 시간 동안, 하이 사이드 트랜지스터 QHS(18)는 온(on) 되지 않고 전도 상태가 되지 않도록 제어된다.
도 3은 LS 드라이버 논리(26)의 회로 구성의 일례의 블록도이다. LS 드라이버 논리(LS driver logic)(26)는 지연 회로(delay circuit)(80), 두 개의 강하 에지 검출 회로(falling edge detect circuit)(81 및 82), 상승 에지 검출 회로(rising edge detect circuit)(83), 두 개의 OR 게이트(OR gate)(84 및 85) 및 플립 플롭(flip-flop)(86)을 포함한다. 상승 및 강하 에지 검출 회로는 원샷(one-shot) 회로이다.
도 4는 HS 드라이버 논리(HS driver logic)(27)의 회로 구성의 일례의 블록도이다. HS 드라이버 논리(27)는 지연 회로(delay circuit)(90), 강하 에지 검출 회로(falling edge detect circuit)(91), 두 개의 상승 에지 검출 회로(rising edge detect circuit)(92 및 93), 두 개의 OR 게이트(94 및 95) 및 플립 플롭(96)을 포함한다. 상승 및 강하 에지 검출 회로는 원샷 회로이다.
도 5는 도 2의 DC-to-AC 인버터 회로의 동작을 도시하는 파형도이다. 상부 파형(55)은 DC-to-AC 인버터 회로가 권선(6)을 통해 구동하는 원하는 정현파 AC 전류 흐름을 나타낸다. 이 권선 전류는 인덕터 전류(inductor current)라고도 하며 IL로 표시된다. 제2 파형 VLSC1(56)은 단자 VLSC1(41)상의 드라이버 집적 회로(3)에 의해 수신된 VLSC1 로우 사이드 드라이버 디지털 제어 신호를 나타낸다. 제3 파형 VHSC1(57)은 단자 VHSC1(42)상의 드라이버 집적 회로(3)에 의해 수신된 VHSC1 디지털 제어 신호를 나타낸다. 하부 파형(58)은 DC-to-AC 인버터 회로가 권선(6)을 통해 구동하는 실제 AC 전류 흐름을 나타낸다. 실제 인덕터 전류(actual inductor current) IL은 완벽한 정현파 파형을 갖지 않지만 정현파 파형에 근사하다. 인덕터 전류 정현파의 첫번째 반주기(half cycle)(59) 동안, VLSC1 로우 사이드 드라이버 제어 신호는 마이크로 컨트롤러(2)에 의해 제어됨으로써 위아래(up and down)로 전이되지만, VHSC1 제어 신호는 디지털 논리의 낮은 레벨로 유지된다. VLSC1 로우 사이드 드라이버 제어 신호가 디지털 논리의 높은 레벨에 있을 때, 하단 파형의 인덕터 전류 IL의 크기가 증가한다는 것에 유의해야 한다. VLSC1 로우 사이드 드라이버 제어 신호가 디지털 논리의 낮은 레벨에 있을 때, 하단 파형의 인덕터 전류 IL의 크기가 떨어지는 것에 유의하자. VLSC1 로우 사이드 드라이버 제어 신호의 펄스의 타이밍 및 듀티 사이클은, 하부 파형(58)에서 결과적인 인덕터 전류가 이상적인 정현파 형상에 근접하도록 하는 것이다.
인덕터 전류 사인파의 두번째 반주기(60) 동안, 마이크로 컨트롤러(2)에 의해 제어될 때 VHSC1 제어 신호는 위아래(up and down)로 전이(transition)하지만, VLSC1 로우 사이드 드라이버 제어 신호는 디지털 논리의 낮은 레벨로 유지된다. VHSC1 제어 신호가 디지털 논리의 높은 레벨에 있을 때, 하부 파형에서의 인덕터 전류 IL의 크기가 떨어지게 되는 것에 유의해야 한다. VHSC1 제어 신호가 디지털 논리의 낮은 레벨에 있을 때, 하부 파형에서의 인덕터 전류 IL의 크기가 상승한다는 것에 유의해야 한다. VHSC1 제어 신호의 펄스의 타이밍 및 듀티 사이클은 결과적인 인덕터 전류 흐름이 원하는 정현파 형태를 갖도록 한다.
도 6은 시간 T1과 시간 T6 사이의 시간 간격을 보다 상세하게 도시한다. 도 6의 상부 두 개의 파형은 마이크로 컨트롤러(2)로부터 드라이버 집적 회로(3)에 의해 수신된 디지털 제어 신호 VHSC1 및 VLSC1를 나타낸다. 시간 T1에서 시간 T6 사이의 시간 주기가 출력 인덕터 전류(output inductor current) IL의 첫번째 반주기(59) 동안 발생하기 때문에, 마이크로 컨트롤러(2)는 하이 사이드 논리 제어 신호 VHSC1를 디지털 논리의 낮은 레벨로 유지하고 있다. VLSC2로 표기된 네 번째 파형은 로우 사이드 드라이버 회로(26)에 의해 로우 사이드 게이트 드라이버 회로(28)의 입력 리드(input lead) 상에 출력되는 전압 신호이다. 로우 사이드 드라이버 디지털 제어 신호 VLSC1가 시간 T2와 T3 사이의 높은 디지털 논리 레벨에 있을 때, 로우 사이드 게이트 드라이버 회로(28)는 로우 사이드 트랜지스터 QLS(14)의 게이트 상에 12 볼트 VGs 전압을 구동한다. 따라서, 로우 사이드 트랜지스터 QLS(14)는 온 되어 전도 상태가 된다. 따라서, 인덕터 전류 IL은 "인덕터 전류(inductor current) IL"로 표시된 다섯 번째 파형에 도시된 바와 같이 시간 T2와 T3 사이에서 상승한다. 그러나, 시간 T3에서, 마이크로 컨트롤러(2)는 VLSC1 로우 사이드 드라이버 제어 신호가 디지털 논리의 낮은 레벨로 전이되도록 한다. 이러한 강하 에지는 LS 드라이버 논리(26)의 강하 에지 검출기(82)에 의해 검출된다. 강하 에지의 검출은 도 6에서 원으로 둘러싼 "1"로 표시되고 화살표로 나타냈다. 제3 파형에 도시된 펄스는 이 강하 에지 검출기(82)에 의해 출력된 신호 FED82를 도시한다. 이러한 검출 결과로서, 로우 사이드 드라이버 논리(26)은 디지털 논리의 낮은 신호 VLSC2를 로우 사이드 게이트 드라이버 회로(28)에 출력한다. 이어서, 로우 사이드 게이트 드라이버 회로(28)는 로우 사이드 트랜지스터 QLS(14)상의 게이트 전압 VGs를 0 볼트로 낮춘다. 이것은 도 6에서 원으로 둘러싼 "2"로 표시되고 화살표로 나타냈다. 로우 사이드 트랜지스터 QLS(14)의 게이트 전압이 낮음으로 구동되면, 로우 사이드 트랜지스터 QLS(14)는 오프로 된다. 이것은 도 6에서 원으로 둘러싼 "3"으로 표시되고 화살표로 나타냈다. 여섯 번째 파형으로 표시된 로우 사이드 트랜지스터 QLS를 통해 흐르는 전류 IQLS는 0으로 떨어진다. 그러나, 변압기 권선(6)의 큰 인덕턴스를 통해 흐르는 전류 IL은 즉시 정지할 수 없기 때문에, 전류 IL는 SW 노드(25)로부터 하이 사이드 트랜지스터 소자(5)쪽으로 상향 전환된다. 이때 하이 사이드 트랜지스터 QHS(18)는 오프 되어 바디 다이오드 D1(20)을 통해 전류가 노드(24)로 흐른다. SW 노드(25)에서 하이 사이드 트랜지스터 소자(5)로 흐르는 전류 IQHS의 이러한 갑작스러운 증가는 도 6에서 원으로 둘러싼 "4"로 표시되고 화살표로 나타냈다. 시간 T3에서의 전류 상승은 IQHS라고 표기되어 설명된다. 이 전류 IQHS가 소정의 임계 전류(61)를 초과하면, 비교기(32)는 디지털 논리의 높은 신호를 출력한다. 레벨 시프트 회로(38)에 의해 레벨 시프트된 이 신호는 ICOMPHS이다. 신호 ICOMPHS의 상승 에지는 하이 사이드 드라이버 논리(27)의 상승 에지 검출기(93)에 의해 검출된다. 이것은 도 6에서 원으로 둘러싼 "5"로 표시되고 화살표로 나타냈다. 상승 에지 검출기(93)는 신호 ICOMPHS의 상승 에지를 검출하고, 신호 RED93의 하이 펄스를 출력한다. 신호 RED93는 플립 플롭(96)의 설정된 입력 리드 상에 공급되므로, 하이 사이드 드라이버 논리(27)의 플립 플롭(96)이 설정되고, 하이 사이드 드라이버 논리 회로(27)는 그의 출력 신호 VHSC2를 높은 디지털 논리 레벨로 활성(assert)한다. 이것은 도 6에서 원으로 둘러싼 "6"으로 표시되고 화살표로 나타냈다. 다음으로 하이 사이드 게이트 드라이버 회로(29)는 하이 사이드 트랜지스터 QHS(18)의 게이트 상에 12 볼트 게이트 전압 VGs를 구동한다. 이것은 도 6에서 원으로 둘러싼 "7"로 표시되고 화살표로 나타냈다. 하이 사이드 트랜지스터(18)의 게이트 상의 12V의 VGs 전압(SW 노드의 전압에 대한)은 하이 사이드 트랜지스터 QHS(18)를 턴 온 시킨다. 이것은 도 6에서 원으로 둘러싼 "8"로 표시되고 화살표로 나타냈다. IQHS(NFET) 파형에 의해 표시된 바와 같이, 하이 사이드 트랜지스터 QHS(18)는 전류를 전도한다. 이 전류는 IQHS(DIODE)라고 표시된 하단 파형에 나와있는 것처럼 바디 다이오드 D1(20)을 통해 흐르는 전류의 크기는 감소한다. 전류 IQHS(NFET)가 증가할 때, 전류 IQHS(DIODE)는 대응하는 방식으로 감소한다. 단자(42) 상에 입력되는 디지털 제어 신호 VHSC1가 디지털 논리의 낮은 레벨에 있더라도, 하이 사이드 트랜지스터 QHS(18)는 온 되어 전도 상태가 되도록 제어된다.
이 상태는 마이크로 컨트롤러(2)가 시간 T4에서 로우 사이드 드라이버 디지털 제어 신호 VLSC1을 디지털 논리의 높은 레벨로 활성(assert)할 때까지 지속된다. 드라이버 집적 회로(3)는 로우 사이드 드라이버 디지털 제어 신호 VLSC1의 상승 에지를 검출하나, 로우 사이드 트랜지스터 QLS(14)를 즉시 제어하지 않는다. 오히려, 먼저 하이 사이드 트랜지스터 QHS(18)를 오프로 제어한다. 우선, 하이 사이드 드라이버 논리(27)의 상승 에지 검출기(92)는 VLSC1 로우 사이드 드라이버 제어 신호의 상승 에지를 검출한다. 이것은 도 6에서 원으로 둘러싼 "9"로 표시되고 화살표로 나타냈다. 도 6의 일곱 번째 파형 RED92에 도시된 펄스는 이 상승 에지 검출기(92)에 의해 출력된 펄스를 나타낸다. 이에 응답하여, 하이 사이드 드라이버 논리(27)는 VHSC2 제어 신호를 디지털 논리의 낮은 레벨로 강제한다. 이것은 도 6에서 원으로 둘러싼 "10"으로 표시되고 화살표로 나타냈다. 이것은 하이 사이드 트랜지스터(18)의 게이트 상의 전압을 감소시킨다. 이것은 도 6에서 원으로 둘러싼 "11"로 표시되고 화살표로 나타냈다. 하이 사이드 트랜지스터(18)의 게이트 상의 전압 신호 VGHS는 레지스터(11)의 저항 및 하이 사이드 트랜지스터 소자(5)의 게이트-소스 커패시턴스에 의해 결정되는 비율로 감소한다. 저항(11) 및 하이 사이드 트랜지스터의 게이트 캐패시턴스 때문에, 단자(50) 상의 신호 VHSGDOS의 전압은 하이 사이드 트랜지스터 QHS(18)의 게이트 상의 신호 VGHS의 전압과 동일하지 않다. 하이 사이드 트랜지스터 QHS(18)의 게이트 상의 신호 VGHS의 전압이 감소함에 따라, 하이 사이드 트랜지스터 QHS(18)를 통한 전류 흐름이 감소한다. 이것은 도 6에서 원으로 표시된 "12"로 표시되고 화살표로 나타냈다. 하이 사이드 트랜지스터 QHS(18)의 게이트 상의 전압 VGHS이 소정의 임계 전압(62) 아래로 떨어지면, 비교기(33)는 그 출력 신호를 디지털 논리의 높은 레벨로 활성 한다. 레벨 시프트 후에, 이 신호는 디지털 신호 VCOMPHS이다. 디지털 신호 VCOMPHS의 이러한 낮음에서 높음으로의 신호 천이는 플립 플롭(86)이 디지털 하이 값으로 클럭 되도록 한다. 따라서, 제어 신호 VLSC2는 디지털 논리값의 높음으로 전이한다. 이것은 도 6에서 원으로 둘러싼 "13"로 표시되고 화살표로 나타냈다. 이는 로우 사이드 트랜지스터 QLS(14)를 턴 온 시키고, 인덕터 전류 IL이 SW 노드(25)로부터 로우 사이드 트랜지스터 QLS(14)를 통하여 접지 노드 GND(23)로 흐르도록 아래쪽으로 리다이렉트(redirect) 되도록 한다. 이것은 도 6에서 원으로 둘러싼 "14"로 표시되고 화살표로 나타냈다. 시간 T5에서 시간 T6까지, 로우 사이드 트랜지스터 QLS(14)를 통과하는 전류 흐름은 도 6에서 IQLS로 표시된 파형에 의해 도시된 바와 같이 증가한다.
따라서, 첫번째 반주기(59) 동안 로우 사이드 트랜지스터 QLS(14)가 먼저 턴 오프 제어되면, 하이 사이드 트랜지스터의 바디 다이오드 D1(20)를 통한 전류의 급격한 증가가 검출된다. 이 검출은 하이 사이드 트랜지스터 QHS(18)를 턴 온 시키기 위한 트리거로서 사용된다. 그렇지 않으면 바디 다이오드 D1(20)을 통과할 전류는 하이 사이드 트랜지스터 QHS(18)를 통과한다. 이렇게 하면 바디 다이오드 D1(20)에서 발생하는 전력 손실을 줄일 수 있다. 하이 사이드 트랜지스터 QHS(18)는 드라이버 집적 회로(3)가 마이크로 컨트롤러(2)로부터의 VLSC1 로우 사이드 드라이버 디지털 제어 신호의 상승 에지를 수신할 때까지 계속해서 온(on) 및 전도 상태가 되도록 제어된다. 마이크로 컨트롤러(2)로부터 수신된 VLSC1 로우 사이드 드라이버 디지털 제어 신호의 상승 에지에 응답하여, 드라이버 집적 회로(3)는 우선 하이 사이드 트랜지스터 QHS(18)를 턴 오프 하도록 제어한다. 하이 사이드 트랜지스터 QHS(18)의 게이트-소스간 전압이 임계 전압 아래로 떨어지면, 드라이버 집적 회로(3)는 슛 스루(shoot-through) 문제를 야기하지 않고 로우 사이드 트랜지스터 QLS(14)를 턴 온 시킬 수 있다. 따라서, 하이 사이드 트랜지스터 QHS(18) 상의 VGs 게이트 전압이 임계 전압 아래로 떨어짐을 검출한 것에 응답하여, 드라이버 집적 회로(3)는 로우 사이드 트랜지스터 QLS(14)를 온으로 제어한다. 그 후, 마이크로 컨트롤러(2)로부터 수신된 VLSC1 로우 사이드 드라이버 디지털 제어 신호가 디지털 논리의 높은 값이 계속 지속된다면, 로우 사이드 트랜지스터 QLS(14)는 온 상태를 유지하고 전도 상태를 유지하도록 제어된다.
도 7은 도 6의 파형도에 기술된 방법(100)의 흐름도이다. 이 방법(100)은 정현파 AC 출력 전류 IL의 첫번째 반주기(59) 동안 드라이버 집적 회로(3)의 동작에 관한 것이다. 도 6의 시간 T3와 같은 시간에서, 시작에서 로우 사이드 트랜지스터 QLS(14)는 온 된다. VHSC1 하이 사이드 드라이버 디지털 제어 신호는 디지털 논리의 낮은 레벨에 있고 도 7의 방법(100)을 통해 이 레벨로 유지된다. 마이크로 컨트롤러(2)는 로우 사이드 드라이버 제어 신호 VLSC1를 디지털 논리의 낮은 레벨로 비활성 된다. 이로 인해, 로우 사이드 트랜지스터 QLS(14)가 턴 오프 되고, 인덕터 전류 IL의 흐름이 SW 노드(25)로부터 하이 사이드 트랜지스터 소자(5)로 상향 리다이렉트 된다. 따라서 현재 IQHS가 증가한다. 전류 IQHS가 임계 전류를 초과하도록 비교기(32)에 의해 검출되면(단계 101), 드라이버 집적 회로(3)는 하이 사이드 트랜지스터 QHS(18)를 온으로 제어한다(단계 102). 도 2의 예에서, 이러한 검출은 감지 바디 다이오드 D1S(21)를 통한 전류 흐름이 임계 전류를 초과하는지를 검출함으로써 간접적으로 수행된다. 마이크로 컨트롤러(2)가 VHSC1 신호를 디지털 논리의 낮은 레벨로 유지하더라도, 하이 사이드 트랜지스터 QHS는 드라이버 집적 회로(3)에 의해 온으로 제어되고 있다. 마이크로 컨트롤러(2)가 로우 사이드 트랜지스터 QLS(14)를 계속해서 제어하여 오프로 지속하는 한, 드라이버 집적 회로(3)는 하이 사이드 트랜지스터 QHS(18)를 제어하여 계속적으로 턴 온 되어 전도 상태를 유지한다. 이것은 바디 다이오드 D1(20)의 주변으로 전류 흐름을 분로 시키게 된다. 이 분로(shunt) 전류는 하이 사이드 트랜지스터 QHS를 통해 흐른다. 마이크로 컨트롤러(2)가 VLSC1 로우 사이드 드라이버 디지털 제어 신호를 디지털 논리의 높은 레벨로 활성 시켜 로우 사이드 트랜지스터 QLS(14)를 턴 온 하면(단계 103), 드라이버 집적 회로(3)는 우선 하이 사이드 트랜지스터 QHS(18)를 오프로 제어한다(단계 104). 하이 사이드 트랜지스터 QHS(18)의 게이트 상의 전압 VGs이 비교기(33)에 의해 임계 전압 아래로 떨어지는 것으로 검출되면(단계 105), 드라이버 집적 회로(3)는 단자(45) 상에 "로우 사이드 게이트 드라이버 출력 신호"(VLSGDOS)를 활성 한다. 이로 인해, 로우 사이드 트랜지스터 QLS14가 턴 온 된다(단계 106). 마이크로 컨트롤러(2)가 계속하여 VLSC1 로우 사이드 드라이버 제어 신호를 디지털 논리의 높은 레벨로 활성 하는 한, 드라이버 집적 회로(3)는 하이 게이트-소스 전압 신호 VGLS를 로우 사이드 트랜지스터 QLS(14)의 게이트로 계속해서 구동한다. 마이크로 컨트롤러(2)가 VLSC1 로우 사이드 드라이버 제어 신호를 디지털 논리의 낮은 레벨로 비활성 할 때(단계 107), 드라이버 집적 회로(3)는 로우 사이드 트랜지스터 QLS(14)를 오프로 제어하고(단계 108), 단계 101 내지 단계 108을 반복한다.
도 5의 첫번째 반주기(59) 동안 전력 손실을 감소시키는 것에 더하여, 드라이버 집적 회로(3)는 도 5의 두번째 반주기(60) 동안 손실을 감소시키기 위해 유사한 방식으로 동작한다. 두번째 반주기(60) 동안, 마이크로 컨트롤러(2)는 고정된 디지털 논리의 낮은 레벨에서 VLSC1 로우 사이드 드라이버 디지털 제어 신호를 유지한다. 그러나, 마이크로 컨트롤러(2)는 인덕터 전류 IL가 도 5에 도시된 정현파 형상을 갖도록 VHSC1 디지털 제어 신호를 펄스(pulse)화 한다. 이 두번째 반주기(60) 동안, 하이 사이드 트랜지스터 QHS(18)는 마이크로 컨트롤러(2)의 제어에서 턴 온 되어 권선(6)을 통해 전류 IL를 푸시(push) 한다. 그러한 전류 펄스는 도 2에서 IL로 표시된 화살표의 방향과 반대 방향이기 때문에, 전류 펄스는 음(negative)의 IL 전류로 간주된다. 따라서, 도 5의 두번째 반주기(60)에서 나타나는 IL 파형은 인덕터 전류 IL가 음(negative)의 값을 포함한다. 하이 사이드 트랜지스터 QHS(18)를 통해 흐르는 이러한 음의 IL 전류의 펄스 이후에, 하이 사이드 트랜지스터 QHS(18)는 턴 오프 된다. 이로 인해 음 전류의 흐름이 리다이렉트(redirect)된다. 그것은 접지 노드 GND(23)로부터 로우 사이드 트랜지스터 QLS(14)의 바디 다이오드 D2(16)를 통해 SW 노드(25)로, 그리고 트랜스포머의 권선(6)을 통해 노드(22)로 흐르도록 리다이렉트(redirect) 된다. 하나의 새로운 양태에서, 드라이버 집적 회로(3)는 이 시간 동안 로우 사이드 트랜지스터 QLS(14)를 턴 온 하도록 제어한다. 따라서 바디 다이오드 D2(16)를 통해 흐르는 전류의 일부는 전도 상태의 로우 사이드 트랜지스터 QLS(14)를 통해 흐른다. 그 다음, 마이크로 컨트롤러(2)가 VHSC1 디지털 제어 신호를 활성하여 하이 사이드 트랜지스터 QHS(18)를 턴 온 시키면, 드라이버 집적 회로(3)는 12 볼트 VGs 신호를 하이 사이드 트랜지스터 QHS(18)의 게이트 상으로 즉시 구동하지 않고, 오히려 로우 사이드 드라이버 논리(26)은 먼저 로우 사이드 트랜지스터 QLS(14)를 턴 오프 시킨다. 드라이버 집적 회로(3)는 하부 사이드 트랜지스터 QLS(14)의 게이트 상의 게이트 전압 신호 VGLS(VGs)를 모니터링 한다. 로우 사이드 트랜지스터 QLS(14)의 게이트 상의 게이트 전압 VGs가 임계 전압(62) 아래로 떨어지는 것이 검출되면, 하이 사이드 드라이버 논리(27)는 하이 사이드 트랜지스터 QHS(18)를 온으로 제어한다.
도 7의 흐름도는 마이크로 컨트롤러(2)가 VHSC1 신호를 디지털 논리의 낮음으로 유지하는 조건에 대한 것이다. 마이크로 컨트롤러(2)가 VHSC1 신호를 디지털 논리를 높음으로 활성하면, 낮음에서 높음의 전이는 하이 사이드 드라이버 논리(27)의 지연 소자(90)를 통과하고, OR 게이트(95)를 통과하여 플립 플롭(96)을 클럭 한다. 디지털 "1"이 플립 플롭(96)의 D 입력 상에 존재하기 때문에, 플립 플롭(96)은 디지털 논리의 높은 레벨로 클럭 하며, VHSC2 신호는 디지털 논리의 높은 레벨로 활성 될 것이다. 이것은 하이 사이드 드라이버(29)를 통과하여 드라이버 집적 회로(3)로부터 빠져나와 하이 사이드 트랜지스터 QHS를 턴 온 시킬 것이다. 앞에서 설명한 바와 같이, 로우 사이드 트랜지스터 QLS가 드라이버 집적 회로(3)에 의해 온으로 제어되는 경우(VLSC1이 낮음에도 불구하고 바디 다이오드 D2 주위로 전류를 분로 하기 위하여), 하이 사이드 트랜지스터 QHS의 턴 온에서의 지연은 로우 사이드 트랜지스터 QLS가 턴 오프 될 시간을 제공한다. 일 실시예에서, 드라이버 집적 회로(3)는 로우 사이드 트랜지스터 QLS 상의 VGs가 임계 전압 아래이면 하이 사이드 트랜지스터 QHS가 턴 온 되도록 한다.
도 8은 마이크로 컨트롤러가 하이 사이드 트랜지스터를 온 및 오프 스위칭 하지만 VLSC1을 낮음으로 유지하는 조건에서, 드라이버 집적 회로(3)의 동작 방법(200)의 흐름도이다. 초기에, 마이크로 컨트롤러(2)는 하이 사이드 트랜지스터 QHS(18)가 온 및 전도 상태가 되도록 제어한다. VLSC1 로우 사이드 드라이버 디지털 제어 신호는 디지털 논리의 낮은 레벨에 있고, 도 8의 방법(200)을 통해 이 레벨로 유지된다. 마이크로 컨트롤러(2)는 디지털 제어 신호 VHSC1를 디지털 논리의 낮은 레벨로 비활성 한다. 이에 응답하여, 드라이버 집적 회로(3)는 하이 사이드 트랜지스터 QHS(18)를 오프로 제어한다. 하이 사이드 트랜지스터 QHS(18)의 턴 오프는 인덕터 전류 IL의 흐름이 리다이렉트 되도록 한다. 인덕터 전류의 흐름은 접지 노드 GND(23)로부터 로우 사이드 트랜지스터 QLS(14)의 바디 다이오드 D1(16)를 통해 SW 노드(25)로, 그리고 나서 권선(6)을 통해 노드(22)로 흐른다. 이 전류 흐름은 IQLS 전류의 화살표와 반대이므로 이 전류 흐름은 음의 IQLC 전류로 간주된다. 비교기(30)에 의해 전류 IQLS가 임계 전류를 초과한 것으로 검출되면(단계 201), 드라이버 집적 회로(3)는 로우 사이드 트랜지스터 QLS(14)를 온으로 제어한다(단계 202). 도 2의 예에서, 이러한 검출은 감지 트랜지스터의 바디 다이오드 D2S(17)를 통한 전류 흐름이 비례 임계 전류(proportionate threshold current)를 초과하는지를 검출함으로써 간접적으로 수행된다. 마이크로 컨트롤러(2)가 하이 사이드 트랜지스터 QHS(18)를 계속해서 제어하여 오프로 지속하는 한, 드라이버 집적 회로(3)는 로우 사이드 트랜지스터 QLS(14)를 계속 제어하여 턴 온 되어 전도 상태를 유지한다. 이것은 바디 다이오드 D2(16) 주위의 전류 흐름을 분로(shunt)시킨다. 마이크로 컨트롤러(2)가 하이 사이드 트랜지스터 QHS(18)를 턴 온 하기 위해 VHSC1 하이 사이드 드라이버 디지털 제어 신호를 디지털 논리의 높은 레벨로 활성 하면(단계 203), 드라이버 집적 회로(3)는 먼저 로우 사이드 트랜지스터 QLS(14)를 오프로 제어한다(단계 204). 드라이버 집적 회로(3)는 비교기(31)에 의해 로우 사이드 트랜지스터 QLS(14)의 게이트 상의 전압 신호 VGLS(VGs)가 임계 전압 아래로 떨어지는 것을 검출하면(단계 205), "하이 사이드 게이트 드라이버 출력 신호 "(VHSGDOS)를 단자(50)에 출력한다. 이는 하이 사이드 트랜지스터 QHS(18)를 턴 온 시킨다(단계 206). 마이크로 컨트롤러(2)가 VHSC1 하이 사이드 드라이버 디지털 제어 신호를 디지털 논리의 높은 레벨로 계속 활성화하는 한, 드라이버 집적 회로(3)는 12 볼트의 게이트-소스 전압 VGs를 하이 사이드 트랜지스터 QHS(18)의 게이트 상으로 계속해서 구동한다. 마이크로 컨트롤러(2)가 VHSC1 하이 사이드 드라이버 디지털 제어 신호를 디지털 논리의 로우 레벨로 비활성화 할 때, 드라이버 집적 회로(3)는 하이 사이드 트랜지스터 QHS(18)를 오프로 제어하고(단계 208), 단계 201 내지 단계 208을 반복한다.
도 8의 흐름도는 마이크로 컨트롤러(2)가 VLSC1 신호를 디지털 논리를 낮음으로 유지하는 조건에 대한 것이다. 마이크로 컨트롤러(2)가 VLSC1 신호를 디지털 논리를 높음으로 활성 하면, 낮음에서 높음으로의 전이는 로우 사이드 드라이버 논리(26)의 지연 소자(80)를 통과하여 OR 게이트(84)를 통과하여 플립 플롭(86)을 클럭한다. 디지털 "1"이 플립 플롭(86)의 D 입력 상에 존재하기 때문에, 플립 플롭(86)은 디지털 논리 하이 레벨로 클럭하며, VLSC2 신호는 디지털 논리의 높은 레벨로 활성 될 것이다. 이것은 로우 사이드 드라이버(28)를 통과하여 드라이버 집적 회로(3)를 빠져나가서 로우 사이드 트랜지스터 QLS를 턴 온 시킨다. 앞에서 설명한 바와 같이, 하이 사이드 트랜지스터 QHS가 드라이버 집적 회로(3)에 의해 온으로 제어되는 경우(VHSC1이 낮음에도 불구하고 바디 다이오드 D1 주위로 전류를 분로 하기 위하여), 로우 사이드 트랜지스터 QLS의 턴 온에서의 지연은 하이 사이드 트랜지스터 QHS가 턴 오프 될 시간을 제공한다. 일 실시예에서, 드라이버 집적 회로(3)는 하이 사이드 트랜지스터 QHS 상의 VGs가 임계 전압 아래이면 로우 사이드 트랜지스터 QLS가 턴 온 되도록 한다.
마이크로 컨트롤러는 감지된 전류와 감지된 전압을 포함하여 다양한 센서 입력을 기반으로 복잡한 방식으로 하이 사이드 드라이버와 로우 사이드 드라이버를 제어할 수 있다. 따라서, 클럭 디지털 마이크로 컨트롤러가 새로운 드라이버 집적 회로(3)의 기능을 수행할 수 있다고 생각할 수 있다. 그러나, 이것은 일반적으로 그렇지 않다. 일 실시예에서, 게이트 드라이버 집적 회로(3)의 하이 및 로우 사이드 드라이버를 제어하는 마이크로 컨트롤러는 비교적 느린 클럭 속도로 클럭 된다. 마이크로 컨트롤러(3)의 비교적 느린 클럭은 여러 가지 이유로 바람직하다. 따라서, 마이크로 컨트롤러(3)는 필요한 전류 및/또는 전압 검출을 할 수 없고, 그러한 검출에 기초하여 결정을 내릴 수 없으며, 원하는 만큼 빠르게 하이 및 로우 사이드 드라이버를 제어함으로써 응답할 수 없다. 따라서, 새로운 게이트 드라이버 집적 회로(3)는 비교기(30 내지 33) 및 관련 회로 구성을 포함하여, 아날로그 영역에서 드라이버 집적 회로(3)가 보다 신속하게 검출하고 응답할 수 있게 한다. 도 6에 화살표 "1" 내지 "8" 및 화살표 "9" 내지 "14"로 표시된 신호 전파는 디지털 클럭 신호의 클럭 에지를 기다릴 필요가 있기 때문에 느려지지 않는다. 게이트 드라이버 집적 회로(3)는 명령들을 패치(fetch)하고 실행하는 어떠한 클럭 디지털 프로세서(clocked digital processor)도 포함하지 않는다.
도 9는 도 2의 드라이버 집적 회로(3)의 디지털 인터페이스 논리(63) 및 관련 단자(64 및 65)를 도시한다. 단자(64 및 65) 및 디지털 인터페이스 논리(63)는 도 2의 단순화된 도면에 도시되지 않았다. 디지털 인터페이스 논리(63)는 마이크로 컨트롤러(2)로부터 네 개의 멀티 비트 디지털 제어 레지스터 및 네 개의 대응하는 디지털-아날로그 컨버터(DAC)를 수신하기 위한 I2C 인터페이스를 포함한다. 전압 기준 회로들(34 내지 37) 각각은 이들 다중 비트 제어 레지스터들 및 그 관련 DAC 중 하나이다. 레지스터에 저장된 다중 비트 디지털 제어 값은 DAC에 공급되어 DAC가 원하는 기준 전압을 출력한다. 마이크로 컨트롤러(2)는 단자 SDA(64) 및 단자 SCL(65)에 직렬로 디지털 신호를 공급함으로써, 네 개의 제어 레지스터 각각에 멀티 비트 디지털 전압 제어 값을 기입하고, 전압 기준 회로(34 내지 37)에 의해 출력되는 각각의 기준 전압을 제어 및 설정한다. 도체(68)는 비교기(33)의 반전(inverting) 입력 리드(lead)에 연결된다. 도체(69)는 비교기(32)의 비반전(non-inverting) 입력 리드에 연결된다. 도체(70)는 비교기(31)의 비반전 입력 리드에 연결된다. 도체(71)는 비교기(30)의 비반전 입력 리드에 연결된다. 수직 점선(72)은 도 2의 드라이버 집적 회로(3)의 좌측 경계를 나타낸다. 따라서, 전압 기준 회로(34 내지 37)에 의해 출력된 기준 전압은 마이크로 컨트롤러(2)에 의해 프로그램 가능하다.
특정의 구체적인 실시예가 교시 목적을 위해 상기 설명되었지만, 본 특허 문헌의 교시는 일반적인 적용 가능성을 가지며 앞에서 설명한 특정 실시예에 한정되지 않는다. 이 새로운 게이트 드라이버는 가장 유리하게 마이크로 컨트롤러와 별 개인 집적 회로 상에 배치되지만, 또한 새로운 게이트 드라이버는 마이크로 컨트롤러와 함께 동일한 집적 회로 상에 배치될 수 있다. 따라서, 청구 범위에서 설명된 본 발명의 범위를 벗어나지 않고 설명된 실시예들의 다양한 특징의 다양한 변형, 개조 및 조합이 실시될 수 있다.

Claims (24)

  1. 하이 사이드 트랜지스터 및 로우 사이드 트랜지스터 - 상기 하이 사이드 트랜지스터의 소스는 상기 로우 사이드 트랜지스터의 드레인에 연결되고, 다이오드는 상기 하이 사이드 트랜지스터와 병렬로 배치됨 - 를 포함하는 방법에 있어서,
    (a) 하이 사이드 드라이버 디지털 제어 신호 - 상기 하이 사이드 드라이버 디지털 제어 신호는 제1 디지털 논리값을 가짐 - 를 수신하는 단계;
    (b) (a)단계의 제1 디지털 논리값의 하이 사이드 드라이버 디지털 제어 신호의 수신에 응답하여, 상기 하이 사이드 트랜지스터가 오프로 제어되도록 하이 사이드 트랜지스터의 게이트 상에 하이 사이드(HS) 게이트 신호를 구동하는 단계;
    (c) 상기 다이오드를 통과하는 전류의 흐름이 상승하여 임계 전류를 초과하는 것으로 결정하는 - 상기 하이 사이드 드라이버 디지털 제어 신호가 상기 제1 디지털 논리값에 있을 때 (c)단계의 결정이 발생됨 - 단계;
    (d) (c)단계의 결정에 응답하여, 상기 하이 사이드 트랜지스터가 온 되도록 상기 하이 사이드 트랜지스터의 게이트 상에 상기 하이 사이드(HS) 게이트 신호를 구동하는 단계;
    (e) 상기 로우 사이드 드라이버 디지털 제어 신호 - 상기 로우 사이드 드라이버 디지털 제어 신호는 상기 제1 디지털 논리값을 가짐 - 를 수신하는 단계;
    (f) 상기 로우 사이드 드라이버 디지털 제어 신호가 상기 제1 디지털 논리값으로부터 제2 디지털 논리값으로의 전이 - (c)단계의 결정 이후 (f)단계에서 상기 로우 사이드 드라이버 디지털 제어 신호는 상기 제1 디지털 논리값으로부터 상기 제2 디지털 논리값으로 전이됨 - 를 검출하는 단계;
    (g) (f)단계의 검출에 응답하여, 상기 하이 사이드 트랜지스터가 오프 되도록 상기 하이 사이드 트랜지스터의 게이트 상에 상기 하이 사이드(HS) 게이트 신호를 구동하는 단계;
    (h) 상기 하이 사이드 트랜지스터의 게이트-소스 전압이 임계 전압 아래로 강하 - (g)단계의 상기 하이 사이드(HS) 게이트 신호의 구동에 응답하여 (h)단계에서 상기 하이 사이드 트랜지스터의 게이트-소스 전압이 임계 전압 이하로 강하됨 - 되는지를 결정하는 단계;
    (i) (h)단계의 결정에 응답하여, 상기 로우 사이드 트랜지스터가 제어되어 턴 온 되도록 로우 사이드 트랜지스터의 게이트 상에 로우 사이드(LS) 게이트 신호를 구동하는 단계; 및
    (j) 상기 로우 사이드 드라이버 디지털 제어 신호가 상기 제2 디지털 논리값으로 유지되는 동안 - 상기 하이 사이드 드라이버 디지털 제어 신호는 상기 제1 디지털 논리값으로 유지되고, (c)단계 내지 (j)단계 중 임의의 시간에서 제2 디지털 논리값으로 디지털 값을 전이하지 않음 -, 상기 로우 사이드 트랜지스터가 온 상태를 유지하도록 상기 로우 사이드 트랜지스터의 게이트 상에 상기 로우 사이드(LS) 게이트 신호를 구동하는 단계;
    를 포함하는 방법
  2. 제1항에 있어서,
    상기 하이 사이드 트랜지스터는 N 채널 전계 효과 트랜지스터이고,
    상기 다이오드는 상기 N 채널 전계 효과 트랜지스터의 바디 다이오드인
    방법.
  3. 제2항에 있어서,
    상기 하이 사이드 트랜지스터는 전류 감지 트랜지스터와 함께 반도체 다이 상에 배치되고,
    상기 전류 감지 트랜지스터는 바디 다이오드를 가지며,
    상기 하이 사이드 트랜지스터의 게이트는 상기 전류 감지 트랜지스터의 게이트에 연결되고,
    상기 하이 사이드 트랜지스터의 드레인은 상기 전류 감지 트랜지스터의 드레인에 연결되고,
    (c)단계의 결정하는 단계는,
    상기 전류 감지 트랜지스터가 오프로 제어되는 시간 동안,
    상기 전류 감지 트랜지스터의 바디 다이오드를 통한 전류 흐름을 검출하는
    단계를 포함하는
    방법.
  4. 제1항에 있어서,
    (c)단계의 결정하는 단계는,
    제2 전류 - 상기 제2 전류는 상기 다이오드를 통과하는 전류 흐름을 나타냄 - 가 임계 전류를 초과하는지를
    결정하는 단계를 포함하는
    방법.
  5. 제1항에 있어서,
    상기 (a)단계 내지 (j)단계는 게이트 드라이버 집적 회로에 의해 수행되고,
    상기 게이트 드라이버 집적 회로는 명령을 패치하여 실행하는 어떠한 디지털 프로세서를 포함하지 않고,
    상기 하이 사이드 드라이버 디지털 제어 신호는 (a)단계에서 상기 게이트 드라이버 집적 회로의 제1 패키지 단자 상에 수신되고,
    상기 로우 사이드 드라이버 디지털 제어 신호는 (e)단계에서 상기 게이트 드라이버 집적 회로의 제2 패키지 단자 상에 수신되는
    방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
KR1020190017372A 2018-02-21 2019-02-14 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버 KR102195552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200178730A KR102467987B1 (ko) 2018-02-21 2020-12-18 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/901,829 2018-02-21
US15/901,829 US10090751B1 (en) 2018-02-21 2018-02-21 Gate driver for switching converter having body diode power loss minimization

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200178730A Division KR102467987B1 (ko) 2018-02-21 2020-12-18 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버

Publications (2)

Publication Number Publication Date
KR20190100861A KR20190100861A (ko) 2019-08-29
KR102195552B1 true KR102195552B1 (ko) 2020-12-28

Family

ID=63638772

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190017372A KR102195552B1 (ko) 2018-02-21 2019-02-14 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버
KR1020200178730A KR102467987B1 (ko) 2018-02-21 2020-12-18 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200178730A KR102467987B1 (ko) 2018-02-21 2020-12-18 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버

Country Status (6)

Country Link
US (2) US10090751B1 (ko)
EP (2) EP3570440B1 (ko)
JP (2) JP6855522B2 (ko)
KR (2) KR102195552B1 (ko)
CN (2) CN110176871B (ko)
TW (2) TWI709293B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769730A (zh) * 2016-07-13 2020-10-13 富士电机株式会社 功率模块
US10090751B1 (en) * 2018-02-21 2018-10-02 Ixys, Llc Gate driver for switching converter having body diode power loss minimization
DE102018220247A1 (de) * 2018-11-26 2020-05-28 Robert Bosch Gmbh Leistungsschalteranordnung
CN110138367B (zh) * 2019-05-16 2020-12-08 东南大学 降低功率器件反向恢复电流的栅极驱动电路
CN110557106B (zh) * 2019-08-14 2023-09-05 成都芯源系统有限公司 一种开关单元关断保护电路及保护方法
EP3958466B1 (en) * 2020-08-18 2024-05-15 Aptiv Technologies AG Triggering circuit and electronic fuse device incorporating the same
US11264985B1 (en) * 2021-03-04 2022-03-01 Aes Global Holdings Pte Ltd. Bipolar pulsed-voltage gate driver
CN118092565A (zh) * 2021-06-07 2024-05-28 长江存储科技有限责任公司 低压降调节器中的功率泄漏阻断
KR102526974B1 (ko) * 2021-07-21 2023-04-27 비테스코 테크놀로지스 게엠베하 자동차용 pn 릴레이 제어 장치
US11552633B1 (en) * 2021-10-15 2023-01-10 Stmicroelectronics S.R.L. Driver circuit with enhanced control for current and voltage slew rates
CN114123737A (zh) * 2021-11-03 2022-03-01 哈尔滨工业大学（深圳） 一种降低mosfet功率损耗的系统与方法
TWI788245B (zh) 2022-01-19 2022-12-21 立錡科技股份有限公司 脈波寬度調變控制器及其控制方法
TWI796199B (zh) 2022-02-21 2023-03-11 立錡科技股份有限公司 功率轉換器及其控制方法
US20230396141A1 (en) * 2022-06-02 2023-12-07 Psemi Corporation Circuits and methods for generating a continuous current sense signal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043950A1 (en) * 2010-08-18 2012-02-23 Truong Tom C System and method for controlling a power switch in a power supply system
US20120062190A1 (en) 2010-09-10 2012-03-15 Holger Haiplik Dc-dc converters
JP2013143804A (ja) 2012-01-10 2013-07-22 Denso Corp スイッチング素子の駆動装置
JP2016167978A (ja) 2016-05-17 2016-09-15 三菱電機株式会社 同期整流回路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759692B1 (en) * 2002-02-04 2004-07-06 Ixys Corporation Gate driver with level shift circuit
GB0227792D0 (en) * 2002-11-29 2003-01-08 Koninkl Philips Electronics Nv Driver for switching circuit and drive method
JP4046752B2 (ja) * 2006-05-09 2008-02-13 シャープ株式会社 電源回路装置及びこの電源回路装置を備えた電子機器
JP4735429B2 (ja) * 2006-06-09 2011-07-27 株式会社デンソー 負荷駆動装置
US9118259B2 (en) * 2007-12-03 2015-08-25 Texas Instruments Incorporated Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current
JP2011015461A (ja) * 2009-06-30 2011-01-20 Shindengen Electric Mfg Co Ltd 信号制御回路
US7986172B2 (en) * 2009-08-31 2011-07-26 Freescale Semiconductor, Inc. Switching circuit with gate driver having precharge period and method therefor
DE102010013353A1 (de) * 2010-03-30 2011-10-06 Texas Instruments Deutschland Gmbh Schaltwandler-Steuerschaltung
EP2815491A2 (en) * 2012-05-24 2014-12-24 Siemens Aktiengesellschaft Gate driver for a power converter
JP5812027B2 (ja) * 2013-03-05 2015-11-11 株式会社デンソー 駆動制御装置
US9696350B2 (en) * 2013-03-15 2017-07-04 Intel Corporation Non-linear control for voltage regulator
JP5939281B2 (ja) * 2013-07-10 2016-06-22 株式会社デンソー 駆動制御装置
CN105379086B (zh) * 2013-07-10 2018-11-20 株式会社电装 驱动控制装置
JP6277691B2 (ja) * 2013-11-28 2018-02-14 株式会社オートネットワーク技術研究所 制御信号生成回路及び回路装置
JP6221930B2 (ja) * 2014-05-13 2017-11-01 株式会社デンソー スイッチング素子の駆動回路
US9543940B2 (en) * 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9537338B2 (en) * 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
WO2016114911A1 (en) * 2015-01-12 2016-07-21 Hua Cao Switching regulator and control method thereof
JP6337803B2 (ja) * 2015-03-03 2018-06-06 株式会社デンソー 同期整流回路
JP2017005974A (ja) * 2015-06-04 2017-01-05 株式会社デンソー 同期整流回路
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
US9813055B2 (en) * 2016-04-01 2017-11-07 Ixys Corporation Gate driver that drives with a sequence of gate resistances
US10090751B1 (en) * 2018-02-21 2018-10-02 Ixys, Llc Gate driver for switching converter having body diode power loss minimization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043950A1 (en) * 2010-08-18 2012-02-23 Truong Tom C System and method for controlling a power switch in a power supply system
US20120062190A1 (en) 2010-09-10 2012-03-15 Holger Haiplik Dc-dc converters
JP2013143804A (ja) 2012-01-10 2013-07-22 Denso Corp スイッチング素子の駆動装置
JP2016167978A (ja) 2016-05-17 2016-09-15 三菱電機株式会社 同期整流回路

Also Published As

Publication number Publication date
EP3570440A1 (en) 2019-11-20
TW201937837A (zh) 2019-09-16
US20190260281A1 (en) 2019-08-22
EP4057509B1 (en) 2024-06-26
KR20200145797A (ko) 2020-12-30
CN110176871A (zh) 2019-08-27
EP4057509A1 (en) 2022-09-14
EP3570440B1 (en) 2022-06-08
CN110176871B (zh) 2021-06-11
JP6855522B2 (ja) 2021-04-07
CN113315403A (zh) 2021-08-27
JP7039744B2 (ja) 2022-03-22
TWI748662B (zh) 2021-12-01
US10439483B2 (en) 2019-10-08
CN113315403B (zh) 2024-05-17
TWI709293B (zh) 2020-11-01
JP2022001009A (ja) 2022-01-04
KR102467987B1 (ko) 2022-11-17
TW202118208A (zh) 2021-05-01
KR20190100861A (ko) 2019-08-29
US10090751B1 (en) 2018-10-02
JP2019180228A (ja) 2019-10-17

Similar Documents

Publication Publication Date Title
KR102195552B1 (ko) 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버
US9537400B2 (en) Switching converter with dead time between switching of switches
US7345896B2 (en) Secondary side power supply controller and method therefor
US6396250B1 (en) Control method to reduce body diode conduction and reverse recovery losses
CN110165872B (zh) 一种开关控制电路及其控制方法
US10734908B2 (en) Synchronous rectifier control
US10658917B2 (en) Synchronous rectification circuit, corresponding device and method
US9391501B2 (en) VCC charge and free-wheeling detection via source controlled MOS transistor
US8681514B2 (en) Controller for secondary side control of a switch, power converter, and related synchronous rectification control method
US11056969B2 (en) Boost converter short circuit protection
US10523118B2 (en) Reverse recovery charge elimination in DC/DC power converters
CN108736748B (zh) 电源转换装置及其同步整流控制器
CN115733478A (zh) 栅极驱动器系统和驱动半桥电路的方法
EP3993264A1 (en) Switch controller, device and method with overcurrent protection
CN114915192A (zh) 高频谐振变换器中整流管的驱动电路
JP2011119914A (ja) スイッチング素子駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant