KR20180098531A

KR20180098531A - 불포화 또는 단락 결함을 제어하는 SiC 및 IGBT 전력 디바이스용 게이트 드라이브 제어 시스템

Info

Publication number: KR20180098531A
Application number: KR1020187013648A
Authority: KR
Inventors: 알베르트 제이. 차펜티어; 알란 케이. 스미스; 니테쉬 사티쉬; 로빈 웨버
Original assignee: 애자일스위치 엘엘씨
Priority date: 2015-10-21
Filing date: 2016-10-20
Publication date: 2018-09-04
Also published as: EP3365976A1; US11764772B2; JP6963556B2; KR20240023687A; KR102636083B1; CN115149933A; US20210336616A1; JP2024026303A; JP2018533323A; CN108476019B; JP2021101549A; EP3923476A1; CN108476019A; WO2017070290A1

Abstract

전력 반도체 디바이스용 게이트 드라이브 컨트롤러는 마스터 컨트롤 유닛(MCU) 및 전력 반도체 디바이스의 출력 신호를 MCU에 의해 생성된 기준값과 비교하는 하나 이상의 비교기를 포함한다. MCU는, 턴오프 트리거 신호에 응답하여, 전력 반도체 디바이스에 대한 제1 중간 구동 신호를 생성하며, DSAT 신호가 전력 반도체 디바이스가 불포화(de-saturation) 상태를 겪고 있음을 나타내는 경우, 제1 구동 신호와 상이한 제2 중간 구동 신호를 생성한다. MCU는 하나 이상의 비교기의 출력 신호가 전력 반도체 디바이스의 출력 신호가 기준값에 대해 변화되었다는 것을 나타내는 경우 전력 반도체에 대한 최종 구동 신호를 생성한다. 컨트롤러는 또한 하나 이상의 비교기가 변화를 나타내지 않는 경우 구동 신호가 사전 설정된 간격으로 변경되도록 하는 타이머를 포함할 수 있다.

Description

불포화 또는 단락 결함을 제어하는 SiC 및 IGBT 전력 디바이스용 게이트 드라이브 제어 시스템

본 출원은 2015년 10월 21일에 출원된 미국 가출원 제62/244,325 및 2016년 9월 13일에 출원된 미국 가출원 제62/393,859호로부터 우선권 이익을 주장하며 2016년 3월 18일에 출원된 미국 특허출원 제15/074,364호의 일부 계속 출원이고, 이들 출원의 내용은 본 명세서에 참고로 포함된다.

실리콘(Si), 실리콘 카바이드(SiC), 질화 갈륨(GaN), 및 다이아몬드, 질화 알루미늄(AlN), 및 질화 붕소(BN)와 같은 다른 와이드 밴드갭 재료(WBG: Wide Bandgap material)에 기반한 전력 반도체 디바이스, IGBT(Insulated Gate Bipolar Transistor) 또는 FET(Field Effect Transistor)는 고전력 인버터, 모터 제어, 배터리 제어 시스템 등에 사용된다. SiC 및 GaN FET는 고전력 시스템에서 인기있는 선택 사항이 되고 있다. 이와 같은 와이드 밴드갭 디바이스는 빠른 스위칭 속도를 가지며 Si IGBT보다 더 효율적이다. 개선된 효율은 더 빠른 스위칭 속도의 결과이다. 더 빠른 스위칭은 스위칭 손실을 감소시키며 더 높은 주파수에서 스위칭함으로써 더 낮은 스위칭 속도를 갖는 디바이스에 사용되는 것보다 더 작은 인덕터 및 커패시터가 사용될 수 있다. 더 낮은 손실과 더 작은 외부 필터 구성요소들의 조합은 SiC 디바이스를 IGBT의 매력적인 대안으로 만든다.

일 실시형태에서, 전력 반도체 디바이스용 게이트 드라이브 컨트롤러는 마스터 컨트롤 유닛(MCU) 및 전력 반도체 디바이스의 출력 신호를 기준값과 비교하는 비교기를 포함한다. MCU는 턴오프(turn-off) 트리거 신호에 응답하여 전력 반도체 디바이스에 대한 기준값 및 제1 중간 구동 신호를 생성한다. 불포화(DSAT: desaturation) 신호가 전력 반도체 디바이스가 불포화 상태를 겪고 있음을 나타내는 경우, MCU는 상이한 기준값과 상이한 중간 구동 신호를 생성한다. 비교기가 전력 반도체 디바이스로부터의 출력 신호가 기준값 미만이라는 것을 나타내는 경우, MCU는 전력 반도체에 대한 최종 구동 신호를 생성한다.

다른 실시형태에서, 게이트 드라이브 컨트롤러는 MCU를 포함하며, MCU는 트리거 신호가 전력 반도체 디바이스가 턴오프되어야 한다는 것을 나타내는 경우 전력 반도체 디바이스에 대한 제1 구동 신호를 생성하고, 제1 구동 신호를 제1 사전 설정된 시간 간격 동안 유지하고, 제1 사전 설정된 시간 간격의 끝에서 제1 구동 신호와 상이한 제2 구동 신호를 제공하고, 제2 사전 설정된 시간 동안 제2 구동 신호를 유지하며, 제2 사전 설정된 시간 간격의 끝에서 제1 및 제2 구동 신호와 상이한 제3 구동 신호를 제공한다.

또 다른 실시형태에서, MCU는 상승 에지 및 하강 에지를 갖는 트리거 펄스를 수신한다. 트리거 펄스의 상승 에지 검출에 응답하여, MCU는 전력 반도체 디바이스가 부분적으로 턴온(turn-on)되도록 제1 기준값 및 제1 구동 신호를 생성한다. 비교기의 출력 신호가 상태를 변경할 때, MCU는 전력 반도체 디바이스가 완전히 턴온되도록 제2 구동 신호를 생성한다. 트리거 펄스의 하강 에지에 응답하여, MCU는 전력 반도체 디바이스가 부분적으로 턴오프되도록 전력 반도체 디바이스에 대한 제2 기준값 및 제3 구동 신호를 생성한다. 비교기의 출력 신호가 원래의 상태로 다시 변경되면, MCU는 전력 반도체 디바이스가 완전히 턴오프되도록 제4 구동 신호를 생성한다.

또 다른 실시형태에서, MCU는 제어되는 디바이스 유형에 따라 Vce 또는 Vds를 모니터링하여 MLTO(multi-level turn off) 시퀀스에서 다음 전압 레벨로 단계(step)를 조정할 때를 결정한다. MCU는 2개의 비교기를 사용하여 과전압 스파이크(spike)가 제1 사전 설정된 전압(VCHK1) 이상으로 상승하고 제2 사전 설정된 전압(VCHK2) 미만으로 떨어지는 때를 결정한다. 이들 전압 값은 각 단계에 따라 변경된다. 2개의 비교기가 Vce/Vds가 그 전압의 범위에 있다는 것을 나타내는 경우, 턴오프 프로세스에서의 다음 단계가 진행될 수 있다. Vce/Vds의 값에 따라 다음 전압 레벨로 이동해야 하는 시점을 안다면 MLTO 프로세스를 최적화 하고 잠재적인 손상을 최소화하기 위해 전력 디바이스를 가능한 한 빨리 셧다운(shut down)시킬 수 있다. MCU는 또한 각 단계에서 타이머 설정을 모니터링하여 비교기가 다음 단계가 예정된 것을 나타내지 않더라도 타이머에 의해 나타낸 시간에 다음 단계로 진행할 수 있다.

도 1a는 4개의 파워 FET를 포함하는 브리지 회로의 개략도이다.
도 1b는 도 1a에 도시된 회로의 동작을 설명하는 데 유용한 전압 대 시간 및 전류 대 시간의 파형을 나타내는 그래프이다.
도 2 및 도 3은 예시적인 제어 회로를 설명하는 데 유용한 전압 대 시간 및 전류 대 시간의 파형을 나타내는 그래프이다.
도 4는 Vce에 기초하여 스위칭을 제어하는 예시적인 제어 회로의 개략도이다.
도 5는 Ic에 기초하여 스위칭을 제어하는 예시적인 제어 회로의 개략도이다.
도 6은 Vce에 기초하여 스위칭을 제어하고 Vce 오버슈트 모니터를 포함하는 예시적인 제어 회로의 개략도이다.
도 7 및 도 8은 도 4, 도 5 및 도 6에 도시된 회로의 동작을 설명하는 데 유용한 흐름도이다.
도 9는 불포화 이벤트가 검출될 때 스위칭을 제어하는 제어 회로를 설명하는 데 유용한 전압 대 시간의 파형을 나타내는 그래프이다.
도 10 및 도 11은 불포화 이벤트가 검출될 때 스위칭을 제어하는 제어 회로의 동작을 설명하는 데 유용한 흐름도이다.
도 12는 불포화 이벤트가 검출될 때 스위칭을 제어하는 예시적인 회로의 부분적으로 개략적인 다이어그램 형태의 블록도이다.

더 높은 스위칭 속도의 SiC 디바이스는 제어 문제를 초래할 수 있다. 시스템의 표유 인덕턴스(stray inductance)와 결합된 빠른 턴온 및 턴오프 시간은 디바이스가 턴온될 때 상대적으로 높은 전압 스위칭 스파이크를 초래할 수 있으며, 디바이스가 턴온될 때 출력 전압 신호에서 링잉(ringing)될 수 있다. 스파이크 및 링잉은 시스템에서의 인덕턴스(L)와 직접 관련된다(V=L*dI/dt). 예를 들어 단지 50 nH의 인덕턴스로 50 ns에서 200 A를 스위칭하는 전력 반도체 디바이스는 200 V 스파이크를 생성할 수 있다. 이와 같은 큰 스파이크는 SiC 디바이스의 유용성을 제한할 수 있다.

도 1a 및 도 1b는 브리지 회로의 부하에 걸리는 턴온 링잉 및 턴오프 스파이크를 도시한다. 도 1a에 도시된 회로(100)는 저항(110)으로 도시된 부하에 전력을 제공하기 위한 브리지 회로로서 배열된 4개의 전력 FET(102, 104, 106 및 108)를 포함한다. FET(102 및 104)는 전압 게이트 컨트롤 1에 의해 제어되는 반면, FET(106 및 108)는 전압 게이트 컨트롤 2에 의해 제어된다. 도 1b는 게이트 컨트롤 1(112), 게이트 컨트롤 2(114), 부하(116) 양단의 전압 및 부하(118)를 통과하는 전류를 도시하는 그래프이다. 시간 T1에서, 게이트 컨트롤 2는 하이(high)로 천이하여 FET(106 및 108)를 턴온시킨다. 이것은 전류가 단자 1로부터 단자 2로 부하를 통해 흐르게 한다. 도시된 바와 같이, 급속 스위칭은 또한 부하 양단의 전압에 링잉(120)을 초래한다. 이 링잉은 회로에서의 기생 인덕턴스로 인해 초래된다. 시간 T2에서, 게이트 컨트롤 2는 로우(low)로 천이하며 게이트 컨트롤 1은 하이로 천이한다. 이것은 FET(106 및 108)를 스위치 오프하고 FET(102 및 104)를 스위치 온하여, 전류가 단자 2로부터 단자 1로 역방향으로 부하를 통해 흐르게 한다. 이 스위칭은 또한 시간 2에서 부하 양단의 전압에서의 링잉(120)을 발생시킨다. 시간 T3에서, 게이트 컨트롤 1은 로우로 천이하여, FET(102 및 104)를 턴오프시키고, 부하(110)에 대한 전류를 스위칭 오프한다. 전류의 스위칭 오프는 부하(110) 양단의 전압에서의 스파이크(122)를 초래한다.

기존의 시스템은 저항기를 사용하여 게이트 충전 전류를 감소시키며, 따라서 스파이크 및 링잉을 감소시키기 위해 SiC 디바이스의 스위칭 시간을 느리게 한다. 공교롭게도 전체 스위칭 기간에 걸쳐 스위치 시간을 느리게 하는 것은 시스템의 효율을 크게 감소시킨다. 스위칭 속도를 제어하고 최적화하여 효율을 유지하면서 턴오프 전압 스파이크 및 턴온 링잉을 감소시키는 해결책이 필요하다.

예시적인 제어 회로는 SiC 전력 FET를 사용하는 것으로 도시되어 있지만, 이들은 다른 유형의 전력 FET 또는 IGBT 전력 반도체와 함께 사용될 수 있을 것으로 간주된다. 결과적으로, 본원에서 사용되는 바와 같이, 전력 반도체 디바이스 양단의 전압을 지칭하는 용어 Vce는 IGBT의 컬렉터-이미터(collector-to-emitter) 전압 또는 전력 FET의 소스-드레인(source-to-drain) 전압을 나타낸다. 유사하게, 용어 Ic는 IGBT의 컬렉터 전류 또는 전력 FET의 소스 전류일 수 있는, 디바이스의 전도성 채널을 통해 흐르는 전류를 나타낸다. 이와 같은 전류는 IGBT의 컬렉터 또는 이미터에서 또는 파워 FET의 소스 또는 드레인에서 측정될 수 있다.

고전압 턴오프 스파이크를 관리하는 한 가지 방법은 디바이스를 2개의 레벨로 턴오프시키는 것이다. 본원에서 이를 2-레벨 턴오프(2LTOff: two-level turn-off)라고 지칭한다. 2LTOff를 구현하는 시스템은 먼저 전력 반도체 디바이스의 게이트를 중간 전압 레벨로 구동하고, 사전 설정된 간격 후에 또는 사전 설정된 Vce 또는 Ic 값이 측정될 때 게이트를 최종 오프 전압 상태로 구동시킨다. 이와 같은 기능의 목적은 디바이스를 통해 흐르는 전류를 감소시키기 위해 FET의 동적 온(on)-저항을 증가시켜서, dI/dt 및 스파이크의 크기를 감소시키는 것이다. 2LTOff의 사용은 사용자가 효율과 전압 턴오프 스파이크 사이의 최상의 절충을 위해 스위칭 특성을 개선하게 할 수 있다.

도 2는 2LTOff 동작 동안 발생하는 예시적인 파형을 도시한다. 시간(T1) 전에, 게이트 전압(204)은 하이이고 디바이스는 턴온된다. 디바이스를 통해 흐르는 전류인 Ic(206)는 하이이고 디바이스 양단의 전압인 Vce(202)는 로우이다. 시간 T1에서, 게이트 전압(204)은 디바이스의 동적 온-저항을 증가시키는 중간 값인 2LTO로 강하된다. 2LTO 전압 레벨은 T3에서 종료되는 2LTO 시간 동안 게이트에 유지된다. 시간 T3에서, 게이트 전압은 낮은 값으로 천이한다(204). 시간 T2 직후에, FET는 턴오프되어 Vce 신호(202)에 전압 스파이크를 초래한다. T2에서, 2LTO 시간의 종료 전에, Vce는 상승하기 시작한다(Vce 니(knee)). 후술하는 바와 같이, VCE의 상승은 비교기에 의해 검출되어 MCU가 2LTO 시간의 종료 전에 턴오프 게이트 전압을 인가하게 할 수 있다.

2-레벨 턴오프 또는 턴온에 대한 대안으로서, 멀티-레벨 턴온 및/또는 턴오프(MLTO)는 더 나은 스파이크 및 링잉 억제를 제공할 수 있다. 멀티-레벨 방법에서, 게이트 전압은 3개 이상의 단계로 변경된다. 이것은 도 3에 도시되어 있다. 이와 같은 실시예예에서, 게이트 전압(304)은 Vce(302) 및 Ic(306)의 그래프에 의해 도시된 바와 같이 디바이스를 제어한다. 도시된 바와 같이, 시간 T0 전에, 게이트 전압(304)은 로우이고 다비이스는 턴오프된다(Vce(302)는 하이이며 Ic(306)는 로우임). 시간 T0에서, 게이트 전압은 하이로 천이되어 디바이스를 턴온시킨다. 시간 T1에서, 게이트 전압은 Vce 신호(302)에 전압 스파이크(302A)를 초래하는 제1 중간 레벨로 강하된다. 이와 같은 제1 중간 레벨은 T1에서 T2까지의 제1 시간 간격 동안 유지되고, T2에서, 게이트 전압은 제2 중간 레벨로 감소된다. 이는 시간 T2 이후에 제2 전압 스파이크(302B)를 초래한다. 시간 T2와 T3 사이의 제2 유지 시간 후, 게이트 전압은 로우로 천이되고 디바이스는 턴오프된다. 시간 T3 다음에 전압 스파이크가 없다는 것을 유의해야 한다. 또한, 전압 스파이크(302A 및 302B)는 게이트 전압이 단일 단계에서 하이에서 로우로 천이한 경우보다 훨씬 더 작다.

디바이스가 전류를 전도할 때 전력 반도체(FET, 다른 광대역 갭 디바이스, 또는 IGBT) 디바이스에서 불포화(DSAT) 조건이 발생하며 디바이스 양단의 전압인 VDS가 사전 설정된 레벨을 초과하여 증가하므로 디바이스에서 소진되는 전력이 치명적인 오류를 초래할 것이다. DSAT 조건에서 디바이스를 통과하는 전류는 정상 동작시보다 훨씬 클 수 있다. 디바이스에서의 이와 같은 과전류가 빨리 턴오프될 때, 임의의 시스템에서의 인덕턴스는 방정식 V = L*dI/dt에 따라 전압 스파이크를 생성할 것이다. SiC 전력 FET에서, 턴오프 시간은 50 ns 미만이다. 이와 같은 짧은 턴오프 시간은 매우 큰 전압 스파이크를 초래할 수 있다. 예를 들어, 3000 A의 DSAT 조건에서 15 nH의 표유 인덕턴스가 있는 회로에서, 턴오프 전압 스파이크는 15 nH X 3000 A / 50 ns = 900 V이다. 이 전압은, 디바이스 양단의 DC 전압(일반적으로 1200 V 정격의 디바이스의 경우 700 V)에, 1200 V의 최대 내전압(withstand voltage)보다 훨씬 높은 1600 V의 과전압 스파이크를 초래한다.

DSAT에 대처하기 위해 2가지 해결책이 사용될 수 있다. 하나는 전압 스파이크를 관리하기 위해 게이트 저항을 더 많이 증가시키는 것인 한편, 다른 하나는 2LTOff를 사용하여 디바이스를 셧다운시키는 것이다. 그러나, 게이트 저항의 증가는 정상 동작 중에 디바이스의 전력 효율을 더욱 감소시킨다. 2LTOff가 정상 동작에서 턴오프 스파이크를 제어하는 데 이미 사용된 경우, DSAT 조건에서 스파이크를 제어하는 것이 효과적이지 않을 수 있다. 한 가지 해결책은 정상 동작 중에 턴오프 전압 스파이크를 제어하기 위해 게이트 저항기를 사용하고 DSAT 조건이 검출될 때 2LTOff를 사용하여 디바이스를 턴오프하는 것일 수 있다. 후술되는 예시적인 장치 및 방법은 두 가지 유형의 턴오프 기능을 허용하며, DSAT 조건이 검출되었을 때 제1 세트의 파라미터(중간 전압 및 시간)가 정상 동작 중에 사용될 수 있으며(더 높은 전압 및 시간에 대한) 제2 세트의 파라미터가 사용될 수 있다.

세 번째 해결책은 정상 동작 및 DSAT 조건 모두에 대해 2 세트의 멀티-레벨 턴오프(MLT: multi-level turn off) 파라미터를 사용하는 것이다. 2LTOff는 턴오프 동작 중에 2개 이상의 중간 레벨을 사용하는 멀티-레벨 턴오프의 서브 세트임을 유의하도록 한다. 후술되는 장치가 한 세트의 2개의 멀티-레벨 턴오프 파라미터를 사용하는 해결책을 구현하는 데 사용될 수 있다. DSAT 동안, 3개 이상의 레벨을 사용하는 멀티-레벨 솔루션은 dI/dt의 크기, 따라서 전압 스파이크의 크기를 효과적으로 관리하는 최상의 해결책이 될 수 있다. DSAT 조건이 검출된 후에 스위칭을 구현하는 예시적인 시스템이 도 9 내지 도 12를 참조하여 이하에서 설명된다.

2 레벨 턴온(2LTOn)은 2LTOff와 유사하여, 고전압 링잉을 생성하지 않고 전력 반도체 디바이스를 신속하게 턴온시킨다. FET 게이트 신호는 먼저 중간 레벨로 턴온되고 시간 간격 동안 해당 레벨로 유지된 다음에, 디바이스가 완전히 턴온되는 최종 전압 레벨로 변경된다.

후술되는 시스템 및 방법 중 일부는 또한 2LTOff 및 2LTOn 모두에 대해 SiC 또는 IGBT 디바이스의 스위칭 특성에 대한 타이밍을 관리하기 위해 Vce의 실시간 모니터링을 부가한다(본원에서 사용되는 바와 같이, 용어 2LTO는 2LTOn 또는 2LTOff 중 하나를 지칭할 수 있음). 2 레벨 턴온(2LTOn)은 턴온 동안 사용된다는 점을 제외하면 2LTOff와 유사하다. 다른 시스템 및 방법은 전류를 모니터링하거나 또는 Vce 오버슈트(over-shoot)를 검출한다.

Vce 모니터링

2LTO 기능의 주요 목적은 FET가 스위칭 사이클의 초기에 점진적으로 온/오프 저항을 변경시켜서 dV/dt 및 dI/dt를 감소시키거나 관리하도록 하는 것이다. 도 2에서 볼 수 있는 바와 같이, Vce는 2LTO 기간 동안 약간 더 높아지기 시작한다(FET의 저항이 증가함). 이것은 도 2에서 "Vce 니(knee)"로서 도시된다. 이와 같은 초기 소프트 변경은 표유 인덕턴스에서의 전류(amperage)가 더 점진적으로 변화되도록 하며 턴오프 스파이크가 감소하는 효과가 있다.

비교기(406)를 사용하여 FET의 Vce를 모니터링하기 위해 2LTO 기능을 제어하는 한 가지의 방법이 도 4에 도시된다. 이와 같은 시스템에서, 마스터 컨트롤 유닛(MCU: master control unit)(402)은 FET가 턴온될 때 하이가 되고 FET가 턴오프될 때 로우가 되는 입력 신호(IN)를 수신한다. 신호(IN)는 디지털 신호 또는 아날로그 신호일 수 있다. 또한, MCU는 비교기(406)로부터 부울(Boolean) 신호를 수신하고, 결과적으로 SiC FET(408)에 게이트 전압을 제공하는, 연산 증폭기(op-amp) 드라이버(404)에 인가되는 2LTO 아날로그 전압 레벨을 생성한다. MCU(402)는 또한 비교기(406)의 하나의 입력 단자에 인가되는, 기준 아날로그 전압 레벨(Vce Compare)을 생성한다. 비교기의 다른 입력 단자는 Vce 레벨을 모니터링하기 위해 FET(408)의 소스 단자에 연결된다. 도 4에 도시된 바와 같이, FET(408)의 소스 단자는 전압원(V)으로부터 동작 전력을 수신하는, 부하(410)에 결합된다. Vce 레벨이 Vce Compare 값과 같거나 이를 초과할 때, 비교기(406)는 로우에서 하이로 천이하는 부울 출력 신호를 생성한다. 이 부울 신호는 2LTO 동작을 완료하기 위해 게이트 전압을 제어하는 MCU(402)에 인가된다. 후술하는 바와 같이, Vce를 모니터링하는 대신에, 비교기(406)는 Ic 또는 Ic에 비례하는 전압을 모니터링하도록 구성될 수 있다. 적절한 전압 레벨을 보장하기 위해, MCU(402) 및 FET(408)는 모두 기준 전위(예를 들어, 접지)의 공통 소스에 결합된다.

도 4에 도시된 회로가 Vce 또는 Ic 중 하나를 모니터링하는 단일 비교기를 사용하더라도, 각각의 모니터링된 전압 또는 전류 레벨에 대해 하나씩, 다수의 비교기(도시되지 않음)가 사용될 수 있는 것으로 간주된다. 이는 MCU에 의해 사용되는 DAC가 다음 천이를 위해 제 시간에 비교기의 기준 전압을 변경할 수 없을 때 바람직할 수 있다. 전술한 바와 같이, 별개의 비교기(도시되지 않음)가 DSAT 조건을 검출하기 위해 Vce를 모니터링하는 데 사용될 수도 있다. 이와 같은 비교기는 정상적인 온-레벨보다 큰 전압 레벨을 검출할 것이다. MCU는 전력 반도체 디바이스를 턴온할 때 비교기의 출력 신호가 DSAT 전압 값보다 크거나 같은 전압 값을 나타내는 경우 DSAT 조건을 검출할 수 있다.

이하에 설명된 실시예에서, MCU는 아날로그 출력 신호들을 수신하고 제공하도록 하는 내부 아날로그-디지털 변환기(ADC) 및 디지털-아날로그 변환기(DAC)(도시되지 않음)를 포함하는 프로그래머블 컨트롤 유닛일 수 있다. 대안적으로, MCU는 주문형 집적 회로(ASIC), 복합 프로그래머블 로직 디바이스(CPLD), 필드 프로그래머블 게이트 어레이(FPGA) 또는 이산 제어 로직으로서 구현될 수 있으며, 각각은 도 7, 도 8, 도 10 및 도 11을 참조하여 아래에서 설명되는 동작을 수행하면서 아날로그 신호를 수신 및 제공하기 위해 ADC 또는 DAC를 갖거나 또는 이들에 결합된다. 다른 대안으로서, MCU(402) 및 드라이버(404)는 샤르팡티에(Charpentier) 등의 "전력 스택 제어 시스템(POWER STACK CONTROL SYSTEMS)"이라는 제목의 미국 특허 제8,984,197호에 개시된 시스템의 MCU, 인터페이스 보드 및 드라이버 보드와 같은 회로를 포함할 수 있고, 이는 본원에 참고로 포함된다.

도 4에서, MCU(402)는 VCE 비교 전압을 비교기(406)에 제공한다. 이 레벨은 특정 적용예에 대한 턴오프 스파이크 또는 턴온 dI/dt의 크기를 관리하기 위한 최적 레벨을 결정하기 위해 시스템의 특성화(characterization)를 수행함으로써 설정된다. 각 설계의 인덕턴스가 다를 수 있으므로, 각 회로 설계에 대해 이와 같은 값을 결정하는 것이 바람직하다. 예를 들어, MCU는 Vce 턴오프 레벨을 10 V로 설정할 수 있다. 10 V의 Vce 레벨이 달성될 때, 2LTOff 시간이 정지하고 MCU는 FET의 게이트에 로우(오프) 신호를 인가하여, FET를 턴오프시킨다. 다른 예로서, 2LTOn의 경우, MCU는 Vce 비교기 레벨을 VCC-10 V로 설정할 수 있다. Vce가 그 레벨 아래로 내려가면, 2LTOn은 정지하고 MCU는 FET의 게이트에 인가된 신호를 온(하이) 레벨로 천이시킬 것이다. 전력 시스템의 전압 레벨이 800 V이거나 그보다 높을 수 있다고 가정할 때, 분리된(isolated) 비교기 또는 레벨 시프트 회로(도시되지 않음)를 사용하여 2LToff 및 2LTOn 조건을 개별적으로 모니터링하는 것이 바람직할 수 있다. 이것은 비교기가, 예를 들어 MCU에 대한 분리된 비교기 출력으로 VCC-10 V의 2LTOn을 모니터링하도록 한다.

IC 모니터링

특정 IGBT 및 SiC 디바이스에서, 제조자는 주 출력 전류에 비례하는 2차 출력 핀을 제공한다. 이와 같은 출력 핀은, 예를 들어, 전류 미러 구성에서 전력 FET의 소스 및 게이트 전극과 병렬로 연결된 소스 및 게이트 전극을 갖는 더 작은 FET(도시되지 않음)의 드레인 전극일 수 있다. 이와 같은 출력 핀은 FET를 통과하는 총 전류의 함수인 모니터링 전압을 생성하기 위해 시스템이 더 작은 FET의 드레인과 접지 사이에 결합된 낮은 옴 저항(도시되지 않음)에 2차 전류를 션트(shunt) 할 수 있도록 한다. 일부 시스템에서, 전류 미러 구조 대신에 사용되는 측정가능한 전압을 생성하기 위해 주 전류 출력에서 션트 저항기를 사용할 수 있다. 낮은 옴 저항 또는 션트 저항 양단의 전압 출력은 비교기에 의해 모니터링되고, 전압이 MCU에 의해 인가된 레벨(예컨대, 2LTOff 또는 2LTOn)에 도달할 때, MCU는 FET의 구동을 완전히 오프 또는 온 한다.

예시적인 Ice 모니터링 시스템이 도 5에 도시되어 있다. 그것은 도 4에 도시된 MCU(402)와 동일할 수 있는 MCU(502)를 포함한다. 예시적인 시스템은 또한 도 4에 도시된 op-amp(404) 및 비교기(406)와 동일할 수 있는 op-amp 드라이버 회로(540) 및 비교기(506)를 포함한다. 드라이버(540)의 출력 신호는 SiC FET(508)의 게이트에 결합된다. 이와 같은 구현예에서, TLTOn 및 TLTOff 값 및 시간은 회로 설계 및 도 4를 참조하여 전술한 것과 동일한 방식으로 FET 또는 IGBT(508)의 전류 미러 출력(CM)으로부터 모니터링된 전류 신호에 기초하여 MCU에 의해 설정될 것이다. 도 5는 또한 FET(508)로부터 Vce를 수신하고 MCU(502)로부터 제2 기준값을 수신하도록 결합된 비교기(512)(가상(phantom)으로 도시됨)를 포함한다. 비교기(512)가 컨트롤러에 부가될 때, 컨트롤러는 Ic, Vce 또는 둘 모두에 기초하여 TLTOn, TLTOff 또는 둘 모두를 수행할 수 있다.

실시간 2LTOff 및 2LTOn 조정

이와 같은 특징은 Vce 또는 Ice가 비교기를 트립하는 레벨에 도달하는 데 걸리는 시간을 이용한다. 시간은 MCU 내부 클럭(디지털 타이머 세트, 0까지 카운트 다운)을 사용하여 MCU에 의해 모니터링된다. 타이머 "세트" 값은 이중 펄스 테스팅 또는 IGBT 또는 SiC FET를 포함하는 회로에 대한 다른 형태의 동적 테스트를 통해 얻은 IGBT 또는 SiC FET 디바이스의 특성에 기초한다.

이와 같은 조정을 행하는 예시적인 시스템이 도 6에 도시되어 있다. 본 시스템은, 도 6에서, MCU는 Vce 신호 및 Vce 전압 스파이크에 대한 링잉을 모니터링하여 TLTOn 또는 TLTOff 값 또는 시간이 조정되어야 하는지를 결정한다는 점을 제외하면, 도 4에 도시된 MCU(402), op-amp(404) 및 비교기(406)와 동일한 방식으로 동작하는 MCU(602), op-amp(604) 및 비교기(606)를 포함한다. 모니터링 회로는 제너 다이오드(610) 및 저항기(612)를 포함한다. 시간이 너무 길거나 짧은 경우, MCU는 2LTOff 또는 2LTOn 레벨 및/또는 시간을 조정하여, FET가 상이한 전압 레벨에서 또는 상이한 속도에서 상태를 변경하게 할 수 있고, 이로써 오버슈트, dI/dt 및 스위칭 특성의 효율을 최적화하게 할 수 있다.

이와 같은 기능은 제너 다이오드(610)를 사용하여 Vce가 제너 다이오드(610)의 브레이크다운(breakdown)에 의해 규정된 레벨에 도달하였는지를 먼저 결정한다. 제너 다이오드는 허용가능한 오버슈트(스파이크 또는 링잉) 값에 의한 Vce보다 큰 브레이크다운 전압을 갖도록 선택된다. 다이오드가 브레이크다운되면, 전압이 저항기(612) 양단에 발생한다. 이와 같은 전압은 오버슈트가 너무 높다는 것을 의미하며 MCU는 2LTOff 레벨을 증가시키거나, 2LTOff 레벨을 감소시키거나, 또는 유지 시간을 증가시킨다. 이와 같은 수정(modification)은 Vce 오버슈트를 다이오드 브레이크다운 레벨보다 낮은 레벨로 감소시키는 단계로 이루어질 수 있다.

도 4 내지 도 6에 도시된 회로가 게이트 드라이브 회로로서 단일-게인(unity-gain) 증폭기로서 구성된 op-amp를 포함하더라도, 드라이브 회로는 상이한 기술을 사용하여 제거되거나 구현될 수 있을 것으로 간주된다. 예를 들어, 드라이브 회로는 MCU에 의해 제공된 신호가 FET 또는 IGBT의 게이트를 신속하게 스위칭하기에 충분한 전류를 전달할 수 있도록 MCU 내부에 구현될 수 있다. 대안적으로, op-amp는 푸시-풀 증폭기와 같은 다른 버퍼 증폭기로 대체될 수 있다.

전술한 회로 중 어느 하나에서, 특정 디바이스에 대해 사용되는 최상의 2LTOn 및 2LTOff 전위는 FET 또는 IGBT의 에이지(age) 또는 온도에 기초하여 변경될 수 있다. 이와 같은 변화를 보상하기 위해, MCU는 각각의 전력 반도체 디바이스가 사용 된 시간을 측정하는 내부 클럭을 포함할 수 있으며, 디바이스의 순간 온도를 결정하기 위해 온도 센서(예를 들어, 서미스터 또는 써모커플(도시되지 않음))에 결합될 수 있다. 이들 값은 2LTOn 및/또는 2LTOff 게이트 전압값과 지연 시간을 조정하여 에이지 및/또는 온도를 보상하기 위한 공식에 적용될 수 있다. 사용된 특정 공식은 전력 반도체 디바이스의 구조 및 구성에 의존하며 경험적으로 결정될 수 있다.

도 7 및 도 8은 도 4, 도 5 및 도 6에 각각 도시된 회로에서 MCU(402, 502 또는 602)의 동작의 예를 도시하는 흐름도이다. 도 7은 2LTO 모드(2LTOff 및 2LTOn 모두)에서 시스템의 동작을 도시하고, 도 8은 DSAT 결함(fault) 조건이 검출될 때 시스템의 동작을 도시한다. FET 또는 IGBT를 통해 흐르는 전류가 과도하거나 돌발성(sudden) 증가를 겪는 때를 결정하기 위해 도 5에서의 Ic를 모니터링하거나 또는 디바이스가 포화될 때 또는 온-상태 Vce 값이 돌발성 증가를 나타내는 경우 온-상태 Vce 값보다 높은 온-상태 값에 대한 Vce를 모니터링함으로써 DSAT 조건이 검출될 수 있다. DSAT 조건을 처리하기 위한 다른 시스템 및 방법은 도 9 내지 도 12를 참조하여 아래에서 설명된다.

블록(702)에서, MCU는 입력 단자(IN) 상의 입력 트리거의 상승 에지를 검출한다. 이 신호는 FET가 턴온되는 것을 나타낸다. 이 트리거를 검출하면, 블록(702)에서, MCU는 2LTOn 레벨 및 2LTOn 타이머 값을 선택함으로써 2LTOn 동작을 시작한다. 다음에, MCU는 드라이버 회로를 통해 FET의 게이트 전극에 2LTOn 레벨을 인가한다. 또한, 비교기에 제공되는 기준값을 FET가 턴온될 수 있다는 것을 나타내는 중간 Vce(또는 Ic) 레벨로 설정한다. 블록(706)에서, MCU는 2LTOn 타이머를 시작한다. 블록(706)에서, 타이머가 만료되거나(예를 들어, 0까지 카운트 다운 됨), 또는 비교기가 Vce(또는 Ic) 값이 기준 레벨에 도달했다는 것을 나타낼 때, MCU는 게이트 전위를 풀-온(full-on)(하이) 레벨로 설정한다.

블록(710)에서, MCU는 입력 트리거(IN)의 하강 에지를 검출하여 턴오프 동작을 시작한다. 블록(710)에서, MCU는 또한 2LTOff 동작에 적절한 기준 레벨 및 지연 시간을 선택한다. 블록(712)에서, MCU는 2LTOff 레벨이 FET의 게이트 전극에 인가되도록 하고 비교기에 인가된 기준값을 FET가 턴오프될 수 있다는 것을 나타내는 Vce(또는 Ic)의 중간 값으로 설정한다. 블록(714)에서, MCU는 2LTOff 타이머를 시작한다. 블록(716)에서, 타이머가 만료될 때, 또는 비교기가 Vce(또는 Ic) 값이 기준 레벨에 도달했다는 것을 나타낼 때, MCU는 게이트 전위를 풀-오프(full-off)(로우)로 설정한다.

도 8은 DSAT 결함 조건이 검출될 때의 예시적인 동작을 나타낸다. 도 8에 도시된 알고리즘은 DSAT 조건이 검출될 때 더 적극적인(aggressive) 턴오프 동작을 제공하기 위해 도 7에 도시된 알고리즘과 함께 사용될 수 있다. 블록(802)에서, DSAT 조건이 검출될 때, MCU는 DSAT 조건 지시자(indicator)를 설정하여, 이와 같은 예에서는 멀티-레벨 턴오프(MLTO) 게이트 전압 값의 세트 및 대응하는 지연 시간이 선택되도록 한다. 블록(804)에서, MCU는 게이트 전극에 인가된 신호를 제1 턴오프 게이트 전압 레벨로 설정하며, 블록(806)에서 타이머를 시작하여 제1 지연 시간을 카운트 다운한다. 블록(808)에서, 타이머가 만료되면, MCU는 게이트 전위를 제2(다음) 오프 전압 레벨로 설정한다. 화살표(807)로 도시된 바와 같이, 블록(806 및 808)은 다수의 인터비닝(intervening) 레벨을 수용하기 위해 1회 이상 반복될 수 있다. 단지 하나의 중간 레벨(예를 들어, 2LTOff)이 있을 수 있기 때문에 화살표(807)는 점선으로 도시되어 있다. 각각의 레벨인 i에 대해, i번째 타이머는 블록(806)에서 시작되며, 카운트 다운될 때 블록(806)은 i+1번째 출력 레벨 및 지연 값을 설정하고 블록(806)으로 분기한다. i+1번째 레벨이 n번째 레벨과 동일할 때, 제어(control)는 블록(810)으로 전달(pass)된다. 블록(810)에서, MCU가 n번째(최종) 오프 전압 레벨을 선택하면, 타이머는 최종 지연 값으로 시작된다. 블록(812)에서, 타이머가 최종 지연 값을 카운트 다운한 경우, MCU는 FET 또는 IGBT의 게이트 전위를 풀-오프 전압 레벨로 설정한다.

DSAT 조건이 검출될 때(이 예에서, SiC FET에 대해), 전력 반도체 고정된 멀티-레벨 턴오프 및 Vce(또는 Vds) 피드백 제어된 멀티-레벨 턴오프의 턴오프 특성을 관리하기 위해 이용될 수 있는 두 가지 방법이 있다.

고정된 멀티-레벨 턴오프

고정된 멀티-레벨 턴오프에서, FET에 대한 게이트 신호는 고정된 전압 세트를 통해 스텝핑된다(stepped). 각 전압은 사전 설정된(그리고 아마도 상이한) 시간 간격 동안 유지된다. 일 구현예에서, 레벨 및 시간 단계는 프로그램 가능하며, 특성화 절차를 통해 최적화될 수 있다. 도 9는 게이트 신호(902) 및 Vds(904)에 대한 전형적인 시간 및 전압 시퀀스를 도시한다. 도 9에서, 값(T0 내지 T4)은 연속적인 시간 간격을 나타낸다. 도 9의 좌측의 수직 축은 게이트 신호에 해당하고 우측의 수직 스케일은 Vds에 해당한다. 시간 간격(T1) 동안 DSAT 조건의 검출에 응답하여, (예를 들어, Vds는 2 ㎲내에서 12 V로 증가한다). 표 1은 각 이벤트의 세부사항을 설명한다.

[표 1]

도 10은 도 9 및 표 1에 도시된 MLTO 동작을 위한 이벤트의 시퀀스를 도시한다. 블록(1002)에서, DSAT 조건이 검출된다. 전술한 바와 같이, DSAT는 전력 반도체가 ON 상태일 때의 허용값(예를 들어, 12V)보다 큰 Vds 값으로서 MCU에 의해 검출될 수 있다. 대안적으로, DSAT는 Vds 값의 급격한 변화로 MCU에 의해 검출될 수 있다. 이와 같은 방법을 위해, MCU는 도 12를 참조하여 이하에서 설명되는 아날로그-디지털 변환기(ADC)를 포함하거나 이에 결합될 수 있으며, 이는 샘플링 간격이 10 ns 내지 500 ns일 수 있는 일정 간격으로 Vds 신호를 샘플링한다. DSAT 조건은 연속된(consecutive) 샘플이 임계값보다 큰 변화율을 정의할 때 검출될 수 있다.

다음으로, 블록(1004)에서, MCU는 게이트 신호를 제1 감소 레벨(예를 들어, 14 v)로 설정하고 제1 시간 간격(T2)을 MCU 내부에 있을 수 있는 워치 도그(watch dog) 타이머에 로딩한다. 표 1의 예에서와 같이, 이와 같은 시간 값은 500 ns이다. 블록(1006, 1008, 1010, 1012 및 1014)은 게이트 전압의 각 간격 및 각 단계에 대해 실행되는 루프를 형성한다. 이와 같은 예에서, T2는 루프를 처음 통과하는 현재 간격이다.

블록(1006)에서, MCU는 현재 간격에 대한 타이머를 시작하고, 타이머를 모니터하는 블록(1008)으로 제어를 전달(transfer)하며, 타이머가 0까지 카운트 다운하면, 제어를 블록(1010)으로 전달한다. 블록(1010)은 현재 간격의 끝에 적용될 게이트 신호를 선택한다. 블록(1012)에서, MCU는 블록(1010)에서 선택된 게이트 신호 레벨이 시퀀스의 최종 레벨인지의 여부를 결정한다. 그렇지 않으면, 블록(1014)은 선택된 레벨에 대응하는 간격을 타이머에 로딩하고, 현재 시간 간격이 되는 새로운 시간 간격 동안 게이트 신호를 미리 전해진 전압으로 유지하기 위해 제어를 블록(1006)으로 전달한다. 블록(1006 내지 1014)에 의해 정의된 루프는 블록(1010)이 선택된 게이트 레벨 신호가 최종 레벨(예를 들어, OFF 상태)인 것으로 결정할 때까지 반복된다. 이것이 발생하면, 블록(1016)은 게이트 신호를 OFF 레벨로 유지한다.

도 10에서 블록(1006 내지 1014)에 의해 형성된 루프는 18 V ON 전압에서부터 14 V의 제1 단계(T2 동안), 9 V의 제2 단계(T3 동안), 4 V의 제3 단계(T4 동안), 마지막으로 OFF 전압인 -4 V까지 게이트 전압을 순차적으로 스텝핑한다. 흐름도가 각 간격의 끝에 로딩되는 단일 카운터를 도시하고 있지만, 별도의 카운터(도시되지 않음)가 각각의 간격에 대해 사전 로딩되어 활성화될 수 있거나, 대안적으로, 하나의 카운터가 다음 시간 간격으로 로딩되는 동안 다른 카운터가 현재 간격을 카운트 다운하도록 2개의 카운터(도시되지 않음)가 핑퐁(Ping-Pong) 방식으로 사용될 수 있을 것으로 간주된다.

VCE/DS 피드백 제어된 멀티-레벨 턴오프.

도 11은 MLTO 시퀀스에서 다음 전압 레벨로 스텝핑할 때를 결정하기 위해 Vce/Vds가 어떻게 모니터링될 수 있는지를 도시하는 흐름도이다. 도 12를 참조하여 이하에서 설명되는 예시적인 시스템은, 2개의 비교기를 사용하여 과전압 스파이크가 사전 설정된 전압인 VCHK1 위로 상승하고 다른 사전 설정된 전압인 VCHK2 아래로 강하하는 때를 결정한다. 이와 같은 강하 전압 변화는 이전 단계에서 발생한 전압 스파이크가 가라앉았으며 턴오프 프로세스의 다음 단계가 진행될 수 있다는 것을 나타낸다. 고정된 시간 세트를 기다리지 않고, 시스템의 상태에 기초하여 다음 전압 레벨로 스위칭하여, MLTO 프로세스가 최적화되도록 하며 가능한 손상을 감소시키기 위해 최대한 신속하게 전력 디바이스를 셧다운시키도록 한다.

블록(1102) 이전에, 전력 반도체 디바이스는 턴온된다(예를 들어, 게이트 전압은 18V 임). 블록(1102)에서, MCU는 DSAT 조건을 검출한다. MCU는 블록(1002)을 참조하여 전술한 것과 동일한 방식으로 DSAT 조건을 검출할 수 있다. DSAT 조건이 검출되자마자, MCU는 게이트 신호를 제1 레벨(예를 들어, 14 v)로 설정함으로써, 선택적으로 워치 도그 타이머에 제1 카운트 다운 값(예를 들어, T2)을 로딩함으로써 MLTO 동작을 시작한다. 워치 도그 타이머가 사용될 때, MCU는 블록(1106)에서 타이머를 시작한다.

타이머가 사용되지 않을 때, 또는 타이머가 사용될 때 타이머 카운트 다운과 병행하여, 블록(1112)은 Vds가 VCHK1보다 큰지 여부를 결정한다. 전술한 바와 같이, 게이트 전압이 감소될 때, 전력 반도체 디바이스의 채널 저항이 증가하여, Vds가 증가할 것이다. 게이트 전압이 감소된 직후, Vds는 또한 전압 스파이크를 나타낼 수 있다. VCHK1은 게이트 전압의 변화 이전의 Vds 전압보다 사전 설정된 양(예를 들어, 1 내지 10 퍼센트)만큼 더 큰 Vds 전압이다. VCHK2는 VCHK1보다 크지만 예상되는 전압 스파이크를 더한 VCHK1 미만인 전압 값이다. 따라서, VCHK2는 전압 스파이크가 가라앉은 후의 Vds에 대한 상위 목표 레벨을 나타낸다. MCU는, 블록(1114)에서, Vds가 VCHK2 미만인지의 여부를 결정한다. 비교는 블록(1112)에서 "~보다 큰"으로 기술되고 블록(1114)에서 "~ 미만"으로 기술되었지만, 이들 비교는 각각 "~보다 크거나 같은" 또는 "~ 미만이거나 같은"이 될 수 있는 것으로 간주된다.

워치 도그 타이머가 사용되면, 블록(1112)이 Vds가 VCHK1보다 크지 않다고 결정할 때, 블록(1114)이 Vds가 VCHK2 미만이 아니라고 결정할 때, 제어는 타이머를 계속 감소시키기 위해 블록(1106)으로 전달된다. 타이머가 사용되지 않을 때, 블록(1112 및 1114)은 조건이 충족될 때까지 Vds의 값을 계속 테스트한다. 이 동작은 가상 선(1113, 1115)에 의해 표시된다.

블록(1114)이 Vds가 VCHK2 미만인 것으로 결정한 후에, 블록(1110)은 게이트 신호를 다음 레벨로 설정한다. 워치 도그 타이머가 사용되어, 블록(1112)이 Vds가 VCHK1보다 크다고 결정하고/결정하거나 블록(1114)이 Vds가 VCHK2 미만이라고 결정하기 전에 타이머가 만료되면, 타이머의 만료는 제어가 블록(1110)으로 전달되도록 한다.

블록(1116)에서, MCU는 블록(1110)에서 설정된 레벨이 OFF 전압인지 여부를 결정한다. 만약 그렇다면, 제어는 블록(1120)으로 전달되어, 전력 반도체 디바이스에 인가된 게이트 신호를 OFF 레벨로 유지한다. 블록(1116)이 블록(1110)에서 인가된 레벨이 최종 레벨이 아니라고 결정하면, 블록(1116)은 제어를 블록(1118)으로 전달하여 다음 단계의 VCHK1 및 VCHK2에 대한 값을 로딩하도록 한다. 워치 도그 타이머가 사용될 때, 블록(1118)에서 다음 시간 간격(예를 들어, T3, T4 등)이 타이머에 로딩된다.

워치 도그 타이머는 비교기 시퀀스 오작동을 방지하기 위해 사용될 수 있다. 상승 Vds가 VCHK1에 도달하지 않거나 또는 후속 하강 Vds가 VCHK2에 도달하지 않으면, 워치 도그 타이머가 타임 아웃되어 게이트 신호가 다음 전압 레벨로 시퀀싱되도록 한다. 이와 같은 조건은 L*dI/dt가 블록(1112)에서 전압 VCHK1에 도달하기에 충분히 높은 전압 스파이크를 초래하지 않는 경우 또는 VDS가 블록(1114)에서 전압 VCHK2에 도달하기에 충분히 낮게 강하되지 않는 경우 발생할 수 있다.

도 12는 도 10 및 도 11에서 설명된 프로세스를 구현하는 데 사용될 수 있는 예시적인 MCU의 부분적으로 개략적인 다이어그램 형태의 블록도이다. 제어 로직(1202)은 내부 타이머(1203), 레지스터(도시되지 않음), 메모리(도시되지 않음) 및 도 10 및/또는 도 11에서 설명된 프로세스를 구현하는 상태 머신(도시되지 않음)을 포함한다. 전술한 바와 같이, 제어 로직은 독립형 또는 내장형 마이크로 프로세서, 마이크로 컨트롤러 또는 DSP로서 구현될 수 있다. 대안적으로, 제어 로직은 ASIC, FPGA 또는 CPLD로 구현될 수도 있다. 다른 대안으로서, 제어 로직은 이산 로직 회로를 사용하여 구현될 수 있다. 일 구현예에서, 제어 로직은 MCU(402)와 같은 회로를 포함할 수 있고, 드라이버(404)는 앞서 언급된 미국 특허 제 8,984,197호에 개시된 시스템의 MCU, 인터페이스 보드 및 드라이버 보드와 같은 회로를 포함할 수 있다.

제어 로직은 비교기(1204 및 1206)에 의해 제공된 부울 출력 신호를 수신하도록 구성된다. 비교기에 대한 하나의 입력은 저항기(R3 및 R4)를 포함하는 전압 분배기에 의해 제공되는, Vce 또는 Vds에 비례하는 전압이다. 저항기(R3 및 R4)는 결합된 고임피던스(예를 들어, 1 메가 옴보다 큰)를 가지며 Vce/Vds 신호의 기대 범위를 비교기(1204 및 1206)의 입력 신호 범위와 양립할 수 있는 범위로 스케일링하도록 선택된다. 전압 분배기에 의해 제공된 신호는, DSAT 조건의 발생을 결정하기 위해, 전술한 바와 같이 MCU(1202)에 의해 모니터링되는 디지털화된 값을 생성하도록 ADC(1205)에 인가될 수 있다.

Vce/Vds 신호의 기대 범위는 전력 반도체 디바이스를 스위칭할 때 발생할 수 있는 최악의 경우(worst-case)의 전압 스파이크를 포함하는 것이 바람직하다. 따라서, R3 및 R4의 값은 디바이스가 턴오프될 때의 Vce/Vds의 기대 값, 비교기(1204 및 1206)의 입력 범위, 전력 반도체 디바이스를 포함하는 회로망의 기생 인덕턴스, 및 Vds에 대한 dv/dt의 기대값에 의존한다.

비교기(1204 및 1206)에 대한 다른 입력은 각각의 디지털-아날로그 변환기(DAC)(1208 및 1210)에 의해 제공된다. DAC(1208)는 제어 로직(1202)에 의해 제공된 VCHK1에 대한 디지털 값을 아날로그 값으로 변환하고, R4에 걸친 스케일링된 Vce/Vds 신호와 비교할 수 있도록 아날로그 값을 비교기(1204)에 인가한다. 유사하게, DAC(1210)는 제어 로직(1202)에 의해 제공된 VCHK2에 대한 디지털 값을 아날로그 값으로 변환하고, 스케일링된 Vce/Vds 신호와 비교할 수 있도록 아날로그 값을 비교기(1206)에 인가한다. DAC(1208 및 1210)뿐만 아니라 비교기(1204 및 1206)는 도 11의 블록(1112 및 1114)을 구현하는 데 사용된다.

블록(1112)을 구현하는 것 이외에, 비교기(1204)는 DSAT 조건을 검출하는 데 사용될 수 있다. 이와 같은 구현예에서, DAC(1208)에 제공된 값은 반도체 디바이스가 턴온될 때 DSAT 조건의 발생을 나타내는 Vce/Vds의 임계값일 수 있다. 따라서, 반도체 디바이스를 턴온하기 위한 트리거 신호를 수신하면, 제어 로직(1202)은 DAC(1208)에 DSAT 임계값을 인가하며 ON 전압(예를 들어, 18 V)이 반도체 장치의 게이트에 인가되는 동안 비교기(1204)의 출력 신호를 모니터링할 수 있다.

도 12에 도시된 예시적인 회로망은 또한 5개의 DAC(1222, 1224, 1226, 1228 및 1230)를 포함한다. 이들 DAC는 MLTO 동작에 사용된 각각의 게이트 전압에 대응하는 MCU(1202)로부터 디지털 값을 수신한다. DAC는 이들 디지털 값을 아날로그 멀티플렉서(1232)에 인가되는 아날로그 신호로 변환한다. 멀티플렉서는 MCU(1202)에 의해 제공된 MUX SELECT 신호에 의해 제어된다. 멀티플렉서(2132)의 출력 신호는 2개의 게인 제어 저항기(R1 및 R2)에 의해 결정되는 게인을 갖는 고속 연산 증폭기(1234)에 인가된다. 증폭기(1234)의 출력 신호는 전력 반도체 디바이스의 게이트 전극에 연결된 버퍼 증폭기(1236)에 인가된다. 연산 증폭기(1234) 및 버퍼 회로(1236)는 도 4 및 도 5를 참조하여 전술된, 연산 증폭기(404 및 504)와 동일한 방식으로 동작한다.

도 12에 도시된 예시적인 구성은, 각각 제어 로직(1202) 내부의 각각의 프로그램 가능한 레지스터(도시되지 않음)에 결합된 5개의 DAC를 사용한다. 전력 반도체 디바이스가 Vce/Vds에 대한 스케일링된 값의 범위를 결정하고 MLTO의 다양한 레벨에서 사용될 특정 게이트 전압을 결정하기 위해 특성화될 때 이들 레지스터에 저장된 값이 결정된다. 이들 값은 디바이스가 처음 턴온될 때 설정될 수 있으며, 예를 들어 디바이스의 온도 및 연식에 기초하여 전력 반도체 디바이스의 작동 중에 변경될 수 있다. 별개의 값을 아날로그 멀티플렉서(1232)에 인가함으로써, 시스템은 디바이스의 게이트 전압을 신속하게 변경시킬 수 있다. MUX SELECT 신호를 제공하는 제어 로직(1202)과 인가되는 게이트 전압 사이의 지연은 고속 연산 증폭기(1234) 및 버퍼(1236)에서의 전파(propagation) 지연만이 있다.

도 12는 DAC(1208, 1210, 1222, 1224, 1226, 1228 및 1230)가 MCU 제어 로직(1202)의 외부에 있는 것으로 도시하지만, MCU가 아날로그 멀티플렉서(1232)에 직접 구동 신호를 제공하도록 이들 DAC 중 하나 이상이 MCU 제어 로직(1202)의 내부에 있을 수 있을 것으로 간주된다.

전술한 예시적인 장치의 방법 및 방법의 양태는 프로그래밍으로, 예를 들어 사용자 컴퓨터 시스템, 서버 컴퓨터 또는 다른 프로그램 가능한 디바이스에 의해 실행가능한 소프트웨어, 펌웨어, 또는 마이크로 코드의 형태로 구현될 수 있다. 기술의 프로그램 양태는 일종의 기계 판독가능한 매체에서 수행되거나 구현되는 실행가능한 코드 및/또는 관련 데이터의 형태로 일반적으로 "제품" 또는 "제조 물품"으로 간주될 수 있다. "스토리지(storage)" 유형 매체는 컴퓨터, 프로세서 등의 임의의 또는 모든 가시적인(tangible)의 메모리, 또는 다양한 반도체 메모리, 테이프 드라이브, 디스크 드라이브 등과 같은 이들의 관련 모듈을 포함하며, 이는 소프트웨어 프로그래밍을 위해 언제든지 비일시적인(non-transitory) 스토리지를 제공할 수 있다. 소프트웨어의 전체 또는 일부는 때때로 인터넷 또는 다양한 다른 통신 네트워크로 통신할 수 있다. 예를 들어, 이와 같은 통신은 하나의 컴퓨터 또는 프로세서에서 다른 컴퓨터 또는 프로세서로 소프트웨어를 로딩할 수 있다. 따라서, 소프트웨어 요소를 지닐 수 있는 또 다른 유형의 매체는 유선(wired) 및 광 유선(optical landline) 네트워크와 다양한 무선-링크(air-links)를 통해, 로컬 디바이스 간의 물리적 인터페이스에 걸쳐 사용되는 것과 같은 광학적, 전기적 및 전자기 파형을 포함한다. 유선 또는 무선 링크, 광 링크 등과 같은 파형을 운반하는 물리적 요소는 또한 소프트웨어가 내장된 매체로 간주될 수 있다. 본원에서 사용된 바와 같이, 하나 이상의 "비일시적인", "가시적인" 또는 "스토리지" 매체에 한정되지 않는 한, 컴퓨터 또는 기계 "판독 가능한 매체"와 같은 용어는 실행을 위해 프로세서에 명령을 제공하는데 참여하는 임의의 매체를 지칭한다.

따라서, 기계 판독 가능한 매체는, 가시적인 스토리지 매체, 반송파 매체 또는 물리적 전송 매체를 포함하지만 이에 한정되지 않는 많은 형태를 취할 수 있다. 비일시적인 스토리지 매체는 예를 들어 임의의 컴퓨터(들) 등의 스토리지 디바이스 중 임의의 것과 같은 광학 또는 자기 디스크를 포함한다. 또한, 동적 메모리, 예를 들어 컴퓨터 플랫폼의 주 메모리와 같은 스토리지 매체를 포함할 수 있다. 가시적인 전송 매체는 동축 케이블; 구리선 및 광섬유를 포함하며, 컴퓨터 시스템 내에 버스를 포함하는 와이어를 포함한다. 반송파 전송 매체는 전기 또는 전자기 신호, 또는 무선 주파수(RF) 및 광 기반 데이터 통신 중에 생성되는 것과 같은 음파 또는 광파의 형태를 취할 수 있다. 따라서, 컴퓨터 판독 가능한 매체의 일반적인 형태는 예를 들면: 플로피 디스크, 플렉시블 디스크, 하드 디스크, 자기 테이프, 임의의 다른 자기 매체, CD-ROM, DVD 또는 DVD-ROM, 임의의 다른 광학 매체, 펀치 카드 종이 테이프, 구멍 패턴을 갖는 임의의 다른 물리적 스토리지 매체, RAM, PROM 및 EPROM, FLASH-EPROM, 임의의 다른 메모리 칩 또는 카트리지, 데이터 또는 명령을 전송하는 반송파, 그와 같은 반송파를 전송하는 케이블 또는 링크, 또는 컴퓨터가 프로그래밍 코드 및/또는 데이터를 판독할 수 있는 다른 매체를 포함한다. 이와 같은 형태의 컴퓨터 판독 가능한 매체 중 다수는 실행을 위해 프로세서에 하나 이상의 명령의 하나 이상의 시퀀스를 운반하는 것과 관련될 수 있다.

프로그램 명령은 임의의 원하는 언어로 인코딩된 소프트웨어 또는 펌웨어 구현을 포함할 수 있다. 프로그래밍 명령은 컴퓨터 시스템 또는 디바이스의 프로세서에 액세스 가능한 기계 판독 가능한 매체에서 구현될 때, 컴퓨터 시스템 또는 디바이스를 프로그램에서 지정된 동작을 수행하도록 커스터마이즈된 특수 목적 기계로 렌더링한다.

본원에서 사용된 용어 및 표현은 특정 의미가 달리 설명된 경우를 제외하고 조사 및 연구의 대응하는 각각의 분야에 관한 용어 및 표현에 따라 통상적인 의미를 갖는다고 이해할 것이다. 제1 및 제2 등과 같은 관계 용어는 하나의 엔티티 또는 동작을 다른 엔티티 또는 동작과 구별하는 데에만 사용될 수 있으며, 그와 같은 엔티티 또는 동작 간의 실제적인 관계 또는 순서를 반드시 요구하거나 암시하지는 않는다. 용어 "포함하다(comprises)", "포함하는(comprising)", "포함하다(includes)" 또는 "포함하는(including)" 또는 그것의 다른 변형은 비-배타적인 포함까지 아우르는 것으로서, 요소의 리스트를 포함하는 프로세스, 방법, 물품 또는 장치는 이들 요소만을 포함하지 않고 명시적으로 열거되지 않거나 그와 같은 프로세스, 방법, 물품 또는 장치에 고유한 다른 요소를 포함할 수 있다. "a" 또는 "an"이 앞에 오는 요소는, 추가적인 제약없이, 해당 요소를 포함하는 프로세스, 방법, 물품 또는 장치에서 동일하거나 유사한 추가 요소들의 존재를 배제하지 않는다.

본원에서 사용된 "결합된(coupled)"이라는 용어는 하나의 시스템 요소에 의해 생성된 신호를 다른 "결합된" 요소에 부여하는 임의의 논리적, 물리적 또는 전기적 연결, 링크 등을 지칭한다. 달리 설명하지 않는 한, 결합된 요소 또는 디바이스는 반드시 서로 직접 연결될 필요는 없으며, 신호를 수정, 조작 또는 운반할 수 있는 중간 구성요소, 요소 또는 통신 매체로 분리될 수 있다. 다양한 결합은 각각 별개의 통신 채널로 간주될 수 있다.

위에서는 최선의 모드 및/또는 다른 실시예로 간주되는 것을 설명하였지만, 다양한 수정이 이루어질 수 있고 여기에 개시된 주제가 다양한 형태 및 실시예로 구현될 수 있으며, 이들은 많은 적용예에 적용될 수 있으며, 그 중 일부만이 본원에 기술되어 있는 것으로 이해해야 한다. 다음의 청구범위는 본 개념의 실제 범위에 해당하는 임의의 모든 수정 및 변형을 청구하는 것으로 의도된다.

Claims

전력 반도체 디바이스용 게이트 드라이브 컨트롤러에 있어서,
트리거 신호를 수신하도록 구성된 입력 단자 및 전력 반도체 디바이스에 구동 신호를 제공하는 출력 단자를 갖는 마스터 컨트롤 유닛(MCU); 및
MCU에 결합된 출력 단자와 제1 및 제2 입력 단자를 갖는 비교기로서, 제1 입력 단자는 반도체 디바이스의 출력 신호를 나타내는 신호를 수신하도록 결합되고, 제2 입력 단자는 전력 반도체 디바이스의 출력 신호의 기대값을 나타내는 목표값을 수신하도록 MCU에 결합되며, 출력 단자는 전력 반도체 디바이스의 출력 신호를 나타내는 신호가 목표값보다 큰 경우 제1 값을 갖고 전력 반도체의 출력 신호를 나타내는 신호가 목표값 미만이거나 같은 경우 제2 값을 갖는 부울(Boolean) 출력 신호를 제공하도록 결합되는, 상기 비교기를 포함하고,
MCU는, MCU로 하여금,
전력 반도체 디바이스가 제1 상태에서 제2 상태로 변경되어야 함을 트리거 신호가 나타내는 경우, 전력 반도체 디바이스에 대한 제1 구동 신호 및 비교기에 대한 제1 목표값을 생성하고;
부울 신호가 제1 값과 제2 값 사이의 제1 천이를 나타낼 때까지 제1 구동 신호를 유지하고;
제1 값과 제2 값 사이의 부울 신호의 제1 천이에 응답하여, 제1 구동 신호와 상이한 제2 구동 신호 및 제2 목표값을 비교기에 제공하고;
부울 신호가 제1 값과 제2 값 사이의 제2 천이를 나타낼 때까지 제2 구동 신호를 유지하며;
부울 신호의 제2 천이에 응답하여, 제1 및 제2 구동 신호와 상이한 제3 구동 신호를 제공하도록 하는 프로그램 명령을 포함하는, 게이트 드라이브 컨트롤러.
제1항에 있어서, 제1 상태는 전력 반도체 디바이스를 통해 전류가 흐르는 온 상태이고, 제2 상태는 전력 반도체 디바이스를 통해 전류가 흐르지 않는 오프 상태인, 게이트 드라이브 컨트롤러.
제1항에 있어서, 제1 상태는 전력 반도체 디바이스를 통해 전류가 흐르지 않는 오프 상태이고, 제2 상태는 전력 반도체 디바이스를 통해 전류가 흐르는 온 상태인, 게이트 드라이브 컨트롤러.
제1항에 있어서, 전력 반도체 디바이스는 실리콘 IGBT, SiC FET, GaN FET, AlN FET 및 BN FET로 이루어진 그룹으로부터 선택되는, 게이트 드라이브 컨트롤러.
제1항에 있어서,
MCU와, 제1 및 제2 입력 단자에 결합된 출력 단자를 갖는 추가 비교기로서, 상기 추가 비교기의 제1 입력 단자는 전력 반도체 디바이스의 출력 신호를 나타내는 신호를 수신하도록 결합되고, 상기 추가 비교기의 제2 입력 단자는 전력 반도체 디바이스의 출력 신호에서의 전력 변동이 가라앉은 후에 전력 반도체 디바이스의 출력 신호의 추가 기대값을 나타내는 제1 추가 목표값을 수신하도록 결합되고, 전력 변동은 구동 신호 변경에 기인하고, 출력 단자는 전력 반도체 디바이스의 출력 신호를 나타내는 신호가 제1 추가 목표값 미만인 경우 제1 값을 갖고 전력 반도체의 출력 신호를 나타내는 신호가 제1 추가 목표값보다 크거나 같은 경우 제2 값을 갖는 추가 부울 출력 신호를 제공하도록 구성되는, 상기 추가 비교기를 더 포함하고,
여기서,
MCU로 하여금 부울 신호가 제1 값과 제2 값 사이의 제1 천이를 나타낼 때까지 제1 구동 신호를 유지하도록 하는 프로그램 명령은 추가로 MCU로 하여금 부울 신호 및 추가 부울 신호가 제1 값과 제2 값 사이의 각각의 제1 천이를 나타낼 때까지 제1 구동 신호를 유지하도록 하고;
MCU로 하여금 제1 값과 제2 값 사이의 부울 신호의 제1 천이에 응답하여 비교기에 제1 구동 신호와 상이한 제2 구동 신호 및 제2 목표값을 제공하도록 하는 프로그램 명령은 추가로 MCU로 하여금 제2 추가 목표 신호를 추가 비교기에 제공하도록 하며;
MCU로 하여금 부울 신호가 제1 값과 제2 값 사이의 제2 천이를 나타낼 때까지 제2 구동 신호를 유지하도록 하는 프로그램 명령은 추가로 MCU로 하여금 부울 신호 및 추가 부울 신호가 제1 값과 제2 값 사이의 각각의 제2 천이를 나타낼 때까지 제2 구동 신호를 유지하도록 하는, 게이트 드라이브 컨트롤러.
제1항에 있어서, 여기서:
MCU는 제1 구동 신호를 제공하는 제1 구동 출력 단자, 제2 구동 신호를 제공하는 제2 구동 출력 단자, 및 제3 구동 신호를 제공하는 제3 구동 출력 단자를 포함하고;
게이트 드라이브 컨트롤러는 MCU의 제1, 제2 및 제3 구동 출력 단자에 각각 결합된 제1, 제2 및 제3 입력 단자, 전력 반도체 디바이스에 구동 신호를 제공하도록 결합된 출력 단자, 및 제어 신호를 수신하기 위해 MCU에 결합된 제어 단자를 갖는 멀티플렉서를 더 포함하며;
프로그램 명령은 MCU로 하여금:
MCU의 트리거 신호 수신에 응답하여 제1 구동 신호를 제공하도록 멀티플렉서를 제어하고,
부울 신호가 제1 값과 제2 값 사이의 제1 천이를 나타내는 경우 제2 구동 신호를 제공하도록 멀티플렉서를 제어하며;
제1 값과 제2 값 사이의 부울 신호의 천이에 응답하여 제3 구동 신호를 제공하도록 멀티플렉서를 제어하도록 하는, 게이트 드라이브 컨트롤러.
제1항에 있어서,
MCU에 의해 카운트 다운(count-down) 값으로 설정되도록 구성되며,
카운트 다운 값이 0까지 카운트 다운되는 경우 MCU에 신호를 제공하는 타이머를 더 포함하고,
여기서,
MCU로 하여금 제1 구동 신호 및 제1 목표값을 생성하도록 하는 프로그램 명령은 추가로 MCU로 하여금 타이머에 제1 카운트 다운 값을 제공하도록 하고;
부울 신호가 제1 값과 제2 값 사이의 제1 천이를 나타낼 때까지 MCU로 하여금 제1 구동 신호를 유지하도록 하는 프로그램 명령은 추가로 MCU로 하여금 제1 카운트 다운 값을 0까지 카운팅하는 타이머 값 또는 제1 값과 제2 값 사이의 제1 천이를 나타내는 부울 신호의 초기 발생까지 제1 구동 신호를 유지하도록 하고;
MCU로 하여금 제2 구동 신호 및 제2 목표값을 제공하도록 하는 프로그램 명령은 추가로 MCU로 하여금 제2 카운트 다운 값을 타이머에 제공하도록 하고;
부울 신호가 제1 값과 제2 값 사이의 제2 천이를 나타낼 때까지 MCU로 하여금 제2 구동 신호를 유지하도록 하는 프로그램 명령은 추가로 MCU로 하여금 제2 카운트 다운 값을 0까지 카운팅하는 타이머 값 또는 제1 값과 제2 값 사이의 제2 천이를 나타내는 부울 신호의 초기 발생까지 제2 구동 신호를 유지하도록 하는, 게이트 드라이브 컨트롤러.
전력 반도체 디바이스용 게이트 드라이브 컨트롤러에 있어서,
전력 반도체 디바이스가 DSAT 조건을 겪고 있음을 나타내는 불포화(DSAT) 신호를 수신하도록 구성된 제1 입력 단자 및 전력 반도체 디바이스에 대한 구동 신호를 제공하는 출력 단자를 갖는 마스터 컨트롤 유닛(MCU); 및
MCU에 결합된 출력 단자와 제1 및 제2 입력 단자를 갖는 비교기로서, 제1 입력 단자는 전력 반도체 디바이스의 출력 신호를 나타내는 신호를 수신하도록 결합되고, 제2 입력 단자는 MCU로부터 전력 반도체 디바이스의 출력 신호의 기대값을 나타내는 목표값을 수신하고, 전력 반도체 디바이스의 출력 신호를 나타내는 신호가 목표값보다 큰 경우 제1 값을 갖고 전력 반도체의 출력 신호를 나타내는 신호가 목표값 미만이거나 같은 경우 제2 값을 갖는 부울 출력 신호를 출력 단자에 제공하는, 상기 비교기;
MCU는, MCU로 하여금,
DSAT 신호가 전력 반도체 디바이스가 DSAT 조건을 겪고 있음을 나타내는 경우 전력 반도체 디바이스에 대한 제1 구동 신호 및 비교기에 대한 제1 목표값을 생성하고;
부울 신호가 제1 값과 제2 값 사이의 제1 천이를 나타낼 때까지 제1 구동 신호를 유지하고;
제1 값과 제2 값 사이의 부울 신호의 제1 천이에 응답하여, 제1 구동 신호와 상이한 제2 구동 신호 및 제2 목표값을 비교기에 제공하고;
부울 신호가 제1 값과 제2 값 사이의 제2 천이를 나타낼 때까지 제2 구동 신호를 유지하며;
부울 신호의 제2 천이에 응답하여, 제1 및 제2 구동 신호와 상이한 제3 구동 신호를 제공하도록 하는 프로그램 명령을 포함하는, 게이트 드라이브 컨트롤러.
제8항에 있어서, 전력 반도체 디바이스는 실리콘 IGBT, SiC FET, GaN FET, AlN FET 및 BN FET로 이루어진 그룹으로부터 선택되는, 게이트 드라이브 컨트롤러.
제8항에 있어서,
MCU로부터 제1 추가 목표값을 수신하도록 결합된 추가 비교기로서, 제1 추가 목표값은 전력 반도체 디바이스의 출력 신호에서의 전력 변동이 가라앉은 후에 전력 반도체 디바이스의 출력 신호의 제1 추가 기대값을 나타내며, 전력 변동은 구동 신호 변경에 기인하고, 전력 반도체 디바이스의 출력 신호가 추가 기대값 미만인 경우 제1 값을 갖고 전력 반도체의 출력 신호가 추가 기대값보다 크거나 같은 경우 제2 값을 갖는 추가 부울 출력 신호를 제공하도록 결합되는, 상기 추가 비교기를 더 포함하고,
여기서,
MCU로 하여금 부울 신호가 제1 값과 제2 값 사이의 제1 천이를 나타낼 때까지 제1 구동 신호를 유지하도록 하는 프로그램 명령은 추가로 MCU로 하여금 부울 신호 및 추가 부울 신호가 제1 값과 제2 값 사이의 각각의 제1 천이를 나타낼 때까지 제1 구동 신호를 유지하도록 하고;
MCU로 하여금 제1 값과 제2 값 사이의 부울 신호의 제1 천이에 응답하여 비교기에 제1 구동 신호와 상이한 제2 구동 신호 및 제2 목표값을 제공하도록 하는 프로그램 명령은 추가로 MCU로 하여금 제2 추가 목표 신호를 추가 비교기에 제공하도록 하며;
MCU로 하여금 부울 신호가 제1 값과 제2 값 사이의 제2 천이를 나타낼 때까지 제2 구동 신호를 유지하도록 하는 프로그램 명령은 추가로 MCU로 하여금 부울 신호 및 추가 부울 신호가 제1 값과 제2 값 사이의 각각의 제2 천이를 나타낼 때까지 제2 구동 신호를 유지하도록 하는, 게이트 드라이브 컨트롤러.
제8항에 있어서,
MCU는 제1 구동 신호를 제공하는 제1 구동 출력 단자, 제2 구동 신호를 제공하는 제2 구동 출력 단자, 및 제3 구동 신호를 제공하는 제3 구동 출력 단자를 포함하고;
게이트 드라이브 컨트롤러는 멀티플렉서를 더 포함하고, 멀티플렉서는 제어 입력 단자, MCU의 제1, 제2 및 제3 구동 출력 단자에 각각 결합된 제1, 제2 및 제3 신호 입력 단자, 및 멀티플렉서의 제어 단자에 인가된 선택 제어 신호에 응답하여 제1, 제2 및 제3 구동 신호 중 선택된 하나를 전력 반도체 디바이스에 제공하도록 결합된 출력 단자를 가지며;
프로그램 명령은:
MCU로 하여금 DSAT 신호를 수신하는 MCU에 응답할 때 제1 구동 신호를 선택하도록 멀티플렉서를 제어하도록 하고,
MCU로 하여금 부울 신호가 제1 값과 제2 값 사이의 제1 천이를 나타내는 경우 제2 구동 신호를 선택하도록 멀티플렉서를 제어하게 하며;
MCU로 하여금 부울 신호가 제1 값과 제2 값 사이의 제2 천이를 나타내는 경우 제3 구동 신호를 선택하도록 멀티플렉서를 제어하게 하는, 게이트 드라이브 컨트롤러.
제8항에 있어서,
MCU에 의해 카운트 다운 값으로 설정되도록 구성되며, 카운트 다운 값이 0까지 카운트 다운되었을 때 MCU에 신호를 제공하는 타이머를 더 포함하고,
여기서,
MCU로 하여금 제1 구동 신호 및 제1 목표값을 생성하도록 하는 프로그램 명령은 추가로 MCU로 하여금 타이머에 제1 카운트 다운 값을 제공하도록 하고;
부울 신호가 제1 값과 제2 값 사이의 제1 천이를 나타낼 때까지 MCU로 하여금 제1 구동 신호를 유지하도록 하는 프로그램 명령은 추가로 MCU로 하여금 제1 카운트 다운 값을 0까지 카운팅하는 타이머 값 또는 제1 값과 제2 값 사이의 제1 천이를 나타내는 부울 신호의 초기 발생까지 제1 구동 신호를 유지하도록 하고;
MCU로 하여금 제2 구동 신호 및 제2 목표값을 제공하도록 하는 프로그램 명령은 추가로 MCU로 하여금 제2 카운트 다운 값을 타이머에 제공하도록 하고;
부울 신호가 제1 값과 제2 값 사이의 제2 천이를 나타낼 때까지 MCU로 하여금 제2 구동 신호를 유지하도록 하는 프로그램 명령은 추가로 MCU로 하여금 제2 카운트 다운 값을 0까지 카운팅하는 타이머 값 또는 제1 값과 제2 값 사이의 제2 천이를 나타내는 부울 신호의 초기 발생까지 제2 구동 신호를 유지하도록 하는, 게이트 드라이브 컨트롤러.
전력 반도체 디바이스용 게이트 드라이브 컨트롤러에 있어서,
DSAT 신호를 수신하도록 구성된 불포화(DSAT) 입력 단자, DSAT 비교 값을 제공하도록 구성된 출력 단자 및 전력 반도체 디바이스에 대한 구동 신호를 제공하는 출력 단자를 갖는 마스터 컨트롤 유닛(MCU); 및
DSAT 조건의 발생을 결정하기 위해 전력 반도체 디바이스에 결합된 DSAT 검출기를 포함하고,
MCU는, MCU로 하여금,
DSAT 조건이 발생할 때 전력 반도체 디바이스에 대한 제1 구동 신호를 생성하고;
제1 사전 설정된 시간 간격 동안 제1 구동 신호를 유지하고;
제1 사전 설정된 시간 간격의 끝에서, 제1 구동 신호와 상이한 제2 구동 신호를 제공하고;
제2 사전 설정된 시간 동안 제2 구동 신호를 유지하며;
제2 사전 설정된 시간 간격의 끝에서, 제1 및 제2 구동 신호와 상이한 제3 구동 신호를 제공하도록 하는 프로그램 명령을 포함하는, 게이트 드라이브 컨트롤러.
제13항에 있어서, DSAT 검출기는 전력 반도체 디바이스의 출력 신호를 나타내는 신호를 수신하도록 결합된 제1 입력 단자, DSAT 비교 값을 수신하기 위해 MCU에 결합된 제2 입력 단자, 및 MCU의 DSAT 입력 단자에 결합된 출력 단자를 갖는 비교기를 포함하는, 게이트 드라이브 컨트롤러.
제13항에 있어서, DSAT 검출기는 전력 반도체 디바이스의 출력 신호를 나타내는 신호의 연속적인 디지털 샘플을 제공하도록 결합된 아날로그 디지털-변환기(ADC)를 포함하고, 프로그램 명령은 MCU로 하여금 연속적인 샘플의 변화율을 계산하고 계산된 변화율이 임계값보다 클 때 DSAT 조건을 나타내도록 하는, 게이트 드라이브 컨트롤러.
제13항에 있어서, 전력 반도체 디바이스는 실리콘 IGBT, SiC FET, GaN FET, AlN FET 및 BN FET로 이루어진 그룹으로부터 선택되는, 게이트 드라이브 컨트롤러.
전력 반도체 디바이스용 게이트 드라이브 컨트롤러에 있어서,
기준 입력 단자, 전력 반도체 디바이스의 출력 신호를 수신하도록 결합된 신호 입력 단자, 및 출력 단자를 갖는 비교기로서, 비교기는 신호 입력 단자에 인가된 신호의 값이 기준 입력 단자에 인가된 기준값 미만인 경우 제1 상태에 있는 부울 출력 신호를 제공하며, 신호 입력 단자에 인가된 신호의 값이 기준 입력 단자에 인가된 기준값보다 크거나 같은 경우 제2 상태에 있는 부울 출력 신호를 제공하는, 상기 비교기;
턴오프 트리거 신호를 수신하도록 구성된 제1 입력 단자, 비교기에 의해 제공된 부울 신호를 수신하도록 구성된 제2 입력 단자, 불포화(DSAT) 신호를 수신하도록 구성된 제3 입력 단자, 전력 반도체 디바이스에 대한 구동 신호를 제공하도록 구성된 제1 출력 단자, 및 비교기의 기준 입력 단자에 기준값을 제공하도록 구성된 제2 출력 단자를 갖는 마스터 컨트롤 유닛(MCU)을 포함하고,
MCU는, MCU로 하여금,
트리거 신호가, 전력 반도체 디바이스가 턴오프되어야 함을 나타낼 때, 전력 반도체 디바이스에 대한 제1 중간 구동 신호를 생성하고;
DSAT 신호가, 전력 반도체 디바이스가 불포화 상태를 겪고 있음을 나타내는 경우, 제1 구동 신호와 상이한 제2 중간 구동 신호를 생성하며;
부울 신호가, 전력 반도체 디바이스로부터의 출력 신호가 변경되었음을 나타낼 때, 전력 반도체에 대한 최종 구동 신호를 생성하도록 하는 프로그램 명령을 포함하는, 게이트 드라이브 컨트롤러.
제17항에 있어서, 비교기의 신호 입력 단자는 전력 반도체 디바이스 양단의 전압을 나타내는 전압 신호를 수신하도록 결합되며, 프로그램 명령은 MCU로 하여금 전력 반도체의 출력 신호가 기준값보다 큰 경우 최종 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.
제17항에 있어서, 비교기의 신호 입력 단자는 전력 반도체 디바이스를 통해 흐르는 전류를 나타내는 전압 신호를 수신하도록 결합되고, 프로그램 명령은 MCU로 하여금 전력 반도체의 출력 신호가 기준값 미만인 경우 최종 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.
제19항에 있어서,
추가 기준 입력 단자, 전력 반도체 디바이스 양단의 전압을 나타내는 전압 신호를 수신하도록 결합된 추가 신호 입력 단자, 및 추가 출력 단자를 갖는 추가 비교기로서, 추가 비교기는 반도체 디바이스 양단의 전압이 추가 기준 입력 단자에 인가된 값 미만인 경우 제1 값으로부터 제2 값으로 상태를 변경시키는 추가 부울 출력 신호를 제공하는, 상기 추가 비교기를 더 포함하고,
프로그램 명령은, 부울 신호가 비교기의 입력 단자에 인가된 신호가 기준값 미만임을 나타내는 경우 또는 추가 비교기의 추가 입력 단자에 인가된 추가 신호가 추가 기준값보다 큰, 추가로 MCU로 하여금 최종 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.
제17항에 있어서, 프로그램 명령은 추가로 MCU로 하여금 제1 중간 구동 신호가 생성될 때 제1 값으로 타이머를 설정하도록 하고 제2 중간 구동 신호가 생성될 때 제2 값으로 타이머를 설정하도록 하며, 부울 신호의 상태에 관계없이 타이머가 만료될 때 MCU로 하여금 최종 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.
제17항에 있어서, 전력 반도체 디바이스의 온도를 나타내는 신호를 MCU에 제공하도록 결합된 온도 센서를 더 포함하며,
프로그램 명령은 전력 반도체 디바이스의 온도 변화에 응답하여 추가로 MCU로 하여금 기준값을 변경하도록 하는, 게이트 드라이브 컨트롤러.
제17항에 있어서, 전력 반도체 디바이스는 실리콘 IGBT, SiC FET, GaN FET, AlN FET 및 BN FET로 이루어진 그룹으로부터 선택되는, 게이트 드라이브 컨트롤러.
전력 반도체 디바이스용 게이트 드라이브 컨트롤러에 있어서,
기준 입력 단자, 전력 반도체 디바이스의 출력 신호를 수신하도록 결합된 신호 입력 단자, 및 출력 단자를 갖는 비교기로서, 비교기는 신호 입력 단자에 인가된 신호의 값이 기준 입력 단자에 인가된 기준값 미만인 경우 제1 상태에 있는 부울 출력 신호를 제공하며, 신호 입력 단자에 인가된 신호의 값이 기준 입력 단자에 인가된 기준값보다 크거나 같은 경우 제2 상태에 있는 부울 출력 신호를 제공하는, 상기 비교기;
상승 에지 및 하강 에지를 갖는 트리거 펄스를 수신하도록 구성된 제1 입력 단자, 비교기에 의해 제공된 부울 신호를 수신하도록 구성된 제2 입력 단자, 전력 반도체 디바이스에 대한 구동 신호를 제공하도록 구성된 제1 출력 단자, 및 비교기에 기준값을 제공하도록 구성된 제2 출력 단자를 갖는 마스터 컨트롤 유닛(MCU)을 포함하고,
MCU는, MCU로 하여금,
트리거 펄스의 상승 에지 검출에 응답하여, 전력 반도체 디바이스를 부분적으로 턴온시키는 경향이 있는 전력 반도체 디바이스에 대한 제1 구동 신호 및 제1 기준값을 생성하고;
부울 신호가 제1 상태와 제2 상태 사이에서 변경될 때, 전력 반도체 디바이스를 완전히 턴온하는 경향이 있는 전력 반도체 디바이스에 대한 제2 구동 신호를 생성하도록 하고;
트리거 펄스의 하강 에지에 응답하여, 전력 반도체 디바이스를 부분적으로 턴오프시키는 경향이 있는 전력 반도체 디바이스에 대한 제3 구동 신호 및 제2 기준값을 생성하도록 하고;
부울 신호가 제2 상태와 제1 상태 사이에서 변경될 때, 전력 반도체 디바이스를 완전히 턴오프시키는 경향이 있는 전력 반도체 디바이스에 대한 제4 구동 신호를 생성하도록 하는 프로그램 명령을 포함하는, 게이트 드라이브 컨트롤러.
제24항에 있어서, 비교기의 신호 입력 단자는 전력 반도체 디바이스 양단의 전압을 나타내는 전압 신호를 수신하도록 결합되며, 프로그램 명령은 MCU로 하여금 전력 반도체의 출력 신호가 기준값보다 큰 경우 제4 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.
제24항에 있어서, 비교기의 신호 입력 단자는 전력 반도체 디바이스를 통해 흐르는 전류를 나타내는 전압 신호를 수신하도록 구성되며 프로그램 명령은 MCU로 하여금 전력 반도체의 출력 신호가 기준값 미만인 경우 제4 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.
제26항에 있어서,
추가 기준 입력 단자, 전력 반도체 디바이스 양단의 전압을 나타내는 전압 신호를 수신하도록 결합된 추가 신호 입력 단자를 갖는 추가 비교기로서, 추가 비교기는 추가 신호 입력 단자에 인가된 전압 신호의 값이 추가 기준 입력 단자에 인가된 추가 값 미만인 경우 제1 상태에 있는 추가 부울 출력 신호를 제공하며 신호 입력 단자에 인가된 전압 신호의 값이 추가 기준 입력 단자에 인가된 추가 값보다 크거나 같은 경우 제2 상태에 있는 추가 부울 출력 신호를 제공하는, 상기 추가 비교기를 더 포함하고,
프로그램 명령은 추가로 MCU로 하여금:
부울 신호 또는 추가 부울 신호 중 하나가 제1 상태와 제2 상태 사이에서 변경될 때 제2 구동 신호를 생성하고;
부울 신호 또는 추가 부울 신호 중 하나가 제2 상태와 제1 상태 사이에서 변경될 때 제4 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.
제24항에 있어서, 프로그램 명령은 추가로 MCU로 하여금:
제1 구동 신호가 생성될 때 타이머를 제1 값으로 설정하고;
부울 신호의 상태에 관계없이 타이머가 만료되면 제2 구동 신호를 생성하고;
제3 구동 신호가 생성될 때 타이머를 제2 값으로 설정하며;
부울 신호의 상태에 관계없이 타이머가 만료될 때 제4 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.
제24항에 있어서, 전력 반도체 디바이스의 온도를 나타내는 신호를 MCU에 제공하도록 결합된 온도 센서를 더 포함하며,
프로그램 명령은 전력 반도체 디바이스의 온도 변화에 응답하여 추가로 MCU로 하여금 제1 및 제2 기준값 중 적어도 하나를 변경하도록 하는, 게이트 드라이브 컨트롤러.
제24항에 있어서, 전력 반도체 디바이스는 실리콘 IGBT, SiC FET, GaN FET, AlN FET 및 BN FET로 이루어진 그룹으로부터 선택되는, 게이트 드라이브 컨트롤러.
제24항에 있어서, 추가 기준 입력 단자, 전력 반도체 디바이스의 출력 신호를 수신하도록 결합된 추가 신호 입력 단자, 및 추가 출력 단자를 갖는 추가 비교기로서, 추가 비교기는 추가 신호 입력 단자에 인가된 신호의 값이 추가 기준 입력 단자에 인가된 기준 값 미만인 경우 제1 상태에 있는 추가 부울 출력 신호를 제공하며 추가 신호 입력 단자에 인가된 전압 신호의 값이 추가 기준 입력 단자에 인가된 기준값보다 크거나 같은 경우 제2 상태에 있는 추가 부울 출력 신호를 제공하는, 상기 추가 비교기를 더 포함하고,
프로그램 명령은 MCU로 하여금 제1 기준값을 비교기에 인가하고 제2 기준값을 추가 비교기에 인가하도록 하며 추가 부울 신호가 제2 상태와 제1 상태 사이에서 변경될 때 제4 구동 신호를 생성하도록 하는, 게이트 드라이브 컨트롤러.