CN108476019B - 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统 - Google Patents

用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统 Download PDF

Info

Publication number
CN108476019B
CN108476019B CN201680074325.1A CN201680074325A CN108476019B CN 108476019 B CN108476019 B CN 108476019B CN 201680074325 A CN201680074325 A CN 201680074325A CN 108476019 B CN108476019 B CN 108476019B
Authority
CN
China
Prior art keywords
signal
value
mcu
power semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680074325.1A
Other languages
English (en)
Other versions
CN108476019A (zh
Inventor
艾伯特·J·沙尔庞捷
艾伦·K·史密斯
尼泰什·萨特什
罗宾·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/074,364 external-priority patent/US9490798B1/en
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Priority to CN202210716415.3A priority Critical patent/CN115149933A/zh
Publication of CN108476019A publication Critical patent/CN108476019A/zh
Application granted granted Critical
Publication of CN108476019B publication Critical patent/CN108476019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/0406—Modifications for accelerating switching in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

一种用于功率半导体器件的栅极驱动控制器包括：主控制单元(MCU)；以及一个或多个比较器，所述一个或多个比较器将所述功率半导体器件的所述输出信号与由所述MCU生成的参考值进行比较。所述MCU响应于关断触发信号而生成用于所述功率半导体器件的第一中间驱动信号，并且当DSAT信号指示所述功率半导体器件正在经历去饱和时生成不同于所述第一驱动信号的第二中间驱动信号。当所述一个或多个比较器的所述输出信号指示所述功率半导体器件的所述输出信号已经相对于所述参考值而改变时，所述MCU生成用于所述功率半导体的最终驱动信号。所述控制器还可以包括定时器，当所述一个或多个比较器不指示变化时，所述定时器使所述驱动信号以预定间隔改变。

Description

用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动 控制系统
本申请要求2015年10月21日提交的美国临时申请序列号62/244,325以及来自2016年9月13日提交的美国临时申请序列号62/393,859的优先权的权益，并且是2016年3月18日提交的美国专利申请序列号15/074,364的延续部分，这些申请的内容通过引用结合在此。
背景技术
基于硅(Si)、碳化硅(SiC)、氮化镓(GaN)和其他宽带隙材料(WBG)(诸如金刚石、氮化铝(AlN)和氮化硼(BN))的功率半导体器件、IGBT(绝缘栅双极型晶体管)或FET(场效应晶体管)用于高功率逆变器、电机控制、电池控制系统等。SiC FET和GaN FET正成为高功率系统的流行选项。这些宽带隙器件具有更高的切换速度并且比Si IGBT更高效。所提高的效率是更快的切换速度的结果。更快的切换降低了切换损耗，并且通过以更高频率切换，可以使用比用于具有较低切换速度的器件更小的电感器和电容器。更低损耗和更小外部滤波器部件的组合使得SiC器件成为IGBT的有吸引力的替代品。
发明内容
在一个实施例中，一种用于功率半导体器件的栅极驱动控制器包括：主控制单元(MCU)；以及比较器，所述比较器将所述功率半导体器件的输出信号与参考值进行比较。所述MCU响应于关断触发信号而生成所述参考值以及用于所述功率半导体器件的第一中间驱动信号。当去饱和(DSAT)信号指示所述功率半导体器件正在经历去饱和时，所述MCU生成不同的参考值和不同的中间驱动信号。当所述比较器指示来自所述功率半导体器件的所述输出信号小于所述参考值时，所述MCU生成用于所述功率半导体的最终驱动信号。
在另一个实施例中，一种栅极驱动控制器包括MCU，所述MCU：当触发信号指示所述功率半导体器件将被关断时生成用于所述功率半导体器件的第一驱动信号；在第一预定时间间隔上保持所述第一驱动信号；在所述第一预定时间间隔结束时提供不同于所述第一驱动信号的第二驱动信号；在第二预定时间上保持所述第二驱动信号；并且在所述第二预定时间间隔结束时提供不同于所述第一驱动信号和所述第二驱动信号的第三驱动信号。
在又另一个实施例中，所述MCU接收具有上升沿和下降沿的触发脉冲。响应于检测到所述触发脉冲的所述上升沿，所述MCU生成第一参考值以及用于部分导通所述功率半导体器件的第一驱动信号。当所述比较器的所述输出信号改变状态时，所述MCU生成用于完全导通所述功率半导体器件的第二驱动信号。响应于所述触发脉冲的所述下降沿，所述MCU生成第二参考值以及用于所述功率半导体器件的第三驱动信号以便部分关断所述功率半导体器件。当所述比较器的所述输出信号改变回其原始状态时，所述MCU生成用于完全关断所述功率半导体器件的第四驱动信号。
在又另一个实施例中，取决于正被控制器件的类型，所述MCU监测Vce或Vds以判定何时步进到多级关断(MLTO)序列中的下一级电压电平。所述MCU使用两个比较器来判定过压尖峰何时升高至第一预定电压VCHK1以上以及何时降低至第二预定电压VCHK2以下。这些电压值随着每个步骤而改变。当所述两个比较器指示Vce/Vds处于电压范围内时，可以继续进行关断过程中的下一步骤。知道何时基于Vce/Vds的值而移动到下一级电压电平允许对MLTO过程进行优化，并尽可能快地关闭电源设备以最小化任何可能的损坏。所述MCU还可以在每个步骤时监测定时器设置以便即使比较器未指示下一步骤到期也仍然在由定时器指示的时间时继续进行下一步骤。
附图说明
图1A是包括四个功率FET的桥电路的示意图。
图1B是曲线图，示出了对描述图1A中所示电路的操作有用的电压与时间波形以及电流与时间波形。
图2和图3是曲线图，示出了对描述示例控制电路有用的电压与时间波形以及电流与时间波形。
图4是基于Vce来控制切换的示例控制电路的示意图。
图5是基于Ic来控制切换的示例控制电路的示意图。
图6是基于Vce来控制切换并且包括Vce过冲监测器的示例控制电路的示意图。
图7和图8是对描述图4、图5和图6中所示电路的操作有用的流程图。
图9是曲线图，示出了对于描述当检测到去饱和事件时控制切换的控制电路有用的电压与时间波形。
图10和图11是对描述当检测到去饱和事件时控制进行切换的控制电路的操作有用的流程图。
图12是框图，部分地采用了当去饱和事件被检测到时控制进行切换的示例电路的示意图形式。
具体实施方式
SiC器件的较高切换速度可能产生控制问题。与系统的杂散电感耦合的快速导通和关断时间可能会在器件关断时导致相对高压的切换尖峰并且在所述器件导通时在输出电压信号上产生振铃。尖峰和振铃与系统中的电感L直接相关(V＝L*dI/dt)。例如，具有仅50nH电感在50ns内切换200安培的功率半导体器件可能产生200V的尖峰。这种大尖峰可能限制SiC器件的有用性。
图1A和图1B示出跨桥电路的负载的导通振铃和关断尖峰。图1A中所示的电路100包括被安排为用于向展示为电阻器110的负载提供功率的桥电路的四个功率FET 102、104、106和108。FET 102和104由电压栅极控制1来控制，而FET 106和108由电压栅极控制2来控制。图1B是曲线图，示出了栅极控制1(112)、栅极控制2(114)、负载两端的电压(116)、以及经过负载的电流(118)。在时间T1时，栅极控制2转变为高，导通FET 106和108。这导致电流经负载从端子1流到端子2。如所示出的，快速切换还导致负载两端的电压上的振铃120。这种振铃是由电路中的寄生电感所导致的。在时间T2时，栅极控制2转变为低，并且栅极控制1转变为高。这切断了FET 106和108，并导通了FET 102和104，从而使得电流在相反方向上流经负载，从端子2到端子1。这种切换还在时间2时生成在负载两端的电压中的振铃120。在时间T3时，栅极控制1转变为低，关断FET 102和104，切断到负载110的电流。切断所述电流导致了负载110两端的电压中的尖峰122。
现有系统使用电阻器来降低栅极充电电流，并且因此减慢SiC器件的切换时间以减小尖峰和振铃。不幸的是，在整个切换时段内减慢切换时间大大降低了系统效率。需要一种解决方案来控制和优化切换速度以便维持效率同时减小关断电压尖峰和导通振铃。
尽管示例控制电路被示出为使用SiC功率FET，但是还设想所述控制电路可以与其他类型的功率FET或与IGBT功率半导体一起使用。因此，如本文中所使用的，术语Vce(其指功率半导体器件两端的电压)指的是IGBT的集电极至发射极电压或功率FET的源极至漏极电压。类似地，术语Ic指的是流经器件的导电沟道的电流，所述电流可以是IGBT的集电极电流或功率FET的源极电流。这种电流可以在IGBT的集电极或发射极处进行测量或者在功率FET的源极或漏极处进行测量。
一种用于管理高电压关断尖峰的方式是采用两个级别来关断器件。这在本文中被称为两级关断(2LTOff)。实施2LTOff的系统首先将功率半导体器件的栅极驱动至中间电压电平，并且在预定时间间隔之后或当测量到预定Vce或Ic时，将所述栅极驱动至其最终关断电压状态。此功能的目的是增大FET的动态导通电阻以减小流经器件的电流，从而减小dI/dt和尖峰的幅值。使用2LTOff允许用户改善切换特性以实现效率与电压关断尖峰之间的最佳折衷。
图2示出了在2LTOff操作期间发生的示例波形。在时间T1之前，栅极电压204较高，并且器件被导通。流经器件的电流Ic 206较高，并且器件两端的电压Vce 202较低。在时间T1时，栅极电压204下降至中间值2LTO，这增大了器件的动态导通电阻。在结束于T3的2LTO时间上在栅极上保持2LTO电压电平。在时间T3时，栅极电压204转变为其较低值。时间T2之后不久，FET关断，从而导致Vce信号202上的电压尖峰。在时间T2时，在2LTO时间结束之前，Vce开始上升(Vce拐点)。如以下所描述的，这种Vce上升可以由比较器检测到以使MCU在2LTO时间结束之前施加关断栅极电压。
作为两级关断或导通的替代方案，多级导通和/或关断(MLTO)可以提供甚至更好的尖峰和振铃抑制。在多级方法中，栅极电压以三个或更多个步骤进行改变。这在图3中进行了展示。在本示例中，栅极电压304如由Vce 302和Ic 306的曲线图所示的那样来控制器件。如所示出的，在时间T0之前，栅极电压304较低，并且器件被关断(Vce 302较高并且Ic306较低)。在时间T0时，栅极电压转变为高，导通器件。在时间T1时，栅极电压下降至其第一中间电平，导致在Vce信号302上的电压尖峰302A。在从T1到T2的第一时间间隔上保持此第一中间电平，并且在T2时，栅极电压降低至第二中间电平。这在时间T2之后导致第二电压尖峰302B。在第二保持时间之后，时间T2与T3之间，栅极电压转变为低并且器件被关断。应当注意，在时间T3之后不存在电压尖峰。此外，电压尖峰302A和302B比在栅极电压以单步从高转变为低时小得多。
在以下情况下，在功率半导体(FET、其他宽带隙器件或IGBT)器件中发生去饱和(DSAT)状况：当所述器件正传导电流并且器件两端的电压VDS增大到超出预定电平从而导致器件中耗散的功率将导致灾难性故障时。在DSAT状况下，通过器件的电流可能比在正常操作下大的多。当器件中的这种过剩电流被迅速关断时，系统中的任何电感都将根据方程V＝L*dI/dt而产生电压尖峰。在SiC功率FET中，关断时间小于50ns。这种较短的关断时间可能会导致非常大的电压尖峰，例如，在具有3000A的DSAT状况期间，具有15nH杂散电感的电路中，关断电压尖峰为15nH X 3000A/50ns＝900V。这种在器件两端的DC电压(对于额定电压为1200V的器件而言，典型地为700V)顶部的电压产生1600V的过电压尖峰——远高于1200V的最大耐电压。
两种解决方案可以用于应对DSAT。一种是更多地增大栅极电阻以试图管理电压尖峰，而另一种方法是使用2LTOff来关断器件。然而，增大栅极电阻进一步降低了在正常操作期间器件的功率效率。如果2LTOff已经在正常操作中用于控制关断尖峰，则其在DSAT状况下控制所述尖峰可能不会有效。一种解决方案可以是在正常操作期间使用栅极电阻器来控制关断电压尖峰，并且当检测到DSAT状况时使用2LTOff来关断器件。以下描述的示例装置和方法允许两种类型的关断功能：在正常操作期间可以使用一组参数(中间电压和时间)，并且当已经检测到DSAT状况时可以使用第二组参数(用于较高的电压和时间)。
第三种解决方案是针对正常操作和DSAT状况两者使用两组多级关断(MLTO)参数。注意的是，2LTOff是在关断操作期间使用两个或更多个中间电平的多级关断子集。以下所描述的装置可以用于实施一种采用一组两个多级关断参数的解决方案。在DSAT期间，采用多于两个级别的多级解决方案可以是有效地管理dI/dt的幅值以及因此电压尖峰的幅值的最佳解决方案。以下参照图9至图12描述了在检测到DSAT状况之后实施切换的示例系统。
两级导通(2LTOn)类似于2LTOff，允许功率半导体器件在不会生成高压振铃的情况下迅速导通。FET栅极信号首先导通至中间电平，其在一定时间间隔上保持在此电平上，并且然后改变至所述器件完全导通的最终电压电平。
以下所描述的一些系统和方法还增加了对Vce的实时监测以便针对2LTOff和2LTOn(如本文中所使用的，术语2LTO可以指2LTOn或2LTOff)两者来管理SiC或IGBT器件的切换特性的时序。两级导通(2LTOn)类似于2LTOff，区别在于两级导通是在导通期间使用的。其他系统和方法监测电流或检测Vce过冲。
Vce监测
2LTO功能的主要目的是允许FET在切换周期开始时平缓地改变导通/关断电阻以减小或管理dV/dt和dI/dt。如可以在图2中看到的，Vce在2LTO时段期间开始移动到稍微更高处(FET的电阻增大)。这在图2中被示出为“Vce拐点”。这种最初的软变化允许杂散电感中的安培数更平缓地变化，并且其效果是减小了关断尖峰。
图4中示出了一种用于使用比较器406来控制2LTO功能以监测FET的Vce的方法。在此系统中，主控制单元(MCU)402接收输入信号IN，所述输入信号当FET被导通时变为高并且当FET被关断时变为低。信号IN可以是数字信号或模拟信号。另外，MCU接收来自比较器406的布尔信号并且生成2LTO模拟电压电平，所述模拟电压电平被施加至运算放大器(op amp)驱动器404，所述运算放大器驱动器进而向SiC FET 408提供栅极电压。MCU 402还生成参考模拟电压电平Vce比较，所述参考模拟电压电平被施加至比较器406的一个输入端子。比较器的另一个输入端子耦合至FET 408的源极端子以监测Vce电平。如图4中所示，FET 408的源极端子连接至从电压源V中接收运算功率的负载410。当Vce电平等于或超过Vce比较值时，比较器406生成从低转变为高的布尔输出信号。此布尔信号被施加至MCU 402，所述MCU控制栅极电压来完成2LTO操作。如以下所描述的，代替监测Vce，比较器406可以被配置用于监测Ic或与Ic成比例的电压。为了确保适当的电压电平，MCU 402和FET 408两者都耦合至公共参考电势源(例如，地)。
尽管图4中所示的电路使用监测Vce或Ic的单个比较器，但是还设想可以使用多个比较器(未示出)，每个所监测电压或电流电平一个比较器。当MCU所使用的DAC无法针对下一次转变及时更改比较器上的参考电压时，这可能是令人希望的。如上所述，单独的比较器(未示出)还可以用于监测Vce以检测DSAT状况。此比较器将检测到大于正常导通电平的电压电平。当MCU已经导通功率半导体器件并且比较器的输出信号指示电压值大于或等于DSAT电压值时，MCU可以检测到DSAT状况。
在以下所描述的示例中，MCU可以是包括允许其接收并提供模拟输出信号的内部模数转换器(ADC)和数模转换器(DAC)(未示出)的可编程控制单元。可替代地，所述MCU可以被实施为专用集成电路(ASIC)、复杂可编程逻辑器件(CPLD)、现场可编程门阵列(FPGA)、或分立控制逻辑，每个都具有或被耦合到ADC和DAC，以便在执行以下参考图7、图8、图10和图11所描述的操作的同时接收并提供模拟信号。作为另一种替代方案，MCU 402和驱动器404可以包括诸如在Charpentier等人的名称为功率堆叠控制系统(POWER STACK CONTROLSYSTEMS)的美国专利号8,984,197中所描述的系统的MCU、接口板和驱动板等电路系统。
在图4中，MCU 402向比较器406提供VCE比较电压。通过执行对用于确定管理特定应用的关断尖峰或导通dI/dt的大小的最佳电平的系统进行特征化来设置此电平。期望针对每个电路设计确定这个值，因为每个设计的电感可能是不同的。例如，MCU可以将Vce关断电平设置为10V。一旦实现了10V的Vce电平，则2LTOff时间将停止，并且MCU将向FET的栅极施加低(关断)信号，从而使FET关断。作为另一个示例，对于2LTOn，MCU可以将Vce比较器电平设置为VCC-10V。一旦Vce变得低于此电平，则2LTOn将停止，并且MCU将使施加至FET的栅极的信号转变为导通(高)电平。假定功率系统的电压电平可以高达800V或更高，则可能希望使用隔离比较器或电平转换电路系统(未示出)来分别监测2LToff和2LTOn状况。这允许比较器利用到MCU的隔离比较器输出来监测例如VCC-10V的2LTOn。
Ic监测
在某些IGBT器件和SiC器件中，制造商提供与主输出电流成比例的次输出引脚。这种输出引脚可以是例如具有在电流镜配置中与功率FET的源电极和栅电极并联连接的源电极和栅电极的较小FET(未示出)的漏电极。这种输出引脚允许系统将次电流分流到耦合在较小FET的漏极与地之间的低欧姆电阻器(未示出)，以便产生作为经过FET的总电流的函数的监测电压。在一些系统中，有可能在主电流输出中使用代替电流镜结构被使用的分流电阻器来产生可测量电压。低欧姆电阻器或分流电阻器两端的电压输出由比较器来监测，并且当所述电压达到由MCU施加的电平(例如，2LTOff或2LTOn)时，MCU将FET驱动为完全关断或导通。
图5中示出了示例性Ice监测系统。其包括可以与图4中所示的MCU 402相同的MCU502。示例系统还包括可以与图4中所示的运算放大器404和比较器406相同的运算放大器驱动器电路540和比较器506。驱动器540的输出信号耦合至SiC FET 508的栅极。在本实施方式中，将由MCU与以上参照图4所描述的相同方式基于电路设计和来自FET或IGBT 508的电流镜输出CM的所监测电流信号来设置TLTOn和TLTOff值和时间。图5还包括比较器512(以虚线示出)，所述比较器被耦合用于接收来自FET 508的Vce并且用于接收来自MCU 502的第二参考值。当比较器512被添加至控制器时，所述控制器可以基于Ic、Vce或两者来执行TLTOn、TLTOff或两者。
实时2LTOff和2LTOn调整
这种特征利用Vce或Ice达到使比较器跳变的电平所需的时间量。所述时间由MCU通过使用MCU内部时钟(数字定时器设置，倒计时至零)来监测。定时器“设置”值基于通过双脉冲测试或对包括IGBT或SIC FET的电路的其他形式的动态测试获得的对IGBT或SiC FET器件的特征化。
图6中示出了做出这种调整的示例系统。所述系统包括MCU 602、运算放大器604和比较器606，这些在其他方面以与图4中所示的MCU 402、运算放大器404和比较器406相同的方式进行操作，区别在于，在图6中，MCU监测Vce信号上的振铃和Vce电压尖峰以判定是否应当调整TLTOn或TLTOff的值或时间。监测电路包括齐纳二极管610和电阻器612。如果时间太长或太短，则MCU可以调整2LTOff或2LTOn电平和/或时间以强制FET以不同电压电平或不同速率改变状态，并且从而优化过冲、dI/dt和切换特性的效率。
这种功能使用齐纳二极管610来首先确定Vce已经越过如由齐纳二极管610的击穿所限定的电平。齐纳二极管被选择为具有比Vce大可接受过冲(尖峰或振铃)的值的击穿电压。如果二极管击穿，则在电阻器612两端产生电压。此电压意味着过冲太高，并且MCU增大2LTOff电平、减小2LTOff电平、或增大保持时间。这种修改可以分步进行，以便将Vce过冲减小到低于二极管击穿电平的电平。
尽管图4至图6中所示的电路包括被配置为单位增益放大器作为栅极驱动电路的运算放大器，但是还设想可以去掉或使用不同的技术来实施驱动电路。例如，可以在MCU内部实施驱动电路以使得由MCU提供的信号传送足够的电流来迅速切换FET或IGBT的栅极。可替代地，运算放大器可以用另一个缓冲放大器(比如推挽放大器)来替代。
在上述电路中的任何一个中，有待用于特定器件的最佳2LTOn和2LTOff电势可以基于FET或IGBT的使用年限或温度而改变。为了补偿这些变化，MCU可以包括测量每个功率半导体器件已经使用了多长时间的内部时钟，并且可以耦合至温度传感器(例如，热敏电阻器或热电偶(未示出))以确定器件的瞬时温度。这些值可以被施加至公式以调整2LTOn和/或2LTOff栅极电压值和延迟时间，从而补偿使用年限和/或温度。所使用的特定公式取决于功率半导体器件的结构和配置，并且可以根据经验来确定。
图7和图8是流程图，展示了分别在图4、图5和图6中所示电路中的MCU 402、502或602的操作的示例。图7示出了在2LTO模式(2LTOff和2LTOn两者)下系统的操作，而图8示出了当检测到DSAT故障状况时系统的操作。可以通过监测图5中的Ic以判定经过FET或IGBT的电流何时过大或经历突然增大、或者当器件饱和时或在导通状态Vce值呈现突然增大的情况下通过监测高于导通状况Vce的导通状态值的Vce来检测DSAT状况。以下参照图9至图12描述了用于处理DSAT状况的其他系统和方法。
在框702中，MCU检测在输入端子IN上的输入触发的上升沿。此信号指示FET将被导通。在检测到此触发之后，在框702处，MCU通过选择2LTOn电平和2LTOn时间值来开始2LTOn操作。MCU然后通过驱动器电路向FET的栅极电极施加2LTOn电平。所述MCU还将被提供给比较器的参考值设置为指示FET可以被导通的中间Vce(或Ic)电平。在框706处，MCU启动2LTOn定时器。在框706处，当定时器到期(例如，已经倒计时至零)时，或者当比较器指示Vce(或Ic)值已经到达参考电平时，MCU将栅极电势设置为完全导通(高)电平。
在框710处，MCU检测输入触发IN的下降沿以开始关断操作。同样在框710中，MCU选择适用于2LTOff操作的参考电平和延迟时间。在框712处，MCU使得2LTOff电平被施加至FET的栅极电极，并且将施加至比较器的参考值设置为Vce(或Ic)的指示FET可以被关断的中间值。在框714处，MCU启动2LTOff定时器。在框716处，当定时器到期时，或者当比较器指示Vce(或Ic)值已经到达参考电平时，MCU将栅极电势设置为完全关断(低)。
图8展示了当检测到DSAT故障状况时的示例操作。图8中所示的算法可以与图7中所示的算法一起使用以便在DSAT状况被检测到时提供更主动的关断操作。在框802处，当检测到DSAT状况时，MCU设置DSAT状态指示符，在本示例中，所述状态指示符使得选择一组多级关断(MLTO)栅极电压值和相应的时间延迟。在框804处，MCU将施加至栅极电极的信号设置为第一关断栅极电压电平，并且在框806处，所述MCU启动定时器以对第一延迟时间进行倒计时。在框808处，当定时器到期时，MCU将栅极电势设置为第二(下一)关断电压电平。如由箭头807所示的，框806和808可以重复一次或多次以适应多个中间电平。箭头807以虚线示出，因为可能仅存在单个中间电平(例如，2LTOff)。对于每个电平i，在框806处启动第i个定时器，并且当其倒计时时，框806设置第i+1个输出电平和延迟值，并且分支到框806。当第i+1个电平与第n个电平相同时，控制传递至框810。在框810处，一旦MCU已经选择第n(最后一个)关断电压电平，定时器就以最后一个延迟值启动。在框812处，当定时器已经倒计时了最后一个延迟值时，MCU将FET或IGBT的栅极电势设置为完全关断电压电平。
当检测到DSAT状况时(在本示例中，对于SiC FET)，存在可用于管理功率半导体固定多级关断和Vce(或Vds)反馈受控多级关断的关断特性的两种方法。
固定多级关断
在固定多级关断中，到FET的栅极信号通过固定的一组电压来步进。每个电压被保持一预定(且可能不同)的时间间隔。在一种实施方式中，电平和时间步长是可编程的并且可以通过特征化过程来优化。图9示出了栅极信号902和Vds 904的典型时间和电压序列。在图9中，值T0至T4表示连续的时间间隔。图9左侧的竖直轴线对应于栅极信号，并且右侧的竖直刻度对应于Vds。响应于在时间间隔T1期间检测到DSAT状况(例如，Vds在2μs内增大至12V)。表1描述了每个事件的细节。
表1.MLTO事件描述
Figure BDA0001698625950000111
图10示出了图9和表1中所示的MLTO操作的事件序列。在框1002处，检测DSAT状况。如上所述，当功率半导体处于导通状态时，DSAT可以由MCU检测为大于容差值(例如，12v)的Vds值。可替代地，其可以由MCU检测为Vds值的快速变化。对于此方法，MCU可以包括或耦合至以下参照图12所描述的模数转换器(ADC)，所述模数转换器以规律间隔对Vds信号进行采样，其中，所述采样间隔可以在10ns与500ns之间。当连续样本限定大于阈值的变化速率时，可以检测到DSAT状况。
接下来，在框1004处，MCU将栅极信号设置为第一减小电平(例如，14v)，并且将第一时间间隔(T2)加载到可以在MCU内部的看门狗定时器。如在表1中的示例中所示的，此时间值为500ns。框1006、1008、1010、1012和1014形成针对栅极电压的每个间隔和每个步骤执行的循环。在本示例中，T2是第一次通过循环的当前间隔。
在框1006处，MCU针对当前间隔启动定时器并且将控制转移至框1008，后者框监测定时器，并且当定时器倒计时至零时将控制转移至框1010。框1010选择将在当前间隔结束时施加的栅极信号。在框1012处，MCU判定在框1010处选择的栅极信号电平是否是序列中的最后一个电平。若否，则框1014将与所选电平相对应的间隔加载到定时器，并且将控制转移至框1006，以在新的时间间隔(其变为当前时间间隔)上将栅极信号保持在规定的电压。由框1006-1014限定的循环重复，直到框1010确定所选栅极电平信号是最后一个电平(例如，关断状态)。当这一点发生时，框1016将栅极信号保持在关断电平。
由图10中的框1006至框1014形成的循环将栅极电压从18v导通电压顺序地步进至第一阶梯14v(T2期间)、第二阶梯9v(T3期间)、第三阶梯4v(T4期间)、以及最终到关断电压-4v。尽管流程图示出了在每个间隔结束时加载的单个计数器，但是还设想可以为每个间隔预加载和激活单独的计数器(未示出)，或者可替代地，可以以乒乓方式使用两个计数器(未示出)以使得一个计数器加载以下一个时间间隔，而另一个计数器正在倒计时当前时间间隔。
VCE/DS反馈受控多级关断。
图11是流程图，展示了可以如何监测Vce/Vds以判定何时步进到MLTO序列中的下一个电压电平。如以下参照图12所描述的，示例系统使用两个比较器来判定过压尖峰何时升高至预定电压VCHK1以上以及何时降低至另一个预定电压VCHK2以下。这种降低的电压变化指示由前一步骤导致的电压尖峰已经减弱并且关断过程中的下一步骤可以继续。基于系统状态切换到下一个电压电平，而不是等待一组固定时间，允许对MLTO过程进行优化，并尽可能快地关闭电源设备以减少可能的损坏。
在框1102之前，功率半导体器件被导通(例如，栅极电压为18v)。在框1102处，MCU检测DSAT状况。MCU可以采用与以上参照框1002所描述的相同方式来检测DSAT状况。一旦检测到DSAT状况，MCU就通过将栅极信号设置为第一电平(例如，14v)以及可选地将第一倒计时值(例如，T2)加载到看门狗定时器中来开始MLTO操作。当使用看门狗定时器时，在框1106处，MCU启动定时器。
当不使用定时器时，或者当使用定时器时与定时器倒计时并行地，框1112判定Vds是否大于VCHK1。如以上所描述的，当栅极电压减小时，功率半导体器件的沟道电阻将增大，从而增大Vds。在紧接着栅极电压减小之后，Vds也可以呈现电压尖峰。VCHK1是比栅极电压改变之前的Vds电压大预定量(例如，百分之一至百分之十)的Vds电压。VCHK2是大于VCHK1但小于VCHK1加上预期电压尖峰的电压值。因此，VCHK2表示电压尖峰已经减弱之后Vds的上限目标电平。在框1114处，MCU判定Vds是否小于VCHK2。尽管所述比较被描述为框1112中的“大于”和框1114中的“小于”，但是还设想这些比较可以分别是“大于或等于”或“小于或等于”。
如果使用看门狗定时器，则当框1112确定Vds不大于VCHK1并且当框1114确定Vds不小于VCHK2时，控制被转移至框1106以继续递减定时器。当不使用定时器时，框1112和1114连续地测试Vds的值，直到已经满足这些条件。此操作用虚线1113和1115示出。
在框1114确定Vds小于VCHK2之后，框1110将栅极信号设置为下一电平。当使用看门狗定时器并且在框1112确定Vds大于VCHK1和/或框1114确定Vds小于VCHK2之前定时器到期时，定时器的到期将导致控制被转移至框1110。
在框1116处，MCU判定在框1110中设置的电平是否是关断电压。如果是，则控制转移到框1120，所述框将施加到功率半导体器件的栅极信号保持在OFF电平。当框1116确定施加在框1110处的电平不是最后一个电平时，框1116将控制转移至框1118以针对下一步骤来加载VCHK1和VCHK2的值。当正在使用看门狗定时器时，在框1118处，下一时间间隔(例如，T3、T4等)被加载到定时器中。
看门狗定时器可以用于防止比较器的序列故障。如果升高的Vds未达到VCHK1或如果随后的降低的Vds未达到VCHK2，则看门狗定时器超时并且使栅极信号定序为下一电压电平。如果在框1112处L*dI/dt未产生足够高以达到电压VCHK1的电压尖峰或者如果在框1114处VDS没有下降足够低以达到电压VCHK2，则可能发生这种状况。
图12是可用于实施图10和图11中所描述的过程的示例MCU的框图，部分地采用示意图形式。控制逻辑1202包括内部定时器1203、寄存器(未示出)、存储器(未示出)、以及实施图10和/或图11中所描述的过程的状态机(未示出)。如上所述，控制逻辑可以被实施为独立式或嵌入式微处理器、微控制器或DSP。可替代地，所述控制逻辑可以被实施为ASIC、FPGA或CPLD。在另一种替代方案中，所述控制逻辑可以是使用分立逻辑电路系统来实施的。在一种实施方式中，控制逻辑可以包括诸如MCU 402等电路系统，并且驱动器404可以包括诸如以上所引用的美国专利号8,984,197中所描述的系统的MCU、接口板和驱动板等电路系统。
控制逻辑被配置用于接收由比较器1204和1206提供的布尔输出信号。到比较器的一个输入是由包括电阻器R3和R4的分压器所提供的、与Vce或Vds成比例的电压。电阻器R3和R4被选择成具有组合的高阻抗(例如，大于1兆欧姆)并且被选择用于将Vce/Vds信号的预期范围缩放至与比较器1204和1206的输入信号范围兼容的范围。由分压器提供的信号还可以被施加至ADC 1205以产生如上所述的由MCU 1202所监测的数字化值，以便确定DSAT状况的发生。
Vce/Vds信号的预期范围令人期望地包括可能在切换功率半导体器件时发生的最坏情况的电压尖峰。因此，R3和R4的值取决于当器件被关断时Vce/Vds的预期值、比较器1204和1206的输入范围、包括功率半导体器件的电路系统的寄生电感、以及Vds的dv/dt的预期值。
到比较器1204和1206的其他输入由对应的数模转换器(DAC)1208和1210来提供。DAC 1208将由控制逻辑1202提供的VCHK1的数字值转换成模拟值，并且将所述模拟值施加至比较器1204，以使得所述模拟值可以与跨R4的缩放Vce/Vds信号进行比较。类似地，DAC1210将由控制逻辑1202提供的VCHK2的数字值转换成模拟值，并且将所述模拟值施加至比较器1206，以使得所述模拟值可以与缩放Vce/Vds信号进行比较。DAC 1208和1210以及比较器1204和1206用于实施图11的框1112和1114。
除了实施框1112之外，比较器1204可用于检测DSAT状况。在本实施方式中，提供至DAC 1208的值可以是当半导体器件导通时指示DSAT状况发生的Vce/Vds阈值。因此，在接收到用于导通半导体器件的触发信号之后，控制逻辑1202可以将DSAT阈值施加至DAC 1208并且监测比较器1204的输出信号，同时将导通电压(例如，18v)施加至半导体器件的栅极。
图12中所示的示例电路系统还包括五个DAC 1222、1224、1226、1228和1230。这些DAC从MCU 1202接收与MLTO操作中所使用的对应栅极电压相对应的数字值。DAC将这些数字值转换为模拟信号，所述模拟信号被施加至模拟多路复用器1232。所述多路复用器由MCU1202提供的MUX选择信号来控制。多路复用器2132的输出信号被施加至具有由两个增益控制电阻器R1和R2确定的增益的高速运算放大器1234。放大器1234的输出信号被施加至连接至功率半导体器件的栅极电极的缓冲放大器1236。运算放大器1234和缓冲电路1236以与以上参照图4和图5所描述的运算放大器404和504相同的方式进行操作。
图12中所示的示例配置使用五个DAC，每个DAC耦合至在控制逻辑1202内部的对应可编程寄存器(未示出)。存储在这些寄存器中的值是在进行以下操作时确定的：对功率半导体器件进行特征化，以便确定Vce/Vds的缩放值的范围并确定要在MLTO的各个级别中使用的特定栅极电压。这些值可以在器件第一次导通时进行设置并且可以功率半导体器件的操作期间例如基于器件的温度和使用年限而改变。将单独的值施加至模拟多路复用器1232允许系统快速改变器件的栅极电压。控制逻辑1202提供MUX选择信号与栅极电压被施加之间的延迟仅仅是高速运算放大器1234和缓冲器1236中的传播延迟。
尽管图12将DAC 1208、1210、1222、1224、1226、1228和1230示出为在MCU控制逻辑1202的外部，但是还设想这些DAC中的一个或多个可以在MCU控制逻辑1202的内部，从而使得MCU将驱动信号直接提供至模拟多路复用器1232。
上述示例性设备和方法的方法的各个方面可以例如以可由用户计算机系统、服务器计算机或其他可编程装置执行的软件、固件或微代码的形式在编程时具体化。所述技术的程序方面可以被认为是通常以在某种类型的机器可读介质上执行或具体化的可执行代码和/或相关联数据形式的“产品”或“制品”。“存储”型介质包括计算机、处理器等或其相关联模块的任何或所有有形存储器，诸如各种半导体存储器、磁带驱动器、磁盘驱动器等，这些存储器可以在任何时间为软件编程提供非暂态存储。软件的全部或部分可以有时通过互联网或者各种其他电信网络进行通信。这种通信例如可以使得软件能从一个计算机或处理器加载到另一个计算机或处理器中。因此，可承载软件元素的另一种类型的介质包括通过有线及光学地上网络以及通过各种空中链路跨本地设备之间的物理接口而使用的光波、电波和电磁波。运载这种波的物理元件(诸如有线或无线链路、光学链路等)也可被认为是支持软件的介质。如本文中所使用的，除非限于“非暂态”、“有形”、或“存储”介质中的一种或多种，否则诸如计算机“可读介质”指的是涉及向处理器提供指令以供执行的任何介质。
因此，机器可读介质可采用多种形式，包括但不限于有形存储介质、载波介质或物理传输介质。非暂态存储介质包括例如光盘或磁盘，诸如在任何(多个)计算机中的存储设备中的任何一个等。其还可以包括诸如动态存储器等存储介质，例如计算机平台的主存储器。有形传输介质包括同轴电缆、铜线和光纤，包括包含计算机系统内的总线的导线。载波传输介质可以采用诸如在射频(RF)和基于光的数据通信期间生成的电子或电磁信号或者声波或光波的形式。因此，计算机可读介质的常见形式包括例如：软盘、柔性盘、硬盘、磁带、任何其他磁介质、CD-ROM、DVD或DVD-ROM、任何其他光介质、穿孔卡纸带、具有孔图案的任何其他物理存储介质、RAM、PROM和EPROM、闪存EPROM、任何其他存储芯片或盒式磁带、传输数据或指令的载波、传输这种载波的电缆或链路、或者计算机可以从中读取编程代码和/或数据的任何其他介质。在将具有一条或多条指令的一个或多个序列运载至处理器以供执行时可能会涉及这些形式的计算机可读介质中的许多种。
程序指令可以包括以任何期望的语言编码的软件或固件实施方式。当被具体化在计算机系统或设备的处理器可访问的机器可读介质中时，编程指令使计算机系统或装置成为被定制用于执行程序中指定的操作的专用机器。
将理解的是，本文中使用的术语和表达具有如相对于其对应的查询和研究领域而给予此类术语和表达的普通含义，除非本文中已另外陈述特定含义。如第一和第二等关系型术语仅被用于将一个实体或者动作与另一实体或者动作进行区分，而不是必然要求或者暗示这些实体或动作之间的任何这种实际的关系或者顺序。术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”、“包括(including)”或任何其他变体旨在覆盖非排他性包括，从而使得包括一系列元件的方法、制品、或装置不仅仅包括那些元件并且可以包括其他未清楚地列出或这种过程、方法、制品、或装置固有的元件。在没有进一步约束的情况下，在“一个(a)”或“一种(an)”前面的元素不排除在包括所述元素的过程、方法、制品或装置中存在附加的相同或相似元素。
本文中使用的术语“耦合”是指由一个系统元件产生的信号被赋予另一个“耦合”元件的任何逻辑、物理或电连接、链路等。除非另外描述，否则耦合元件或设备不必直接彼此连接，并且可以由可修改、操纵或运载信号的中间部件、元件或通信介质分开。各种耦合中的每一种可以被认为是单独的通信信道。
尽管前文已经描述了被认为是最佳模式和/或其他示例的内容，但应当理解，可以在其中进行各种修改，并且本文中所公开的主题可以采用各种形式和示例来实施，并且所述主题可以用于许多应用中，本文中仅描述了其中的一些。所附权利要求旨在要求落入本概念的真实范围内的任何和所有修改和变体。

Claims (31)

1.一种用于功率半导体器件的栅极驱动控制器，包括：
主控制单元(MCU)，具有输入端子和输出端子，所述输入端子被配置用于接收触发信号，并且所述输出端子提供用于所述功率半导体器件的驱动信号；以及
比较器，具有耦合至所述MCU的输出端子、以及第一输入端子和第二输入端子，所述第一输入端子被耦合用于接收表示所述半导体器件的输出信号的信号，所述第二输入端子耦合至所述MCU以接收表示所述功率半导体器件的输出信号的预期值的目标值，并且所述输出端子被耦合用于提供布尔信号，所述布尔信号当表示所述功率半导体器件的所述输出信号的所述信号大于所述目标值时具有第一值并且当表示所述功率半导体的所述输出信号的所述信号小于或等于所述目标值时具有第二值；
其中，所述MCU包括使所述MCU执行以下各项的程序指令：
当所述触发信号指示所述功率半导体器件将从第一状态改变至第二状态时，生成用于所述功率半导体器件的第一驱动信号以及用于所述比较器的第一目标值；
保持所述第一驱动信号，直到所述布尔信号呈现所述第一值与所述第二值之间的第一转变；
响应于所述布尔信号在所述第一值与所述第二值之间的所述第一转变，提供不同于所述第一驱动信号的第二驱动信号、以及用于所述比较器的第二目标值；
保持所述第二驱动信号，直到所述布尔信号呈现所述第一值与所述第二值之间的第二转变；并且
响应于所述布尔信号的所述第二转变，提供不同于所述第一驱动信号和所述第二驱动信号的第三驱动信号。
2.如权利要求1所述的栅极驱动控制器，其中，所述第一状态是电流流经所述功率半导体器件的导通状态，并且所述第二状态是电流不流经所述功率半导体器件的关断状态。
3.如权利要求1所述的栅极驱动控制器，其中，所述第一状态是电流不流经所述功率半导体器件的关断状态，并且所述第二状态是电流流经所述功率半导体器件的导通状态。
4.如权利要求1所述的栅极驱动控制器，其中，所述功率半导体器件选自由以下各项组成的组：硅IGBT、SiC FET、GaN FET、AlN FET和BN FET。
5.如权利要求1所述的栅极驱动控制器，进一步包括：
另一个比较器，具有耦合至所述MCU的输出端子、以及第一输入端子和第二输入端子，所述另一个比较器的所述第一输入端子被耦合用于接收表示所述功率半导体器件的输出信号的信号，所述另一个比较器的所述第二输入端子被耦合用于接收表示在所述功率半导体器件的所述输出信号中的功率波动已经减弱之后所述功率半导体器件的所述输出信号的另一个预期值的第一另一个目标值，所述功率波动是由所述驱动信号改变而导致的，并且所述输出端子被配置用于提供另一个布尔信号，所述另一个布尔信号当表示所述功率半导体器件的所述输出信号的所述信号小于所述第一另一个目标值时具有第一值并且当表示所述功率半导体的所述输出信号的所述信号大于或等于所述第一另一个目标值时具有第二值；
其中：
使所述MCU保持所述第一驱动信号直到所述布尔信号呈现所述第一值与所述第二值之间的所述第一转变的所述程序指令进一步使所述MCU保持所述第一驱动信号直到所述布尔信号和所述另一个布尔信号两者呈现各自在所述第一值与所述第二值之间的第一转变；
使所述MCU响应于所述布尔信号在所述第一值与所述第二值之间的所述第一转变而提供不同于所述第一驱动信号的第二驱动信号、以及用于所述比较器的第二目标值的所述程序指令进一步使所述MCU向所述另一个比较器提供第二另一个目标信号；并且
使所述MCU保持所述第二驱动信号直到所述布尔信号呈现所述第一值与所述第二值之间的所述第二转变的所述程序指令进一步使所述MCU保持所述第二驱动信号直到所述布尔信号和所述另一个布尔信号两者呈现各自在所述第一值与所述第二值之间的第二转变。
6.如权利要求1所述的栅极驱动控制器，其中：
所述MCU包括第一驱动输出端子、第二驱动输出端子和第三驱动输出端子，所述第一驱动输出端子提供所述第一驱动信号，所述第二驱动输出端子提供所述第二驱动信号，并且所述第三驱动输出端子提供所述第三驱动信号；
所述栅极驱动控制器进一步包括多路复用器，所述多路复用器具有：第一输入端子、第二输入端子和第三输入端子，分别耦合至所述MCU的所述第一驱动输出端子、所述第二驱动输出端子和所述第三驱动输出端子；输出端子，被耦合用于向所述功率半导体器件提供所述驱动信号；以及控制端子，耦合至所述MCU以接收控制信号；并且
所述程序指令使所述MCU：
响应于所述MCU接收到所述触发信号而控制所述多路复用器来提供所述第一驱动信号，
当所述布尔信号呈现所述第一值与所述第二值之间的所述第一转变时控制所述多路复用器来提供所述第二驱动信号；并且
响应于所述布尔信号在所述第一值与所述第二值之间的所述转变而控制所述多路复用器来提供所述第三驱动信号。
7.如权利要求1所述的栅极驱动控制器，进一步包括：
定时器，被配置成由所述MCU设置为倒计时值，当所述倒计时值已经倒计时至零时，所述定时器向所述MCU提供信号；
其中：
使所述MCU生成所述第一驱动信号和所述第一目标值的所述程序指令进一步使所述MCU向所述定时器提供第一倒计时值；
使所述MCU保持所述第一驱动信号直到所述布尔信号呈现所述第一值与所述第二值之间的所述第一转变的所述程序指令进一步使所述MCU保持所述第一驱动信号直到所述定时器值将所述第一倒计时值计数至零或者所述布尔信号呈现所述第一值与所述第二值之间的所述第一转变这两种情况中的较早发生者；
使所述MCU提供所述第二驱动信号和所述第二目标值的所述程序指令进一步使所述MCU向所述定时器提供第二倒计时值；
使所述MCU保持所述第二驱动信号直到所述布尔信号呈现所述第一值与所述第二值之间的所述第二转变的所述程序指令进一步使所述MCU保持所述第二驱动信号直到所述定时器值将所述第二倒计时值计数至零或者所述布尔信号呈现所述第一值与所述第二值之间的所述第二转变这两种情况中的较早发生者。
8.一种用于功率半导体器件的栅极驱动控制器，包括：
主控制单元(MCU)，具有第一输入端子和输出端子，所述第一输入端子被配置用于接收指示所述功率半导体器件正在经历去饱和(DSAT)状况的DSAT信号，并且所述输出端子提供用于所述功率半导体器件的驱动信号；以及
比较器，具有耦合至所述MCU的输出端子、以及第一输入端子和第二输入端子，所述第一输入端子被耦合用于接收表示所述功率半导体器件的输出信号的信号，所述第二输入端子被耦合用于从所述MCU接收表示所述功率半导体器件的所述输出信号的预期值的目标值并且在所述输出端子处提供布尔信号，所述布尔信号当表示所述功率半导体器件的所述输出信号的所述信号大于所述目标值时具有第一值并且当表示所述功率半导体的所述输出信号的所述信号小于或等于所述目标值时具有第二值；
其中，所述MCU包括使所述MCU执行以下各项的程序指令：
当所述DSAT信号指示所述功率半导体器件正在经历DSAT状况时，生成用于所述功率半导体器件的第一驱动信号以及用于所述比较器的第一目标值；
保持所述第一驱动信号，直到所述布尔信号呈现所述第一值与所述第二值之间的第一转变；
响应于所述布尔信号在所述第一值与所述第二值之间的所述第一转变，提供不同于所述第一驱动信号的第二驱动信号、以及用于所述比较器的第二目标值；
保持所述第二驱动信号，直到所述布尔信号呈现所述第一值与所述第二值之间的第二转变；并且
响应于所述布尔信号的所述第二转变，提供不同于所述第一驱动信号和所述第二驱动信号的第三驱动信号。
9.如权利要求8所述的栅极驱动控制器，其中，所述功率半导体器件选自由以下各项组成的组：硅IGBT、SiC FET、GaN FET、AlN FET和BN FET。
10.如权利要求8所述的栅极驱动控制器，进一步包括：
另一个比较器，所述另一个比较器被耦合用于：从所述MCU接收第一另一个目标值，所述第一另一个目标值表示在所述功率半导体器件的所述输出信号中的功率波动已经减弱之后所述功率半导体器件的所述输出信号的第一另一个预期值，所述功率波动是由所述驱动信号改变而导致的；并且提供另一个布尔信号，所述另一个布尔信号当所述功率半导体器件的所述输出信号小于所述另一个预期值时具有第一值并且当所述功率半导体的所述输出信号大于或等于所述另一个预期值时具有第二值；
其中：
使所述MCU保持所述第一驱动信号直到所述布尔信号呈现所述第一值与所述第二值之间的所述第一转变的所述程序指令进一步使所述MCU保持所述第一驱动信号直到所述布尔信号和所述另一个布尔信号两者呈现各自在所述第一值与所述第二值之间的第一转变；
使所述MCU响应于所述布尔信号在所述第一值与所述第二值之间的所述第一转变而提供不同于所述第一驱动信号的第二驱动信号、以及用于所述比较器的第二目标值的所述程序指令进一步使所述MCU向所述另一个比较器提供第二另一个目标信号；并且
使所述MCU保持所述第二驱动信号直到所述布尔信号呈现所述第一值与所述第二值之间的所述第二转变的所述程序指令进一步使所述MCU保持所述第二驱动信号直到所述布尔信号和所述另一个布尔信号两者呈现各自在所述第一值与所述第二值之间的第二转变。
11.如权利要求8所述的栅极驱动控制器，其中：
所述MCU包括第一驱动输出端子、第二驱动输出端子和第三驱动输出端子，所述第一驱动输出端子提供所述第一驱动信号，所述第二驱动输出端子提供所述第二驱动信号，并且所述第三驱动输出端子提供所述第三驱动信号；
所述栅极驱动控制器进一步包括多路复用器，所述多路复用器具有：控制输入端子；第一信号输入端子、第二信号输入端子和第三信号输入端子，分别耦合至所述MCU的所述第一驱动输出端子、所述第二驱动输出端子和所述第三驱动输出端子；以及输出端子，被耦合用于响应于施加至所述多路复用器的所述控制输入端子的选择控制信号而向所述功率半导体器件提供所述第一驱动信号、所述第二驱动信号和所述第三驱动信号中的所选驱动信号；并且
所述程序指令：
使所述MCU在响应于所述MCU接收到所述DSAT信号时控制所述多路复用器来选择所述第一驱动信号，
使所述MCU在所述布尔信号呈现所述第一值与所述第二值之间的所述第一转变时控制所述多路复用器来选择所述第二驱动信号；并且
使所述MCU在所述布尔信号呈现所述第一值与所述第二值之间的所述第二转变时控制所述多路复用器来选择所述第三驱动信号。
12.如权利要求8所述的栅极驱动控制器，进一步包括：
定时器，被配置成由所述MCU设置为倒计时值，当所述倒计时值已经倒计时至零时，所述定时器向所述MCU提供信号；
其中：
使所述MCU生成所述第一驱动信号和所述第一目标值的所述程序指令进一步使所述MCU向所述定时器提供第一倒计时值；
使所述MCU保持所述第一驱动信号直到所述布尔信号呈现所述第一值与所述第二值之间的所述第一转变的所述程序指令进一步使所述MCU保持所述第一驱动信号直到所述定时器值将所述第一倒计时值计数至零或者所述布尔信号呈现所述第一值与所述第二值之间的所述第一转变两种情况中的较早发生；
使所述MCU提供所述第二驱动信号和所述第二目标值的所述程序指令进一步使所述MCU向所述定时器提供第二倒计时值；
使所述MCU保持所述第二驱动信号直到所述布尔信号呈现所述第一值与所述第二值之间的所述第二转变的所述程序指令进一步使所述MCU保持所述第二驱动信号直到所述定时器值将所述第二倒计时值计数至零或者所述布尔信号呈现所述第一值与所述第二值之间的所述第二转变两种情况中的较早发生。
13.一种用于功率半导体器件的栅极驱动控制器，包括：
主控制单元(MCU)，具有被配置用于接收去饱和(DSAT)信号的DSAT输入端子、被配置用于提供DSAT比较值的输出端子、以及提供用于所述功率半导体器件的驱动信号的输出端子；
DSAT检测器，耦合至所述功率半导体器件以确定DSAT状况的发生；
其中，所述MCU包括使所述MCU执行以下各项的程序指令：
当已经发生DSAT状况时生成用于所述功率半导体器件的第一驱动信号；
在第一预定时间间隔上保持所述第一驱动信号；
在所述第一预定时间间隔结束时提供不同于所述第一驱动信号的第二驱动信号；
在第二预定时间上保持所述第二驱动信号；并且
在所述第二预定时间间隔结束时提供不同于所述第一驱动信号和所述第二驱动信号的第三驱动信号。
14.如权利要求13所述的栅极驱动控制器，其中，所述DSAT检测器包括比较器，所述比较器具有：第一输入端子，被耦合用于接收表示所述功率半导体器件的输出信号的信号；第二输入端子，耦合至所述MCU以接收DSAT比较值；以及输出端子，耦合至所述MCU的DSAT输入端子。
15.如权利要求13所述的栅极驱动控制器，其中，所述DSAT检测器包括模数转换器(ADC)，所述ADC被耦合用于提供表示所述功率半导体器件的输出信号的信号的连续数字样本，其中，所述程序指令使所述MCU计算所述连续数字样本的变化速率并且当所计算变化速率大于阈值时指示DSAT状况。
16.如权利要求13所述的栅极驱动控制器，其中，所述功率半导体器件选自由以下各项组成的组：硅IGBT、SiC FET、GaN FET、AlN FET和BN FET。
17.一种用于功率半导体器件的栅极驱动控制器，包括：
比较器，具有参考输入端子、被耦合用于接收所述功率半导体器件的输出信号的信号输入端子、以及输出端子，所述比较器提供布尔信号，所述布尔信号当施加至所述信号输入端子的信号的值小于施加至所述参考输入端子的参考值时处于第一状态并且当施加至所述信号输入端子的所述信号的所述值大于或等于施加至所述参考输入端子的所述参考值时处于第二状态；
主控制单元(MCU)，具有：第一输入端子，被配置用于接收关断触发信号；第二输入端子，被配置用于接收由所述比较器提供的所述布尔信号；第三输入端子，被配置用于接收去饱和(DSAT)信号；第一输出端子，被配置用于提供用于所述功率半导体器件的驱动信号；以及第二输出端子，被配置用于向所述比较器的所述参考输入端子提供所述参考值；
其中，所述MCU包括使所述MCU执行以下各项的程序指令：
当所述触发信号指示所述功率半导体器件将被关断时生成用于所述功率半导体器件的第一中间驱动信号；
当所述DSAT信号指示所述功率半导体器件正在经历去饱和时生成不同于所述第一中间驱动信号的第二中间驱动信号；并且
当所述布尔信号指示来自所述功率半导体器件的所述输出信号已经改变时生成用于所述功率半导体的最终驱动信号。
18.如权利要求17所述的栅极驱动控制器，其中，所述比较器的所述信号输入端子被耦合用于接收表示所述功率半导体器件两端的电压的电压信号，并且所述程序指令使所述MCU在所述功率半导体的所述输出信号大于所述参考值时生成所述最终驱动信号。
19.如权利要求17所述的栅极驱动控制器，其中，所述比较器的所述信号输入端子被耦合用于接收表示流经所述功率半导体器件的电流的电压信号，并且所述程序指令使所述MCU在所述功率半导体的所述输出信号小于所述参考值时生成所述最终驱动信号。
20.如权利要求19所述的栅极驱动控制器，进一步包括：
另一个比较器，具有另一个参考输入端子、被耦合用于接收表示所述功率半导体器件两端的所述电压的电压信号的另一个信号输入端子、以及另一个输出端子，所述另一个比较器提供另一个布尔信号，所述另一个布尔信号当所述半导体器件两端的所述电压变得小于施加至所述另一个参考输入端子的所述值时将状态从第一值改变为第二值；
其中，所述程序指令进一步使所述MCU在所述布尔信号指示施加至所述比较器的所述输入端子的所述信号小于所述参考值时或者当施加至所述另一个比较器的所述另一个输入端子的所述另一个信号大于所述另一个参考值时生成所述最终驱动信号。
21.如权利要求17所述的栅极驱动控制器，其中，所述程序指令进一步使所述MCU当所述第一中间驱动信号被生成时将定时器设置为第一值并且当所述第二中间驱动信号被生成时将所述定时器设置为第二值，并且使所述MCU当所述定时器到期时不管所述布尔信号的状态如何都生成所述最终驱动信号。
22.如权利要求17所述的栅极驱动控制器，进一步包括：温度传感器，被耦合用于向所述MCU提供表示所述功率半导体器件的温度的信号；
其中，所述程序指令进一步使所述MCU响应于所述功率半导体器件的所述温度的变化而改变所述参考值。
23.如权利要求17所述的栅极驱动控制器，其中，所述功率半导体器件选自由以下各项组成的组：硅IGBT、SiC FET、GaN FET、AlN FET和BN FET。
24.一种用于功率半导体器件的栅极驱动控制器，包括：
比较器，具有参考输入端子、被耦合用于接收所述功率半导体器件的输出信号的信号输入端子、以及输出端子，所述比较器提供布尔信号，所述布尔信号当施加至所述信号输入端子的信号的值小于施加至所述参考输入端子的参考值时处于第一状态并且当施加至所述信号输入端子的所述信号的所述值大于或等于施加至所述参考输入端子的所述参考值时处于第二状态；
主控制单元(MCU)，具有：第一输入端子，被配置用于接收具有上升沿和下降沿的触发脉冲；第二输入端子，被配置用于接收由所述比较器提供的所述布尔信号；第一输出端子，被配置用于提供用于所述功率半导体器件的驱动信号；以及第二输出端子，被配置用于向所述比较器提供所述参考值；
其中，所述MCU包括使所述MCU执行以下各项的程序指令：
响应于检测到所述触发脉冲的所述上升沿而生成第一参考值以及用于所述功率半导体器件的第一驱动信号，所述第一驱动信号趋向于部分导通所述功率半导体器件；
当所述布尔信号在所述第一状态与所述第二状态之间改变时生成用于所述功率半导体器件的第二驱动信号，其中，所述第二驱动信号趋向于完全导通所述功率半导体器件；
响应于所述触发脉冲的所述下降沿而生成第二参考值以及用于所述功率半导体器件的第三驱动信号，所述第三驱动信号趋向于部分关断所述功率半导体器件；
当所述布尔信号在所述第二状态与所述第一状态之间改变时生成用于所述功率半导体器件的第四驱动信号，所述第四驱动信号趋向于完全关断所述功率半导体器件。
25.如权利要求24所述的栅极驱动控制器，其中，所述比较器的所述信号输入端子被耦合用于接收表示所述功率半导体器件两端的电压的电压信号，并且所述程序指令使所述MCU在所述功率半导体的所述输出信号大于所述参考值时生成所述第四驱动信号。
26.如权利要求24所述的栅极驱动控制器，其中，所述比较器的所述信号输入端子被配置用于接收表示流经所述功率半导体器件的电流的电压信号，并且所述程序指令使所述MCU在所述功率半导体的所述输出信号小于所述参考值时生成所述第四驱动信号。
27.如权利要求26所述的栅极驱动控制器，进一步包括：
另一个比较器，具有另一个参考输入端子、被耦合用于接收表示所述功率半导体器件两端的所述电压的电压信号的另一个信号输入端子，所述另一个比较器提供另一个布尔信号，所述另一个布尔信号当施加至所述另一个信号输入端子的电压信号的值小于施加至所述另一个参考输入端子的所述另一个值时处于第一状态并且当施加至所述信号输入端子的所述电压信号的所述值大于或等于施加至所述另一个参考输入端子的所述另一个值时处于第二状态；
其中，所述程序指令进一步使所述MCU：
当所述布尔信号或所述另一个布尔信号在所述第一状态与所述第二状态之间改变时生成所述第二驱动信号；并且
当所述布尔信号或所述另一个布尔信号在所述第二状态与所述第一状态之间改变时生成所述第四驱动信号。
28.如权利要求24所述的栅极驱动控制器，其中，所述程序指令进一步使所述MCU：
当所述第一驱动信号被生成时将定时器设置为第一值；
当所述定时器到期时不管所述布尔信号的状态如何都生成所述第二驱动信号；
当所述第三驱动信号被生成时将所述定时器设置为第二值；并且
当所述定时器到期时不管所述布尔信号的状态如何都生成所述第四驱动信号。
29.如权利要求24所述的栅极驱动控制器，进一步包括：温度传感器，被耦合用于向所述MCU提供表示所述功率半导体器件的温度的信号；
其中，所述程序指令进一步使所述MCU响应于所述功率半导体器件的所述温度的变化而改变所述第一参考值和所述第二参考值中的至少一个。
30.如权利要求24所述的栅极驱动控制器，其中，所述功率半导体器件选自由以下各项组成的组：硅IGBT、SiC FET、GaN FET、AlN FET和BN FET。
31.如权利要求24所述的栅极驱动控制器，包括另一个比较器，所述另一个比较器具有另一个参考输入端子、被耦合用于接收所述功率半导体器件的所述输出信号的另一个信号输入端子、以及另一个输出端子，所述另一个比较器提供另一个布尔信号，所述另一个布尔信号当施加至所述另一个信号输入端子的信号的值小于施加至所述另一个参考输入端子的参考值时处于第一状态并且当施加至所述另一个信号输入端子的所述信号的所述值大于或等于施加至所述另一个参考输入端子的所述参考值时处于第二状态；并且
所述程序指令使所述MCU将所述第一参考值施加至所述比较器并且将所述第二参考值施加至所述另一个比较器，并且当所述另一个布尔信号在所述第二状态与所述第一状态之间改变时生成所述第四驱动信号。
CN201680074325.1A 2015-10-21 2016-10-20 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统 Active CN108476019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210716415.3A CN115149933A (zh) 2015-10-21 2016-10-20 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201562244325P 2015-10-21 2015-10-21
US62/244,325 2015-10-21
US15/074,364 US9490798B1 (en) 2015-10-21 2016-03-18 Gate drive control system for SiC and IGBT power devices
US15/074,364 2016-03-18
US201662393859P 2016-09-13 2016-09-13
US62/393,859 2016-09-13
PCT/US2016/057819 WO2017070290A1 (en) 2015-10-21 2016-10-20 Gate drive control system for sic and igbt power devices to control desaturation or short circuit faults

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210716415.3A Division CN115149933A (zh) 2015-10-21 2016-10-20 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统

Publications (2)

Publication Number Publication Date
CN108476019A CN108476019A (zh) 2018-08-31
CN108476019B true CN108476019B (zh) 2022-06-28

Family

ID=58558034

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210716415.3A Pending CN115149933A (zh) 2015-10-21 2016-10-20 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统
CN201680074325.1A Active CN108476019B (zh) 2015-10-21 2016-10-20 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210716415.3A Pending CN115149933A (zh) 2015-10-21 2016-10-20 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统

Country Status (6)

Country Link
US (1) US11764772B2 (zh)
EP (2) EP3923476A1 (zh)
JP (3) JP6963556B2 (zh)
KR (2) KR20240023687A (zh)
CN (2) CN115149933A (zh)
WO (1) WO2017070290A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017119600B4 (de) * 2017-08-25 2019-06-27 Infineon Technologies Austria Ag Verfahren zum Ansteuern eines Transistorbauelements mit nicht-isoliertem Gate, Ansteuerschaltung und elektronische Schaltung
US10215795B1 (en) 2018-04-13 2019-02-26 Infineon Technologies Ag Three level gate monitoring
KR102026931B1 (ko) * 2018-07-20 2019-10-01 한국전기연구원 전력 스위치용 단락보호회로
US11013070B2 (en) 2018-07-23 2021-05-18 General Electric Company System and method for controlling multiple IGBT temperatures in a power converter of an electrical power system
KR102092186B1 (ko) * 2018-11-08 2020-03-23 주식회사 싸이트론 트랜지스터 게이트 바이어스 신호 제어 회로
CN109639116B (zh) * 2018-12-29 2020-05-05 广东美的制冷设备有限公司 功率器件和电器
KR102661973B1 (ko) * 2019-08-28 2024-05-02 한국전기연구원 전력 스위치용 단락보호회로
JP7356340B2 (ja) * 2019-12-25 2023-10-04 株式会社タムラ製作所 ゲート駆動回路
CN113534010A (zh) * 2021-07-30 2021-10-22 上海陆芯电子科技有限公司 一种功率器件的短路测试装置及方法
WO2023157660A1 (ja) * 2022-02-18 2023-08-24 ローム株式会社 ゲートドライブ回路、電力変換装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441797A (en) 1987-08-06 1989-02-14 Mitsubishi Electric Corp Antiaircraft defence car system
US4777579A (en) 1988-01-04 1988-10-11 General Electric Company Integrated current sensor configurations for AC motor drives
JP2892815B2 (ja) * 1990-11-02 1999-05-17 株式会社日立製作所 Ｉｇｂｔの駆動回路
JPH1041797A (ja) * 1996-05-21 1998-02-13 Harness Sogo Gijutsu Kenkyusho:Kk 過電流検出機能付きスイッチ回路
JP3132648B2 (ja) * 1996-09-20 2001-02-05 富士電機株式会社 電力変換器におけるゲート駆動回路
JP3886876B2 (ja) 2002-01-17 2007-02-28 三菱電機株式会社 電力用半導体素子の駆動回路
US6977492B2 (en) * 2002-07-10 2005-12-20 Marvell World Trade Ltd. Output regulator
JP4142429B2 (ja) * 2002-12-26 2008-09-03 古河電気工業株式会社 電流検出回路
JP2004222367A (ja) * 2003-01-10 2004-08-05 Toshiba Corp ゲート駆動装置及び電力変換装置
WO2005104743A2 (en) * 2004-04-26 2005-11-10 Rowan Electric, Inc. Adaptive gate drive for switching devices of inverter
JP4619812B2 (ja) * 2005-02-16 2011-01-26 株式会社東芝 ゲート駆動回路
JP4816139B2 (ja) 2006-02-27 2011-11-16 株式会社日立製作所 パワー半導体スイッチング素子の駆動回路
JP5186095B2 (ja) 2006-10-02 2013-04-17 株式会社日立製作所 ゲート駆動回路
JP4573843B2 (ja) 2007-01-18 2010-11-04 株式会社豊田中央研究所 電力用半導体素子の駆動回路
US8503146B1 (en) * 2007-10-16 2013-08-06 Fairchild Semiconductor Corporation Gate driver with short-circuit protection
JP5289565B2 (ja) 2009-05-19 2013-09-11 三菱電機株式会社 ゲート駆動回路
JP2011121765A (ja) 2009-12-14 2011-06-23 Canon Inc シート給送装置
US8816497B2 (en) 2010-01-08 2014-08-26 Transphorm Inc. Electronic devices and components for high efficiency power circuits
KR101454526B1 (ko) * 2010-03-31 2014-10-23 미쓰비시덴키 가부시키가이샤 전력 변환 장치 및 서지 전압 억제 방법
DE102011079552B4 (de) * 2011-07-21 2014-05-08 Siemens Aktiengesellschaft Schaltungsanordnung zum Schalten eines Stromes und Verfahren zum Betreiben eines Halbleiter-Leistungsschalters
JP5796450B2 (ja) * 2011-10-18 2015-10-21 富士電機株式会社 スイッチングデバイスの制御装置
EP2783463B1 (en) * 2011-11-22 2015-05-27 ABB Technology AG Intelligent gate driver for igbt
GB2497970A (en) * 2011-12-23 2013-07-03 Amantys Ltd Power semiconductor switching device controller
JP5810952B2 (ja) * 2012-02-08 2015-11-11 株式会社デンソー スイッチング素子の駆動装置
US9048831B2 (en) * 2012-07-13 2015-06-02 General Electric Company Systems and methods for regulating semiconductor devices
US8984197B2 (en) 2012-12-11 2015-03-17 Agileswitch, Llc Power stack control systems
CN104885320B (zh) * 2012-12-21 2017-09-22 三菱电机株式会社 驱动保护电路、半导体模块以及汽车
JP5761215B2 (ja) * 2013-01-21 2015-08-12 株式会社デンソー ゲート駆動回路
CN104937839B (zh) 2013-01-23 2017-09-08 三菱电机株式会社 半导体元件的驱动装置、半导体装置
US9444444B2 (en) * 2013-08-02 2016-09-13 Analog Devices Global Anti-ringing technique for switching power stage
JP6234131B2 (ja) 2013-09-19 2017-11-22 三菱電機株式会社 パワーモジュール
US9444448B2 (en) 2013-12-10 2016-09-13 General Electric Company High performance IGBT gate drive
US9496864B2 (en) 2014-12-18 2016-11-15 General Electric Company Gate drive circuit and method of operating same
US10530353B2 (en) * 2015-10-21 2020-01-07 Microchip Technology Incorporated Gate drive control system for SiC and IGBT power devices to control desaturation or short circuit faults
US9490798B1 (en) * 2015-10-21 2016-11-08 Agileswitch, Llc Gate drive control system for SiC and IGBT power devices

Also Published As

Publication number Publication date
EP3365976A1 (en) 2018-08-29
US11764772B2 (en) 2023-09-19
JP6963556B2 (ja) 2021-11-10
KR20240023687A (ko) 2024-02-22
KR102636083B1 (ko) 2024-02-13
CN115149933A (zh) 2022-10-04
US20210336616A1 (en) 2021-10-28
JP2024026303A (ja) 2024-02-28
JP2018533323A (ja) 2018-11-08
JP2021101549A (ja) 2021-07-08
EP3923476A1 (en) 2021-12-15
CN108476019A (zh) 2018-08-31
WO2017070290A1 (en) 2017-04-27
KR20180098531A (ko) 2018-09-04

Similar Documents

Publication Publication Date Title
CN108476019B (zh) 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统
US11095281B2 (en) Gate drive control method for SiC and IGBT power devices to control desaturation or short circuit faults
US9490798B1 (en) Gate drive control system for SiC and IGBT power devices
Dymond et al. A 6.7-GHz active gate driver for GaN FETs to combat overshoot, ringing, and EMI
KR102195552B1 (ko) 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버
EP3447918B1 (en) Multi-stage gate turn-off with dynamic timing
US11709186B2 (en) Methods and circuitry for analyzing voltages
US9444444B2 (en) Anti-ringing technique for switching power stage
US11075627B2 (en) Methods and circuitry for driving a device
US10153696B2 (en) Methods and circuitry for sampling a signal
JP2013168905A (ja) パワーデバイス制御回路およびパワーデバイス回路
CN112202317A (zh) 栅极驱动装置及功率转换装置
US11595035B1 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
US9813055B2 (en) Gate driver that drives with a sequence of gate resistances
JP7049735B2 (ja) スイッチング素子における動的なアバランシェを制御するためのシステム及び方法
CN109983699B (zh) 栅极驱动电路
Pan et al. Active variable gate drive for suppressing IGBT collector current overshoot
JP2018201187A (ja) パルス電流印加回路およびその制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200220

Address after: Arizona, USA

Applicant after: MICROCHIP TECHNOLOGY Inc.

Address before: Pennsylvania, USA

Applicant before: AGILESWITCH, LLC

GR01 Patent grant
GR01 Patent grant