JP4142429B2 - 電流検出回路 - Google Patents
電流検出回路 Download PDFInfo
- Publication number
- JP4142429B2 JP4142429B2 JP2002377224A JP2002377224A JP4142429B2 JP 4142429 B2 JP4142429 B2 JP 4142429B2 JP 2002377224 A JP2002377224 A JP 2002377224A JP 2002377224 A JP2002377224 A JP 2002377224A JP 4142429 B2 JP4142429 B2 JP 4142429B2
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- current
- circuit
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electronic Switches (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は過電流保護回路に関し、特に負荷を直接駆動するトランジスタの電流状態を検出する回路に関するものである。
【０００２】
【従来の技術】
トランジスタの出力を直接モータ等の負荷を駆動するために利用することが行われている。ここで、負荷が故障して大電流が流れたりすると、これと直列に接続している出力トランジスタにも大電流が流れ、これが破壊される場合がある。そのため、出力トランジスタに一定以上の電流が流れた場合に出力を遮断するための過電流保護回路が必要となる。
【０００３】
ここで、従来の過電流保護回路が特開平２０００−２９９６３１号公報に開示されている。簡単のためこの回路を簡略化したものについて説明する。図３のように、電源ＶBBの電流により負荷ＲLを駆動するために電界効果トランジスタ１のソース−ドレイン部と負荷ＲLが電源ＶBBに対して直列に接続される。
【０００４】
なお、負荷ＲLを通常のオン、オフ制御もさせるため、制御回路４の制御信号が、論理回路２、駆動部３を通して電界効果トランジスタ１のゲートに接続される。たとえば、制御回路４がハイレベルの信号を出したときは、この信号を駆動部３が受け、電界効果トランジスタ１を駆動するために必要なゲート電圧を発生させる。このゲート電圧が電界効果トランジスタ１に加わると電界効果トランジスタ１が導通状態となり、負荷ＲLに電流が流れ、オンになる。また、制御回路４がローレベルの出力を出したときは、ゲート電圧がゼロとなり、電界効果トランジスタ１が非導通状態となり、負荷ＲLに流れる電流が遮断され、オフになる。
【０００５】
ここで、負荷ＲLに流れる電流を検出するために、電界効果トランジスタ１のソース−ドレイン間の電圧Ｖdsを常時測定する。ＲLに流れる電流をＩLと置くと、Ｖds＝ＩL×Ｒon（Ｒonとは、電界効果トランジスタ１のソース−ドレイン間に電流が流れているときの、ソース−ドレイン間の抵抗である）となる。
【０００６】
ここで、電源電圧ＶBBのダイオードＤと抵抗Ｒrとの分圧を反転増幅器７に通した基準電圧Ｖrと増幅器５を通った増幅電圧Ｖdsを比較器６で比較する。増幅電圧Ｖdsの方が基準電圧Ｖrよりも低い場合は、比較器６の出力がローレベルとなり、それ以上の場合はハイレベルとなる。これにより、出力トランジスタに一定以上の電流ＩLが流れた場合にこれを検出する電流検出回路が実現される。
【０００７】
比較器６の出力は論理回路２に送られる。論理回路２内では制御回路４からの制御信号にかかわらず、比較器６からの信号がハイレベルの場合は、論理回路の出力がローレベルになるような演算が行われる。これにより、出力トランジスタに一定以上の電流ＩLが流れた場合にこの出力を遮断する電流保護回路が実現される。
【０００８】
【特許文献１】
特開２０００−２９９６３１号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、図３のような電流検出回路は、以下のような問題があった。
図３のような電流検出回路に用いられる電界効果トランジスタ１のオン抵抗Ｒonは、温度上昇に伴い、増加する特性をもっている。そのため、同一のＩLにかかわらずＶdsは動作環境温度の上昇と共に増加する。そのため、設定されたＩLの値を過電流状態とするためには、ダイオードＤの温度特性により、Ｖdsの増加にあわせてＶrも増加させ温度補償をしなければならない。さらに、ＶdsとＶrの動作環境温度依存性を一致させるために、ダイオードＤを何段か直列に接続させなければならない。
【００１０】
したがって、従来の電流検出回路では、正確な所定のＩL値でもって負荷ＲLを流れる電流を過電流であると判定するために、複数のダイオードＤ、そしてこれに直列接続する抵抗Ｒr、及び比較器６といった部品を用いて温度補償回路を設けなければならないため、回路構成が複雑になるという問題があった。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明は請求項１に記載のように、電界効果トランジスタのソースとドレイン間のオン抵抗による電圧降下の測定値より、前記電界効果トランジスタの電流状態を検出する電流検出回路であって、前記電流検出回路において電流状態を検出する手段は前記ソースと前記ドレイン間のオン抵抗による電圧降下の測定値をそのまま利用しており、かつ、前記電界効果トランジスタを構成する半導体材料はＧａＮ系半導体からなることを特徴とする。
【００１２】
ここで、電圧降下の測定値をそのまま利用するとは、測定した電界効果トランジスタのソース−ドレイン間の電圧の値を温度補償することなく、その電圧の高低のみにより、トランジスタに流れる電流が過電流状態か否かを判断するという意味である。
また、電界効果トランジスタのオン抵抗の値の変動は±１０％以内であれば、その値がほぼ一定であるとみなしている。
【００１６】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。図１は、本発明に係る電流検出回路の実施形態の図である。
電源ＶBBの電流により負荷ＲLを駆動するために電界効果トランジスタ１のソース−ドレイン部と負荷ＲLが電源ＶBBに対して直列に接続される。そして、負荷ＲLに流れる電流ＩLを検出するために、電界効果トランジスタ１のソース−ドレイン間の電圧Ｖdsを取り出し、増幅器５に接続する。増幅器５の出力電圧をＶbとし、これが、所定の値以下であればローレベル出力とし、所定の値以上であればハイレベル出力とする。これにより、ハイレベル出力の状態を過電流状態と判定することができる。なお、増幅器５の増幅率を変化させることで、任意のＩLの値を過電流状態であると判定させることができる。
【００１７】
ここで、本発明の実施の形態で用いられる電界効果トランジスタ１のオン抵抗は動作環境温度によらずほぼ一定のものを用いる。そのため、測定するＶdsの値を温度補償することなく、その高低のみにより過電流状態であるか否かの判定ができる。なお、オン抵抗の変動は±１０％以内程度であれば「ほぼ一定」の要件を満たすので本発明の実施ができる。また、電界効果トランジスタ１は、ゲートに加わる電圧がゼロのときにオフになるノーマリオフ型のものだけでなく、ゲートに電圧を加えないとオフにならないノーマリーオン型のものでもよい。ノーマリーオフ型の電界効果トランジスタを用いる場合は以下に説明する論理回路２の出力の論理を逆にすればよい。
【００１８】
ここで、増幅器５の出力と制御回路４からの負荷ＲLを駆動させるための信号を共に論理回路２に入力することで、制御回路４からの制御信号にかかわらず、増幅器５からの信号がハイレベルの場合は、論理回路の出力がローレベルになるような演算が行われるようにする。そのため、駆動中に過電流状態が発生した場合は、電界効果トランジスタ１のゲートにオフの信号を送ることもでき、負荷をＲL駆動中に電界効果トランジスタ１を流れる電流を遮断することが可能となる。
【００１９】
ここで、電界効果トランジスタ１は、ＳｉやＧａＡｓといったバンドギャップエネルギーの大きさが１．０〜１．５ｅＶ程度のナローバンドギャップの半導体からなる電界効果トランジスタではなく、ワイドバンドギャップの半導体からなる電界効果トランジスタを使用する。一般に動作中の電界効果トランジスタは、ゲート下のチャネル層に存在するキャリアがドリフトすることによりソース−ドレイン間の電流が流れる。ナローバンドギャップの半導体からなる電界効果トランジスタでは、動作時に温度が上昇してフェルミレベルがわずかに変化しただけでチャネル層中のキャリアの数が変動してしまう。そのため、温度上昇とともにソース−ドレイン間の電流が流れにくくなり、オン抵抗が上昇する。
【００２０】
一方、ワイドギャップの半導体からなる電界効果トランジスタでは、バンドギャップエネルギーの大きさが、温度変化に伴うフェルミレベルの変化の割合と比較して小さいので、チャネル層中のキャリアの数は温度にほとんど依存しない。そのため、温度が変化してもソース−ドレイン間を流れる電流がほとんど変化しないため、オン抵抗の値はほぼ一定である。
【００２１】
温度によらずオン抵抗がほぼ一定になるような電界効果トランジスタを作製するために必要な半導体バンドギャップエネルギーの大きさは、３．０ｅＶ以上のワイドギャップ半導体である。これらの元素を含む結晶は一般に格子定数が小さく、バンドギャップエネルギーが大きくなる。ワイドギャップ半導体として例えば、ＧａＮ系半導体、ＡｌＮ半導体、ＳｉＣ半導体、ダイヤモンド半導体などが現在のところ挙げられる。
【００２２】
本発明に係る電流検出回路では、これに用いる電界効果トランジスタ１としてオン抵抗が動作環境温度によらずほぼ一定の値を示すものを用いている。そのため、所定のＩL値を過電流状態としたときのＶdsの値は動作環境温度によらずほぼ一定である。そのため、ＩLの値を測定する際にはＶdsの値を温度補償する必要が無く、この値が高い状態を単純に過電流状態と判定させることが可能である。
【００２３】
以上のように、本発明に係る電流検出回路では、従来の電流検出回路では動作環境温度により変化するオン抵抗の値を較正するために必要であった、ダイオードＤ、そしてこれに直列接続する抵抗Ｒr、及び比較器６といった部品からなる温度補償回路が不要となる。そのため、回路構成が簡略化されコストを下げることが可能である。
【００２４】
（実施例）
本実施例の電流検出回路では、図１のような回路構成をなしている。
電源ＶBBの電流により負荷ＲLを駆動するために電界効果トランジスタ１のソース−ドレイン部と負荷ＲLが電源ＶBBに対して直列に接続される。そして、負荷ＲLに流れる電流ＩLを検出するために、電界効果トランジスタ１のソース−ドレイン間の電圧Ｖdsを取り出し、増幅器５に接続する。
【００２５】
ここで、負荷ＲLとして、拘束電流３０Ａの直流モータを用いた。また、ＶBBの電圧は１２Ｖである。なお、負荷ＲLについては、４０Ａ以上の電流ＩLが流れたときを過電流状態と設定した。
【００２６】
使用した電界効果トランジスタ１は、図２に示したようなＧａＮ系半導体からなる電界効果トランジスタである。この電界効果トランジスタ１は特開２００２−１８４９７２に動作原理が開示されているように、ゲート電極に電圧が加わっていない状態ではソース−ドレイン間に電流が流れない、いわゆるノーマリーオフの電界効果トランジスタである。この電界効果トランジスタ１の動作時のオン抵抗Ｒonの値は動作環境温度−４０℃〜６００℃の範囲において１ｍΩとほぼ一定の値を示した。
【００２７】
制御回路４からのオン・オフ信号により負荷ＲLの動作を制御するため、制御回路４の信号がハイレベルのときに電界効果トランジスタ１がオンになり、ローレベルのときにオフになるように、信号の電圧を変換する必要がある。そのため、制御回路４の出力と、電界効果トランジスタ１のゲートの間に駆動部３を設け、信号電圧を電界効果トランジスタ１が駆動しうる電圧に昇圧している。
【００２８】
ここで、ＩLの値が４０Ａのときが過電流状態であるため、過電流状態であると判断されるＶdsの値はＶds＝ＩL×Ｒon＝４０ｍＶである。また、増幅器５の出力を論理回路２に入力するためのデジタル信号を発生させるため、増幅器５の増幅率は２０倍とした。増幅器５と制御回路４の出力は共に論理回路２に接続した。論理回路２はノット回路とアンド回路を組み合わせている。これにより、負荷ＲLを駆動している状態、すなわち制御回路４からの信号がハイレベルである状態で、過電流状態が発生する（増幅器５からの信号がハイレベルになる）と論理回路２の出力がローレベルとなり、電界効果トランジスタ１のゲートに加わる電圧が下がり、ＩLが遮断される。
【００２９】
【発明の効果】
本発明によれば、温度補償回路が不用であるため、負荷を直接駆動する出力トランジスタ１の過電流状態を検出する電流検出回路の素子の数を減らすことができ、回路を非常に簡略化することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電流検出回路の回路図である。
【図２】本発明の実施の形態に係る電流検出回路に用いられる電界効果トランジスタ１の断面構造である。
【図３】従来技術に係る電流検出回路の回路図である。
【符号の説明】
１ 電界効果トランジスタ
２ 論理回路
３ 駆動部
４ 制御回路
５ 増幅器
６ 比較機
７ 反転増幅器
８ 半絶縁性基板
９ バッファ層
１０ ｉ型ＧａＮ層
１１ ｎ型ＧａＮ層
１２ アンダーカット部
１３ ｉ型ＡｌＧａＮ層
【発明の属する技術分野】
本発明は過電流保護回路に関し、特に負荷を直接駆動するトランジスタの電流状態を検出する回路に関するものである。
【０００２】
【従来の技術】
トランジスタの出力を直接モータ等の負荷を駆動するために利用することが行われている。ここで、負荷が故障して大電流が流れたりすると、これと直列に接続している出力トランジスタにも大電流が流れ、これが破壊される場合がある。そのため、出力トランジスタに一定以上の電流が流れた場合に出力を遮断するための過電流保護回路が必要となる。
【０００３】
ここで、従来の過電流保護回路が特開平２０００−２９９６３１号公報に開示されている。簡単のためこの回路を簡略化したものについて説明する。図３のように、電源ＶBBの電流により負荷ＲLを駆動するために電界効果トランジスタ１のソース−ドレイン部と負荷ＲLが電源ＶBBに対して直列に接続される。
【０００４】
なお、負荷ＲLを通常のオン、オフ制御もさせるため、制御回路４の制御信号が、論理回路２、駆動部３を通して電界効果トランジスタ１のゲートに接続される。たとえば、制御回路４がハイレベルの信号を出したときは、この信号を駆動部３が受け、電界効果トランジスタ１を駆動するために必要なゲート電圧を発生させる。このゲート電圧が電界効果トランジスタ１に加わると電界効果トランジスタ１が導通状態となり、負荷ＲLに電流が流れ、オンになる。また、制御回路４がローレベルの出力を出したときは、ゲート電圧がゼロとなり、電界効果トランジスタ１が非導通状態となり、負荷ＲLに流れる電流が遮断され、オフになる。
【０００５】
ここで、負荷ＲLに流れる電流を検出するために、電界効果トランジスタ１のソース−ドレイン間の電圧Ｖdsを常時測定する。ＲLに流れる電流をＩLと置くと、Ｖds＝ＩL×Ｒon（Ｒonとは、電界効果トランジスタ１のソース−ドレイン間に電流が流れているときの、ソース−ドレイン間の抵抗である）となる。
【０００６】
ここで、電源電圧ＶBBのダイオードＤと抵抗Ｒrとの分圧を反転増幅器７に通した基準電圧Ｖrと増幅器５を通った増幅電圧Ｖdsを比較器６で比較する。増幅電圧Ｖdsの方が基準電圧Ｖrよりも低い場合は、比較器６の出力がローレベルとなり、それ以上の場合はハイレベルとなる。これにより、出力トランジスタに一定以上の電流ＩLが流れた場合にこれを検出する電流検出回路が実現される。
【０００７】
比較器６の出力は論理回路２に送られる。論理回路２内では制御回路４からの制御信号にかかわらず、比較器６からの信号がハイレベルの場合は、論理回路の出力がローレベルになるような演算が行われる。これにより、出力トランジスタに一定以上の電流ＩLが流れた場合にこの出力を遮断する電流保護回路が実現される。
【０００８】
【特許文献１】
特開２０００−２９９６３１号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、図３のような電流検出回路は、以下のような問題があった。
図３のような電流検出回路に用いられる電界効果トランジスタ１のオン抵抗Ｒonは、温度上昇に伴い、増加する特性をもっている。そのため、同一のＩLにかかわらずＶdsは動作環境温度の上昇と共に増加する。そのため、設定されたＩLの値を過電流状態とするためには、ダイオードＤの温度特性により、Ｖdsの増加にあわせてＶrも増加させ温度補償をしなければならない。さらに、ＶdsとＶrの動作環境温度依存性を一致させるために、ダイオードＤを何段か直列に接続させなければならない。
【００１０】
したがって、従来の電流検出回路では、正確な所定のＩL値でもって負荷ＲLを流れる電流を過電流であると判定するために、複数のダイオードＤ、そしてこれに直列接続する抵抗Ｒr、及び比較器６といった部品を用いて温度補償回路を設けなければならないため、回路構成が複雑になるという問題があった。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明は請求項１に記載のように、電界効果トランジスタのソースとドレイン間のオン抵抗による電圧降下の測定値より、前記電界効果トランジスタの電流状態を検出する電流検出回路であって、前記電流検出回路において電流状態を検出する手段は前記ソースと前記ドレイン間のオン抵抗による電圧降下の測定値をそのまま利用しており、かつ、前記電界効果トランジスタを構成する半導体材料はＧａＮ系半導体からなることを特徴とする。
【００１２】
ここで、電圧降下の測定値をそのまま利用するとは、測定した電界効果トランジスタのソース−ドレイン間の電圧の値を温度補償することなく、その電圧の高低のみにより、トランジスタに流れる電流が過電流状態か否かを判断するという意味である。
また、電界効果トランジスタのオン抵抗の値の変動は±１０％以内であれば、その値がほぼ一定であるとみなしている。
【００１６】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。図１は、本発明に係る電流検出回路の実施形態の図である。
電源ＶBBの電流により負荷ＲLを駆動するために電界効果トランジスタ１のソース−ドレイン部と負荷ＲLが電源ＶBBに対して直列に接続される。そして、負荷ＲLに流れる電流ＩLを検出するために、電界効果トランジスタ１のソース−ドレイン間の電圧Ｖdsを取り出し、増幅器５に接続する。増幅器５の出力電圧をＶbとし、これが、所定の値以下であればローレベル出力とし、所定の値以上であればハイレベル出力とする。これにより、ハイレベル出力の状態を過電流状態と判定することができる。なお、増幅器５の増幅率を変化させることで、任意のＩLの値を過電流状態であると判定させることができる。
【００１７】
ここで、本発明の実施の形態で用いられる電界効果トランジスタ１のオン抵抗は動作環境温度によらずほぼ一定のものを用いる。そのため、測定するＶdsの値を温度補償することなく、その高低のみにより過電流状態であるか否かの判定ができる。なお、オン抵抗の変動は±１０％以内程度であれば「ほぼ一定」の要件を満たすので本発明の実施ができる。また、電界効果トランジスタ１は、ゲートに加わる電圧がゼロのときにオフになるノーマリオフ型のものだけでなく、ゲートに電圧を加えないとオフにならないノーマリーオン型のものでもよい。ノーマリーオフ型の電界効果トランジスタを用いる場合は以下に説明する論理回路２の出力の論理を逆にすればよい。
【００１８】
ここで、増幅器５の出力と制御回路４からの負荷ＲLを駆動させるための信号を共に論理回路２に入力することで、制御回路４からの制御信号にかかわらず、増幅器５からの信号がハイレベルの場合は、論理回路の出力がローレベルになるような演算が行われるようにする。そのため、駆動中に過電流状態が発生した場合は、電界効果トランジスタ１のゲートにオフの信号を送ることもでき、負荷をＲL駆動中に電界効果トランジスタ１を流れる電流を遮断することが可能となる。
【００１９】
ここで、電界効果トランジスタ１は、ＳｉやＧａＡｓといったバンドギャップエネルギーの大きさが１．０〜１．５ｅＶ程度のナローバンドギャップの半導体からなる電界効果トランジスタではなく、ワイドバンドギャップの半導体からなる電界効果トランジスタを使用する。一般に動作中の電界効果トランジスタは、ゲート下のチャネル層に存在するキャリアがドリフトすることによりソース−ドレイン間の電流が流れる。ナローバンドギャップの半導体からなる電界効果トランジスタでは、動作時に温度が上昇してフェルミレベルがわずかに変化しただけでチャネル層中のキャリアの数が変動してしまう。そのため、温度上昇とともにソース−ドレイン間の電流が流れにくくなり、オン抵抗が上昇する。
【００２０】
一方、ワイドギャップの半導体からなる電界効果トランジスタでは、バンドギャップエネルギーの大きさが、温度変化に伴うフェルミレベルの変化の割合と比較して小さいので、チャネル層中のキャリアの数は温度にほとんど依存しない。そのため、温度が変化してもソース−ドレイン間を流れる電流がほとんど変化しないため、オン抵抗の値はほぼ一定である。
【００２１】
温度によらずオン抵抗がほぼ一定になるような電界効果トランジスタを作製するために必要な半導体バンドギャップエネルギーの大きさは、３．０ｅＶ以上のワイドギャップ半導体である。これらの元素を含む結晶は一般に格子定数が小さく、バンドギャップエネルギーが大きくなる。ワイドギャップ半導体として例えば、ＧａＮ系半導体、ＡｌＮ半導体、ＳｉＣ半導体、ダイヤモンド半導体などが現在のところ挙げられる。
【００２２】
本発明に係る電流検出回路では、これに用いる電界効果トランジスタ１としてオン抵抗が動作環境温度によらずほぼ一定の値を示すものを用いている。そのため、所定のＩL値を過電流状態としたときのＶdsの値は動作環境温度によらずほぼ一定である。そのため、ＩLの値を測定する際にはＶdsの値を温度補償する必要が無く、この値が高い状態を単純に過電流状態と判定させることが可能である。
【００２３】
以上のように、本発明に係る電流検出回路では、従来の電流検出回路では動作環境温度により変化するオン抵抗の値を較正するために必要であった、ダイオードＤ、そしてこれに直列接続する抵抗Ｒr、及び比較器６といった部品からなる温度補償回路が不要となる。そのため、回路構成が簡略化されコストを下げることが可能である。
【００２４】
（実施例）
本実施例の電流検出回路では、図１のような回路構成をなしている。
電源ＶBBの電流により負荷ＲLを駆動するために電界効果トランジスタ１のソース−ドレイン部と負荷ＲLが電源ＶBBに対して直列に接続される。そして、負荷ＲLに流れる電流ＩLを検出するために、電界効果トランジスタ１のソース−ドレイン間の電圧Ｖdsを取り出し、増幅器５に接続する。
【００２５】
ここで、負荷ＲLとして、拘束電流３０Ａの直流モータを用いた。また、ＶBBの電圧は１２Ｖである。なお、負荷ＲLについては、４０Ａ以上の電流ＩLが流れたときを過電流状態と設定した。
【００２６】
使用した電界効果トランジスタ１は、図２に示したようなＧａＮ系半導体からなる電界効果トランジスタである。この電界効果トランジスタ１は特開２００２−１８４９７２に動作原理が開示されているように、ゲート電極に電圧が加わっていない状態ではソース−ドレイン間に電流が流れない、いわゆるノーマリーオフの電界効果トランジスタである。この電界効果トランジスタ１の動作時のオン抵抗Ｒonの値は動作環境温度−４０℃〜６００℃の範囲において１ｍΩとほぼ一定の値を示した。
【００２７】
制御回路４からのオン・オフ信号により負荷ＲLの動作を制御するため、制御回路４の信号がハイレベルのときに電界効果トランジスタ１がオンになり、ローレベルのときにオフになるように、信号の電圧を変換する必要がある。そのため、制御回路４の出力と、電界効果トランジスタ１のゲートの間に駆動部３を設け、信号電圧を電界効果トランジスタ１が駆動しうる電圧に昇圧している。
【００２８】
ここで、ＩLの値が４０Ａのときが過電流状態であるため、過電流状態であると判断されるＶdsの値はＶds＝ＩL×Ｒon＝４０ｍＶである。また、増幅器５の出力を論理回路２に入力するためのデジタル信号を発生させるため、増幅器５の増幅率は２０倍とした。増幅器５と制御回路４の出力は共に論理回路２に接続した。論理回路２はノット回路とアンド回路を組み合わせている。これにより、負荷ＲLを駆動している状態、すなわち制御回路４からの信号がハイレベルである状態で、過電流状態が発生する（増幅器５からの信号がハイレベルになる）と論理回路２の出力がローレベルとなり、電界効果トランジスタ１のゲートに加わる電圧が下がり、ＩLが遮断される。
【００２９】
【発明の効果】
本発明によれば、温度補償回路が不用であるため、負荷を直接駆動する出力トランジスタ１の過電流状態を検出する電流検出回路の素子の数を減らすことができ、回路を非常に簡略化することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電流検出回路の回路図である。
【図２】本発明の実施の形態に係る電流検出回路に用いられる電界効果トランジスタ１の断面構造である。
【図３】従来技術に係る電流検出回路の回路図である。
【符号の説明】
１ 電界効果トランジスタ
２ 論理回路
３ 駆動部
４ 制御回路
５ 増幅器
６ 比較機
７ 反転増幅器
８ 半絶縁性基板
９ バッファ層
１０ ｉ型ＧａＮ層
１１ ｎ型ＧａＮ層
１２ アンダーカット部
１３ ｉ型ＡｌＧａＮ層
Claims (1)
- 電界効果トランジスタのソースとドレイン間のオン抵抗による電圧降下の測定値より、前記電界効果トランジスタの電流状態を検出する電流検出回路であって、前記電流検出回路において電流状態を検出する手段は前記ソースと前記ドレイン間のオン抵抗による電圧降下の測定値をそのまま利用しており、かつ、前記電界効果トランジスタを構成する半導体材料はＧａＮ系半導体からなることを特徴とする電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377224A JP4142429B2 (ja) | 2002-12-26 | 2002-12-26 | 電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002377224A JP4142429B2 (ja) | 2002-12-26 | 2002-12-26 | 電流検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004208185A JP2004208185A (ja) | 2004-07-22 |
| JP4142429B2 true JP4142429B2 (ja) | 2008-09-03 |
Family
ID=32814455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002377224A Expired - Lifetime JP4142429B2 (ja) | 2002-12-26 | 2002-12-26 | 電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4142429B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154291B2 (en) | 2004-08-24 | 2006-12-26 | Delphi Technologies, Inc. | Measuring bi-directional current through a field-effect transistor by virtue of drain-to-source voltage measurement |
| JP4983177B2 (ja) * | 2006-09-15 | 2012-07-25 | サンケン電気株式会社 | 電源装置の過熱検出回路 |
| JP4976194B2 (ja) * | 2007-05-10 | 2012-07-18 | シャープ株式会社 | 電流検出装置 |
| JP4853928B2 (ja) * | 2007-08-24 | 2012-01-11 | 独立行政法人産業技術総合研究所 | 炭化ケイ素静電誘導トランジスタの制御装置及び制御方法 |
| JP5645782B2 (ja) * | 2011-09-14 | 2014-12-24 | 三菱電機株式会社 | パワーモジュール |
| EP2884662B1 (de) * | 2013-12-13 | 2019-06-26 | Power Integrations Switzerland GmbH | Vorrichtung und Verfahren zur Detektion eines Kurzschluss- oder Überstromzustands in einem Leistungshalbleiterschalter |
| CN108476019B (zh) * | 2015-10-21 | 2022-06-28 | 密克罗奇普技术公司 | 用于SiC和IGBT功率器件控制去饱和或短路故障的栅极驱动控制系统 |
| JP6805798B2 (ja) * | 2016-12-19 | 2020-12-23 | セイコーエプソン株式会社 | 過電流検出回路、半導体装置、及び、電源装置 |
| US11218145B2 (en) | 2017-08-30 | 2022-01-04 | University Of Houston System | High temperature gate driver for silicon carbide metal-oxide-semiconductor field-effect transistor |
| US10666147B1 (en) * | 2018-11-14 | 2020-05-26 | Navitas Semiconductor, Inc. | Resonant converter control based on zero current detection |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249976A (ja) * | 1989-03-24 | 1990-10-05 | Hitachi Ltd | Ｍｏｓトランジスタの出力電流検出回路 |
| JP3386907B2 (ja) * | 1994-12-09 | 2003-03-17 | 新電元工業株式会社 | 同期整流コンバ−タ |
| JP3655049B2 (ja) * | 1997-05-23 | 2005-06-02 | 株式会社ルネサステクノロジ | 静電誘導トランジスタの駆動方法 |
| JP3680513B2 (ja) * | 1997-08-20 | 2005-08-10 | 株式会社デンソー | 電流検出回路 |
| JP2000228516A (ja) * | 1999-02-08 | 2000-08-15 | Tdk Corp | 半導体積層薄膜、電子デバイスおよびダイオード |
| US6255669B1 (en) * | 1999-04-23 | 2001-07-03 | The University Of Cincinnati | Visible light emitting device formed from wide band gap semiconductor doped with a rare earth element |
| JP2001292575A (ja) * | 2000-04-04 | 2001-10-19 | Furukawa Electric Co Ltd:The | 電源回路 |
| JP2001292576A (ja) * | 2000-04-04 | 2001-10-19 | Furukawa Electric Co Ltd:The | インバータ回路 |
| JP3428962B2 (ja) * | 2000-12-19 | 2003-07-22 | 古河電気工業株式会社 | ＧａＮ系高移動度トランジスタ |
| JP3771135B2 (ja) * | 2001-02-26 | 2006-04-26 | 株式会社ルネサステクノロジ | 半導体開閉器 |
| JP4804635B2 (ja) * | 2001-03-06 | 2011-11-02 | 古河電気工業株式会社 | ＧａＮ系電界効果トランジスタ |
| JP3600802B2 (ja) * | 2001-04-26 | 2004-12-15 | 関西電力株式会社 | 限流装置 |
-
2002
- 2002-12-26 JP JP2002377224A patent/JP4142429B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004208185A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4816182B2 (ja) | スイッチング素子の駆動回路 | |
| EP2764538B1 (en) | High power semiconductor electronic components with increased reliability | |
| US9083257B2 (en) | Power conversion circuit, multiphase voltage regulator, and power conversion method | |
| US7342433B2 (en) | Apparatus and method for enhanced transient blocking | |
| JP5564105B2 (ja) | 非負の温度係数及び関連した制御回路を有するワイド・バンドギャップ・バイポーラ・ターンオフ・サイリスタ | |
| US20110248702A1 (en) | Current detection circuit including electrostatic capacitor and rectifying element for increasing gate voltage of protecting mosfet | |
| US20220208761A1 (en) | Iii-v semiconductor device with integrated protection functions | |
| JP4976194B2 (ja) | 電流検出装置 | |
| JP6238860B2 (ja) | 電力用スイッチングデバイス駆動回路 | |
| JP4142429B2 (ja) | 電流検出回路 | |
| JPH0580846B2 (ja) | ||
| US20130314834A1 (en) | Semiconductor driving circuit and semiconductor device | |
| US11680964B2 (en) | Current detecting circuit | |
| CN113196663A (zh) | 共源共栅复合开关压摆率控制 | |
| US11262388B2 (en) | Current detection circuit | |
| US10128829B2 (en) | Composite semiconductor device | |
| US11139810B2 (en) | Overcurrent protection for power transistors | |
| US20080123232A1 (en) | Bi-directional transient blocking unit having a dual-gate transistor | |
| JP2012054440A (ja) | 半導体装置及びこれを用いた電気回路、電気回路の制御方法 | |
| WO2021199738A1 (ja) | 判定装置及びそれを備えるスイッチシステム | |
| US20200126970A1 (en) | Reverse direction high-electron-mobility transistor circuit | |
| US11271547B2 (en) | Gate drive circuit, drive device, semiconductor device, and gate drive method | |
| TWI772163B (zh) | 過電流保護電路以及電力轉換器 | |
| US11456597B2 (en) | Input protection and level shifter circuit | |
| JP2024065314A (ja) | 窒化物半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080409 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080612 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4142429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |