JP2018532276A - Ｓｔｔ−ｒａｍ構造のイオンビームエッチング - Google Patents

Ｓｔｔ−ｒａｍ構造のイオンビームエッチング Download PDF

Info

Publication number
JP2018532276A
JP2018532276A JP2018522096A JP2018522096A JP2018532276A JP 2018532276 A JP2018532276 A JP 2018532276A JP 2018522096 A JP2018522096 A JP 2018522096A JP 2018522096 A JP2018522096 A JP 2018522096A JP 2018532276 A JP2018532276 A JP 2018532276A
Authority
JP
Japan
Prior art keywords
etching
mtj
stack
etch
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018522096A
Other languages
English (en)
Other versions
JP6925331B2 (ja
Inventor
パランハペ アジット
パランハペ アジット
ドゥルーズ ボリス
ドゥルーズ ボリス
ルック カトリーナ
ルック カトリーナ
スリニバサン ナラシンハン
スリニバサン ナラシンハン
Original Assignee
ビーコ・インストゥルメンツ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ビーコ・インストゥルメンツ・インコーポレイテッド filed Critical ビーコ・インストゥルメンツ・インコーポレイテッド
Publication of JP2018532276A publication Critical patent/JP2018532276A/ja
Application granted granted Critical
Publication of JP6925331B2 publication Critical patent/JP6925331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

スピントランスファトルクランダムアクセスメモリ（STT-RAM）構造のエッチングを改善する様々な方法を提供する。一例では、（１）エッチングがほぼ垂直入射角で行われるMTJスタックの直後の構造をエッチングするステップと、（２）MTJの直下からMTJの直ぐ上に延在するMTJスタックの側壁から再堆積された材料を除去するための短いクリーンアップエッチングを行うステップと、（3）制御されたステップカバレージを有する封止材料の堆積により、エッチングステップによって生成された傾斜状態から垂直またはわずかに凹んだ状態に戻るステップと、（4）MTJの側壁に沿ったカプセル化を維持しながら、垂直入射に近いスタックの残りの部分をイオンビームエッチングするステップと、（5）側壁から再堆積された材料を除去するために、より大きな角度および窓付きモードでのクリーンアップエッチング、（6）エッチングされたスタックのカプセル化と、を含む。【選択図】図１

Description

本出願は、２０１５年１０月３０日に開示された、「ＳＴＴ−ＲＡＭ構造のイオンビームエッチング」と題する米国通常特許出願第１４／９２７，６０４号による優先権の利益を主張する。
本願は、スピン注入（ＳＴＴ）メモリ構造のためのイオンビームエッチング技術に関する。
スピン注入（ＳＴＴ）ランダムアクセスメモリ（ＲＡＭ）は、ＤＲＡＭおよびＮＯＲフラッシュの代替品として、モバイルアプリケーション用のオンチップＳＲＡＭに代わる可能性がある。これは、優れた耐久性と低消費電力でありながら高速に読み書きし、高い耐久性および不揮発性の特長を有する。
ＳＴＴ-ＲＡＭが直面する大きな課題の１つは、高密度アレイ内の磁気スタックのパターニングである。電気伝導性の不揮発性副生成物は、構造の側壁上で凝縮し、磁気トンネル接合を電気的にシャントする。さらに、デバイスの寸法が40ｎｍ未満の幅にスケーリングされると、磁気トンネル接合のエッチングによって誘発される損傷エッジがデバイスの性能を低下させる。最後に、密な構造の場合、隣接するビット間の電気的絶縁を確実にするために、垂直に近い側壁が所望される。したがって、特に寸法が40ｎｍから20ｎｍに縮小されるにつれて、STT-RAMスタックをパターニングする非損傷エッチングプロセスを開発することが緊急に必要とされている。
一実施形態では、本開示は、MTJスタックを含む初期構造を提供することと、エッチングがほぼ垂直入射角で行われるMTJスタックの直後の構造をエッチングするステップと、MTJの直下からMTJの直ぐ上に延在するMTJスタックの側壁から再堆積された材料を除去するためのクリーンアップエッチングを行うステップと、洗浄されたエッチングされた側壁の上にカプセル化層を堆積するステップと、MTJスタックの側壁上のカプセル化層の大部分が保存されることを保証しながら、ほぼ垂直な入射角で構造の残りの部分をエッチングするステップと、MTJスタックの側壁から再堆積された材料の大部分を除去するためのクリーンアップエッチングを行うステップと、空気暴露による腐食を避けるためにエッチングされたスタックをカプセル化することを含む。
別の実施態様では、本開示は、磁気トンネル接合（MTJ）スタックを有するSTT-RAM構造をパターニングする方法を提供し、この構造は、ほぼ垂直な入射角でエッチングが行われるMTJスタックの直後の構造をエッチングし、MTJの直下からMTJの真上まで延在するMTJスタックの側壁から再堆積された材料を除去するために、垂直入射に近い角度でクリーンアップエッチングを行い、洗浄されたエッチングされたMTJ側壁の上に電気絶縁性エッチング停止材料を堆積するステップと、MTJスタックの側壁上のカプセル化層の大部分が保存されることを確実にしながら、ほぼ垂直入射角で構造の残りの部分をエッチングするステップと、MTJスタックの側壁から再堆積された材料の大部分を除去するために垂直入射に近い角度でクリーンアップエッチングを実行するステップと、空気暴露による腐食を避けるためにエッチングされたスタックをカプセル化するステップと、を含む。
さらに別の実施形態では、本開示は、磁気トンネル接合（MTJ）スタックを有するSTT-RAM構造をパターニングする方法を提供し、この構造は、ほぼ垂直な入射角でエッチングが行われるMTJスタックをちょうど越えて構造をエッチングし、MTJの直下からMTJの直ぐ上まで延在するMTJスタックの側壁から再堆積された材料を除去するために垂直入射に近い角度で第1のクリーンアップエッチングを実行するステップを含み、第1のクリーンアップエッチは、（例えば、0°と90°に沿って整列された4回対称性を有する正方形パターンの場合）45°から開始して90°ずつ増加する。洗浄されたエッチングされたMTJ側壁の上に電気的絶縁エッチストップ材料を堆積するステップと、MTJスタックの側壁上のカプセル化層が大部分が保存されることを保証しながら、ほぼ垂直な入射角で構造の残りの部分をエッチングするステップと、MTJスタックの側壁から再堆積された材料の大部分を除去するために、垂直入射に近い角度で第2のクリーンアップエッチングを行い、第2のクリーンアップエッチングは、前記構造が回転されるときに45°から開始して90°刻みを中心として行われる。
いくつかの実施例では、マスクの側壁を選択的に被覆するために、カプセル化層が任意の掃引角度で堆積される。このような堆積は、マスクの側壁角を垂直またはわずかに再突入するように戻す。
さらに別の実施形態では、本開示は、磁気トンネル接合（MTJ）スタックを有するSTT-RAM構造をパターニングする方法を提供し、この方法は、（1）中間封止ステップ、（2）ウィンドウ再付着除去ステップ、（3）プロファイルを維持するための傾斜堆積、および（4）DLCハードマスクの使用を含む。
例えば、MTJスタックを有するSTT-RAM構造をパターニングする1つの方法は、エッチングされた側壁を提供するために構造を所定の深さまでエッチングし、エッチングされた側壁の上に封止層を堆積し、封止層を有する構造をエッチングする。
MTJスタックを有するSTT-RAM構造をパターニングする方法の別の例は、構造体を所定の深さまでエッチングし、エッチング後、垂直入射に近い角度で、かつ初期構造に対して特定の角度の向き以内で、イオンビームを用いてクリーンアップエッチングを行う。
MTJスタックを有するSTT-RAM構造をパターニングする方法のさらに別の例は、エッチングされた側壁を提供するために構造を所定の深さにエッチングすること、エッチングされた側壁にわたって指向性の堆積方法を用いてカプセル化層を堆積すること、およびカプセル化層を有する構造をエッチングすることを含む。
MTJスタックを有するSTT-RAM構造をパターニングする方法のさらに別の例は、ダイヤモンドライクカーボンを組み込んだハードマスクを有するMTJスタックを含む初期構造を提供し、構造をエッチングすることを含む。
この要約は、以下の「詳細な説明」でさらに説明する概念の選択を簡略化した形で紹介するために提供される。この要約は、特許請求の範囲の重要な特徴または本質的な特徴を特定することを意図するものではなく、請求する権利範囲を限定するために使用されることも意図していない。これらおよび様々な他の特徴および利点は、以下の詳細な説明を読むことによって明らかになる。
エッチングされる前の、MTJスタックを有する例示的なSTT-RAM構造の概略図である。 エッチングされた後の例示的なSTT-RAM構造の概略断面側面図である。 ライン/スペースフィーチャのための2次元イオンビームエッチングモデルの概略図である。 絶縁されてエッチングされたSTT-RAM構造のグラフィカルな結果および斜視図である。 図４に示されている分離されたエッチングされたSTT-RAM構造についてのグラフ的な結果を示す図である。 ＳＴＴ−ＲＡＭ構造が４５度の回転角度を中心としてエッチングされることができる様々な角度を示す窓付きエッチングモードの概略図である。 図７Ａ〜図７Ｉは、ＳＴＴ−ＲＡＭ構造をエッチングする例示的な方法を段階的に示す概略側面図である。 STT-RAM構造のパターニング（堆積およびエッチングを含む）のための例示的なシステムの概略図である。 MTJスタックを有する例示的なSTT-RAM構造の概略図である。 入射イオン質量に関連するエネルギー伝達比のグラフである。 入射イオンビームの受け入れ角度を示す2つの例示的なSTT-RAM構造の概略図である。 例示的な中間STT-RAM構造の概略図である。 例示的な中間STT-RAM構造の別の概略図である。 金属酸化物スパッタリング収率を示すグラフである。 例示的な中間STT-RAM構造の別の概略図である。 メインエッチング前のSTT-RAM構造のグラフィカルな3次元表現である。 図１６のSTT-RAM構造をメインエッチングした後の状態を示す、グラフィカルな3次元表現である。 モデル化された結果に対して得られた実験結果のグラフ表示である。 メインエッチングおよび連続回転による再堆積除去エッチングの後の、STT-RAM構造のグラフィカルな3次元表現である。 メインエッチングおよび掃引回転を用いた窓付きモードによる再堆積除去エッチング後の図１８に示すSTT-RAM構造を、グラフィカルな３次元表現で示す図である。 図１９のST-RAM構造の２次元側面図である。 図２０のST-RAM構造の２次元側面図である。 STT-RAM構造の例を示す概略側断面図である。 図２３のSTT-RAM構造の概略平面図である。 メインエッチング後のSTT-RAM構造を示すグラフィカルな３次元表現である。 再堆積除去後のSTT-RAM構造を示すグラフィカルな３次元表現である。
本開示は、スピントランスファートルクランダムアクセスメモリ（ＳＴＴ−ＲＡＭ）構造又は積層体の改良されたエッチングに関する種々の手法を提供する。
ある実施形態では、本手法は（１）磁気トンネル接合（MTJ）をちょうど越えたスタックの、ほぼ垂直入射で行われるイオンビームエッチング、（２）MTJの直下からMTJの直ぐ上まで延びる側壁に沿って再堆積された材料を除去するために窓付きモードでより大きな角度で行われる短いクリーンアップエッチング、（３）IBEエッチングステップによって生成された先細の状態を垂直またはわずかに内側に凹んだ状態に戻すために、制御されたステップカバレージを有するカプセル化層の堆積、（４）MTJの側壁に沿ったカプセル化層の大部分が保存されることを保証しながら、ほぼ垂直入射で行われるスタックの残りの部分のイオンビームエッチング、（５）より大きな角度及びウィンドウモードでのクリーンアップエッチングにより、再堆積された材料の大部分を側壁から除去する、（６）空気暴露による腐食を避けるためにエッチングされたスタックのカプセル化、を含む。
「ほぼ垂直に近い」という用語およびその変形の記載は、垂直の10°以内、一部の実施形態では垂直の7°以内、他の実施形態では垂直の5°以内が意図されている。「ほぼ垂直よりも大きい」という用語およびその変形の記載は、垂直の１０°よりも大きいことが意図されている。
本明細書を通じて、特徴（例えば、カプセル化層又は再堆積された材料）の除去又は維持に関して、「主に」、「多数」または「主に」などの用語が使用される場合、いくつかの実装では少なくとも75％、他の実装では少なくとも85％、さらに他の実装では少なくとも90％または少なくとも95％であることが意図される。
別の方法は、オンピッチ構造（すなわち、ピラー直径および隣接するピラー間の間隔が類似する）へのパターニングの延長に関する。このような方法は、（１）RIEによって上部電極をパターニングするために使用されるハードマスクの除去、（２）ＲＩＥエッチングによって生成された先細の状態を垂直またはわずかに内側に凹んだ状態に戻す制御されたステップカバレージを達成するために、任意選択的にウィンドウイングを行うダイヤモンドライクカーボンが沈着されているイオンビームを用いた構造のキャッピング、（３）磁気スタックおよび下にある材料から所定の距離を介してエッチングするために、アルゴンまたはネオンを用いてほぼ垂直に入射したスタックのイオンビームエッチング、（４）再堆積された材料の大部分を側壁から除去するための、より大きな角度及びウィンドウモードでのクリーンアップエッチング、（５）残っている微量の再堆積を酸化するための、低エネルギーのイオンビーム酸化または磁気スタックの自然酸化、および（６）空気暴露による腐食を避けるためにエッチングされたスタックのカプセル化、を含む。
さらに別の方法は、オンピッチ構造（すなわち、ピラー直径および隣接するピラー間の間隔が類似する）へのパターニングの延長に関する。このような方法は、（１）ダイヤモンドライクカーボンが沈着されているイオンビームを用いたＲＩＥによって上部電極をパターニングするための、ハードマスクの部分的な置き換え、（２）磁気スタックおよび下にある材料から所定の距離を介してエッチングするために、アルゴンまたはネオンを用いてほぼ垂直に入射したスタックのイオンビームエッチング、（３）再堆積された材料の大部分を側壁から除去するための、発散ビーム又はウィンドウモードを用いた大きな角度でのクリーンアップエッチング、（４）残っている微量の再堆積を酸化するための、低エネルギーのイオンビーム酸化または磁気スタックの自然酸化、および（５）空気暴露による腐食を避けるためにエッチングされたスタックのカプセル化、を含む。 カプセル化は、SiNおよび/またはSiO 2のような従来の不動態化のより厚い層で覆われた良好な腐食バリアである、ダイヤモンドライクカーボンまたは酸化アルミニウムのようなイオンビーム堆積膜から構成することもできる。
1つの特定の実施態様では、本開示は、ウェハ上のSTT-RAM磁気スタックパターニングの方法を提供する。この方法は、
磁気トンネル接合を丁度通過して停止する、ほぼ垂直の低エネルギーイオンビームエッチングを用いたスタックのイオンビームエッチングを行うステップと、
MTJの直下からMTJの真上まで延びる側壁に沿って再堆積された材料を除去するために、より大きな角度でイオンビームエッチングをクリーンアップするステップと、
IBD、PVD、コンフォーマルPVD、またはPECVDを使用して、薄い電気的絶縁エッチストップを堆積するステップと、
スタックの残りの部分をエッチングして、スタックの底部をちょうど通過して停止させ、その後、より大きな角度でクリーンアップするステップと、
エッチングされたスタックの上にカプセルを堆積させるステップと、
を備え、
ウェハがエッチングされる角度の範囲を表すウィンドウ内で、より大きな角度でのクリーンアップイオンビームエッチングが実行され、この範囲は、45°、135°、225°および315°の回転角を中心にしており（ウィンドウエッチング）、
カプセルを堆積させるコーティングステップは、２つのサブステップにより構成されていて、
第１のサブステップは、ほぼ共形な、又は共形な絶縁層の堆積であり、
第２のサブステップは、上面近くのＨＭ上の層の選択的な堆積である。それは、HM上でのファセット形成を防ぎ、構造の垂直壁の近くで維持する。 このサブステップは、PVDまたはIBDのような指向性蒸着法によって行うことができる。 選択的に堆積される材料は、コンフォーマル層と同じであってもよく、またはスパッタリングの歩留まりがより低い材料であってもよい。
ほぼ垂直の低エネルギー（<200V）イオンビームエッチングを使用してスタックの底部をちょうど通過してスタックの残りの部分をエッチングするステップと、
より大きな角度で窓付きのクリーンアップエッチングを実行し、残存する再堆積物を絶縁酸化物に変換するために、酸化低エネルギービーム（例えば、50V）で終了するステップと、
を含む。
別の特定の実施形態では、本開示は、構造のエッチングのためにコリメートされた大面積グリッド化イオンビーム源を使用することによって、MTJスタックを有するSTT-RAM構造をパターニングする方法を提供する。これは、不活性ガス、ハロカーボンなどの任意の混合物であってもよいプラズマからの、例えば、不活性ガスプラズマからのイオンビームエッチング（IBE）と、反応性イオンビームエッチング（RIBE）との組み合わせによって行うことができる。この方法はまた、イオンビーム不活性ガスプラズマによる構造の浄化を含む。続いて、この構造は、例えば炭化水素プラズマを用いた直接イオンビームによって、ダイヤモンドライクカーボン（DLC）コーティング堆積によってカプセル化することができる。
いくつかの実施形態では、MTJスタックを有する初期構造の処理は、不活性ガス、ハロカーボン、またはそれらの混合物に基づくプラズマの混合物から不活性ガスプラズマおよび反応性イオンビームエッチング（RIBE）からのイオンビームエッチング（IBE）が合体された構造体のエッチングを含む。構造体のクリーンアップは、イオンビーム不活性ガスプラズマによって行うことができる。この構造は、炭化水素プラズマを用いた直接イオンビームからのDLCコーティング堆積によってカプセル化することができる。
これらのプロセスのいずれかまたはすべてを同じチャンバ内で行うことができる。
いくつかの実施形態では、イオンビームエッチングは、不活性ガスプラズマからのほぼ垂直な低エネルギービームを使用し、使用される不活性ガスはネオン及び/又はアルゴンであり、バリア層のイオンビームエッチングは、不活性ガスと酸化ガス（Ｏ２）との混合物でスペーサ層まで行われる。
主エッチングは、付加的または代替的に、より大きなエッチング角度を可能にするウィンドウモードで実行することができる。そのような実施形態の場合、方位角回転角は、ビームが周囲のピラーによって遮られないように選択される。図6に示すように、0°から90°の全範囲をカバーするエッチング角度のために周囲のピラーがビームを遮るので、これらは0°、90°、180°および270°の角度である。主エッチング角の上限は、選択された掃引角によって設定される。
イオンビームエッチングでは、マスクの垂直側壁が徐々にテーパ側壁に変換されるマスクのファセッティングが深刻な制限である。ファセット形成は、多くの材料のスパッタレートが0°〜90°のエッチング角度に対して最大であるため、コーナーで開始される。 ピラーの場合、逃げ面がピラーの頂部で合流するとマスクの侵食が加速し、マスクの損失が急速になり、ピラーの直径が縮小する。ファセット形成は、0°〜90°の間の最適な角度でエッチングすることによって減速させることができる。従って、より大きなエッチング角を使用してファセットを最小限に抑え、エッチングを通してマスクの完全性を維持することが有利である。
主要なエッチングおよび再堆積除去ステップは、異なる角度で、連続的またはウィンドウモードで、それぞれ複数のステップで行うこともできる。例えば、ピラーの全体の高さは、マスクがエッチング深さの増加よりも速く侵食されるので、エッチングが進むにつれて典型的には減少する。 従って、エッチングが進行するにつれて、次第に大きなエッチング角度を使用することができる。同様に、掃引角度が狭いウィンドウモードが最初に使用され、ピラーの全体の高さが減少するにつれて掃引角度が徐々に増加し、最終的に掃引角度が±45°象限をカバーする連続モードが使用される。主エッチングのエッチング角度が25°〜45°であることにより、より垂直な側壁を有するエッチングされた構造が得られることが実験的に観察されている。ビームエネルギーが高くなればなるほど、最適な角度は小さくなる。エッチングの開始時にこれらのより大きな角度が実現可能ではないかもしれないが、エッチングが進むにつれてより大きなエッチング角度が可能である。
いくつかの実施態様では、より大きなエッチング角度を使用すると、構造の基部に足が形成されることがある。この足を補うために、主エッチングが完了した後、低いエッチング角度の足除去ステップを挿入して、構造の側壁角を低下させることなく足を選択的に除去またはトリミングすることができる。
また、いくつかの実装では、MTJの直下から（例えば、約10nm以上、またはそれ以下（例えば、2nm以下））延在する側壁に沿って再堆積された材料を除去するために、（例えば、約10nm以上、またはそれ以下（例えば、2nm以下））までのMTJの直上までの範囲内である。
このクリーンアップエッチングは、入射角arctan（d/h）で45°、135°、225°および315°の回転角を中心とする角度の範囲で実行することができ、（ここで「d」はピラー間の距離であり、「h」はフィーチャの深さである）フィーチャ部の壁面に優先的なエッチングを提供し、一方、底部は、壁によるイオンビームの影のためにほとんど損なわれないままである。
さらにいくつかの実施形態では、前記範囲の角度で掃引を行うことによって45°、135°、225°および315°の角度を中心とする約30〜50度の角度範囲でクリーンアップが実行される。
必要に応じて、さらに、カプセル化コーティングは、炭化水素ベースのプラズマを使用して格子状イオンビーム源から抽出された指向性平行化大面積イオンビームによって堆積された水素化ダイヤモンドライクカーボンである。
いくつかの実施形態では、カプセル化層形成後、スタックの残りの部分を除去するためにRIEが用いられ、スタックの底部をちょうど通過して停止する。 RIEは、ハロカーボンベースのプラズマ（RIBE）を用いてグリッドドイオンビーム源から抽出された指向性コリメート大面積イオンビームによって行うことができる。
いくつかの実施例では、ウェハ上のパターニングされた磁気スタックは、コリメートされた大面積グリッドドイオンビーム源を使用する。 処理は同一の真空チャンバ内で行われ、以下のようなステップを順次有する：
磁気トンネル接合をちょうど通過する不活性ガスプラズマからのほぼ垂直の低エネルギーイオンビームエッチングを用いたイオンビームエッチング、
より大きな角度で不活性ガスプラズマからイオンビームエッチングをクリーンアップして、MTJの直下からMTJの真上まで延びる側壁に沿って再堆積された材料を除去するステップ、
炭化水素ベースのプラズマからの水素化DLCのイオンビーム堆積によるエッチングされたスタック上のカプセル化、
RIBEによりほぼ垂直な低エネルギー（<200V）を使用してスタックの底部をちょうど通過してスタックの残りの部分をエッチングするステップ、
より大きな角度でIBEクリーンアップエッチングを行うステップ、
エッチングされたスタック上にDLCカプセルを堆積させるステップ。
後処理構成の例としては、以下のステップを含む：
前記ウェハを除去するステップ、
Ar / Ar-O2プラズマによるイオン源回収とイオンビーム抽出。
いくつかの実施形態では、磁気スタックパターニングのための装置は、真空チャンバ、ウェハローダ、ウェハフィクスチャ、およびグリッド付き光学部品を備えたRFイオンビーム源を含む。この装置は、イオン抽出中および/またはグリッド洗浄のための供給中に電子を除去する隠れアノードを有することができる。この装置はまた、痕跡量の再堆積された材料の制御された酸化および/またはMTJ内のMgOトンネルバリアへの損傷の修復のために酸素の中性ビームを生成するための源を含むことができる。
以下の説明では、本明細書の一部を形成し、少なくとも1つの特定の実装形態を例示として示す添付図面を参照する。以下の説明は、さらなる具体的な実装を提供する。本開示の範囲または精神から逸脱することなく、他の実装形態も企図され、なされ得ることが理解されるべきである。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではない。 本開示はそれに限定されるものではないが、本開示の様々な態様の理解は、以下に提供される実施例の議論を介して得られる。
図1は、ハードマスク（HM）パターンを用いてエッチングされる前のSTT-RAM構造またはスタック100を示す。第1の強磁性（自由）層/バリア/第2の強磁性（参照）層102/103/104（CoFeB / MgO / CoFeB層として識別される）は、スタック１００の最も電気的に敏感な部分である磁気トンネル接合（MTJ）101を形成する。MTJ101の下には、スペーサ（Ru）層107上の強磁性ピニング層106（CoPt層として識別される）が存在し、それ自体がバリア層108（TaN層として識別される）上にある。MTJ101の上には、上部にハードマスク（HM）112を有するバリア層109（Ta層として識別される）と上部電極110（Ruとして識別される）がある。スタック100は、典型的には、ウェハ115、例えばＳｉＯ２層を有するSiウェハ上に構築される。約１００ｎｍであるＨＭ１１２を除く、様々な層の典型的な寸法を図１に示す。
スタック100のMTJ部分101における露出された側壁上の導電材料のエッチング誘起磁気損傷または再堆積は、デバイスの性能を低下させる可能性がある。
図2は、エッチングされた後のSTT-RAMスタックを提供する。
エッチング条件がエッチング速度およびSTT-RAMスタックの様々な表面、特にMTJ上の再付着にどのように影響するかを理解するために、2次元（2D）イオンビームエッチングモデルが作成された。 実際の実験結果をより正確に予測するためには、3次元（3D）モデルが最も効果的だが、主な効果は、ピラーパターンではなくラインスペースパターンのエッチングを考慮する2Dモデルによって取得できる。 シミュレーション結果のコンテキストを提供するために、2Dモデルのさまざまな要素を以下で説明する。
エッチングされるフィーチャは、50nmのライン幅、50nmまたは400nmのスペース幅、および65nmの高さ（フィーチャの頂部からフィーチャのベースまでの距離）を有するライン/スペースパターンである。この構造は、ビームとウェハ表面の法線との間の角度が測定される様々な角度（≧10°）でエッチングされる。エッチングモデルは、角度に依存するエッチング速度を含む。エッチングフラックスは、プルーム内で放出され、遭遇する任意の表面に付着し、その結果表面上に再堆積する。この効果を図３に示す。表面上の点（P、Q、R）は、ｖｓ＝＜ｖ0のときにエッチングされる。側壁は、半回転の間エッチングされる。これは、回転の残りの半分の間にフィーチャによって遮蔽されるためである。エッチングされた材料は、対向する表面に再堆積する。したがって、点Pでエッチングされた材料は、点Qおよび点Rで再堆積する。同様に、点Rでエッチングされた材料は、点Pおよび点Qで再堆積する。その意味は、一方の表面をエッチングすると、エッチングされた材料軌道の経路と交差する任意の表面上に、エッチングされた材料が再堆積されるということである。
孤立したフィーチャのエッチングの実際の結果を図４に示す。これらの図は、10°のエッチング角では、側壁の正味の再堆積が、フィーチャの底部に沿ったエッチング深さの〜25％であることを示している。底部に沿ったエッチング速度はかなり均一であるが、側壁全体に沿ったエッチング速度は負であり、側壁上の再堆積速度が側壁上のエッチング速度を超えることを示す。シミュレーション結果は実際に観察された再付着量によって裏付けられている。
等しいライン/スペースパターンのイオンビームエッチングを図5に示す。 ここで、表記1,2,3および4は、図5で参照される位置を指す。構造の底部に沿ったエッチング速度は、10°および20°のエッチング角度でかなり均一であるが、37°および60°の角度に対しては非常に不均一である。これらのより大きいエッチング角度では、フィーチャの底面は、回転の一部のために陰影付けされる。位置1は、位置2と比較してウェハ回転のより小さい部分に対して陰になっており、位置2と比較して位置1でエッチング速度が高くなる。
側壁に沿ったエッチング速度、例えば位置3は、常に正味の再堆積を意味する負の値である。さらに、側壁の大部分に沿ったエッチング速度は、位置4に近いことを除いて、負の値である。エッチング角度が（10°から20°、37°、および60°に）増加するにつれて、ネット再堆積領域の上部位置は遠ざかる。しかし、すべてのエッチング角度について、再堆積領域は0（側壁の下端）から全高の約30％に及ぶ。従って、側壁の少なくとも一部に沿っての再堆積を回避するエッチング条件は存在しない。
底部コーナー（位置3）の近傍を除いて、側壁の大部分に沿って再堆積するのを避けるために、窓付きエッチングモードが使用される。「窓付き」という用語を使用することによって、エッチングは、構造全体の上（周囲）ではなく、選択された領域または四分円（窓）で行われることを意味する。窓付きエッチでは、より少ない量でエッチングされないかまたはエッチングされない、少なくとも1つの領域または領域が1回転内に存在する。図6は、45°の回転角（例えば、約±20°の45°以内、例えば、約25°〜約65°）を中心としてウェハがエッチングされる角度の範囲を示す窓付きエッチングモードを示す。窓付きエッチングモードは、135°、225°および315°の回転角度に対して繰り返され、したがって、4象限窓付きエッチングを提供する。このモードでは、エッチングビームは角度45°、135°、225°および315°を中心とする回転の一部の間のみオンにされ、エッチング角度は、ビームが全期間中に位置3に達するように選択されるビームはオンであり、ビームがオンの間は非常に短い時間だけ位置1に到達する。このようにして、側壁に沿った再堆積が除去され、非常に小さな正味の正のエッチング速度が位置1〜2から延びるフィーチャ部の底全体に沿って維持される。
同じ効果は、約45°、135°、225°（例えば、約20°以内）を中心とする回転角度の範囲に対して、ウェハがゆっくり掃引するように（例えば1〜10rpm）、回転速度を連続的に変更することによって達成することができ、その間にある回転角に対して非常に高速（例えば、10-100rpm）で回転する。このような方法では、ビームは全回転の間にオンのままであるが、その間にある回転角のエッチング量は、高速回転フェーズ中のウェハ上のビームの滞留時間が非常に短いため、非常に小さい。
窓付きエッチングの最も単純な実施は、フィーチャ部を所望の深さまでエッチングするためにほぼ垂直入射（例えば、10°以下）でエッチングし、その後、側壁の大部分に沿って再堆積された材料を、より大きなエッチング角度（例えば、約37°またはそれ以上）で窓付きエッチングを介して除去するものある。 約45°、135°、225°および315°を中心とする掃引角の大きさは、側壁からの再堆積を除去しながらパターンの床に沿って正味のエッチング速度が維持されるように選択される。ウィンドウモードのエッチングにもかかわらず、フィーチャの底面での再堆積を完全に回避することはできない。したがって、STT-RAMスタックの活性部分の側壁が再堆積しないように、下地層（例えば、ＳｉＯ２）へのオーバーエッチングが必要となることがある。
ウィンドウエッチングの結果、フィーチャの側壁は、フィーチャの底部と比較してフィーチャの上部でより速い速度でエッチングされる（図5参照）。この結果、側壁のプロファイルにテーパが生じ、これは、フィーチャサイズがサブ30nmに縮小されるので望ましくない。この効果を緩和するために、イオンビーム堆積されたダイヤモンドライクカーボン（IBD DLC）のようなエッチングストップ材料の封入を、側壁の頂部に沿って一方向に堆積させ、磁気トンネル接合（MTJ）を保護することができる。 このステップは、スタックがMTJを越えてエッチングされ、再堆積された材料が窓付きエッチングで除去された後に実行される。完全スタックがエッチングされた後の窓付きエッチングの間に、エッチングストップカプセルの存在によりより遅い速度ではあるが、側壁の上部がエッチングされる。より大きなエッチング角度にもかかわらず側壁を垂直に保つために、窓付きエッチング中に最適なビームエネルギーを使用することができる。前述したように、垂直側壁を得るための最適ビームエネルギーは、エッチング角度が増加するにつれて減少することに留意されたい。
フィラメントおよびデブリを形成することができる再付着の厚い堆積を回避するために、ほぼ垂直入射エッチング（例えば、法線から約10°以下）を窓付きエッチングと周期的に交互に行うことができる。極端な限度において、エッチングは、ウェハ回転機構とウェハチルト機構との同期を介して低角度エッチングと窓付きエッチングとの間で連続的に切り替えることができる。このタイプの軌道モードエッチングでは、プログラムされたプロファイルを使用して低い角度と高い角度の設定との間でウェハの傾斜が連続的に変更される一方で、プログラムされたプロファイルを使用して低角度と高角度の設定の間でウェハの傾斜が連続的に変化する。
ほぼ標準的なエッチングまたは窓付きエッチングの一部は、除去されない残留再堆積を絶縁酸化物に変換するために酸化性ビームを用いて実行されてもよい。これは、STT-RAMスタックの酸化を避けるためにより低いエネルギー（例えば、50V）で実施することができる。あるいは、酸素の中性ビームを使用して、自然酸化を介して表面を酸化してもよい。 このプロセスはまた、（例えば、エッチングプロセスの間にイオンビームによって誘発される相互混合のために）MgOトンネル障壁層に存在し得る任意の金属が酸化される。
エッチングによって誘発されるMTJの損傷または短絡を回避し、たとえば20nm幅の構造にスケールダウンすることを可能にするために、図7Aないし図7Iを提案する。概して、図7Aないし図7Iの寸法は、図１のMTJの寸法と同様である。
図7Aは、MTJ（101）のすぐ後にエッチングされた複数のエッチングされたSTT-RAM構造を有するウェハを示す。磁気トンネル接合をちょうど通過して（ほぼ）停止する、ほぼ垂直の低エネルギーイオンビームエッチングを用いて構造をエッチングした。この方法は、（1）臨界寸法（CD）損失を最小限に抑え、（2）ほぼ垂直プロファイル角を維持し、（3）低エネルギーエッチ（100V）により側壁損傷を最小限にする。
図7Bは、MTJの直下からMTJの真上に存在する可能性がある側壁からの再堆積された材料を除去するために、より大きな角度でウィンドウ付きエッチングをした後で洗浄される（MTJに対してエッチングされた）エッチング構造を示す。これは、（1）MTJの短絡を防止する、（2）CDの損失およびプロファイルテーパを最小限に抑える（構造の裾部でのテーパが避けられないが）、（3）酸化低エネルギービーム（例えば50V） 残存する再付着物を絶縁酸化物に変換する。
図7Cは、薄い電気的絶縁エッチングストップ（例えば、DLC）が施された後の構造を示す。実際のエッチングストップはこのような厚さを有さず、エッチングストップは全てのピラー上に存在することに留意されたいが、エッチングストップは厚い構造として図示されている。エッチングストップは、例えば、IBD、PVD、コンフォーマルPVD、またはPECVDを用いて適用することができる。絶縁エッチングストップは、（1）その後のフルスタックエッチングの間のMTJの側壁を保護し、（2）短絡を回避するために導電性残留物がMTJの側壁に直接蓄積することを防ぐ又は防止し、（3）CDの損失を回復させ、側壁を垂直またはわずかに凹んだ状態にさせ、（4）垂直/やや凹んだ側壁は、その後のフルスタックエッチング中のMTJの側壁上でエッチングストップするエッチングを減少させ、（5）エッチングストップは、全スタックエッチングおよびその後の窓付きクリーンアップエッチの間の側壁エッチングを減少させる。
図7Dは、ほぼ正常な低エネルギー（<200V）イオンビームエッチングを用いて、スタックの残りの部分がエッチングされ、スタックの底部（108〜115界面付近であるが115層内）を直ぐに通過した後のエッチング構造を示す。
このエッチストップは、スタックの底部をちょうど通過して停止し、ほぼ垂直の低エネルギーイオンビームエッチングを使用して、（1）MTJの側壁に沿った封止部のエッチングを最小限に抑え、少なくとも部分的に且つ大部分が保存され（例えば、少なくとも75％が保存され、又は少なくとも85％が保存される）、（２）限界寸法（ＣＤ）の損失を最小限にし、（３）ほぼ垂直なプロファイル角度を維持する。 さらに、わずかに高いエネルギーエッチングは、エッチング速度を増加させ、ビームの発散を最小にして、ほぼ垂直なプロファイル角度を維持する。
図7Eは、より大きな角度で窓をつけたクリーンアップエッチングの後の構造を示す。このクリーンアップエッチングは、再堆積された材料の大部分を側壁から除去する。MTJ側壁はカプセル化によって保護されるので、いくらかの残留物/再堆積された材料が許容可能である。クリーンアップエッチングの後、酸化低エネルギービーム（例えば、50V）を使用して、残留再堆積を絶縁酸化物に変換することができる。
図7Fは、エッチングされたスタック上に堆積されたカプセル化層（例えば、SiO2またはAl2O3）を有する後の構造を示す。このような電気絶縁層（または、いくつかの実施形態では誘電体層）は、空気暴露またはその後の処理中にスタックの腐食を抑制し、カプセル化の堆積中にスタックの化学的損傷を抑制する。カプセル化層は、例えば、10nm〜20nmの厚さとすることができる。
図７Ａ乃至図７Ｆに記載されたステップ順序の変形は、MTJの領域における導電材料の再堆積をさらに低減し、構造体の垂直に近い壁を維持するために行うことができる。これらのステップは、クリーンアップステップ、第１カプセル化ステップ、およびスタックの残部をエッチングするステップである。
図７Ｇは入射角度arctan（d / h）（ここで、「h」は、MTJ直後で停止するエッチングステップの深さであり、「d」は、ピラーまたは構造間の幅であり、「α」は、イオンビームの入射角である）を与えて、底部はイオンビームが壁によって遮蔽されているためにほとんど損なわれないままで、構造壁に優先的なエッチングを提供するクリーンアップエッチングを示している。これは、特にMTJ領域の側壁に沿った材料の再堆積を最小にする。 さらに、磁気接合部のシャントをさらに低減する。これは、図７Ｂに示されている窓付き再堆積除去ステップを代替または補完することができる。
図７Ｈは、図７Ｃに示されるステップを書き換えたものだが、構造のカプセル化コーティングを図示したもので、コーティングは２層に堆積されている。カプセル化層は、図７Ｈでは1つの構造のみに示されているが、図７Ｈでは、層が全てのピラー構造上に存在することが理解されるべきである。第1の層（赤色で示す）は、ほぼコンフォーマルまたはコンフォーマルな絶縁層である。第2の層（青色で示されている）は、構造の頂部付近のハードマスク（HM）上に選択的に堆積された層である。この第2の層は、HM上のファセット形成を抑制および/または防止し、構造の垂直な壁の近くで支持する。この堆積ステップは、PVDまたはIBDなどの指向性堆積方法によって実施することができる。選択的に堆積される材料は、コンフォーマル層と同じであってもよく、またはスパッタリングの歩留まりがより低い材料であってもよい。
図7Iは、その上に封入コーティングを有する構造を示す。カプセル化コーティングは、例えば炭化水素ベースのプラズマを用いて格子状イオンビーム源から抽出された指向性大面積イオンビームによって堆積された水素化ダイヤモンドライクカーボン（DLC）とすることができる。コーティングは、ウェハ全体にわたって3次元の高密度アレイ上に均一に堆積させることができ、CD（形状）はビーム入射角によって制御することができる。これは、コンフォーマルPVDによって堆積された非晶質炭素、水素化炭素または窒化炭素膜であってもよく、PVDターゲットに対する基板の傾斜がある範囲の角度にわたって変化し、別々のイオンビームを任意に使用してカプセル化の形状を調整する。
スタックの残りの部分を除去する別の方法（図7Dまたは図7Hに示すステップの代替）は、IBEとRIEの組み合わせによってスタックの底部をちょうど通過して封止層が形成された後に残ったスタックを除去することである。RIEを使用すると、スタック全体にわたる垂直壁の形成がほぼ維持され、カプセル化層によるMTJの保護のためにMJTの短絡が発生しない。 反応性イオンビームエッチング（RIE）は、ハロカーボンベースのプラズマを用いてグリッドドイオンビーム源から抽出された指向性の大面積イオンビーム（RIBE）を用いて行うことができる。RIBEは可変入射角エッチングに使用できる。 RIBEは、垂直角度の壁を維持しながら、入射角選択（例えば、10〜20度）による不揮発性生成物の量を最小にすることを可能にする。
要約すると、ウェハ上のSTT-RAM磁気スタックパターニングのこの方法は、コリメートされた大面積グリッドドイオンビーム源を使用する。処理は、構造体の堆積と同じ真空チャンバ内で行うことができる。特定の例のプロセスは、少なくとも以下の逐次的ステップを含む。
‐磁気トンネル接合部の直後で停止する不活性ガスプラズマからのほぼ垂直の低エネルギーイオンビームエッチングを使用するイオンビームエッチング;
MTJの直下からMTJの真上まで延びる側壁に沿って再堆積された材料を除去するための、より大きな角度で行われる不活性ガスプラズマからのクリーンアップイオンビームエッチング；
炭化水素ベースのプラズマからの水素化DLCのイオンビーム堆積によるエッチングされたスタック上のカプセル化コーティング;
RIBEによってほぼ正常な低エネルギー（<200V）を使用してスタックの底部をちょうど通過してスタックの残りの部分をエッチング；
より大きな角度でのIBEクリーンアップエッチング；及び
エッチングされたスタック上にDLCカプセルを堆積させるステップ。
後処理ステップの例は、次を含む：
‐ウェハ除去；および
‐Ar / Ar-O2プラズマによるイオン源回収とイオンビーム抽出。
図8は、STT-RAM磁気スタックパターニングのための例示的な装置を示す。この装置は、真空チャンバ、ウェハローダ、ウェハフィクスチャ、グリッド付き光学素子を有するRFイオンビーム源、イオン抽出中に電子を除去する隠れアノード、およびグリッドクリーニングのための供給源を含む。図8の実施形態は、同じ装置でIBE、RIE、およびDLCコーティングを組み合わせて実施することを可能にする。別の方法は、エッチングおよび堆積ステップに別個のチャンバを使用することであるが、両方のチャンバを同じウェハローダに取り付けることができる。
STT-RAM構造をパターニングする別の方式（方法）が提案される。STT-RAM装置の構造例を図９に示す。以前のSTT-RAM構造と同様に、図９の構造またはスタック900は、磁気トンネル接合（MTJ）901を形成するCoFeB / MgO / CoFeB層902/903/904を有する。スタック900はまた、スペーサ（Ru）層907、CoPt（ピン止め）層906、および第2のCoPt層908を含む。MTJ901の上には、Ta層909およびRu層910があり、Ta上部電極912および絶縁SiO2層914が上部にある。この特定のスタック900は、基板の上にあるRu層915上に構築される。
典型的なIBEプロセスは、パターニング構造のためのソースガスとしてアルゴン（Ar）を使用する。IBEにおいて、Arイオンは基板に向かって加速され、目的の材料を物理的に除去（スパッタリング）する。除去の効率は、イオンボンバードメントの下での異なる元素のスパッタリング収率によって定量化される。入射イオンの質量は、スパッタ率に大きな影響を与えることはよく知られている。これの1つの尺度は、Walsh (Walsh et al., JVST B, 18, 3539 (2000))によって提案されたエネルギー伝達比で取り込まれる。この定性的な式に基づいて、STT-RAM構造における対象物質に対する異なるソースガスの比は、
Figure 2018532276
この比は、以下の表1に示され、また図１０に示されている。

（表１）
ＳＴＴ−ＲＡＭ構造における入射ガス対対象物質の質量移動比
Figure 2018532276
エネルギー伝達比がスパッタ歩留まり（およびそれを通じたエッチング速度）に変換されると仮定すると、アルゴン以外のガスを使用して特定の処理スキームが提案される。このスキームはまた、構造を短くする可能性がある再堆積の課題に対処するために、これらの他のガスを他のガス（例えば、Ｏ２）と組み合わせて使用することも含む。
ステップ１：
エッチングが必要な領域へのイオンビームの受け入れ角度は、マスクの高さのアスペクト比とパターンのラインおよびスペースの寸法（ピッチ）によって規定される。図１１を参照されたい。ネオンガス（原子量20）は、MgOの最初まで層をエッチングするために使用され（例えば、図9のバリア層903）、以下の理由により有利である。
（１）エネルギー移動比の計算に基づいて、ＳｉＯ２/Ｒｕのエッチング速度選択性は約2であり、ＳｉＯ２/Ｔａのエッチング速度選択性は0.5（最初の２つの材料がパターン化される）であることを推論することができる。
（２）ＳｉＯ２ハードマスク914については30〜40nm、Ta電極912については90〜100nm、Ru層910については3-8nm、Ta層909については3-8nmの典型的な層厚（図9参照）を仮定すると、ＳｉＯ２層914の全てとTa層909の一部を除去することを期待することは合理的である。
（３）典型的なデバイスでは、ＳｉＯ２層914およびTa電極912は全高さ「h」を有し、ＳｉＯ２層914は約3分の1である。
（４）このステップの最後に、結果として得られる構造は図１２に示されている。
（５）これにより、受け入れ角度が約33％増加する。
ステップ２：
STT-RAMパターニングの要望は、再堆積された導電材料によるMTJの短絡を回避することである。自由層（MgO障壁層上のCoFeB層）が金属層で堆積するのを防ぐために、酸素と共に不活性ガス（例えば、ネオン、Arなど）の混合物を用いてMgO層をエッチングする。酸化ガスを使用することにより、側壁が酸化され（MgOエッチングの時間によって制御される自己制限的な態様で）、それによりコンタクト層のポストMgOエッチングからの非導電層保護が提供される。さらに、エッチングされる材料はMgOであり、MgOはそれ自体が非導電性であり、再堆積したときにこれからスパッタされた材料はフリー層を保護するカプセル化層を提供する。
ステップ２の最後に結果として得られる構造は、図１３に示されている。
この酸化エッチングのさらなる利点は、酸化されたTaハードマスクの選択的エッチングであり、それにより、その後のイオンビーム受容角を制御するという付加的な利点を与える（図14を参照されたい。）。不活性ガスと酸化ガスとの適切な組み合わせは、アスペクト比を制御する方法を可能にすることができる。
ネオン用のバリア層を越えるSTT-RAMスタック内の金属の低いスパッタリング収率はまた、低酸素含有量の導電性金属元素の酸化のより良好な制御を可能にする。
ステップ３：
不活性ガスIBEを用いて、スタックの残りの部分をさらにエッチングすることができる。側壁上のさらなる導電性材料の再堆積は、前のステップ（ステップ2）から存在する酸化層によって保護される。この保護は、上部電極（すなわち、残りのTaハードマスク）まで至るところで利用可能である。ステップ３の後の構造の概略を図１５に示す。
イオンビームエッチングプロセスの3Dシミュレーションを実施して、実験結果がモデリングによってどの程度良好に予測されるかを理解した。このシミュレーションのために、以下の効果を含むイオンビームエッチングモデルを使用した：
・構造は、厚い下地誘電体（L0）、ブランケットバリア（L1=5nm）、磁気スタックを含むブランケットデバイス層（L2 = 25nm）、パターン化トップバリア（L3=5nm）、トップ電極層（L4=145nm）、およびマスク層構造を含む。柱径は基部構造においてD=40nm、SWA（側壁角度）89°、P（ピッチ）=120nmであり、結果として隣接するピラー間の間隔は80nmとなる。
・角度に依存するエッチング率
・プルームで放出されたエッチングされたフラックス
・１の固着係数を有する再固着を含む
・主エッチング角度は垂直面に対して１０°
・エッチング後の再付着除去のために、窓付きエッチングを含む35°のエッチング角度を使用した
・イオンビームの拡散角度は±２．５°
・ビームはウェハの回転に同期されている。
・主エッチングのためのL0への20nmエッチング
・再付着除去のために発散ビームを使用したオーバーエッチング
モデリングの結果は図１６および図１７に示されている。
予想した通り、主エッチングは、マスクの完全な除去、フィーチャの側壁に沿った再堆積、および側壁角度の劣化をもたらした。磁気スタック上の再堆積は、エッチングが下の誘電体に進むにつれて徐々に減少した。したがって、再堆積を減少させるために、エッチングは、磁気スタックを越えて下にある材料へと十分に進むべきである。再堆積はまた、イオンエネルギーを増加させることおよび/または最適なエッチング角度を選択することによって減少させることができる。前者は、材料間の選択性の差を低減し、様々な界面で肩が形成されないようにする。肩部は側壁角度を増加させ、再堆積された材料が肩部上に蓄積することを可能にする。しかしながら、イオン誘起磁気損傷のためにピラー直径が減少すると、より高いエネルギーが受け入れられない可能性がある。最適なエッチング角度は、再堆積された材料を除去するのにより有効である。
イオンビームエッチングは物理的プロセスであるので、モデリングと実験との間の相関は驚くほど良好である（図18）。残留上部電極（TE）、側壁角度（SWA）および再堆積の厚さは十分に予測される。
その後、このモデルを用いて、従来の再付着除去と窓付き再付着除去とを比較した（結果は、図１９、２０、２１、および２２に示されている）。
従来の再堆積除去では、再堆積は、約30％のオーバーエッチング（主エッチング時間の％）後も持続した。 再堆積は構造の底部から除去することができず、下地の誘電体へのより長いエッチングが必要であり、デバイスの側壁角度は主エッチング後77°から74°に低下した。対照的に、45°、135°、225°および315°の公称掃引角を中心とする+/- 7.5°円弧内でのみエッチングが行われた窓付きエッチングの場合、オーバーエッチングの5％（主エッチング時間の％）および側壁角が保存された後（約77°）、再堆積はほとんど除去された（例えば、少なくとも７５％が除去され、又は少なくとも８５％が除去された）。加えて、誘電体の側壁角度はより急になり、タイトなピッチ構造にとって好ましい。
次に、3Dシミュレーションを、高密度パターン（図19に示す）について拡張して、提案されたアプローチの実行可能性を評価した。エッチングモデルには、以前と同じ効果が含まれ、以下の変更が加えられた：
・構造は、厚い下地誘電体（L0）、ブランケットバリア（L1 = 5nm）、磁気スタック（L2 = 25nm）を含むブランケットデバイス層、パターン化トップバリア（L3 = 5nm）、トップ（L4 = 45nm）とマスク層（L5 = DLCの55nm、L6はSiNの0nm）により構成されている。柱径は基部においてＤ＝１８ｎｍ、８９°ＳＷＡ、Ｐ＝４５ｎｍ、であり、結果として空隙は２７ｎｍとなる。
・主エッチング角度は垂直面に対して５°
・エッチング後の再付着除去のために発散ビーム（+/- 15°）を使用した。
前述のように、シミュレーションの出力には、エッチングプロファイルの展開、再堆積、ファセット加工、マスクエロージョンが含まれていた。
これらの狭い高アスペクト比構造の場合、マスクの有効エッチング速度は、材料が垂直および横方向の両方でエッチングされたので、同じ材料のブランケット膜のエッチング速度の3倍〜4倍であった。対照的に、構造体のベースにおける材料の有効エッチング速度は、同じ材料のブランケット膜のエッチング速度よりも2倍低かった。なぜなら、イオン束は、上にある構造によってブロックされたからである。したがって、マスクの高さをできるだけ小さくすることが望まれる。マスクにDLCを使用することにより、イオンビームエッチング速度はスタック内の他の材料よりも低くなり、SiNなどの従来の材料を使用するマスクと比較してより薄いマスクを使用することができる。さらに、過度に傾斜した場合、マスクの側壁角を垂直に戻すために、ハードマスクの傾斜した堆積をエッチング中に行うことができる。
シミュレーション結果（図25および図26に示されている）からは、DLCハードマスク、高度にコリメートされたビーム、およびほぼ通常のエッチ角の組合せを使用することによって、稠密アレイがうまくエッチングされ得ることが確認できる。非常に発散性のあるビームを使用するクリーンアップは、デバイスの重要な部分を形成する磁気スタックの表面からの再堆積を除去する。
これまで、磁気的損傷を避けるために、低エネルギーの使用が強調されてきた。 低エネルギーは、IBE誘発損傷を特に受けやすい磁気ヘッドのイオンビームエッチングに一般的に使用される。 損傷は、磁気特性、すなわち保磁力、交換エネルギー、周辺部に沿ったドメイン形成を変更する。磁気ヘッドの側壁はテーパ状であり、損傷領域の深さを増加させる。 この損傷は、センサのバイアス/リニアリティを変化させ、信号対雑音比（S / N比）を低下させる。対照的に、STT-RAM構造は、いくつかの理由により損傷を受けにくい可能性がある。 側壁角度はより急峻なエッチング角度であり、再付着は、敏感な磁性層がエッチングされている間に側壁を保護する。さらに、第2世代STT-RAM構造のピラー直径は、磁気ヘッド（これは、しばしば20nm未満である）と比較して比較的大きい（例えば、約45nm）。その結果、STT-RAM構造のエッチングのために、より高いイオンビームエネルギーを使用することができる。例えば、1.5kVのイオンエネルギーでは、異なる層間のエッチング選択性の差が低減され、より垂直な側壁がもたらされ、再堆積が低減される。エッチング選択性の差によって形成される肩部が抑制され、肩部上の再堆積材料の蓄積も低減される。 したがって、再堆積除去、浄化および酸化ステップのためのより低いエネルギーを有する主エッチングのための高エネルギーの組み合わせは、このような構造にとって有益であり得る。
上記の明細書、例およびデータは、本発明の例示的な実施形態の構造および使用の完全な説明を提供する。 上記の説明は特定の実装を提供する。 本開示の範囲または精神から逸脱することなく、他の実装形態も企図され、なされ得ることが理解されるべきである。 したがって、上記の詳細な説明は、限定的な意味で解釈されるべきではない。 本開示はそれに限定されるものではないが、開示の様々な態様の理解は、提供される実施例の議論を介して得られるであろう。
他に示されない限り、特徴の大きさ、量、および物理的特性を表すすべての数字は、用語「約」によって修飾されると理解されるべきである。したがって、反対に示されない限り、記載される数値パラメータは、 本明細書に開示された教示を利用して当業者によって得られることが求められる所望の特性を有する。
本明細書で使用するように、単数形「a」、「an」および「the」は、内容が明確に指示しない限り、複数の指示対象を有する実施形態を包含する。 本明細書および添付の特許請求の範囲で使用されているように、用語「または」は、その内容が明確に別段の指示をしない限り、「および/または」を含むその意味において一般に使用される。
「低い方」「高い方」「上の方」「下方」「上方」「頂部」等を含むがこれに限定されない空間に関連する用語は、もし本明細書で使用される場合は、ある要素と別の要素との空間的な関係を簡単に記載するために用いられている。
本発明の精神および範囲から逸脱することなく、本発明の多くの実施形態を作成することができるので、本発明は添付の特許請求の範囲に属する。 さらに、異なる実施形態の構造的特徴は、請求項から逸脱することなく、さらに別の実施形態において組み合わされてもよい。

Claims (17)

  1. 磁気トンネル接合（ＭＴＪ）デバイスを製造する方法であて、
    （ａ）ＭＴＪスタックを備える初期構造を提供し、
    （ｂ）ほぼ垂直な入射角度で実行されるエッチングを用いて前記ＭＴＪスタックを丁度通過した構造をエッチングし、
    （ｃ）前記ＭＴＪスタックの複数の側壁から再堆積物質を除去するためにクリーンアップエッチングを実行し、
    （ｄ）前記クリーンアップエッチングが行われた複数の側壁にカプセル化層を堆積させ、
    （ｅ）前記ＭＴＪスタックの複数の側壁上のカプセル化層が少なくとも部分的に保存されることを保証しながら、ほぼ垂直な入射角で構造の残りの部分をエッチングし、
    （ｆ）MTJスタックの側壁から再堆積された材料の大部分を除去するためのクリーンアップエッチングを実行する、方法。
  2. 前記ＭＴＪスタックの前記側壁上の前記カプセル化層はほとんど保存されている、請求項１記載の方法。
  3. 前記ＭＴＪスタックの前記側壁上の前記カプセル化層は少なくとも７５％保存されている、請求項２記載の方法。
  4. 前記クリーンアップエッチングは、前記ＭＴＪスタックの前記複数の側壁から再堆積物質を少なくとも７５％除去する、請求項１記載の方法。
  5. ステップ（ｄ）においてクリーンアップエッチングされる複数の側壁上のカプセル化層の堆積は、ダイヤモンドライクカーボンの堆積を含む、請求項１乃至４のいずれかに記載の方法。
  6. ステップ（ｃ）における前記クリーンアップエッチングは、ほぼ垂直な入射角度よりも大きい角度で行われる、請求項１乃至５のいずれかに記載の方法。
  7. ステップ（ｃ）における前記クリーンアップエッチングは、前記構造が回転するとき、４５°から開始して９０°刻みで行われる、請求項１乃至６のいずれかに記載の方法。
  8. ステップ（ｃ）における前記クリーンアップエッチングは、前記ＭＴＪの直下から前記ＭＴＪのすぐ上まで実行される、請求項１乃至７のいずれかに記載の方法。
  9. ステップ（ｆ）における前記クリーンアップエッチングは、前記構造が回転するとき、４５°から開始して９０°刻みで行われる、請求項１乃至８のいずれかに記載の方法。
  10. （ｇ）エッチングされ、クリーンアップされた前記スタックをカプセル化する、
    ステップをさらに含む、請求項６記載の方法。
  11. ステップ（ｅ）の構造の残留物のエッチングは、１０°またはそれより小さい入射角度で行われる、請求項６記載の方法。
  12. 磁気トンネル接合（MTJ）スタックを有するSTT-RAM構造をパターニングする方法であって、
    （ａ）ＭＴＪスタックを備える初期構造を提供し、
    （ｂ）エッチングされた複数の側壁を供給するために前記構造を所定の深さにエッチングし、
    （ｃ）前記エッチングされた複数の側壁上にカプセル化層を堆積させ、
    （ｄ）前記カプセル化層を有する前記構造をエッチングする、方法。
  13. ステップ（ｃ）における前記カプセル化層の堆積は、指向性蒸着法を含む、請求項１２記載の方法。
  14. ステップ（ｃ）における前記カプセル化層の堆積は、ダイヤモンドライクカーボン（ＤＬＣ）の堆積を含む、請求項１２又は１３記載の方法。
  15. （ｅ）構造体を所定の深さにエッチングして、ステップ（ｂ）のエッチングされた前記複数の側壁を提供した後、かつ、ステップ（ｃ）におけるカプセル化層の堆積の前に、イオンビームを使用して、垂直入射に近い角度でかつ前記初期構造に対して特定の角度の向きで、クリーンアップエッチングを行うステップをさらに含む、請求項１２乃至１４のいずれかに記載の方法。
  16. ステップ（ｅ）における前記クリーンアップエッチングは、前記構造が回転するとき、４５°から開始して９０°刻みで行われる、請求項１５記載の方法。
  17. ステップ（ｅ）における前記クリーンアップエッチングは、前記ＭＴＪの直下から前記ＭＴＪのすぐ上まで実行される、請求項１５又は１６に記載の方法。
JP2018522096A 2015-10-30 2016-10-27 Ｓｔｔ−ｒａｍ構造のイオンビームエッチング Active JP6925331B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/927,604 2015-10-30
US14/927,604 US9978934B2 (en) 2015-10-30 2015-10-30 Ion beam etching of STT-RAM structures
PCT/US2016/059214 WO2017075282A1 (en) 2015-10-30 2016-10-27 Ion beam etching of stt-ram structures

Publications (2)

Publication Number Publication Date
JP2018532276A true JP2018532276A (ja) 2018-11-01
JP6925331B2 JP6925331B2 (ja) 2021-08-25

Family

ID=58630818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018522096A Active JP6925331B2 (ja) 2015-10-30 2016-10-27 Ｓｔｔ−ｒａｍ構造のイオンビームエッチング

Country Status (7)

Country Link
US (1) US9978934B2 (ja)
EP (1) EP3369119A1 (ja)
JP (1) JP6925331B2 (ja)
KR (1) KR20180063183A (ja)
CN (1) CN108352444B (ja)
TW (1) TWI723057B (ja)
WO (1) WO2017075282A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US10522749B2 (en) 2017-05-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10516100B2 (en) * 2017-06-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
WO2019005075A1 (en) * 2017-06-29 2019-01-03 Intel Corporation NON-CONFORMING PROTECTIVE LATERAL WALL LAYER FOR INCLINED MAGNETIC TUNNEL JUNCTION DEVICES
US10840436B2 (en) * 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10446743B2 (en) 2018-01-11 2019-10-15 Qualcomm Incorporated Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density
KR20190085609A (ko) * 2018-01-11 2019-07-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN110098320B (zh) * 2018-01-30 2023-04-28 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结导电硬掩模的方法
US10475496B1 (en) 2018-05-04 2019-11-12 International Business Machines Corporation Reduced shorts in magnetic tunnel junctions
US10468585B1 (en) * 2018-05-31 2019-11-05 International Business Machines Corporation Dual function magnetic tunnel junction pillar encapsulation
WO2020020759A1 (en) * 2018-07-26 2020-01-30 Asml Netherlands B.V. Method for determining an etch profile of a layer of a wafer for a simulation system
US10535522B1 (en) * 2018-08-21 2020-01-14 Varian Semiconductor Equipment Associates, Inc. Angular control of ion beam for vertical surface treatment
US10868237B2 (en) 2018-08-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition
US10714680B2 (en) * 2018-08-27 2020-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices
US10886461B2 (en) 2018-09-18 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Highly physical etch resistive photoresist mask to define large height sub 30nm via and metal hard mask for MRAM devices
US10516102B1 (en) * 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
CN111146336A (zh) * 2018-11-02 2020-05-12 江苏鲁汶仪器有限公司 一种单隔离层磁隧道结刻蚀方法
CN111146334A (zh) * 2018-11-02 2020-05-12 江苏鲁汶仪器有限公司 一种磁隧道结制作方法
CN111162164B (zh) * 2018-11-08 2023-06-13 江苏鲁汶仪器股份有限公司 一种半导体器件制作方法
JP2020150217A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 磁気記憶装置および磁気記憶装置の製造方法
US10707413B1 (en) 2019-03-28 2020-07-07 International Business Machines Corporation Formation of embedded magnetic random-access memory devices
US11094878B2 (en) 2019-06-18 2021-08-17 International Business Machines Corporation Short circuit reduction in magnetic tunnel junctions
KR102654937B1 (ko) 2019-07-04 2024-04-04 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US11462583B2 (en) 2019-11-04 2022-10-04 International Business Machines Corporation Embedding magneto-resistive random-access memory devices between metal levels
JP2021145025A (ja) 2020-03-11 2021-09-24 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
US20220020917A1 (en) * 2020-07-17 2022-01-20 Taiwan Semiconductor Manufacturing Company Limited Post-treatment processes for ion beam etching of magnetic tunnel junction and structures formed by the same
CN114530550A (zh) * 2020-11-23 2022-05-24 江苏鲁汶仪器有限公司 一种mram磁隧道结的刻蚀方法
US11502247B2 (en) * 2020-12-28 2022-11-15 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating magnetoresistive devices
US20220302375A1 (en) * 2021-03-18 2022-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with memory device and method for manufacturing the same
CN116988065A (zh) * 2022-04-24 2023-11-03 江苏鲁汶仪器股份有限公司 一种类光栅结构金属电极制造方法和电极

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US20140017817A1 (en) * 2012-07-11 2014-01-16 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
US20140170776A1 (en) * 2012-12-07 2014-06-19 Avalanche Technology Inc. Mtj stack and bottom electrode patterning process with ion beam etching using a single mask
JP2014212310A (ja) * 2013-04-02 2014-11-13 東京エレクトロン株式会社 半導体デバイスの製造方法及び製造装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943039B2 (en) * 2003-02-11 2005-09-13 Applied Materials Inc. Method of etching ferroelectric layers
US6984529B2 (en) 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7565733B2 (en) * 2006-05-16 2009-07-28 Hitachi Global Storage Technologies Netherlands B.V. Process for the fabrication of multilayer thin film magnetoresistive sensors
WO2010085337A1 (en) * 2009-01-21 2010-07-29 Creatv Microtech, Inc. Method of fabrication of micro and nanofilters
US8536063B2 (en) 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
JP2013140891A (ja) * 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法
US20140131308A1 (en) * 2012-11-14 2014-05-15 Roman Gouk Pattern fortification for hdd bit patterned media pattern transfer
US9231193B2 (en) * 2013-09-06 2016-01-05 Masayoshi IWAYAMA Magnetic memory and manufacturing method thereof
US9269894B2 (en) * 2013-10-15 2016-02-23 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US10003017B2 (en) * 2014-09-18 2018-06-19 Toshiba Memory Corporation Etching apparatus and etching method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016587A (ja) * 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US20140017817A1 (en) * 2012-07-11 2014-01-16 Varian Semiconductor Equipment Associates, Inc. Techniques for treating sidewalls of patterned structures using angled ion treatment
US20140170776A1 (en) * 2012-12-07 2014-06-19 Avalanche Technology Inc. Mtj stack and bottom electrode patterning process with ion beam etching using a single mask
JP2014212310A (ja) * 2013-04-02 2014-11-13 東京エレクトロン株式会社 半導体デバイスの製造方法及び製造装置

Also Published As

Publication number Publication date
TW201733176A (zh) 2017-09-16
US20170125668A1 (en) 2017-05-04
WO2017075282A1 (en) 2017-05-04
JP6925331B2 (ja) 2021-08-25
CN108352444B (zh) 2022-01-11
US9978934B2 (en) 2018-05-22
KR20180063183A (ko) 2018-06-11
CN108352444A (zh) 2018-07-31
EP3369119A1 (en) 2018-09-05
TWI723057B (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
JP6925331B2 (ja) Ｓｔｔ−ｒａｍ構造のイオンビームエッチング
KR102383346B1 (ko) 자기 터널 접합부 패터닝을 위한 조합된 물리적 및 화학적 에칭
KR102330561B1 (ko) 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물
US10043851B1 (en) Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching
KR102366756B1 (ko) 자기 터널링 접합들을 형성하는 방법
CN111566831B (zh) 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻
TW201709576A (zh) 圖案化磁性通道接面的硬遮罩
US20040229430A1 (en) Fabrication process for a magnetic tunnel junction device
JP5829357B2 (ja) 磁気メモリ及びその形成方法
US20200052196A1 (en) Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process
KR102230436B1 (ko) 60 ｎｍ 이하 ＭＲＡＭ의 복수 스페이서 보조 물리적 에칭
US20230217834A1 (en) Etching and Encapsulation Scheme for Magnetic Tunnel Junction Fabrication
US9728717B2 (en) Magnetic tunnel junction patterning using low atomic weight ion sputtering
WO2020228579A1 (zh) Mram器件的制造方法
JP6564683B2 (ja) デバイスの製造方法
CN112563412B (zh) 磁性隧道结刻蚀方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210803

R150 Certificate of patent or registration of utility model

Ref document number: 6925331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150