TWI723057B - Stt-ram結構之離子束蝕刻 - Google Patents
Stt-ram結構之離子束蝕刻 Download PDFInfo
- Publication number
- TWI723057B TWI723057B TW105134120A TW105134120A TWI723057B TW I723057 B TWI723057 B TW I723057B TW 105134120 A TW105134120 A TW 105134120A TW 105134120 A TW105134120 A TW 105134120A TW I723057 B TWI723057 B TW I723057B
- Authority
- TW
- Taiwan
- Prior art keywords
- etching
- mtj
- stack
- sidewalls
- angle
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 207
- 238000010884 ion-beam technique Methods 0.000 title claims abstract description 73
- 239000000463 material Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 54
- 238000005538 encapsulation Methods 0.000 claims abstract description 52
- 230000005291 magnetic effect Effects 0.000 claims description 43
- 238000000151 deposition Methods 0.000 claims description 37
- 238000000059 patterning Methods 0.000 claims description 23
- 238000004140 cleaning Methods 0.000 claims description 21
- 230000000717 retained effect Effects 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 16
- 238000012546 transfer Methods 0.000 abstract description 8
- 239000008393 encapsulating agent Substances 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 18
- 239000011261 inert gas Substances 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 238000000576 coating method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000007737 ion beam deposition Methods 0.000 description 8
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 229910019236 CoFeB Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 239000004215 Carbon black (E152) Substances 0.000 description 6
- 230000003628 erosive effect Effects 0.000 description 6
- 230000005294 ferromagnetic effect Effects 0.000 description 6
- 229930195733 hydrocarbon Natural products 0.000 description 6
- 150000002430 hydrocarbons Chemical class 0.000 description 6
- 229910052754 neon Inorganic materials 0.000 description 6
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 229910018979 CoPt Inorganic materials 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 150000008282 halocarbons Chemical class 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/20—Spin-polarised current-controlled devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本發明提供用於自旋轉移扭矩隨機存取記憶體(STT-RAM)結構之經改良蝕刻之各種方法。在一個實例中,該方法包含:(1)按近法向入射離子束蝕刻堆疊至剛過MTJ;(2)在一開窗模式中按一較大角度進行一短清理蝕刻以沿著從該MTJ正下方延伸至該MTJ正上方之側壁移除任何再沈積材料;(3)運用受控階梯覆蓋沈積一囊封劑以從藉由蝕刻步驟產生之漸縮輪廓回復至一垂直或略凹輪廓;(4)按近法向入射離子束蝕刻該堆疊之其餘部分同時沿著該MTJ之該側壁保留該囊封;(5)按一較大角度及開窗模式清理蝕刻以從該等側壁移除再沈積材料;及(6)囊封該經蝕刻堆疊。
Description
自旋轉移扭矩(STT)隨機存取記憶體(RAM)係用於行動應用之晶片上SRAM之一可能替代品,且作為DRAM及NOR-快閃記憶體之一取代物。其提供快速讀寫、高持久性及非揮發性與良好持久性及低功率消耗之屬性。
STT-RAM面臨之主要挑戰之一者涉及一緻密陣列中之磁性堆疊之圖案化。導電非揮發性副產物凝結在結構之側壁上且使磁性穿隧接面電分流。另外,隨著器件之尺寸按比例調整至低於40nm寬,磁性穿隧接面之蝕刻引發之損壞邊緣使器件之效能降級。最終,對於緻密結構,期望近垂直側壁確保鄰近位元之間之電隔離。因此,迫切需要開發一種用以圖案化STT-RAM堆疊(尤其在尺寸從40nm按比例縮小至亞20nm時)之非損壞蝕刻程序。
在一個實施方案中,本發明提供一種藉由下列步驟製造一磁性穿隧接面(MTJ)器件之方法:提供包括一MTJ堆疊之一初始結構;蝕刻結構至剛過MTJ堆疊,其中按一近法向入射角執行蝕刻;執行一清理蝕刻以從MTJ堆疊之自MTJ正下方延伸至該MTJ正上方之側壁移除再沈積材料;在經清理蝕刻側壁上方沈積一囊封層;按一近法向入射角蝕刻該結構之其餘部分
同時確保MTJ堆疊之側壁上之囊封層被大部分保留;執行一清理蝕刻以從MTJ堆疊之側壁移除大部分再沈積材料;及囊封經蝕刻堆疊以避免空氣暴露後之侵蝕。
在另一實施方案中,本發明提供一種圖案化具有一磁性穿隧接面(MTJ)堆疊之一STT-RAM結構之方法,其包括:蝕刻結構至剛過MTJ堆疊,其中按一近法向入射角執行蝕刻;按大於近法向入射之一角度執行一清理蝕刻以從該MTJ堆疊之自MTJ正下方延伸至該MTJ正上方之側壁移除再沈積材料;在經清理蝕刻MTJ側壁上方沈積電絕緣蝕刻停止材料;按一近法向入射角蝕刻結構之其餘部分同時確保該MTJ堆疊之側壁上之囊封層被大部分保留;按大於近法向入射之一角度執行一清理蝕刻以從該MTJ堆疊之側壁移除大部分再沈積材料;及囊封經蝕刻堆疊以避免空氣暴露後之侵蝕。
在又另一實施方案中,本發明提供一種圖案化具有一磁性穿隧接面(MTJ)堆疊之一STT-RAM結構之方法,該方法包括:蝕刻結構至剛過MTJ堆疊,其中按一近法向入射角執行蝕刻;按大於近法向入射之一角度執行一第一清理蝕刻以從該MTJ堆疊之自MTJ正下方延伸至該MTJ正上方之側壁移除再沈積材料,當結構旋轉時,在以開始於45°之90°增量為中心之一掃掠角內執行第一清理蝕刻(例如,對於具有沿著0°及90°對準之四重對稱性之一正方形圖案);在經清理蝕刻MTJ側壁上方沈積一電絕緣蝕刻停止材料;按一近法向入射角蝕刻結構之其餘部分同時確保MTJ堆疊之側壁上之囊封層被大部分保留;及按大於近法向入射之一角度執行一第二清理蝕刻以從MTJ堆疊之側壁移除大部分再沈積材料,當結構旋轉時,在以開始於45°之90°增量為中心之一掃掠角內執行第二清理蝕刻。
在一些實施方案中,囊封層按一選用掃掠角沈積以選擇性地塗覆遮罩之側壁。此一沈積使遮罩側壁角返回至垂直或略凹。
在又其他實施方案中,本發明提供一種圖案化具有一磁性穿隧接面(MTJ)堆疊之一STT-RAM結構之方法,該方法包含下列之一者或全部:(1)一中間囊封步驟;(2)開窗再沈積移除步驟;(3)傾斜沈積以維持輪廓;及(4)使用一DLC硬遮罩。
舉例而言,一種圖案化具有一MTJ堆疊之一STT-RAM結構之方法包括:將結構蝕刻至一預定深度以提供經蝕刻側壁;在經蝕刻側壁上方沈積一囊封層;及蝕刻具有囊封層之結構。
圖案化具有一MTJ堆疊之一STT-RAM結構之一方法之另一實例包括將結構蝕刻至一預定深度,及在蝕刻之後,使用一離子束按大於近法向入射且在相對於初始結構之特定角定向內之一角度執行一清理蝕刻。
圖案化具有一MTJ堆疊之一STT-RAM結構之一方法之又另一實例包括:將結構蝕刻至一預定深度以提供經蝕刻側壁;使用一定向沈積方法在經蝕刻側壁上方沈積一囊封層;及蝕刻具有囊封層之結構。
圖案化具有一MTJ堆疊之一STT-RAM結構之一方法之又另一實例包括:將併入類鑽碳之一硬遮罩提供給包括一MTJ堆疊之一初始結構;及蝕刻結構。
提供此「發明內容」以依一簡化形式介紹下文在「實施方式」中進一步描述之概念之一選擇。此「發明內容」並不旨在識別所主張標的之關鍵特徵或基本特徵,亦不旨在用來限制該所主張標的之範疇。將從下列「實施方式」之一閱讀明白此等及各種其他特徵及優點。
100:自旋轉移扭矩隨機存取記憶體(STT-RAM)結構或堆疊
101:磁性穿隧接面(MTJ)
102:第一鐵磁性(自由)層
103:障壁
104:第二鐵磁性(參考)層
106:鐵磁性釘紮層
107:間隔(Ru)層
108:障壁層
109:障壁層
110:頂部電極
112:硬遮罩(HM)
115:晶圓
900:結構或堆疊
901:磁性穿隧接面(MTJ)
902:CoFeB層
903:MgO層/障壁層
904:CoFeB層
906:CoPt(釘紮)層
907:間隔(Ru)層
908:第二CoPt層
909:Ta層
910:Ru層
912:Ta頂部電極
914:絕緣SiO2層/SiO2硬遮罩
915:Ru層
圖1係具有一MTJ堆疊之一例示性STT-RAM結構在蝕刻之前之一示意圖。
圖2係一例示性STT-RAM結構在已經蝕刻之後之一示意性剖面側視圖。
圖3係用於一線/空間特徵之一2維離子束蝕刻模型之一示意圖。
圖4展示經隔離蝕刻STT-RAM結構之圖形結果及透視圖。
圖5展示針對圖4中展示之經隔離蝕刻STT-RAM結構之圖形結果。
圖6係圖解說明蝕刻STT-RAM結構之各種角度之一開窗蝕刻模式之STT-RAM結構之一正方形圖案之一示意性表示。
圖7A至圖7I係逐步圖解說明蝕刻一STT-RAM結構之一例示性方法之示意性側視圖。
圖8係用於一STT-RAM結構之圖案化(包含沈積及蝕刻)之一例示性系統之一示意圖。
圖9係具有一MTJ堆疊之一例示性STT-RAM結構之一示意圖。
圖10係如與入射離子質量相關之能量轉移比之一圖形表示。
圖11係展示入射離子束之接受角之兩個例示性STT-RAM結構之一示意圖。
圖12係一例示性中間STT-RAM結構之一示意圖。
圖13係一例示性中間STT-RAM結構之另一示意圖。
圖14係金屬氧化物濺鍍良率之一圖形表示。
圖15係一例示性中間STT-RAM結構之另一示意圖。
圖16係一STT-RAM結構在主蝕刻之前之一圖形3維表示。
圖17係圖16之STT-RAM結構在主蝕刻之後之一圖形3維表示。
圖18係獲得之實驗結果相對於模型化結果之一圖形表示。
圖19係一STT-RAM結構在主蝕刻及運用連續旋轉之一再沈積移除蝕刻之後之一圖形3維表示。
圖20係圖18之STT-RAM結構在主蝕刻及運用使用掃掠旋轉之一開窗模式之一再沈積移除蝕刻之後之一圖形3維表示。在此情況中,在以開始於0°旋轉角之90°增量為中心之一掃掠角內執行掃掠旋轉。
圖21係圖19之ST-RAM結構之一2維側視圖。
圖22係圖20之ST-RAM結構之一2維側視圖。
圖23係例示性STT-RAM結構之一示意性剖面側視圖。
圖24係圖23之STT-RAM結構之一示意性俯視圖。
圖25係一STT-RAM結構在主蝕刻之後之一圖形3維表示。
圖26係圖25之STT-RAM結構在再沈積移除之後之一圖形3維表示。
本發明提供用於自旋轉移扭矩隨機存取記憶體(STT-RAM)結構或堆疊之經改良蝕刻之各種方法。
在一個實施方案中,方法包含:(1)離子束蝕刻堆疊至剛過磁性穿隧接面(MTJ),其中按近法向入射執行蝕刻;(2)在一開窗模式中按一較大角度進行一短清理蝕刻以沿著從MTJ正下方延伸至該MTJ正上方之側壁移除任何再沈積材料;(3)運用受控階梯覆蓋沈積一囊封以從藉由IBE蝕刻步驟產生之漸縮輪廓回復至一垂直或略凹輪廓;(4)按近法向入射離子束蝕刻堆疊之其餘部分同時確保沿著MTJ之側壁之囊封被大部分保留;(5)按一較大角度及開窗模式清理蝕刻以從側壁移除大部分再沈積材料;及(6)囊封經蝕刻堆疊以避免空氣暴露後之侵蝕。
使用片語「近法向」及其變動意欲在法向之10°內,在一些實施方案中在法向之7°內且在其他實施方案中在法向之5°內。「大於近法向」及其變動意欲大於10°。
貫穿此論述,當使用諸如「大部分」、「多數」或「主要」之術語時,諸如參考一特徵(例如,一囊封層或一再沈積材料)之移除或維持,意欲至少一半或50%,在一些實施方案中至少75%,在其他實施方案中至少85%,且在又其他實施方案中至少90%或至少95%。
另一方法係用於圖案化延伸至間距上幾何結構(即,柱直徑及鄰近柱之間之間隔類似)。此一方法包含:(1)移除用來藉由RIE圖案化頂部電極之硬遮罩;(2)在一傾斜沈積模式中運用一離子束沈積之類鑽碳膜覆蓋結構及視需要運用開窗以達成使側壁從藉由RIE蝕刻步驟產生之漸縮輪廓回復至一垂直或略凹輪廓之一受控階梯覆蓋;(3)運用氬或氖按近法向入射離子束蝕刻堆疊以蝕刻穿過磁性堆疊且至底層材料中之某一距離;(4)按一較大角度及開窗模式清理蝕刻以從側壁移除大部分再沈積材料;(5)低能量離子束氧化或自然氧化磁性堆疊以氧化剩餘之任何痕量之再沈積;及(6)囊封經蝕刻堆疊以避免空氣暴露後之侵蝕。
又另一方法係用於圖案化延伸至間距上幾何結構(即,柱直徑及鄰近柱之間之間隔類似)。此一方法包含:(1)用一離子束沈積之類鑽碳膜部分取代用來藉由RIE圖案化頂部電極之硬遮罩;(2)運用氬或氖按近法向入射離子束蝕刻堆疊以蝕刻穿過磁性堆疊且至底層材料中之某一距離;(3)使用一發散束或一開窗模式按一較大角度清理蝕刻以從側壁移除大部分再沈積材料;(4)低能量離子束氧化或自然氧化磁性堆疊以氧化剩餘之任何痕量之再沈積;及(5)囊封經蝕刻堆疊以避免空氣暴露後之侵蝕。囊封亦可由一離
子束沈積膜組成,諸如類鑽碳或氧化鋁,該兩者係覆蓋有一較厚習知鈍化層(諸如SiN及/或SiO2)之良好侵蝕障壁。
在一個特定實施方案中,本發明提供一種在晶圓上之STT-RAM磁性堆疊圖案化之方法,該方法包括:
-使用一近法向低能量離子束蝕刻來離子束蝕刻堆疊而在剛過磁性穿隧接面時停止;
-按一較大角度清理離子束蝕刻以沿著從MTJ正下方延伸至該MTJ正上方之側壁移除任何再沈積材料;
-使用IBD、PVD、保形PVD或PECVD來沈積一薄電絕緣蝕刻停止;
-按較大角度運用後續清理蝕刻堆疊之其餘部分而在剛過堆疊之底部時停止;及
-在經蝕刻堆疊上方沈積一囊封;其中:
-在表示蝕刻晶圓之角度範圍之窗中執行按一較大角度之清理離子束蝕刻。範圍以45°、135°、225°及315°之一旋轉角為中心(開窗蝕刻)
-在2個子步驟中沈積囊封塗層:
○第一子步驟-沈積近保形或保形絕緣層;
○第二子步驟-在接近頂部之HM上選擇性沈積一層。其防止在HM上形成刻面,且維持結構之近垂直壁。可藉由諸如PVD或IBD之定向沈積方法執行此子步驟。選擇性沈積材料可為與保形層相同,或具有較低濺鍍良率之材料;
-使用一近法向低能量(<200V)離子束蝕刻來蝕刻堆疊之其餘部分而在剛過堆疊之底部時停止;
-按一較大角度執行一開窗清理蝕刻;以一氧化低能量束(例如,50V)終止以將任何殘餘再沈積轉換成一絕緣氧化物。
在另一特定實施方案中,本發明提供一種藉由使用一準直大面積柵格化離子束源蝕刻具有一MTJ堆疊之一STT-RAM結構而圖案化該結構之方法。此可藉由來自(例如)一惰性氣體電漿之離子束蝕刻(IBE)及(例如)來自可為惰性氣體、鹵碳等等之任何混合物之電漿之反應性離子束蝕刻(RIBE)之組合而完成。該方法亦包含藉由離子束惰性氣體電漿清理結構。隨後,可經由類鑽碳(DLC)塗層沈積(例如,藉由使用烴電漿之直接離子束)囊封結構。
在一些實施方案中,處理具有MTJ堆疊之初始結構包含藉由來自惰性氣體電漿之離子束蝕刻(IBE)及來自基於惰性氣體、鹵碳等等之電漿混合物之反應性離子束蝕刻(RIBE)之組合而蝕刻結構。結構之清理可藉由離子束惰性氣體電漿。可藉由來自使用烴電漿之直接離子束之DLC塗層沈積囊封結構。可在相同腔室中執行任何或全部此等程序。
在一些實施方案中,離子束蝕刻使用來自惰性氣體電漿之一近法向低能量束,其中使用之惰性氣體係氖及/或氬,且運用惰性氣體與氧化氣體(O2)之一混合物執行離子束蝕刻障壁層直至間隔層。
可額外或替代地依一開窗模式執行主蝕刻以允許較大蝕刻角。對於此一實施方案,方位旋轉角經選擇使得束未被周圍柱遮蔽。對於圖6之正方形圖案,此等將為0°、90°、180°及270°之角度,此係因為針對覆蓋0°至90°之整個範圍之蝕刻角周圍柱將阻擋束。由於蝕刻在以0°、90°、180°及270°為中心之一掃掠角內完成,故可用角度之實際範圍將從0°變化至小於90°。藉由經選擇掃掠角設定主蝕刻角之上限。
在離子束蝕刻中,其中遮罩之垂直側壁逐漸轉換至一漸縮側壁之遮罩之刻面化(faceting)係一嚴重限制。刻面形成起始於隅角處,此係因為對於0°與90°之間之一蝕刻角,許多材料之濺鍍速率最大。對於一柱,一旦刻面化前部在柱之頂部合併,遮罩腐蝕便加速,從而導致快速遮罩損耗及柱直徑之縮小。可藉由按0°與90°之間之一最佳角蝕刻而減慢刻面形成。因此,使用較大蝕刻角來最小化刻面化且透過蝕刻維持遮罩完整性係有利的。
亦可在多個步驟中各自按一不同角度且依一連續或開窗模式執行主蝕刻及再沈積移除步驟。舉例而言,柱之總高度通常隨蝕刻進行而減小,此係因為遮罩腐蝕快於蝕刻深度之增大。因此,可隨蝕刻進行而使用逐漸變大的蝕刻角。類似地,起初可使用具有一窄掃掠角之一開窗模式(其中掃掠角隨柱之總高度減小而逐漸增大),且最終隨掃掠角覆蓋±45°象限而使用連續模式。實驗觀察到,用於主蝕刻之25°與45°之間之蝕刻角導致具有更多垂直側壁之經蝕刻結構。束能量愈高,最佳角愈小。雖然此等較大角可能在蝕刻開始時不可行,但較大蝕刻角隨蝕刻進行而變得可行。
在一些實施方案中,使用較大蝕刻角可導致在結構之基底處形成一底腳。為補償此底腳,在已完成主蝕刻之後,可插入按小蝕刻角之一底腳移除步驟以選擇性地移除或修整底腳,而不使結構之側壁角降級。
又,在一些實施方案中,清理蝕刻係按一較大角度以沿著從MTJ正下方(例如,約10nm,或更大,或更小(例如,2nm或更小))延伸至該MTJ正上方(例如,約10nm,或更大,或更小(例如,2nm或更小))之側壁移除任何再沈積材料。此清理蝕刻可在入射角反正切(d/h)(其中「d」係柱之間之距離,且「h」係特徵之深度)下以45°、135°、225°及315°之一旋轉角為中心之一角度範圍中執行以在特徵之壁上提供一優先蝕刻,而歸因於藉由壁
遮蔽離子束,底部保持幾乎完整。
此外,在一些實施方案中,藉由提供在以45°、135°、225°及315°之角度為中心之近似30度至50度之一角度範圍中之掃掠而在該角度範圍中執行清理。
視需要另外地,囊封塗層係藉由自使用一基於烴之電漿之一柵格化離子束源提取之一定向準直大面積離子束沈積之氫化類鑽碳。
在一些實施方案中,使用RIE以在囊封層形成之後移除堆疊之其餘部分,從而在剛過堆疊之底部時停止。可藉由自使用一基於鹵碳之電漿(RIBE)之一柵格化離子束源提取之一定向準直大面積離子束執行RIE。
在一些實施方案中,晶圓上之磁性堆疊圖案化使用準直大面積柵格化離子束源;處理在相同真空腔室中執行且包含循序步驟:-使用來自惰性氣體電漿之一近法向低能量離子束蝕刻進行離子束蝕刻而在剛過磁性穿隧接面時停止;-按一較大角度進行來自惰性氣體電漿之清理離子束蝕刻以沿著從MTJ正下方延伸至該MTJ正上方之側壁移除任何再沈積材料;-藉由來自基於烴之電漿之氫化DLC之離子束沈積而在經蝕刻堆疊上方囊封;-藉由RIBE使用一近法向低能量(<200V)蝕刻堆疊之其餘部分而在剛過堆疊之底部時停止;-按一較大角度執行一IBE清理蝕刻;-在經蝕刻堆疊上方沈積一DLC囊封。
例示性後處理步驟包含:-晶圓移除;及
-藉由Ar/Ar-O2電漿及離子束提取之源復原。
在一些實施方案中,用於磁性堆疊圖案化之裝置包含一真空腔室、晶圓裝載器、一晶圓夾具,及具有柵格化光學器件之一RF離子束源。該裝置可具有一隱藏陽極以在離子提取期間提供電子移除,及/或用於格柵清潔之供應器。該裝置亦可含有用以產生一中性氧束之源以受控地氧化痕量再沈積材料及/或修復對MTJ中之MgO穿隧障壁之損壞。
在下列描述中,參考形成下列描述之一部分且其中藉由圖解展示至少一個特定實施方案之附圖。下列描述提供額外特定實施方案。應瞭解,預期其他實施方案且可在不背離本發明之範疇或精神之情況下進行該等實施方案。因此,下列詳細描述不應視為一限制意義。雖然本發明並不如此受限,但透過下文提供之實例之一論述將獲得對本發明之各種態樣之一瞭解。
圖1圖解說明在使用一硬遮罩(HM)圖案蝕刻之前之一STT-RAM結構或堆疊100。一第一鐵磁性(自由)層102/障壁103/第二鐵磁性(參考)層104(識別為CoFeB/MgO/CoFeB層)形成一磁性穿隧接面(MTJ)101,其係堆疊100之最電敏感部分。在MTJ 101下方的係一間隔(Ru)層107上之一鐵磁性釘紮層106(識別為CoPt層),該間隔(Ru)層107本身在一障壁層108(識別為TaN層)上方。在MTJ 101上方的係一障壁層109(識別為Ta層)及頂部電極110(識別為Ru),在頂部具有一硬遮罩(HM)112。堆疊100通常構建在一晶圓115(例如,具有SiO2層之Si晶圓)上。在圖1中展示各種層之典型尺寸,除近似100nm之HM 112以外。
堆疊100之MTJ部分101之暴露側壁上之導電材料之任何蝕刻引發之磁性損壞或再沈積可使器件效能降級。
圖2提供已經蝕刻之後之一STT-RAM堆疊。
為理解蝕刻條件如何影響STT-RAM堆疊之各種表面(特定言之,MTJ)上之蝕刻速率及再沈積,建立一2維(2D)離子束蝕刻模型。雖然一3維(3D)模型最佳用以獲取全部效應且更精密地預測實際實驗結果,但可藉由考量一線空間圖案而非一柱圖案之蝕刻之一2D模型獲取主要效應。下文描述2D模型之各種元素以為模擬結果提供內容背景。
蝕刻之特徵係具有50nm之一線寬、50nm或400nm之空間寬度及65nm之一高度(從特徵之頂部至特徵之基底之距離)之一線/空間圖案。按各種角度(10°)蝕刻結構,其中在束與晶圓表面之法線之間量測角度。蝕刻模型包含一角度相依之蝕刻速率。蝕刻通量以一捲流發射且黏附至其遇到之任何表面,從而導致表面上之再沈積。在圖3中圖解說明此效應。當αs α0時,蝕刻表面上之點(P、Q、R)。側壁經蝕刻達半個旋轉,此係因為其在另一半旋轉期間被特徵遮蔽。經蝕刻材料再沈積於對向表面上。因此,在點P處蝕刻之材料再沈積於點Q及點R處。同樣地,在點R處蝕刻之材料再沈積於點P及點Q處。暗示一個表面之蝕刻導致經蝕刻材料再沈積於與經蝕刻材料軌跡之路徑交叉之任何表面上。
在圖4中展示蝕刻隔離特徵之實際結果。此等圖展示對於一10°蝕刻角,側壁上之淨再沈積係沿著特徵之底部之蝕刻深度之~25%。雖然沿著底部之蝕刻速率相當均勻,但沿著整個側壁之蝕刻速率為負,此表示側壁上之再沈積速率超過側壁上之蝕刻速率。藉由實際觀察之再沈積量支援模擬結果。
在圖5中展示均等線/空間圖案之離子束蝕刻,其中符號1、2、3及4係指圖4中涉及之位置。沿著結構之底部之蝕刻速率在10°及20°之蝕刻角下相當均勻,而對於37°及60°之角度極不均勻。在此等較大蝕刻角下,針對旋
轉之一部分遮蔽特徵之底部。與位置2相比,位置1經遮蔽達晶圓旋轉之一更小部分,此導致與位置2相比,位置1處之一更高蝕刻速率。
沿著側壁(例如,位置3處)之蝕刻速率始終為負,此表示一淨再沈積。此外,沿著大部分側壁之蝕刻速率為負,除接近位置4以外。隨著蝕刻角增大(從10°至20°至37°及60°),淨再沈積區域之上位置移動遠離位置4且更接近位置3而終止。然而,對於全部蝕刻角,再沈積區域從0(側壁之底部隅角)延伸至總高度之~30%。因此,不存在避免沿著側壁之至少一部分再沈積之蝕刻條件。
為避免沿著大部分側壁再沈積,除在底部隅角(位置3)附近以外,使用一開窗蝕刻模式。藉由使用術語「開窗」,意指蝕刻在選定區或象限(窗)中而非整個結構上方(周圍)完成;在一開窗蝕刻中,一個旋轉中存在未被蝕刻或蝕刻至一較小量之至少一個區或區域。圖6展示一開窗蝕刻模式,其展示以45°之一旋轉角為中心蝕刻晶圓之角度範圍(例如,在約45°之±20°內-例如,約25°至約65°),其中,45°係相對於0°之一參考定向,其為本領域所熟知之結構之列之方向。對於135°、225°及315°之旋轉角重複開窗蝕刻模式,因此提供一四象限開窗蝕刻。在此模式中,僅在以角度45°、135°、225°及315°(相對於參考定向為0°)為中心之旋轉之一部分期間開啟蝕刻束,且蝕刻角經選擇使得束在該束接通之整個週期期間到達位置3,而在束接通時到達位置1達僅一極短週期。以此方式,移除沿著側壁之再沈積,且沿著從位置1延伸至位置2之特徵之整個底部維持一極小淨正蝕刻速率。
可藉由不斷修改旋轉速度而達成相同效應,使得晶圓對於以45°、135°、225°及315°(例如,在其之約20°內)為中心之一旋轉角範圍而緩慢(例如,1rpm至10rpm)掃掠且對於其間之旋轉角極快(例如,10rpm至100rpm)旋轉。在此一方法中,束在整個旋轉期間保持接通,但針對其間之旋轉角
之蝕刻量極小,此係因為在快速旋轉階段期間束在晶圓上之極短停留時間。
開窗蝕刻之最簡單實施方案係按近法向入射(例如,10°或更小)蝕刻以將特徵蝕刻至所要深度,且接著按一較大蝕刻角(例如,約37°或更大)經由一開窗蝕刻沿著大部分側壁移除再沈積材料。以45°、135°、225°及315°為中心之掃掠角之量值經選擇使得在從側壁移除再沈積時沿著圖案之底部維持一淨蝕刻速率。儘管蝕刻之開窗模式,可能無法完全避免特徵之基底處之再沈積。因此,可能需要過度蝕刻至底層(例如,SiO2)中,使得STT-RAM堆疊之作用部分之側壁無再沈積。
開窗蝕刻之一結果係,相較於特徵之底部,以特徵之頂部處之一較快速率蝕刻特徵之側壁(參見圖5)。此導致側壁輪廓之漸縮,當特徵大小按比例縮小至亞30nm時,此為非所要的。為減輕此效應,一蝕刻停止材料(諸如離子束沈積之類鑽碳(IBD DLC))之一囊封可沿著側壁之頂部定向沈積且保護磁性穿隧接面(MTJ)。在堆疊已經蝕刻過MTJ且再沈積材料已運用一開窗蝕刻移除之後執行此步驟。在已蝕刻全堆疊之後之後續開窗蝕刻期間,將蝕刻側壁之頂部(雖然歸因於蝕刻停止囊封之存在而以一較慢速率)。在開窗蝕刻期間可使用一最佳束能量以不管較大蝕刻角而保持側壁垂直。注意,如先前所述,用以獲得一垂直側壁之最佳束能量隨蝕刻角增大而減小。
為避免可形成細絲及碎片之一厚再沈積累積,近法向入射蝕刻(例如,與法向成不大於約10°)可與一開窗蝕刻週期性交替。在極限中,蝕刻可經由晶圓旋轉及晶圓傾斜機構之同步而在低角蝕刻與開窗蝕刻之間不斷切換。在此類型之軌道模式蝕刻中,晶圓傾斜使用一程式化設定檔在低角設定與高角設定之間不斷變化,而晶圓旋轉在按小蝕刻角之全晶圓旋轉與
按較大蝕刻角之開窗操作之間變化。
可運用氧化束執行近法向蝕刻或開窗蝕刻之一部分以將未移除之任何殘餘再沈積轉換成一絕緣氧化物。此可在更低能量(例如,50V)下執行以避免STT-RAM堆疊之氧化。或者,可使用一中性氧束以經由自然氧化而氧化表面。此程序亦可用來氧化柱之近表面區域,使得亦氧化可存在於MgO穿隧障壁層中(例如,歸因於在蝕刻程序期間藉由離子束引發之互混)之(若干)任何金屬。
為避免蝕刻引發之損壞或MTJ之短接且啟用按比例縮小至(例如)20nm寬結構,提出圖7A至圖7I中圖解說明之蝕刻序列。一般而言,圖7A至圖7I之MTJ之尺寸相同於或類似於圖1之MTJ之尺寸。
圖7A展示具有經蝕刻剛過MTJ(101)之複數個經蝕刻STT-RAM結構之一晶圓。使用一近法向低能量離子束蝕刻來蝕刻結構,在剛過磁性穿隧接面(在磁性穿隧接面下方)時停止。此方法論(1)最小化臨界尺寸(CD)損耗,(2)維持近垂直輪廓角,且(3)低能量蝕刻(100V)最小化側壁損壞。
圖7B展示後續運用按一較大角度之一開窗蝕刻清理以從側壁(其可存在於從MTJ正下方至MTJ正上方)移除任何再沈積材料之經蝕刻結構(蝕刻至MTJ)。此(1)防止MTJ之短接,(2)最小化CD損耗及輪廓漸縮(雖然在結構之底腳處漸縮不可避免),且(3)運用氧化低能量束(例如,50V)終止以將任何殘餘再沈積轉換為一絕緣氧化物。
圖7C展示在已施覆一薄電絕緣蝕刻停止(例如,DLC)之後之結構;蝕刻停止圖解說明為厚結構,儘管應注意實際蝕刻停止將不具有此一厚度,且蝕刻停止存在於全部柱上。例如,可使用IBD、PVD、保形PVD或PECVD施覆蝕刻停止。絕緣蝕刻停止(1)保護MTJ之側壁在後續全堆疊蝕刻期間免
受損壞,(2)抑制或防止導電殘餘物直接累積在MTJ之側壁上以避免短接,(3)幫助復原CD損耗且使側壁變得垂直或略凹,(4)垂直/凹側壁減少在後續全堆疊蝕刻期間MTJ之側壁上方之蝕刻停止之蝕刻,且(5)蝕刻停止減少在全堆疊蝕刻及後續開窗清理蝕刻期間之側壁蝕刻。
圖7D展示在使用一近法向低能量(<200V)離子束蝕刻來蝕刻堆疊之其餘部分之後在剛過堆疊之底部(接近108至115介面但在115層中)時停止之經蝕刻結構。在剛過堆疊之底部時停止且使用一近法向低能量離子束蝕刻之此蝕刻步驟(1)最小化沿著MTJ之側壁之囊封之蝕刻,使得其至少部分且大部分被保留(例如,至少75%被保留,或至少85%被保留),(2)最小化臨界尺寸(CD)損耗,且(3)維持近垂直輪廓角。此外,一稍高能量蝕刻增大蝕刻速率且亦最小化束發散以維持一近垂直輪廓角。
圖7E展示在按一較大角度完成一開窗清理蝕刻之後之結構。此清理蝕刻從側壁移除大部分再沈積材料。由於MTJ側壁受囊封保護,故少許殘餘物/再沈積材料係可接受的。在清理蝕刻之後,可使用氧化低能量束(例如,50V)來將任何殘餘再沈積轉換為一絕緣氧化物。
圖7F展示在經蝕刻堆疊上方沈積一囊封層(例如,SiO2或Al2O3)之後之一結構。此一電絕緣層(或,在一些實施例中一介電層)抑制堆疊在空氣暴露後或在後續處理期間之侵蝕,且抑制堆疊在囊封之沈積期間之化學損壞。囊封層可為(例如)10nm至20nm厚。
可完成圖7A至圖7F中描述之程序序列之一變體以進一步減少MTJ之區中之導電材料再沈積,且維持結構之近垂直壁。此等步驟係:清理步驟;第一囊封步驟;及蝕刻堆疊之其餘部分之步驟。
圖7G展示按一入射角反正切(d/h)(其中「h」係在剛過MTJ時停止之
蝕刻步驟之深度,「d」係柱或結構之間之寬度,且「α」係離子束入射角)清理蝕刻以在結構壁上提供優先蝕刻,而歸因於離子束被壁遮蔽,底部保持幾乎完整。此最小化尤其在MTJ區中沿著側壁之材料之再沈積。此外,此進一步減少磁性接面之分流。此可代替或補充圖7B中展示之開窗再沈積移除步驟。
取代圖7C中展示之步驟之圖7H圖解說明結構上之一囊封塗層,該塗層已經沈積於兩個層中。雖然在圖7H中展示僅一個結構上之囊封層,但應瞭解,該層將存在於全部柱結構上。第一層(展示為紅色)係一近保形或保形絕緣層。第二層(展示為藍色)係接近結構之頂部之一硬遮罩(HM)上之一選擇性沈積層。此第二層抑制及/或防止刻面形成在HM上,且維持結構之近垂直壁。可藉由諸如PVD或IBD之定向沈積方法執行此沈積步驟。選擇性沈積材料可與保形層相同,或可為具有較低濺鍍良率之材料。
圖7I展示在其上具有一囊封塗層之結構。囊封塗層可為(例如)藉由(例如)自使用基於烴之電漿之柵格化離子束源提取之定向準直大面積離子束所沈積之氫化類鑽碳(DLC)。塗層可均勻沈積在整個晶圓上方之3D緻密陣列上,且CD(形狀)可受束入射角控制。其亦可為一非晶碳、氫化碳或經由保形PVD沈積之氮化碳膜,其中基板相對於PVD目標之傾斜在一角度範圍內變化且一單獨離子束可視需要用來定製囊封之形狀。
用以移除堆疊之其餘部分之一替代方法論(圖7D或圖7H中展示之步驟之一替代品)係在囊封層形成之後藉由IBE及RIE之一組合移除堆疊之其餘部分而在剛過堆疊之底部時停止。使用RIE維持穿過整個堆疊之近垂直壁形成,且歸因於MTJ受囊封層保護,未發生MJT之短接。可藉由使用自使用基於鹵碳之電漿(RIBE)之柵格化離子束源提取之一定向準直大面積
離子束執行反應性離子束蝕刻(RIE)。RIBE可用於可變入射角蝕刻。RIBE允許維持結構垂直壁,同時藉由入射角選擇(例如,10度至20度)最小化非揮發性產物之量。
總之,晶圓上之STT-RAM磁性堆疊圖案化之此方法使用準直大面積柵格化離子束源。可在與結構之沈積相同之真空腔室中執行處理。一特定例示性程序包含至少下列循序步驟:-使用來自惰性氣體電漿之一近法向低能量離子束蝕刻進行離子束蝕刻而在剛過磁性穿隧接面時停止;-按一較大角度進行來自惰性氣體電漿之清理離子束蝕刻以沿著從MTJ正下方延伸至MTJ正上方之側壁移除任何再沈積材料;-藉由來自基於烴之電漿之氫化DLC之離子束沈積在經蝕刻堆疊上方塗覆囊封;-藉由RIBE使用一近法向低能量(<200V)蝕刻堆疊之其餘部分而在剛過堆疊之底部時停止;-按一較大角度執行一IBE清理蝕刻;及-在經蝕刻堆疊上方沈積一DLC囊封。
例示性後處理步驟包含:-晶圓移除;及-藉由Ar/Ar-O2電漿及離子束提取之源復原。
圖8展示用於STT-RAM磁性堆疊圖案化之一例示性裝置。該裝置包含一真空腔室、晶圓裝載器、晶圓夾具、具有柵格化光學器件之一RF離子束源、在離子提取期間提供電子移除之一隱藏陽極及用於柵格清潔之供應器。利用圖8之此裝置將允許運用相同裝置執行組合IBE、RIE及DLC塗層
沈積。一替代品係針對蝕刻及沈積步驟使用單獨腔室但兩個腔室可附接至相同晶圓裝載器。
提出圖案化一STT-RAM結構之另一方案(方法)。在圖9中展示一STT-RAM器件之一例示性結構。類似於先前STT-RAM結構,圖9中之結構或堆疊900具有形成一磁性穿隧接面(MTJ)901(其係堆疊900之最電敏感部分)之CoFeB層902/MgO層903/CoFeB層904。堆疊900亦包含一間隔(Ru)層907、一CoPt(釘紮)層906及一第二CoPt層908。在MTJ 901上方的係Ta層909及一Ru層910,在頂部上具有一頂部的Ta電極912及絕緣SiO2層914。此特定堆疊900構建在上覆於基板之一Ru層915上。
典型IBE程序使用氬(Ar)作為用於圖案化結構之源氣體。在IBE中,Ar離子經加速朝向一基板以物理移除(濺鍍)所關注材料。藉由不同元素在離子轟擊下之濺鍍良率量化移除效率。眾所周知入射離子之質量對濺鍍良率具有一顯著影響。此之一個量測係在由Walsh提出之一能量轉移比γ中獲取(Walsh等人,JVST B,18,3539(2000年))。基於此定性公式,不同源氣體相對於一STT-RAM結構中之所關注材料之比可估計為
此比提供在下表1中且亦展示在圖10中。
假定能量轉移比轉譯至濺鍍良率(且透過其轉譯成蝕刻速率),提出使用除氬以外之氣體之一特定處理方案。此方案亦包含與其他氣體(例如,O2)組合使用此等其他氣體以解決可能引起結構短路之再沈積之挑戰。
步驟1:
藉由遮罩高度及圖案(間距)之線及空間尺寸之縱橫比定義一離子束接受至必需蝕刻之區域中之角度。參見圖11。使用氖氣(原子質量20)以蝕刻層直至MgO之起點(例如,圖9中之障壁層903),此出於下列理由係有利的:(1)基於能量轉移比計算,吾人可外推SiO2/Ru之間之蝕刻速率選擇性係近似2且SiO2/Ta之蝕刻速率選擇性係0.5(待經圖案化之前兩個材料);(2)假定以下各者之典型層厚度(參考圖9):SiO2硬遮罩914係30至40nm,Ta電極912係90至100nm,Ru層910係3至8nm,且Ta層909係3至8nm,期望已移除全部SiO2層914及Ta層909之一部分係合理的;(3)在一典型器件中,SiO2層914及Ta電極912具有總高度「h」,SiO2層914係近似該總高度之三分之一;(4)在此步驟結束時,在圖12中展示所得結構;(5)此使接受角增大近似33%。
步驟2:
STT-RAM圖案化之一期望係避免MTJ藉由再沈積導電材料之短接。為防止自由層(MgO障壁層上方之CoFeB層)經沈積有金屬層,使用惰性氣體(例如,氖、Ar等等)連同氧之一混合物蝕刻MgO層。使用氧化氣體允許側壁(以受MgO蝕刻之時間控制之一自限制方式)氧化,藉此對接觸層提供非導電層保護使之免受後MgO蝕刻。此外,正被蝕刻之材料係MgO,其本身係非導電的,且在其經再沈積時來自此之濺鍍材料提供保護自由層之一
囊封層。
在圖13中展示在步驟2結束時之所得結構。
此氧化蝕刻之一額外益處係經氧化Ta硬遮罩之選擇性蝕刻,藉此給出控制後續離子束接受角之額外優點(參見圖14,其提供標準化為SiO2之各種金屬氧化物之濺鍍良率之一比較)。惰性氣體及氧化氣體之一適合組合可允許控制縱橫比之一方式。
STT-RAM堆疊中超過氖之障壁層之金屬之低濺鍍良率亦允許更好地控制具有低氧含量之導電金屬元素之氧化。
步驟3:
可使用惰性氣體IBE來達成進一步蝕刻穿過堆疊之其餘部分。藉由氧化從先前步驟(步驟2)存在之層而保護側壁上之任何進一步導電材料再沈積。此保護一直可用直至頂部電極(即,剩餘Ta硬遮罩)。在圖15中展示步驟3之後之結構之一示意圖。
執行離子束蝕刻程序之一3D模擬以理解藉由模型化可預測實驗結果之精度。對於此模擬,使用包含下列效應之一離子束蝕刻模型:
‧由以下各者組成之結構:一厚底層介電質(L0)、一毯覆式障壁(L1=5nm)、包括磁性堆疊之一毯覆式器件層(L2=25nm)、一圖案化頂部障壁(L3=5nm)、一頂部電極層(L4=145nm)及遮罩層。柱直徑,D=40nm @結構之基底,89° SWA(側壁角),P(間距)=120nm,從而導致鄰近柱之間之80nm之一間隔
‧角度相依之蝕刻速率
‧以一捲流發射之蝕刻通量
‧所包含之再沈積具有黏著係數1
‧主蝕刻角係相對於表面法線之10°
‧將包含開窗蝕刻之一35°蝕刻角用於蝕刻後再沈積移除
‧離子束發散=±2.5°
‧與晶圓旋轉同步之束
‧對於主蝕刻,20nm蝕刻至L0中
‧使用發散束過度蝕刻以用於再沈積移除
在圖16及圖17中展示模型化之結果。
如預期,主蝕刻導致遮罩之完全移除、沿著特徵之側壁之再沈積,及側壁角之降級。磁性堆疊上方之再沈積隨蝕刻進行至底層介電質中而逐漸減少。因此,為減少再沈積,應進行蝕刻遠超過磁性堆疊而至底層材料中。亦可藉由增大離子能量及/或選擇最佳蝕刻角而減少再沈積。增大離子能量減少材料之間之選擇性差異,使得在各種介面處未形成一肩部。肩部增大側壁角且允許再沈積材料累積在肩部上方。然而,歸因於離子引發之磁性損壞,尤其在柱直徑減小時,較高能量可能不可接受。最佳蝕刻角在移除再沈積材料方面更有效。
由於離子束蝕刻係一物理程序,故模型化與實驗之間之相關性出乎意料地好(圖18)。很好地預測殘餘頂部電極(TE)、側壁角(SWA)及再沈積之厚度。
接著,使用模型來比較一習知再沈積移除與一開窗再沈積移除(圖19、圖20、圖21及圖22中展示之結果)。在習知再沈積移除之情況下,在過度蝕刻(主蝕刻時間)之近似30%之後,再沈積持續。再沈積無法從結構之底部移除且需要一較長蝕刻至底層介電質中且器件之側壁角在主蝕刻之後從77°降級至74°。相比之下,對於其中僅在以45°、135°、225°及315°
之標稱掃掠角為中心之一+/- 7.5°弧中執行蝕刻之開窗蝕刻,在過度蝕刻(主蝕刻時間)之5%之後,再沈積被大部分移除(例如,至少75%被移除,或至少85%被移除)且側壁角被保留(約77%)。另外,介電質中之側壁角變陡,此對緊密間距結構而言係較佳的。
接著,延伸3D模擬用於一緻密圖案(圖19中展示)以評估提出方法之可行性。包含與之前相同之效應之蝕刻模型具有下列變化:
‧由以下各者組成之結構:一厚底層介電質(L0)、一毯覆式障壁(L1=5nm)、包括磁性堆疊之一毯覆式器件層(L2=25nm)、一圖案化頂部障壁(L3=5nm)、一頂部電極層(L4=45nm)及遮罩層(L5=DLC之55nm且L6係SiN之0nm)組成。柱直徑,D=18nm @底部,89° SWA,P=45nm,從而導致27nm之一間隔。
‧主蝕刻角係相對於表面法線之5°。
‧將一發散束(+/- 15°)用於蝕刻後再沈積移除。
如之前,模擬之輸出包含蝕刻輪廓演變、再沈積、刻面化及遮罩腐蝕。
對於此等狹窄高縱橫比結構,遮罩之有效蝕刻速率係相同材料之一毯覆式膜之蝕刻速率之3倍至4倍,此係因為垂直且橫向蝕刻材料。相比之下,結構之基底處之材料之有效蝕刻速率係相同材料之一毯覆式膜之蝕刻速率之1/2,此係因為離子通量被上覆結構阻擋。因此,期望儘可能多得減小遮罩高度。藉由將DLC用於遮罩,離子束蝕刻速率低於堆疊中之其他材料且因此與使用諸如SiN之習知材料之遮罩相比,可使用一更薄遮罩。另外,若遮罩之側壁角變得過度傾斜,則可在蝕刻期間之某時執行硬遮罩之有角沈積以使該側壁角回復至垂直。
模擬結果(圖25及圖26中展示)確認可藉由使用一DLC硬遮罩、一高度
準直束及一近法向蝕刻角之一組合成功地蝕刻一緻密陣列。使用一極發散束之一清理從形成器件之關鍵部分之磁性堆疊之表面移除再沈積。
迄今為止,已強調使用低能量以避免磁性損壞。低能量普遍用於尤其易受IBE引發之損壞之磁頭之離子束蝕刻。損壞修改磁性性質:矯頑磁性、交換能量、沿周長之域形成。磁頭之側壁漸縮,此增大損壞區域之深度。此損壞改變感測器之偏壓/線性且使信雜比(S/N比)降級。相比之下,STT-RAM結構可因少數理由而較不易受損壞。側壁角係較陡蝕刻角且再沈積在蝕刻敏感磁性層時保護側壁。另外,與一磁頭(其通常(例如)小於20nm)相比,第二代STT-RAM結構之柱直徑相對較大(例如,約45nm)。因此,較高離子束能量可用於蝕刻STT-RAM結構。舉例而言,在1.5kV之一離子能量下,減少不同層之間之蝕刻選擇性差異,此導致更多垂直側壁及減少之再沈積。抑制歸因於蝕刻選擇性差異而形成之任何肩部,且亦減少再沈積材料累積在該肩部上方。因此,用於主蝕刻之高能量與用於再沈積移除、清理及氧化步驟之較低能量之一組合可有益於此等結構。
上述說明書、實例及資料提供對結構及本發明之例示性實施方案之使用之一完整描述。上述描述提供特定實施方案。應瞭解,預期其他實施方案且可在不背離本發明之範疇或精神之情況下進行該等其他實施方案。因此,不應將上述詳細描述視為一限制意義。雖然本發明並不如此受限,但將透過所提供之實例之一論述瞭解本發明之各種態樣。
除非另外指示,否則表示特徵大小、量及物理性質之全部數字應理解為由術語「大約」修飾。相應地,除非相反指示,否則闡述之數值參數係近似值,其等可取決於熟習此項技術者利用本文中揭示之教示試圖獲得之所要性質而變化。
如本文中所使用,除非內文另有明確規定,否則單數形式「一」及「該」涵蓋具有複數個參照物之實施方案。如此說明書及隨附發明申請專利範圍中所使用,除非內文另有明確規定,否則術語「或」通常以其包含「及/或」之意義而採用。
包含但不限於「下」、「上」、「在...下面」、「在...下方」、「在...之上」、「在頂部上」等等之空間相關術語若在本文中使用,則為便於描述而用來描述一(些)元件與另一元件之空間關係。此等空間相關術語涵蓋除圖中描繪及本文中描述之特定定向以外之器件之不同定向。舉例而言,若倒轉或翻轉圖中描繪之一結構,則先前描述為在其他元件下方或下面之部分將在該等其他元件之上或上方。
由於可在不背離本發明之精神及範疇之情況下進行本發明之許多實施方案,故本發明存在於下文隨附之發明申請專利範圍中。此外,在不背離敘述之發明申請專利範圍之情況下,可將不同實施方案之結構特徵組合在又另一實施方案中。
Claims (14)
- 一種製造一磁性穿隧接面(MTJ)器件之方法,其包括:(a)提供包括一MTJ堆疊之一初始結構;(b)蝕刻該結構至剛過該MTJ堆疊,其中按一近法向入射角執行蝕刻;(c)執行一清理蝕刻以從該MTJ堆疊之自該MTJ正下方延伸至該MTJ正上方之側壁移除再沈積材料;(d)在該等經清理蝕刻之側壁上方沈積一囊封層,以形成凹囊封層側壁;(e)按一近法向入射角蝕刻該結構之其餘部分,同時確保至少部分保留該MTJ堆疊之該等側壁上之該囊封層;(f)執行一清理蝕刻以從該MTJ堆疊之該等側壁移除大部分再沈積材料;及(g)囊封該經蝕刻堆疊。
- 如請求項1之方法,其中該MTJ堆疊之該側壁上之該囊封層被大部分保留。
- 如請求項2之方法,其中該MTJ堆疊之該側壁上之至少75%之該囊封層被保留。
- 如請求項1之方法,其中該清理蝕刻從該MTJ堆疊之該等側壁移除至少75%之再沈積材料。
- 如請求項1至4中任一項之方法,其中步驟(d)之在該等經清理蝕刻之側壁上方沈積一囊封層包括沈積類鑽碳(DLC)。
- 一種圖案化排列於一參考定向為0°之一正方形圖案內之多個STT-RAM結構之方法,該等STT-RAM結構具有一磁性穿隧接面(MTJ)堆疊,該方法包括:(a)蝕刻該等結構至剛過該MTJ堆疊,其中按一近法向入射角執行該蝕刻;(b)以大於近法向入射角之一角度執行一清理蝕刻以從該MTJ堆疊之側壁移除再沈積材料,當該結構旋轉時,在晶圓平面上之清理蝕刻離子束之投影,以相對於由正方形圖案內之列之方向所定義之參考定向0°,按開始於45°之90°增量;(c)在該等經清理蝕刻之MTJ側壁上方沈積電絕緣蝕刻停止材料,以形成凹絕緣側壁;(d)按一近法向入射角蝕刻該結構之其餘部分,同時確保該MTJ堆疊之該凹絕緣側壁被大部分保留;及(e)按大於近法向入射之一角度執行一第二清理蝕刻以從該MTJ堆疊之該等側壁移除大部分再沈積材料,在該結構旋轉時,相對於參考定向0°,按開始於45°之90°增量。
- 如請求項6之方法,其中從該MTJ正下方至該MTJ正上方執行步驟(b)之該清理蝕刻。
- 如請求項6至7中任一項之方法,其進一步包括:(f)囊封該經蝕刻及清理之堆疊。
- 如請求項6之方法,其中按一10°或更小入射角執行步驟(d)之蝕刻該結構至剛過該MTJ堆疊。
- 一種圖案化具有一磁性穿隧接面(MTJ)堆疊之一STT-RAM結構之方法,其包括:(a)提供包括一MTJ堆疊之一初始結構;(b)蝕刻該結構至一預定深度以提供經蝕刻側壁;(c)在該等經蝕刻側壁上方沈積一囊封層,以形成凹囊封層側壁;及(d)蝕刻具有該囊封層之該結構。
- 如請求項10之方法,其中步驟(c)之沈積該囊封層包括使用一定向沈積方法。
- 如請求項10至11中任一項之方法,其中步驟(c)之沈積該囊封層包括沈積類鑽碳(DLC)。
- 如請求項10之方法,其進一步包括:(e)在步驟(b)之蝕刻該結構至一預定深度以提供經蝕刻側壁之後且在步驟(c)之沈積該囊封層之前,使用一離子束按大於近法向入射且在相對於 該初始結構之特定角定向內之一角度執行一清理蝕刻。
- 如請求項13之方法,其中從該MTJ正下方至該MTJ正上方執行步驟(e)之該清理蝕刻。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/927,604 | 2015-10-30 | ||
US14/927,604 US9978934B2 (en) | 2015-10-30 | 2015-10-30 | Ion beam etching of STT-RAM structures |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201733176A TW201733176A (zh) | 2017-09-16 |
TWI723057B true TWI723057B (zh) | 2021-04-01 |
Family
ID=58630818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105134120A TWI723057B (zh) | 2015-10-30 | 2016-10-21 | Stt-ram結構之離子束蝕刻 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9978934B2 (zh) |
EP (1) | EP3369119A1 (zh) |
JP (1) | JP6925331B2 (zh) |
KR (1) | KR20180063183A (zh) |
CN (1) | CN108352444B (zh) |
TW (1) | TWI723057B (zh) |
WO (1) | WO2017075282A1 (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
US10522749B2 (en) | 2017-05-15 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage |
US10516100B2 (en) * | 2017-06-12 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon oxynitride based encapsulation layer for magnetic tunnel junctions |
WO2019005075A1 (en) * | 2017-06-29 | 2019-01-03 | Intel Corporation | NON-CONFORMING PROTECTIVE LATERAL WALL LAYER FOR INCLINED MAGNETIC TUNNEL JUNCTION DEVICES |
US10840436B2 (en) * | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
KR20190085609A (ko) * | 2018-01-11 | 2019-07-19 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
US10446743B2 (en) | 2018-01-11 | 2019-10-15 | Qualcomm Incorporated | Double-patterned magneto-resistive random access memory (MRAM) for reducing magnetic tunnel junction (MTJ) pitch for increased MRAM bit cell density |
CN110098320B (zh) * | 2018-01-30 | 2023-04-28 | 上海磁宇信息科技有限公司 | 一种刻蚀磁性隧道结导电硬掩模的方法 |
US10475496B1 (en) | 2018-05-04 | 2019-11-12 | International Business Machines Corporation | Reduced shorts in magnetic tunnel junctions |
US10468585B1 (en) * | 2018-05-31 | 2019-11-05 | International Business Machines Corporation | Dual function magnetic tunnel junction pillar encapsulation |
CN112543892A (zh) | 2018-07-26 | 2021-03-23 | Asml荷兰有限公司 | 针对模拟系统的用于确定晶片的层的蚀刻轮廓的方法 |
US10535522B1 (en) * | 2018-08-21 | 2020-01-14 | Varian Semiconductor Equipment Associates, Inc. | Angular control of ion beam for vertical surface treatment |
US10714680B2 (en) * | 2018-08-27 | 2020-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Large height tree-like sub 30nm vias to reduce conductive material re-deposition for sub 60nm MRAM devices |
US10868237B2 (en) | 2018-08-27 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned encapsulation hard mask to separate physically under-etched MTJ cells to reduce conductive R-deposition |
US10886461B2 (en) | 2018-09-18 | 2021-01-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Highly physical etch resistive photoresist mask to define large height sub 30nm via and metal hard mask for MRAM devices |
US10516102B1 (en) * | 2018-10-16 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple spacer assisted physical etching of sub 60nm MRAM devices |
CN111146334A (zh) * | 2018-11-02 | 2020-05-12 | 江苏鲁汶仪器有限公司 | 一种磁隧道结制作方法 |
CN111146336A (zh) * | 2018-11-02 | 2020-05-12 | 江苏鲁汶仪器有限公司 | 一种单隔离层磁隧道结刻蚀方法 |
CN111162164B (zh) * | 2018-11-08 | 2023-06-13 | 江苏鲁汶仪器股份有限公司 | 一种半导体器件制作方法 |
JP2022522419A (ja) * | 2019-02-28 | 2022-04-19 | ラム リサーチ コーポレーション | 側壁洗浄によるイオンビームエッチング |
JP2020150217A (ja) * | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 磁気記憶装置および磁気記憶装置の製造方法 |
US10707413B1 (en) | 2019-03-28 | 2020-07-07 | International Business Machines Corporation | Formation of embedded magnetic random-access memory devices |
US11094878B2 (en) | 2019-06-18 | 2021-08-17 | International Business Machines Corporation | Short circuit reduction in magnetic tunnel junctions |
KR102654937B1 (ko) | 2019-07-04 | 2024-04-04 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
US11462583B2 (en) | 2019-11-04 | 2022-10-04 | International Business Machines Corporation | Embedding magneto-resistive random-access memory devices between metal levels |
JP2021145025A (ja) | 2020-03-11 | 2021-09-24 | キオクシア株式会社 | 磁気記憶装置及び磁気記憶装置の製造方法 |
US11991932B2 (en) * | 2020-07-17 | 2024-05-21 | Taiwan Semiconductor Manufacturing Company Limited | Post-treatment processes for ion beam etching of magnetic tunnel junction and structures formed by the same |
CN114530550A (zh) * | 2020-11-23 | 2022-05-24 | 江苏鲁汶仪器有限公司 | 一种mram磁隧道结的刻蚀方法 |
US11502247B2 (en) * | 2020-12-28 | 2022-11-15 | Everspin Technologies, Inc. | Magnetoresistive devices and methods of fabricating magnetoresistive devices |
US12010924B2 (en) * | 2021-03-18 | 2024-06-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing semiconductor structure with memory device |
JP2022158611A (ja) * | 2021-04-02 | 2022-10-17 | 東京エレクトロン株式会社 | エッチング方法 |
CN116988065A (zh) * | 2022-04-24 | 2023-11-03 | 江苏鲁汶仪器股份有限公司 | 一种类光栅结构金属电极制造方法和电极 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016587A (ja) * | 2011-07-01 | 2013-01-24 | Toshiba Corp | 磁気抵抗効果素子及びその製造方法 |
US20140159176A1 (en) * | 2012-01-05 | 2014-06-12 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method of manufacturing the same |
US20140170776A1 (en) * | 2012-12-07 | 2014-06-19 | Avalanche Technology Inc. | Mtj stack and bottom electrode patterning process with ion beam etching using a single mask |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6943039B2 (en) * | 2003-02-11 | 2005-09-13 | Applied Materials Inc. | Method of etching ferroelectric layers |
US6984529B2 (en) | 2003-09-10 | 2006-01-10 | Infineon Technologies Ag | Fabrication process for a magnetic tunnel junction device |
US7565733B2 (en) * | 2006-05-16 | 2009-07-28 | Hitachi Global Storage Technologies Netherlands B.V. | Process for the fabrication of multilayer thin film magnetoresistive sensors |
WO2010085337A1 (en) * | 2009-01-21 | 2010-07-29 | Creatv Microtech, Inc. | Method of fabrication of micro and nanofilters |
US8536063B2 (en) | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
US9118001B2 (en) * | 2012-07-11 | 2015-08-25 | Varian Semiconductor Equipment Associates, Inc. | Techniques for treating sidewalls of patterned structures using angled ion treatment |
US20140131308A1 (en) * | 2012-11-14 | 2014-05-15 | Roman Gouk | Pattern fortification for hdd bit patterned media pattern transfer |
JP2014212310A (ja) * | 2013-04-02 | 2014-11-13 | 東京エレクトロン株式会社 | 半導体デバイスの製造方法及び製造装置 |
US9231193B2 (en) * | 2013-09-06 | 2016-01-05 | Masayoshi IWAYAMA | Magnetic memory and manufacturing method thereof |
US9269894B2 (en) * | 2013-10-15 | 2016-02-23 | Everspin Technologies, Inc. | Isolation of magnetic layers during etch in a magnetoresistive device |
US10003017B2 (en) * | 2014-09-18 | 2018-06-19 | Toshiba Memory Corporation | Etching apparatus and etching method |
-
2015
- 2015-10-30 US US14/927,604 patent/US9978934B2/en active Active
-
2016
- 2016-10-21 TW TW105134120A patent/TWI723057B/zh active
- 2016-10-27 CN CN201680063999.1A patent/CN108352444B/zh active Active
- 2016-10-27 EP EP16860835.4A patent/EP3369119A1/en not_active Withdrawn
- 2016-10-27 JP JP2018522096A patent/JP6925331B2/ja active Active
- 2016-10-27 KR KR1020187011904A patent/KR20180063183A/ko not_active Application Discontinuation
- 2016-10-27 WO PCT/US2016/059214 patent/WO2017075282A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016587A (ja) * | 2011-07-01 | 2013-01-24 | Toshiba Corp | 磁気抵抗効果素子及びその製造方法 |
US20140159176A1 (en) * | 2012-01-05 | 2014-06-12 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method of manufacturing the same |
US20140170776A1 (en) * | 2012-12-07 | 2014-06-19 | Avalanche Technology Inc. | Mtj stack and bottom electrode patterning process with ion beam etching using a single mask |
Also Published As
Publication number | Publication date |
---|---|
WO2017075282A1 (en) | 2017-05-04 |
KR20180063183A (ko) | 2018-06-11 |
CN108352444B (zh) | 2022-01-11 |
EP3369119A1 (en) | 2018-09-05 |
CN108352444A (zh) | 2018-07-31 |
JP6925331B2 (ja) | 2021-08-25 |
JP2018532276A (ja) | 2018-11-01 |
US20170125668A1 (en) | 2017-05-04 |
US9978934B2 (en) | 2018-05-22 |
TW201733176A (zh) | 2017-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI723057B (zh) | Stt-ram結構之離子束蝕刻 | |
KR102383346B1 (ko) | 자기 터널 접합부 패터닝을 위한 조합된 물리적 및 화학적 에칭 | |
KR102330561B1 (ko) | 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물 | |
CN105706259B (zh) | 用于制造mtj存储器装置的方法 | |
TW201709576A (zh) | 圖案化磁性通道接面的硬遮罩 | |
KR20160130484A (ko) | 자기 터널링 접합들을 형성하는 방법 | |
CN111566831B (zh) | 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻 | |
JP5829357B2 (ja) | 磁気メモリ及びその形成方法 | |
KR102230436B1 (ko) | 60 nm 이하 MRAM의 복수 스페이서 보조 물리적 에칭 | |
WO2017044675A1 (en) | A method to minimize mtj sidewall damage and bottom electrode redeposition using ibe trimming | |
TW202013709A (zh) | 磁性穿隧接面結構及其製造方法 | |
US20200052196A1 (en) | Avoiding Oxygen Plasma Damage During Hard Mask Etching in Magnetic Tunnel Junction (MTJ) Fabrication Process | |
WO2020228579A1 (zh) | Mram器件的制造方法 | |
JP6564683B2 (ja) | デバイスの製造方法 | |
CN112563412B (zh) | 磁性隧道结刻蚀方法 |