JP2018501601A - シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置 - Google Patents

シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置 Download PDF

Info

Publication number
JP2018501601A
JP2018501601A JP2017545993A JP2017545993A JP2018501601A JP 2018501601 A JP2018501601 A JP 2018501601A JP 2017545993 A JP2017545993 A JP 2017545993A JP 2017545993 A JP2017545993 A JP 2017545993A JP 2018501601 A JP2018501601 A JP 2018501601A
Authority
JP
Japan
Prior art keywords
transistor
shift register
pole
control
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017545993A
Other languages
English (en)
Other versions
JP6369963B2 (ja
Inventor
占 潔 馬
占 潔 馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2018501601A publication Critical patent/JP2018501601A/ja
Application granted granted Critical
Publication of JP6369963B2 publication Critical patent/JP6369963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本発明は、シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置に関する。前記シフトレジスタ素子は、第１モジュールと、第２モジュールと、制御モジュールとを備え、前記第１モジュールは、自段のシフトレジスタ素子の出力端にハイレベル信号を出力させるためのものであり、ゲートが前記制御モジュールに接続され、第１極がハイレベル信号入力端に接続され、第２極が前記出力端に接続される第１制御トランジスタを備え、前記制御モジュールは、前記第１制御トランジスタのオンオフを制御するためのものであり、前記第２モジュールは、自段のシフトレジスタ素子の出力端にローレベル信号を出力させるためのものであり、ゲート、第１極が何れもローレベル信号入力端に接続され、第２極が前記出力端に接続される第２制御トランジスタを備える。前記シフトレジスタ素子は、トランジスタの数を少なくすることにより、その占有のスペース、すなわち額縁幅を小さくするため、表示装置の狭額縁設計の実現に寄与する。

Description

本発明は、液晶表示技術分野に関し、特にシフトレジスタ素子、該シフトレジスタ素子を備えるシフトレジスタ、該シフトレジスタを備えるゲート駆動回路、ならびに該ゲート駆動回路を備える表示装置に関する。
有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、以下はＯＬＥＤと略称する）表示装置において、各画素が薄膜トランジスタの制御で独立に発光することにより、表示が行われる。ＯＬＥＤ表示装置のゲート駆動回路には、発光制御シフトレジスタ素子を設ける必要があり、この発光制御シフトレジスタ素子は、１パルスにおいて閉信号を出力し、他の時間帯のいずれにも開信号を出力することにより、画素発光段階における、画素発光を常時開状態にさせる制御を実現する。
図１は、従来の発光制御シフトレジスタ素子の回路図である。図１に示すように、該発光制御シフトレジスタ素子は、第１モジュール１と、第２モジュール２と、第１制御モジュール３’と、第２制御モジュール３”とを備える。第１モジュール１は、自段のシフトレジスタ素子の出力端４にハイレベル信号を出力させるためのものであり、第１極がハイレベル信号入力端５に接続され、第２極が出力端４に接続される第１制御トランジスタ１０を備える。第２モジュール２は、自段のシフトレジスタ素子の出力端４にローレベル信号を出力させるためのものであり、第１極がローレベル信号入力端６に接続され、第２極が出力端４に接続される第２制御トランジスタ２０を備える。第１制御モジュール３’および第２制御モジュール３”は、第１制御トランジスタ１０および第２制御トランジスタ２０のオンオフを制御するためのものである。第１制御モジュール３’は、スタート信号モジュール３ｃ’と、第１容量ＣS０と、第１容量ＣS０に並列接続される第１サブモジュール３ａ’、 第２サブモジュール３ｂ’とを備え、第２制御モジュール３”は、第３サブモジュール３ａ”と、第４サブモジュール３ｂ”を備える。第１サブモジュール３ａ’、 第２サブモジュール３ｂ’は、第１制御トランジスタ１０のゲートに接続され、第１制御トランジスタ１０のオンオフを制御するのに用いられ、また、第１サブモジュール３ａ’、 第２サブモジュール３ｂ’は、第３サブモジュール３ａ”にも接続され、第３サブモジュール３ａ”における各トランジスタのオンオフを制御するのに用いられる。第３サブモジュール３ａ”および第４サブモジュール３ｂ”は、第２制御トランジスタ２０のゲートに接続され、第２制御トランジスタ２０のオンオフを制御するのに用いられる。具体的には、スタート信号モジュール３ｃ’は、信号制御トランジスタ３０を備え、第１サブモジュール３ａ’は、第１トランジスタ３１と、第２トランジスタ３２と、第３トランジスタ３３と、第２容量ＣS１とを備え、第２サブモジュール３ｂ’は、第４トランジスタ３４を備え、第３サブモジュール３ａ”は、第５トランジスタ３５と、第６トランジスタ３６とを備え、第４サブモジュール３ｂ”は、第７トランジスタ３７と、第３容量ＣS２とを備える。前記各トランジスタの接続関係は、図１に示す通りである。
以下では、図１および図２を参照しながら、発光制御シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタであることを例にして、発光制御シフトレジスタ素子の作動原理を説明する。具体的には、図２に示すように、第１段階ａにおいて、スタート信号入力端８から入力されたスタート信号はローレベルにあり、第１クロック信号入力端７から入力された第１クロック信号はローレベルにあり、第２クロック信号入力端９から入力された第２クロック信号はハイレベルにある。この場合、第１制御トランジスタ１０および第３サブモジュール３ａ”における各トランジスタが第２サブモジュール３ｂ’の制御でオフになり、第２制御トランジスタ２０が第４サブモジュール３ｂ”の制御でオンになることにより、ローレベル信号入力端６から入力されたローレベル信号は、第２モジュール２を介して出力端４から出力され、すなわち開信号は出力端４から出力される。第２段階ｂにおいて、スタート信号はハイレベルになり、第１クロック信号はハイレベルになり、第２クロック信号はローレベルになる。この場合、第１制御トランジスタ１０および第３サブモジュール３ａ”における各トランジスタが第２サブモジュール３ｂ’の制御でオンになり、さらに第２制御トランジスタ２０が第３サブモジュール３ａ”の制御でオフになるようにすることにより、ハイレベル信号入力端５から入力されたハイレベル信号は、第１モジュール１を介して出力端４から出力され、すなわち閉信号は出力端４から出力される。第３段階ｃにおいて、スタート信号はハイレベルに維持され、第１クロック信号はローレベルになり、第２クロック信号はハイレベルになる。この場合、第１制御トランジスタ１０および第３サブモジュール３ａ”における各トランジスタが第１サブモジュール３ａ’の制御でオフになり、第２制御トランジスタ２０が第４サブモジュール３ｂ”の制御でオンになることにより、ローレベル信号入力端６から入力されたローレベル信号は、第２モジュール２を介して出力端４から出力され、すなわち開信号は出力端４から出力される。第４段階ｄにおいて、スタート信号はハイレベルに維持され、第１クロック信号はハイレベルになり、第２クロック信号はローレベルになる。この場合、第１制御トランジスタ１０および第３サブモジュール３ａ”における各トランジスタが第１サブモジュール３ａ’の制御でオフになり、第２制御トランジスタ２０が第４サブモジュール３ｂ”の制御でオンになることにより、ローレベル信号入力端６から入力されたローレベル信号は、第２モジュール２を介して出力端４から出力され、すなわち開信号は出力端４から出力される。その後の各段階において、前記第３段階ｃおよび第４段階ｄを絶えずに繰り返すことにより、出力端４から出力される信号は何れも開信号であるようにしている。
前記発光制御シフトレジスタ素子において、多くのトランジスタ（合計１０個）の使用によって発光制御シフトレジスタ素子の信号出力（すなわち、１パルスにのみ閉信号を出力し、他の時間帯に開信号を出力する）を制御するため、発光制御シフトレジスタ素子は、大きなスペース、すなわち額縁幅を占有する必要があり、表示装置の狭額縁設計の実現に不利である。
本発明は、少なくとも従来技術に存在する技術的課題の一つを解決するためになされたものであり、シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置を提供する。前記シフトレジスタ素子は、それが備えるトランジスタの数を少なくすることにより、その占有のスペース、すなわち額縁幅を小さくすることができるため、表示装置の狭額縁設計の実現に寄与する。
本発明の目的を実現するために、第１モジュールと、第２モジュールと、制御モジュールとを備えるシフトレジスタ素子であって、前記第１モジュールは、自段のシフトレジスタ素子の出力端にハイレベル信号を出力させるためのものであり、ゲートが前記制御モジュールに接続され、第１極がハイレベル信号入力端に接続され、第２極が自段のシフトレジスタ素子の出力端に接続される第１制御トランジスタを備え、前記制御モジュールは、前記第１制御トランジスタのオンオフを制御するためのものであり、前記第２モジュールは、自段のシフトレジスタ素子の出力端にローレベル信号を出力させるためのものであり、ゲート、第１極が何れもローレベル信号入力端に接続され、第２極が自段のシフトレジスタ素子の出力端に接続される第２制御トランジスタを備えるシフトレジスタ素子を、提供する。
前記制御モジュールは、スタート信号モジュールと、第１容量と、前記第１容量に並列接続される第１制御モジュール、 第２制御モジュールとを備え、前記スタート信号モジュールは、第１容量、第１制御モジュール、第２制御モジュールにスタート信号を供給するためのものであり、前記第１容量は、第１端がスタート信号モジュールに接続され、第２端が前記第１制御トランジスタのゲートに接続され、前記第１制御モジュールは、前記スタート信号および第１クロック信号入力端から入力された第１クロック信号に基づき、前記第１制御トランジスタのオンオフを制御するためのものであり、前記第２制御モジュールは、前記スタート信号および第２クロック信号入力端から入力された第２クロック信号に基づき、前記第１制御トランジスタのオンオフを制御するためのものである。
前記スタート信号モジュールは、ゲートが前記第１クロック信号入力端に接続され、第１極が前記スタート信号入力端に接続され、第２極が前記第１容量の第１端、前記第１制御モジュールおよび前記第２制御モジュールに接続される信号制御トランジスタを備える。
前記第１制御モジュールは、第２容量と、第１トランジスタと、第２トランジスタと、第３トランジスタとを備える。前記第１トランジスタのゲートおよび第１極は何れも、前記第１クロック信号入力端に接続され、前記第１トランジスタの第２極は、前記第２トランジスタの第２極および前記第３トランジスタのゲートに接続される。前記第２トランジスタのゲートは前記信号制御トランジスタの第２極に接続され、前記第２トランジスタの第１極は前記ハイレベル信号入力端に接続され、前記第２トランジスタの第２極は前記第３トランジスタのゲートに接続される。前記第３トランジスタのゲートは前記第２容量の第１端に接続され、前記第２容量の第２端は前記ハイレベル信号入力端に接続され、前記第３トランジスタの第１極は前記ハイレベル信号入力端に接続され、前記第３トランジスタの第２極は前記第１制御トランジスタのゲート、前記第１容量の第２端に接続される。
前記第２制御モジュールは、ゲートが前記信号制御トランジスタの第２極、前記第１容量の第１端に接続され、第１極が前記第２クロック信号入力端に接続され、第２極が前記第１制御トランジスタのゲート、前記第１容量の第２端に接続される第４トランジスタを備える。
別の技術案としては、本発明は、カスケード接続された複数段のシフトレジスタ素子を備えるシフトレジスタであって、前記シフトレジスタ素子が本発明による前記シフトレジスタ素子であるシフトレジスタを、さらに提供する。
別の技術案としては、本発明は、シフトレジスタを備えるゲート駆動回路であって、前記シフトレジスタとしては、本発明による前記シフトレジスタが用いられるゲート駆動回路を、さらに提供する。
別の技術案としては、本発明は、ゲートとゲート駆動回路とを備える表示装置であって、前記ゲート駆動回路としては、本発明による前記ゲート駆動回路が用いられる表示装置を、さらに提供する。
本発明は、下記の有益な効果を有している。
本発明によるシフトレジスタ素子によれば、第２制御トランジスタのゲートがローレベル信号入力端に接続され、すなわち第２制御トランジスタのオンオフが直接にローレベル信号により制御されるため、第２制御トランジスタのオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、本発明によるシフトレジスタ素子は、トランジスタの数を少なくすることにより、シフトレジスタ素子に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。
本発明によるシフトレジスタは、本発明による前記シフトレジスタ素子を用い、第２制御トランジスタのオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、トランジスタの数を少なくすることにより、シフトレジスタに必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。
本発明によるゲート駆動回路は、本発明による前記シフトレジスタを用い、第２制御トランジスタのオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、トランジスタの数を少なくすることにより、ゲート駆動回路に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。
本発明による表示装置は、本発明による前記ゲート駆動回路を用い、ゲート駆動回路に必要な占有スペースを小さすることができ、表示装置の狭額縁設計の実現に寄与する。
図面は、本発明をさらに理解させるために提供されたものであり、明細書の一部となって、後述の実施形態とともに、本発明の解釈に用いられるが、本発明を制限するものではない。図面のうち、
は、従来の発光制御シフトレジスタ素子の回路図である。 は、発光制御シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタである場合、発光制御シフトレジスタ素子における各信号のタイミングチャートである。 は、本発明によるシフトレジスタ素子の好ましい実施形態に係る回路図である。 は、シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタである場合、シフトレジスタ素子における各信号のタイミングチャートである。
以下は、図面を参照しながら、本発明に係る実施形態を詳しく説明する。ここで記述する実施形態が単に本発明を説明および解釈するためのものであり、本発明を制限するためのものでないことは、理解されるべきである。
図３は、本発明によるシフトレジスタ素子の好ましい実施形態に係る回路図である。図3に示すように、本実施形態において、シフトレジスタ素子は、第１モジュール1と、第２モジュール２と、第３モジュール３とを備える。第１モジュール１は、自段のシフトレジスタ素子の出力端４にハイレベル信号を出力させるためのものであり、ゲートが制御モジュール３に接続され、第１極がハイレベル信号入力端５に接続され、第２極が自段のシフトレジスタ素子の出力端４に接続される第１制御トランジスタ１０を備える。制御モジュール３は、第１制御トランジスタ１０のオンオフを制御するためのものである。第２モジュール２は、自段のシフトレジスタ素子の出力端４にローレベル信号を出力させるためのものであり、ゲート、第１極が何れもローレベル信号入力端６に接続され、第２極が自段のシフトレジスタ素子の出力端４に接続される第２制御トランジスタ２０を備える。
本実施形態において、言及された用語「第１極」は何れもソースであり、用語「第２極」は何れもドレインである、あるいは、用語「第１極」は何れもドレインであり、用語「第２極」は何れもソースである。
本実施形態において、第２制御トランジスタ２０のゲートがローレベル信号入力端６に接続され、すなわち第２制御トランジスタ２０のオンオフが直接にローレベル信号入力端６から入力されたローレベル信号により制御されるため、第２制御トランジスタ２０のオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、本実施形態におけるシフトレジスタ素子は、トランジスタの数を少なくすることにより、シフトレジスタ素子に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。
制御モジュール３は、スタート信号モジュール３ｃと、第１容量Ｃｓ０と、第１容量Ｃｓ０に並列接続される第１制御モジュール３ａ、 第２制御モジュール３ｂとを備える。スタート信号モジュール３ｃは、第１容量Ｃｓ０、第１制御モジュール３ａ、第２制御モジュール３ｂにスタート信号を供給するためのものであり、第１容量Ｃｓ０は、第１端がスタート信号モジュール３ｃに接続され、第２端が前記第１制御トランジスタ１０のゲートに接続される。第１制御モジュール３ａは、前記スタート信号および第１クロック信号入力端７から入力された第１クロック信号に基づき、第１制御トランジスタ１０のオンオフを制御するためのものである。第２制御モジュール３ｂは、前記スタート信号および第２クロック信号入力端９から入力された第２クロック信号に基づき、第１制御トランジスタ１０のオンオフを制御するためのものである。
スタート信号モジュール３ｃは、ゲートが第１クロック信号入力端７に接続され、第１極がスタート信号入力端８に接続され、第２極が第１容量Ｃｓ０の第１端、第１制御モジュール３ａおよび第２制御モジュール３ｂに接続される信号制御トランジスタ３０を備える。
第１制御モジュール３ａは、第１トランジスタ３１と、第２トランジスタ３２と、第３トランジスタ３３とを備える。第１トランジスタ３１のゲート、第１極は何れも第１クロック信号入力端７に接続され、第１トランジスタ３１の第２極は、第２トランジスタ３２の第２極および第３トランジスタ３３のゲートに接続される。第２トランジスタ３２のゲートは信号制御トランジスタ３０の第２極に接続され、第２トランジスタ３２の第１極はハイレベル信号入力端５に接続され、第２トランジスタ３２の第２極は第３トランジスタ３３のゲートに接続される。第３トランジスタ３３のゲートは第２容量Ｃｓ１の第１端に接続され、第２容量Ｃｓ１の第２端はハイレベル信号入力端５に接続され、第３トランジスタ３３の第１極はハイレベル信号入力端５に接続され、第３トランジスタ３３の第２極は第１制御トランジスタ１０のゲート、第１容量Ｃｓ０の第２端に接続される。
第２制御モジュール３ｂは、ゲートが信号制御トランジスタ３０の第２極、第１容量Ｃｓ０の第１端に接続され、第１極が第２クロック信号入力端９に接続され、第２極が第１制御トランジスタ１０のゲート、第１容量Ｃｓ０の第２端に接続される第４トランジスタ３４を備える。
以下は、図３および図４を参照しながら、前記シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタであることを例にして、該シフトレジスタ素子の作動原理を説明する。具体的には、図３および図４に示すように、第１段階ａにおいて、スタート信号入力端８から入力されたスタート信号はローレベルにあり、第１クロック信号入力端７から入力された第１クロック信号はローレベルにあり、第２クロック信号入力端９から入力された第２クロック信号はハイレベルにある。この場合、信号制御トランジスタ３０、第１トランジスタ３１はオンになる。スタート信号は第１容量Ｃｓ０に対して充電保持を行い、かつ、前記スタート信号は、第２トランジスタ３２、第４トランジスタ３４のゲートに入力され、第２トランジスタ３２、第４トランジスタ３４をオンにさせる。第２トランジスタ３２のオンにより、ハイレベル信号入力端５から入力されたハイレベル信号は、第２トランジスタ３２の第１極、第２極を介して第３トランジスタ３３のゲートに入力され、第３トランジスタ３３をオフにさせる。第４トランジスタ３４のオンにより、第２クロック信号は第１制御トランジスタ１０のゲートに入力され、これにより、第１制御トランジスタ１０はオフになる。この過程において、ローレベル信号はローレベル信号入力端６から第２制御トランジスタ２０のゲートに入力され、第２制御トランジスタ２０はオンになり、これにより、ローレベル信号はシフトレジスタ素子の出力端４から出力され、すなわち出力端４は開信号を出力する。
第２段階ｂにおいて、スタート信号はハイレベルになり、第１クロック信号はハイレベルになり、第２クロック信号はローレベルになる。この場合、信号制御トランジスタ３０、第１トランジスタ３１はオフになり、第１容量Ｃｓ０は、それが保持している第１段階ａのスタート信号を第２トランジスタ３２および第４トランジスタ３４のゲートに入力し、第２トランジスタ３２および第４トランジスタ３４をオンにさせる。第２トランジスタ３２のオンにより、ハイレベル信号入力端５から入力されたハイレベル信号は、第２トランジスタ３２の第１極、第２極を介して第３トランジスタ３３のゲートおよび第２容量Ｃｓ１の第１端に入力され、第３トランジスタ３３をオフにさせ、かつ、該ハイレベル信号は第２容量Ｃｓ１に対して充電保持を行う。第４トランジスタ３４のオンにより、第２クロック信号は、第４トランジスタ３４の第１極、第２極を介して第１制御トランジスタ１０のゲートに入力され、これにより、第１制御トランジスタ１０はオンになる。この過程において、ローレベル信号が第２制御トランジスタ２０のゲートに入力されることにより、第２制御トランジスタ２０は依然としてオン状態にあるが、第１制御トランジスタ１０がすでにオンになっており、ハイレベル信号の電圧がローレベル信号の電圧より高いため、最終的に、シフトレジスタ素子はハイレベル信号を出力し、すなわち出力端４は閉信号を出力する。
第３段階ｃにおいて、スタート信号はハイレベルに維持され、第１クロック信号はローレベルになり、第２クロック信号はハイレベルになる。この場合、信号制御トランジスタ３０、第１トランジスタ３１はオンになり、スタート信号は、第１容量Ｃｓ０に対して充電保持を行い、かつ第２トランジスタ３２、第４トランジスタ３４のゲートに入力され、第２トランジスタ３２、第４トランジスタ３４をオフにさせる。第１トランジスタ３１のオンにより、第１クロック信号は、第１トランジスタ３１の第１極、第２極を介して第３トランジスタ３３のゲートに入力され、第３トランジスタ３３をオンにさせる。第３トランジスタ３３のオンにより、ハイレベル信号入力端５から入力されたハイレベル信号は、第３トランジスタ３３の第１極、第２極を介して第１制御トランジスタ１０のゲートに入力され、これにより、第１制御トランジスタ１０はオフになる。それと同時に、該ハイレベル信号は、第２容量Ｃｓ１に対して充電保持を行う。この過程において、ローレベル信号が第２制御トランジスタ２０のゲートに入力されることにより、第２制御トランジスタ２０は依然としてオン状態にあり、これにより、ローレベル信号はシフトレジスタ素子から出力され、すなわち出力端４は開信号を出力する。
第４段階ｄにおいて、スタート信号はハイレベルに維持され、第１クロック信号はハイレベルになり、第２クロック信号はローレベルになる。この場合、信号制御トランジスタ３０、第１トランジスタ３１はオフになり、第１容量Ｃｓ０は、それが保持している第３段階ｃのスタート信号を第２トランジスタ３２および第４トランジスタ３４のゲートに入力し、第２トランジスタ３２および第４トランジスタ３４をオフにさせる。第２容量Ｃｓ１は、それが保持している第３段階ｃのハイレベル信号を第３トランジスタ３３のゲートに入力し、第３トランジスタ３３をオフにさせる。第１容量Ｃｓ０は、それが保持している第３段階ｃのスタート信号を第１制御トランジスタ１０のゲートに入力し、第１制御トランジスタ１０をオフにさせる。この過程において、ローレベル信号が第２制御トランジスタ２０のゲートに入力されることにより、第２制御トランジスタ２０は依然としてオン状態にあり、これにより、シフトレジスタ素子はローレベル信号を出力し、すなわち出力端４は開信号を出力する。その後の各段階において、前記第３段階ｃおよび第４段階ｄを絶えずに繰り返すことにより、出力端４から出力された信号は何れも開信号であるようにしている。
上記において、シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタがＰ型トランジスタであることを例にして、シフトレジスタ素子の作動原理を説明したが、シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタはＰ型トランジスタに限定されるのではなく、例えば、シフトレジスタ素子における各トランジスタおよび画素発光を制御する薄膜トランジスタはＮ型トランジスタであってもよい。この場合、スタート信号、第１クロック信号および第２クロック信号のタイミングを制御することにより、第１制御トランジスタ１０は１パルスにのみオフになり、他の時間帯にオンに維持されるようにして、シフトレジスタ素子は１パルスにのみ閉信号を出力し、他の時間帯に開信号を出力するようにする。
本発明によるシフトレジスタ素子によれば、第２制御トランジスタ２０のゲートがローレベル信号入力端６に接続され、すなわち第２制御トランジスタ２０のオンオフが直接にローレベル信号により制御されるため、第２制御トランジスタ２０のオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、本発明によるシフトレジスタ素子は、トランジスタの数を少なくすることにより、シフトレジスタ素子に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。
別の技術案としては、本発明は、カスケード接続された複数段のシフトレジスタ素子を備えるシフトレジスタであって、前記シフトレジスタ素子が本発明による前記シフトレジスタ素子であるシフトレジスタを、さらに提供する。
別の技術案としては、本発明は、シフトレジスタを備えるゲート駆動回路であって、前記シフトレジスタが本発明による前記シフトレジスタであるゲート駆動回路を、さらに提供する。
本発明によるゲート駆動回路は、本発明による前記シフトレジスタを用い、第２制御トランジスタのオンオフをそれぞれに制御するための付加的トランジスタを別個設ける必要がなく、従来技術と比べて、トランジスタの数を少なくすることにより、シフトレジスタおよびゲート駆動回路に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。
別の技術案としては、本発明は、ゲートとゲート駆動回路とを備える表示装置であって、前記ゲート駆動回路としては、本発明による前記ゲート駆動回路が用いられる表示装置を、さらに提供する。
具体的には、前記表示装置は、ＯＬＥＤ表示装置である。
本発明による表示装置は、本発明による前記ゲート駆動回路を用い、ゲート駆動回路に必要な占有スペースを小さくすることができ、表示装置の狭額縁設計の実現に寄与する。
以上の実施形態が単に本発明の原理を説明するために用いられた例示的な実施形態であり、本発明がこれに限定されないことは、理解されるべきである。本分野の一般的な技術者であれば、本発明の精神および実体から逸脱することなく様々な変更や改良を行うことができる。これらの変更や改良も本発明の保護範囲にあるものと見なされる。

Claims (8)

  1. 第１モジュールと、第２モジュールと、制御モジュールとを備えるシフトレジスタ素子であって、
    前記第１モジュールは、自段のシフトレジスタ素子の出力端にハイレベル信号を出力させるためのものであり、ゲートが前記制御モジュールに接続され、第１極がハイレベル信号入力端に接続され、第２極が自段のシフトレジスタ素子の出力端に接続される第１制御トランジスタを備え、
    前記制御モジュールは、前記第１制御トランジスタのオンオフを制御するためのものであり、
    前記第２モジュールは、自段のシフトレジスタ素子の出力端にローレベル信号を出力させるためのものであり、ゲート、第１極が何れもローレベル信号入力端に接続され、第２極が自段のシフトレジスタ素子の出力端に接続される第２制御トランジスタを備える
    ことを特徴とするシフトレジスタ素子。
  2. 請求項１に記載のシフトレジスタ素子において、
    前記制御モジュールは、スタート信号モジュールと、第１容量と、第１容量に並列接続される第１制御モジュール、 第２制御モジュールとを備え、
    前記スタート信号モジュールは、第１容量、第１制御モジュール、第２制御モジュールにスタート信号を供給するためのものであり、
    前記第１容量は、第１端がスタート信号モジュールに接続され、第２端が前記第１制御トランジスタのゲートに接続され、
    前記第１制御モジュールは、前記スタート信号および第１クロック信号入力端から入力された第１クロック信号に基づき、前記第１制御トランジスタのオンオフを制御するためのものであり、
    前記第２制御モジュールは、前記スタート信号および第２クロック信号入力端から入力された第２クロック信号に基づき、前記第１制御トランジスタのオンオフを制御するためのものである
    ことを特徴とするシフトレジスタ素子。
  3. 請求項２に記載のシフトレジスタ素子において、
    前記スタート信号モジュールは、ゲートが前記第１クロック信号入力端に接続され、第１極が前記スタート信号入力端に接続され、第２極が前記第１容量の第１端、前記第１制御モジュールおよび前記第２制御モジュールに接続される信号制御トランジスタを備える
    ことを特徴とするシフトレジスタ素子。
  4. 請求項３に記載のシフトレジスタ素子において、
    前記第１制御モジュールは、第２容量と、第１トランジスタと、第２トランジスタと、第３トランジスタとを備え、
    前記第１トランジスタのゲートおよび第１極は共に、前記第１クロック信号入力端に接続され、前記第１トランジスタの第２極は、前記第２トランジスタの第２極および前記第３トランジスタのゲートに接続され、
    前記第２トランジスタのゲートは前記信号制御トランジスタの第２極に接続され、前記第２トランジスタの第１極は前記ハイレベル信号入力端に接続され、前記第２トランジスタの第２極は前記第３トランジスタのゲートに接続され、
    前記第３トランジスタのゲートは前記第２容量の第１端に接続され、前記第２容量の第２端は前記ハイレベル信号入力端に接続され、前記第３トランジスタの第１極は前記ハイレベル信号入力端に接続され、前記第３トランジスタの第２極は前記第１制御トランジスタのゲート、前記第１容量の第２端に接続される
    ことを特徴とするシフトレジスタ素子。
  5. 請求項４に記載のシフトレジスタ素子において、
    前記第２制御モジュールは、ゲートが前記信号制御トランジスタの第２極、前記第１容量の第１端に接続され、第１極が前記第２クロック信号入力端に接続され、第２極が前記第１制御トランジスタのゲート、前記第１容量の第２端に接続される第４トランジスタを備える
    ことを特徴とするシフトレジスタ素子。
  6. カスケード接続された複数段のシフトレジスタ素子を備えるシフトレジスタであって、
    前記シフトレジスタ素子としては、請求項１〜５のいずれか一項に記載のシフトレジスタ素子が用いられる
    ことを特徴とするシフトレジスタ。
  7. シフトレジスタを備えるゲート駆動回路であって、
    前記シフトレジスタとしては、請求項６に記載のシフトレジスタが用いられる
    ことを特徴とするゲート駆動回路。
  8. ゲートとゲート駆動回路とを備える表示装置であって、
    前記ゲート駆動回路としては、請求項７に記載のゲート駆動回路が用いられる
    ことを特徴とする表示装置。
JP2017545993A 2014-11-19 2015-03-17 シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置 Active JP6369963B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410664680.7A CN104361860B (zh) 2014-11-19 2014-11-19 一种移位寄存器、栅极驱动电路以及显示装置
CN201410664680.7 2014-11-19
PCT/CN2015/074352 WO2016078264A1 (zh) 2014-11-19 2015-03-17 移位寄存单元、移位寄存器、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
JP2018501601A true JP2018501601A (ja) 2018-01-18
JP6369963B2 JP6369963B2 (ja) 2018-08-08

Family

ID=52529117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017545993A Active JP6369963B2 (ja) 2014-11-19 2015-03-17 シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置

Country Status (6)

Country Link
US (1) US20160351150A1 (ja)
EP (1) EP3223267B1 (ja)
JP (1) JP6369963B2 (ja)
KR (1) KR101746634B1 (ja)
CN (1) CN104361860B (ja)
WO (1) WO2016078264A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104361860B (zh) * 2014-11-19 2017-02-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路以及显示装置
CN104835450B (zh) 2015-05-22 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN105304057B (zh) * 2015-12-09 2018-11-30 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN109427285B (zh) * 2017-08-31 2022-06-24 乐金显示有限公司 选通驱动电路和使用该选通驱动电路的电致发光显示器
CN109410836A (zh) * 2018-12-05 2019-03-01 武汉华星光电半导体显示技术有限公司 Oled像素驱动电路及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031908A (ja) * 2004-07-13 2006-02-02 Toppoly Optoelectronics Corp シフトレジスタ及びこれを用いたフラットパネルディスプレイ
JP2006228312A (ja) * 2005-02-16 2006-08-31 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
JP2010009738A (ja) * 2008-05-26 2010-01-14 Nec Lcd Technologies Ltd ブートストラップ回路及びそれを用いたシフトレジスタと表示装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3589926B2 (ja) * 2000-02-02 2004-11-17 シャープ株式会社 シフトレジスタ回路および画像表示装置
TWI282081B (en) * 2002-08-13 2007-06-01 Au Optronics Corp Shift register circuit
KR100490623B1 (ko) * 2003-02-24 2005-05-17 삼성에스디아이 주식회사 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
JP2006058770A (ja) * 2004-08-23 2006-03-02 Toshiba Matsushita Display Technology Co Ltd 表示装置の駆動回路
KR100729099B1 (ko) * 2005-09-20 2007-06-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
TWI338877B (en) * 2006-05-04 2011-03-11 Chi Mei El Corp A shift register circuit and a pull high element thereof
CN101868833B (zh) * 2007-12-27 2013-03-13 夏普株式会社 移位寄存器和显示装置
KR20100083370A (ko) * 2009-01-13 2010-07-22 삼성전자주식회사 게이트 구동회로 및 이를 갖는 표시장치
CN101615431B (zh) * 2009-07-29 2012-06-27 友达光电股份有限公司 移位寄存器
CN102479477B (zh) * 2010-11-26 2015-03-04 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
JP2013084333A (ja) * 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
CN202332230U (zh) * 2011-11-25 2012-07-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其液晶显示装置
KR101963595B1 (ko) * 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN102708816B (zh) * 2012-03-02 2013-06-12 京东方科技集团股份有限公司 移位寄存器、栅极驱动装置和显示装置
KR101931335B1 (ko) * 2012-03-23 2018-12-20 엘지디스플레이 주식회사 액정표시장치의 레벨 시프터
CN102982777B (zh) * 2012-12-07 2015-10-07 京东方科技集团股份有限公司 显示装置的栅极驱动电路
CN103000155B (zh) * 2012-12-11 2014-10-08 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN103236272B (zh) * 2013-03-29 2016-03-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置与显示装置
CN103226981B (zh) * 2013-04-10 2015-09-16 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路
CN103280200B (zh) * 2013-04-22 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路与显示器件
CN104183219B (zh) * 2013-12-30 2017-02-15 昆山工研院新型平板显示技术中心有限公司 扫描驱动电路和有机发光显示器
CN104299554B (zh) * 2014-08-22 2017-07-18 京东方科技集团股份有限公司 移位寄存器、阵列基板及显示装置
CN104361860B (zh) * 2014-11-19 2017-02-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路以及显示装置
CN204178680U (zh) * 2014-11-19 2015-02-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路以及显示装置
CN104464817B (zh) * 2014-12-05 2018-06-15 深圳市华星光电技术有限公司 液晶显示装置及其移位寄存器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006031908A (ja) * 2004-07-13 2006-02-02 Toppoly Optoelectronics Corp シフトレジスタ及びこれを用いたフラットパネルディスプレイ
JP2006228312A (ja) * 2005-02-16 2006-08-31 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
JP2010009738A (ja) * 2008-05-26 2010-01-14 Nec Lcd Technologies Ltd ブートストラップ回路及びそれを用いたシフトレジスタと表示装置

Also Published As

Publication number Publication date
KR101746634B1 (ko) 2017-06-27
EP3223267A1 (en) 2017-09-27
JP6369963B2 (ja) 2018-08-08
CN104361860A (zh) 2015-02-18
WO2016078264A1 (zh) 2016-05-26
US20160351150A1 (en) 2016-12-01
KR20160078296A (ko) 2016-07-04
EP3223267A4 (en) 2018-07-18
EP3223267B1 (en) 2022-06-15
CN104361860B (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
US9953611B2 (en) Shift register and driving method thereof, gate driving circuit and display device
US9620061B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
US10276254B2 (en) Shift register unit, organic light-emitting display panel and driving method
US20200066209A1 (en) Shift register and method for driving the same, gate driving circuit and display apparatus
KR102190083B1 (ko) Goa 구동 회로 및 액정 디스플레이 장치
JP6316437B2 (ja) 走査駆動回路及び有機発光表示装置
EP3232430B1 (en) Shift register and drive method therefor, shift scanning circuit and display device
US9536476B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
WO2016201862A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
JP6369963B2 (ja) シフトレジスタ素子、シフトレジスタ、ゲート駆動回路および表示装置
US9761175B2 (en) Shift register and driving method thereof as well as gate driving circuit
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
WO2017016190A1 (zh) 移位寄存器、显示装置及移位寄存器驱动方法
EP2672479A1 (en) Gate on array driver unit, gate on array driver circuit, and display device
WO2016123962A1 (zh) 移位寄存器单元及其驱动方法、栅极扫描电路
US9584127B2 (en) Inverter, driving circuit and display panel
RU2673701C1 (ru) Жидкокристаллическое устройство отображения и схема возбуждения затвора для него
US9589667B2 (en) Gate drive circuit and drive method for the same
WO2013174118A1 (zh) 移位寄存器、驱动装置及显示器
JP2020527818A (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路
US9159447B2 (en) Shift register unit, shift register, array substrate and display apparatus
WO2022160802A1 (zh) 移位寄存器及其控制方法、栅极驱动电路和显示面板
JP6650459B2 (ja) 表示パネル及びその駆動回路
US10803779B2 (en) Gate driver on array (GOA) circuit unit, GOA circuit, and display panel
US10176752B2 (en) Integrated gate driver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180706

R150 Certificate of patent or registration of utility model

Ref document number: 6369963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250