JP2018195826A - 電子装置及びその製造方法 - Google Patents

Abstract

【課題】従来のものよりも、より高い素子設置密度を持たせることのできる電子装置及びその製造方法を提供する。【解決手段】電子装置の製造方法としては、フレキシブル基板を硬質キャリア基板上に形成するステップと、薄膜素子を形成するステップと、薄膜素子に電気的に接続される導電配線を形成するステップと、電気的接続パッドを導電配線に電気的に接続するステップと、電気的接続パッド及び導電配線を介して薄膜素子に電気的に接続される表面実装素子を形成するステップと、硬質キャリア基板を除去するステップと、を含み、電子装置としては、フレキシブル基板と、フレキシブル基板上に設けられる導電配線と、電気的接続パッドとを有するフレキシブル回路板と、導電配線に電気的に接続される薄膜素子と、電気的接続パッド及び導電配線を介して薄膜素子に電気的に接続される表面実装素子と、を備えている。【選択図】図１

Description

本発明は、電子装置及びその製造方法に関する。

従来、電子装置（例えばディスプレイ）の製造過程において、半導体製造工程で一つずつの半導体素子を製造した後に、キャリア基板上に転置して、更にピックアップヘッド（ｐｉｃｋ-ｕｐ ｈｅａｄ）を用いて、キャリア基板から一回に一つ又は複数の素子をピックアップした後に、例えば回路基板上に転置して、更に後続のその他の工程を行う。しかし、このような製造方式では、必要となる設備コストが相対的に高く、電子装置の高コストを招き、しかも設備の製造精度により、製造された電子装置の素子設置密度も制限されるという問題があった。

本発明の目的は、上記した従来技術の問題点を解決して、コストダウンを図り、電子装置により高い素子設置密度を持たせることのできる電子装置及びその製造方法を提供することにある。

上記目的を達成するために、本発明に係る電子装置は、フレキシブル回路板と、少なくとも一つの薄膜素子と、少なくとも一つの表面実装素子とを備える。フレキシブル回路板は、フレキシブル基板と、導電配線と、少なくとも一つの電気的接続パッドとを備える。導電配線はフレキシブル基板上に設けられる。電気的接続パッドは、フレキシブル基板上に設けられるとともに導電配線に電気的に接続されており、電気的接続パッドの厚さは、２〜２０μｍである。薄膜素子は、フレキシブル基板上に設けられるとともに、導電配線に電気的に接続される。表面実装素子は、フレキシブル基板上に設けられており、表面実装素子は、電気的接続パッド及び導電配線を介して薄膜素子に電気的に接続される。

上記目的を達成するために、本発明に係る電子装置の製造方法は、フレキシブル基板を硬質キャリア基板上に形成するステップと、少なくとも一つの薄膜素子をフレキシブル基板上に形成するステップと、薄膜素子に電気的に接続される導電配線をフレキシブル基板上に形成するステップと、厚さが２〜２０μｍである少なくとも一つの電気的接続パッドをフレキシブル基板上に形成するとともに導電配線に電気的に接続するステップと、電気的接続パッド及び導電配線を介して薄膜素子に電気的に接続される少なくとも一つの表面実装素子をフレキシブル基板上に形成するステップと、硬質キャリア基板を除去するステップとを含む。

一実施例において、フレキシブル基板は、ガラス転移温度が４００℃ないし６００℃である有機高分子材料を含む。

一実施例において、導電配線の線幅は１〜１０μｍである。

一実施例において、薄膜素子は半導体素子である。

一実施例において、フレキシブル基板は作動領域と周辺領域とを有しており、薄膜素子は作動領域に位置し、表面実装素子は周辺領域に位置して、薄膜素子を駆動するのに用いられる。

一実施例において、薄膜素子の個数は複数であり、薄膜素子が感知画素アレイを形成する。

一実施例において、フレキシブル基板は作動領域を有しており、薄膜素子及び表面実装素子は作動領域に位置する。

一実施例において、薄膜素子及び表面実装素子の個数は複数であり、薄膜素子と表面実装素子とで画素アレイを形成する。

一実施例において、薄膜素子は少なくとも一つの薄膜トランジスタを有し、表面実装素子は少なくとも一つの発光ダイオードチップを有する。

一実施例において、電子装置は、指紋センサ、Ｘ線センサ又は発光ダイオードディスプレイとしてもよい。

一実施例において、フレキシブル基板は、接着接合又は塗布方式で設けられるとともに、硬化後に硬質キャリア基板上に形成される。

一実施例において、電気的接続パッドは、電気めっき、プリント又は蒸着剥離パターンニング製造工程で製作してなる。

一実施例において、導電配線は、銅箔を圧着した後にエッチング又は薄膜製造工程により形成される。

一実施例において、薄膜製造工程は、低温ポリシリコン製造工程、アモルファスシリコン製造工程又は金属酸化物半導体の製造工程を含む。

上記により、本発明の電子装置において、導電配線と少なくとも一つの電気的接続パッドとは、フレキシブル基板上に設けられるものであり、電気的接続パッドの厚さは、２〜２０μｍである。更に、少なくとも一つの薄膜素子は、フレキシブル基板上に設けられるとともに、導電配線及び電気的接続パッドに電気的に接続され、且つ、表面実装素子は、フレキシブル基板上に設けられるとともに、電気的接続パッド及び導電配線を介して薄膜素子に電気的に接続される。これにより、本発明の電子装置の製造方法を従来の技術で製造された電子装置と比べると、本発明の電子装置は、フレキシブル基板上に薄膜製造工程を通じて薄膜素子を製造した後に、さらに、表面実装技術（ＳＭＴ）を用いて表面実装素子（ＳＭＤ）を設けるので、精細な配線及び素子を多く製作できることにより、素子設置密度を向上することができる。

本発明の好ましい実施例の電子装置の製造方法の手順概略図である。 本発明の一実施例の電子装置の製造過程概略図である。 本発明の一実施例の電子装置の製造過程概略図である。 本発明の一実施例の電子装置の製造過程概略図である。 本発明の一実施例の電子装置の製造過程概略図である。 本発明の一実施例の電子装置の製造過程概略図である。 本発明の他の実施例の電子装置の概略図である。 本発明の他の実施例の電子装置の概略図である。 本発明の一実施例の電子装置の回路概略図である。 本発明の他の実施例の電子装置の平面概略図である。 一実施例の図５Ａの電子装置の側面概略図である。

以下にて関連する図面を参照して、本発明の好ましい実施例に係る電子装置及びその製造方法を説明する。なお、実施例において、同じ構成要素については同じ符号を付して説明する。

本発明の好ましい実施例の電子装置の製造方法の手順概略図である図１を参照されたい。以下の実施例にて述べる「電子装置」は、発光ダイオード（ＬＥＤ）ディスプレイ、マイクロ発光ダイオードディスプレイ（Ｍｉｃｒｏ-ＬＥＤ Ｄｉｓｐｌａｙ）、感知装置（例えば指紋センサ、指紋識別器、Ｘ線センサ）、半導体装置又は照明装置等としてもよく、本発明に特別な制限はない。

図１に示すように、電子装置１の製造方法は、フレキシブル基板（Ｆｌｅｘｉｂｌｅ Ｓｕｂｓｔｒａｔｅ）を硬質キャリア基板上に形成する（ステップＳ０１）と、少なくとも一つの薄膜素子をフレキシブル基板上に形成する（ステップＳ０２）と、薄膜素子に電気的に接続される導電配線をフレキシブル基板上に形成する（ステップＳ０３）と、厚さが２〜２０μｍである少なくとも一つの電気的接続パッドをフレキシブル基板上に形成するとともに導電配線に電気的に接続する（ステップＳ０４）と、電気的接続パッド及び導電配線を介して薄膜素子に電気的に接続される少なくとも一つの表面実装素子（ＳＭＤ）をフレキシブル基板上に形成する（ステップＳ０５）と、硬質キャリア基板を除去する（ステップＳ０６）とを含む。

以下に図１を参照するとともに図２Ａないし図２Ｅを合わせて参照して、上記ステップＳ０１ないしステップＳ０６の詳細な内容を説明する。図２Ａないし図２Ｅは、それぞれ本発明の一実施例の電子装置１の製造過程概略図である。

ステップＳ０１にて、図２Ａに示すように、フレキシブル基板１１１を硬質キャリア基板９上に形成する。硬質キャリア基板９は、透光性又は不透光性の材料、例えば、ガラス板、セラミック板、金属板又は石英板としてもよいが、それらに限定されない。本実施例では、ガラス板を例とする。また、フレキシブル基板１１１は、可撓性を有するとともに、有機高分子材料を含んでもよく、有機高分子材料のガラス転移温度（Ｇｌａｓｓ Ｔｒａｎｓｉｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ、 Ｔｇ）は、４００℃ないし６００℃の間としてもよい。このような高いガラス転移温度により、フレキシブル基板１１１は、後続の製造工程にて特性が失われることがなくなる。このうち、有機高分子材料は、熱可塑性材料、例えば、ポリイミド（ＰＩ）、ポリエチレン（Ｐｏｌｙｅｔｈｙｌｅｎｅ、 ＰＥ）、ポリ塩化ビニル（Ｐｏｌｙｖｉｎｙｌｃｈｌｏｒｉｄｅ、 ＰＶＣ）、ポリスチレン（ＰＳ）、アクリル（アクリル酸、ａｃｒｙｌｉｃ）、フルオロポリマー（Ｆｌｕｏｒｏｐｏｌｙｍｅｒ）、ポリエステル繊維（ｐｏｌｙｅｓｔｅｒ）又はナイロン（ｎｙｌｏｎ）としてもよい。本実施例のフレキシブル基板１１１の材料は、ポリイミド（ＰＩ）を例とする。

フレキシブル基板１１１は、例えば、接着接合方式又は塗布方式で設けられるとともに、硬化（熱硬化又は光硬化）後に、硬質キャリア基板９上に形成される。本実施例においては、まず、硬質キャリア基板９上に接着層９１を塗布した後に、更に、フレキシブル基板１１１を接着層９１上に貼り合わせて、ラミネートして、硬化した後に、硬質キャリア基板９と接着層９１とフレキシブル基板１１１が積層された構造が構成される。このうち、接着層９１の材料は、例えば、エポキシ樹脂又はシランカップリング剤（Ｓｉｌａｎｅ ｃｏｕｐｌｉｎｇ ａｇｅｎｔ、ＳＣＡ）としてもよいが、それらに限定されない。また、塗布方式でフレキシブル基板１１１を設ける場合には、有機高分子材料を硬質キャリア基板９上に直接塗布して、それが硬化した後に、フレキシブル基板１１１を硬質キャリア基板９上に直接形成できるので、接着層を必要としない。

続いて、ステップＳ０２にて、図２Ｂに示すように、薄膜製造工程を用いて、少なくとも一つの薄膜素子１２をフレキシブル基板１１１上に形成する。ここで、薄膜製造工程は、半導体製造工程としてもよい。薄膜素子１２は、半導体素子としてもよい。薄膜素子１２は、フレキシブル基板１１１上に直接的に形成して設けられる。また、薄膜素子１２は、フレキシブル基板１１１上に間接的に形成してもよい。例えば、フレキシブル基板１１１と薄膜素子１２の両者の間にバッファ層又は絶縁層を含むが、これに限定されない。一部の実施例において、薄膜素子１２は、例えば、薄膜トランジスタ（ＴＦＴ ｔｒａｎｓｉｓｔｏｒ）、フォトトランジスタ（ｐｈｏｔｏ ｔｒａｎｓｉｓｔｏｒ）、ダイオード（ｄｉｏｄｅ）、発光ダイオード（ＬＥＤ）、マイクロ発光ダイオード（μＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、フォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、キャパシタ（ｃａｐａｃｉｔｏｒ）、電圧制御キャパシタ（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｃａｐａｃｉｔｏｒ）、抵抗器（ｒｅｓｉｓｔｏｒ）、フォトレジスタ（ｐｈｏｔｏ ｒｅｓｉｓｔｏｒ）、熱抵抗器（ｔｈｅｒｍａｌ ｒｅｓｉｓｔｏｒ）、…等、又はそれらの組合せとしてもよいが、それらに限定されない。また、上記した薄膜製造工程は、例えば、低温ポリシリコン（ＬＴＰＳ）製造工程、アモルファスシリコン（ａ-Ｓｉ）製造工程、又は金属酸化物（例えばＩＧＺＯ）半導体製造工程等を含んでもよい。一部の実施例において、薄膜素子１２をフレキシブル基板１１１上に形成する以外に、その他の絶縁膜層又は導電膜層を形成してもよい。

続いて、ステップＳ０３にて、薄膜素子１２に電気的に接続される導電配線１１２をフレキシブル基板１１１上に形成する。導電配線１１２の線幅は、１〜１０μｍとしてもよい。導電配線１１２の材料は、金属（例えばアルミニウム、銅、銀、モリブデン、又はチタン）又はその合金により構成される単層又は多層構造のものを使用してもよい。導電配線１１２は、銅箔を圧着した後に、エッチング又は薄膜製造工程により形成されるが（薄膜素子１２の製造の工程中に合わせて製造されることができる）、これに限定されない。このうち、導電配線１１２は、薄膜素子１２中に含まれる導電膜層と、同一製造工程又は同一材料を使用してもよい。一部の実施例において、導電配線１１２は、直接的又は間接的に、その他の導電層を介して薄膜素子１２に電気的に接続されて、また、導電配線１１２は、二つの薄膜素子１２の間を互いに電気的に接続させる導電線としてもよく、これに限定されない。本実施例は、二つの導電配線１１２がフレキシブル基板１１１上に形成されており、且つ、このうちの一つの導電配線１１２が薄膜素子１２に電気的に接続されるものを例としている。

また、ステップＳ０４にて、図２Ｃに示すように、少なくとも一つの電気的接続パッド（ｐａｄ）１１３をフレキシブル基板１１１上に形成する。電気的接続パッド１１３は、導電配線１１２に電気的に接続される。ここで本実施例は、電気的接続パッド１１３を二つの導電配線１１２上にそれぞれ製作して、電気的接続パッド１１３と導電配線１１２とが電気的に接続されるものを例としている。電気的接続パッド１１３の材料は、例えば銅、銀、金、又はそれらの組合せとしてもよいが、それらに限定されない。

表面実装素子１３を電気的接続パッド１１３に接合して電気的に接続しやすくするために、本実施例における電気的接続パッド１１３の厚さｄは、例えば２〜２０μｍの間とするように厚めにする必要がある。厚めの電気的接続パッド１１３を製作するために、一部の実施例においては、例えば、電気めっき、プリント、又は蒸着剥離パターニング（Ｌｉｆｔ-ｏｆｆ ｐａｔｔｅｒｎｉｎｇ）等の方法で、導電配線１１２上に電気的接続パッド１１３を製作してもよい。他の一部の実施例においては、薄膜製造工程を用いて製作してもよい。導電配線１１２及び電気的接続パッド１１３は、製造工程にて異なる膜層としてもよく、同一の膜層としてもよい。また、電気的接続パッド１１３の製造工程（ステップＳ０４）と、薄膜素子１２の製造工程（ステップＳ０２）とを入れ替えてもよい。言い換えるならば、先に薄膜素子の製造工程を行った後に、更に電気的接続パッドの製造工程を行うことができ、薄膜素子の製造工程と電気的接続パッドの製造工程の順番を逆にして行うこともできる。

また、表面実装素子１３の設置ステップＳ０５の前には、図２Ｄに示すように、表面実装素子１３を電気的接続パッド１１３に接合する必要性から、予め、電気的接続パッド１１３上に導電体１１４をそれぞれ設ける必要がある。ここで、導電体１１４の材料は、例えば、ハンダ又は接着材料であるが、それらに限定されない。このうち、接着材料は、使用する接合方式に応じて選択することができ、光硬化の方式（例えばＵＶ光）を用いて表面実装素子１３を接合する場合には、接着材料はＵＶ接着剤としてもよい。熱硬化方式を使用する場合には、接着材料は熱硬化性接着材料、例えば、異方向性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、 ＡＣＦ）等のフィルムタイプ（ｆｉｌｍ ｔｙｐｅ）接着材料とするか、又は異方導電ペースト（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｐａｓｔｅ、 ＡＣＰ）としてもよい。

その後、更にステップＳ０５を実行する：電気的接続パッド１１３及び導電配線１１２を介して、薄膜素子１２に電気的に接続される少なくとも一つの表面実装素子１３をフレキシブル基板１１１上に設ける。ここで、表面実装素子１３は、表面実装技術（ＳＭＴ）を用いて導電体１１４上に設けられることで、導電体１１４を介して電気的接続パッド１１３に接続される。表面実装素子１３は、二電極素子としてもよく、例えば、発光ダイオード（ＬＥＤ）、マイクロ発光ダイオードディスプレイ（μＬＥＤ）、フォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、又はイメージセンサ（ｉｍａｇｅ ｓｅｎｓｏｒ）とすることができるが、それらに限定されない。また、表面実装素子１３は、三電極素子（例えばトランジスタ）、若しくは集積回路（ＩＣ、例えばＣＰＵ）、能動素子、受動素子、コネクタ、又はその他の機能のＳＭＤとしてもよく、本発明では限定しない。本実施例の表面実装素子１３は、二つの電極１３１、１３２を有するＬＥＤを例としている。一部の実施例において、例えば材料となるハンダを加熱方式で溶融してなる導電体１１４により、表面実装素子１３の電極１３１が、それぞれ導電体１１４、電気的接続パッド１１３及び導電配線１１２を介して、薄膜素子１２に電気的に接続されて、電極１３２が、他の導電体１１４、他の電気的接続パッド１１３を介して他の導電配線１１２に接続される（他の導電配線１１２は、例えば、グランド又は電源側に接続されるか、又はその他の薄膜素子に接続されてもよい）。本実施例において、表面実装技術（ＳＭＴ）を用いて表面実装素子１３をフレキシブル基板１１１上に設けることで、公知技術のチップ転置工程を必要としないので、製造工程が簡単になり、コストも削減される。

最後に、ステップＳ０６を実行して、図２Ｅに示すように、硬質キャリア基板９を除去する。このうち、レーザ剥離（Ｌａｓｅｒ ｌｉｆｔ-ｏｆｆ）又は機械式剥離の技術により、硬質キャリア基板９を除去して、その後、更に、接着層９１を除去した後に、システム・オン・フィルム（ｓｙｓｔｅｍ ｏｎ ｆｉｌｍ、 ＳＯＦ）を有する電子装置１を得ることができる。

よって、本実施例の電子装置１は、フレキシブル回路板１１と、少なくとも一つの薄膜素子１２と、少なくとも一つの表面実装素子１３とを備えることができる。導電配線１１２は、フレキシブル基板１１１上に設けられており、電気的接続パッド１１３は、フレキシブル基板１１１上に設けられるとともに導電配線１１２に電気的に接続されており、電気的接続パッド１１３の厚さは、２〜２０μｍであり、薄膜素子１２は、フレキシブル基板１１１上に設けられるとともに導電配線１１２に電気的に接続されており、表面実装素子１３は、フレキシブル基板１１１上に設けられ、且つ、表面実装素子１３は、電気的接続パッド１１３及び導電配線１１２を介して、薄膜素子１２に電気的に接続される。フレキシブル基板１１１上には、薄膜製造工程を通じて薄膜素子１２を製作して導電配線１１２を設けており、更に、表面実装技術を用いて表面実装素子１３を設けているため、電気的接続パッド１１３及び導電配線１１２を介して、薄膜素子１２に表面実装素子１３が電気的に接続される。これにより、精細な配線及び素子を多く製作できることにより、電子装置１に、より高い素子設置密度を持たせることができる。

また、本発明の他の実施例の電子装置２の概略図である図３を参照されたい。電子装置２は、指紋センサ又はＸ線センサとしてもよく、ここでは、指紋センサを例とするとともに、上記の製造方法を用いて製造される。

本実施例において、電子装置２は、フレキシブル回路板２１と、複数の薄膜素子２２と、少なくとも一つの表面実装素子２３とを備える。このうち、表面実装素子２３は、フレキシブル基板２１１上に設けられるとともに、薄膜素子２２に電気的に接続される（図には導電配線及び電気的接続パッドは図示しない）。本実施例のフレキシブル回路板２１のフレキシブル基板２１１は、作動領域Ａ１（破線領域で示す）と、周辺領域Ａ２（破線領域で示す）とを有する。このうち、薄膜素子２２を駆動するために、薄膜素子２２は、作動領域Ａ１内に位置し、且つ、表面実装素子２３は、周辺領域Ａ２内（作動領域Ａ１ではないものはいずれも周辺領域Ａ２と見なしてもよい）に位置する。異なる実施例において、薄膜素子２２は、周辺領域Ａ２内に位置し、且つ、表面実装素子２３は、作動領域Ａ１内に位置することで、薄膜素子２２により表面実装素子２３を駆動してもよい。また、保護層２４を設けて、それにより薄膜素子２２及び表面実装素子２３を被覆することで、外部の異物により、薄膜素子２２又は表面実装素子２３が汚損したり損傷したりするのを回避することができる。

本実施例において、薄膜素子２２は指紋識別素子であり、且つ、その個数は複数である。薄膜素子２２は、感知画素アレイ２５（指紋感知画素アレイ）を形成する。また、表面実装素子２３は、作動領域Ａ１の感知画素アレイ２５を駆動するためのものであって、手の指を、感知画素アレイ２５（作動領域Ａ１）上の保護層２４に押し付けるか、又は位置させると、感知画素アレイ２５及び表面実装素子２３を通じて指紋を検出して、識別することができる。

また、本発明の他の実施例の電子装置３の概略図である図４Ａを参照されたい。ここで、電子装置３は、アクティブマトリクスディスプレイを例とするとともに、同様に上記した製造方法を用いて製造される。

本実施例において、電子装置３は、フレキシブル回路板（図示せず）と、複数の薄膜素子３２と、フレキシブル回路板のフレキシブル基板３１１上に設けられる複数の表面実装素子３３とを備えている。表面実装素子３３は、薄膜素子３２にそれぞれ電気的に接続される（図には導電配線及び電気的接続パッドは図示しない）。また、本実施例の電子装置３は、走査駆動回路３４と、データ駆動回路３５と、複数の走査線及び複数のデータ線とを更に備えてもよい。これら複数のデータ線及びこれら複数の走査線は、フレキシブル基板３１１上にそれぞれ設けられ、且つ、走査駆動回路３４は、それら複数の走査線を介して薄膜素子３２に電気的に接続され、データ駆動回路３５は、それらのデータ線を介して薄膜素子３２に電気的に接続される。このうち、走査駆動回路３４又はデータ駆動回路３５は、少なくとも一つの集積回路チップを備えてもよい。集積回路チップは、フリップチップ技術（例えばＣＯＦ）でフレキシブル基板３１１上に設けられる。また、薄膜製造工程にてフレキシブル基板３１１上に走査駆動回路３４又はデータ駆動回路３５を直接形成してもよく、これに限定されない。

本実施例のフレキシブル回路板と、薄膜素子３２と、表面実装素子３３と、複数の走査線及び複数のデータ線とで、アクティブマトリクス回路が構成される。ここで、薄膜素子３２は、少なくとも一つの薄膜トランジスタを備えており、且つ、表面実装素子３３は、少なくとも一つの発光ダイオード（ＬＥＤ Ｃｈｉｐ）又は少なくとも一つのマイクロ発光ダイオード（μＬＥＤ Ｃｈｉｐ）を有する。本実施例は、フレキシブル基板３１１上に、作動領域Ａ１を有している。薄膜素子３２及び表面実装素子３３は、その個数がいずれも複数であり、且つ、いずれも作動領域Ａ１内に位置して表示画素アレイを形成させる。このうち、各画素は、薄膜素子３２と表面実装素子３３とを有してもよい。言い換えれば、各々の表面実装素子３３の発光ダイオードチップ（又はマイクロ発光ダイオードチップ）は、複数種類の組合せがあってもよい。例えば、各々の表面実装素子３３は、一つの発光ダイオードチップ（又はマイクロ発光ダイオードチップ）を有するか、又は、色が異なる複数の発光ダイオードチップ（例えば三つのチップ又はマイクロチップがＲ、Ｇ、Ｂの三種類の色である）を有するか、又は、四つのチップを有して三種類の色（例えばＲ、Ｒ、Ｇ及びＢ、又はＷ、Ｒ、Ｇ及びＢを有する）を有してもよい。ここでは、限定はしない。

本発明の一実施例の電子装置３における隣接する三つの画素Ｐ１〜Ｐ３の回路概略図である図４Ｂを参照されたい。

図４Ｂの実施例において、各表面実装素子３３は、それぞれ一つの色の発光ダイオードであるものを例としている。ここで、画素Ｐ１の表面実装素子３３は、例えば赤色（Ｒ）、画素Ｐ２の表面実装素子３３は例えば緑色（Ｇ）、画素Ｐ３の表面実装素子３３は例えば青色（Ｂ）であることを例としている。また、各発光ダイオードチップ（表面実装素子３３）の一端は、電源Ｖ_Ｓにそれぞれ接続されており、そして各発光ダイオードチップ（表面実装素子３３）の他端は、薄膜素子３２に、それぞれ電気的に接続される。

各画素において、例えば、画素Ｐ１、薄膜素子３２は、一本の走査線Ｓ１、一本のデータ線及び一つの表面実装素子３３（発光ダイオードチップ）に電気的に接続される。特に言及しておくべきは、本実施例の発光ダイオードチップは、無機発光ダイオードであり、従来の薄膜製造工程で製作された発光ダイオードとは異なる。且つ、この発光ダイオードチップは、試験を経て良品となるものであるとともに、ＳＭＴによりフレキシブル基板３１１上に設けられているため、使用者の必要性に応じて所望の形状又はサイズに組合せることができ、且つ、完成した後の電子装置３の良品率が従来の薄膜製造工程で製作されたディスプレイよりも高くなるが、生産コストを低くすることができる。

本実施例の画素Ｐ１、Ｐ２、Ｐ３において、各データ線Ｄ１、Ｄ２、Ｄ３は、それぞれデータ信号を受取って、これらに電気的に接続されている表面実装素子３３（発光ダイオードチップ）をそれぞれ制御することができる。しかし、その他の実施例において、一つの薄膜素子３２で複数の表面実装素子３３をそれぞれ制御してもよい。また、本実施例の画素Ｐ１、Ｐ２、Ｐ３の薄膜素子３２は、少なくとも一つのスイッチングトランジスタＭと、駆動トランジスタＴと、キャパシタＣをそれぞれ有する。ここで、２Ｔ１Ｃの回路構成を例とするが、その他の回路構成、例えば４Ｔ２Ｃ又は５Ｔ１Ｃとしてもよい。以下は、画素Ｐ１の回路構造のみを説明する。

画素Ｐ１において、スイッチングトランジスタＭのゲートは、走査線Ｓ１に接続されて、スイッチングトランジスタＭの第１端Ｍ１は、画素Ｐ１のデータ線Ｄ１に接続される。そして、スイッチングトランジスタＭの第２端Ｍ２は、駆動トランジスタＴのゲート及びキャパシタＣの一端にそれぞれ接続される。また、駆動トランジスタＴの第１端Ｔ１は、画素Ｐ１に電気的に接続される発光ダイオードチップ（Ｒ）に接続され、そして、駆動トランジスタＴの第２端Ｔ２及びキャパシタＣの第２端は、それぞれグランドに接続される。ここで、薄膜素子３２は、発光ダイオードチップの電流制御回路である。走査線Ｓ１が駆動されて導通すると、データ線Ｄ１は、データ信号を送信して、駆動トランジスタＴの第１端Ｔ１に接続される発光ダイオードチップ（Ｒ）の発光輝度を制御することができる。同じ原理で、データ線Ｄ２は、他のデータ信号を送信して、発光ダイオードチップ（Ｇ）の発光輝度を制御することができ、そしてデータ線Ｄ３は、また一つのデータ信号を送信して、発光ダイオードチップ（Ｂ）の発光輝度を制御することができる。ここで、データ信号は、アナログ信号又はデジタル信号としてもよい。

また、上記実施例にて記載する電子装置３において、その上に設けられる発光ダイオードチップがもし単色光（例えば青色光）を発光可能な発光ダイオードであれば、製造された電子装置３は、モノクロディスプレイ（ｍｏｎｏｃｈｒｏｍｅ ｄｉｓｐｌａｙ）となる。

よって、本発明の電子装置３は、これら走査線をそれぞれ導通するとともに、薄膜素子３２により、これらデータ線が送信したデータ信号をそれぞれ受取って、これらデータ信号に基づいて、これら表面実装素子３３の発光ダイオードチップの発光状態を制御することができる。このうち、薄膜素子３２は、それぞれこれら表面実装素子３３の動作周期（ｄｕｔｙ ｃｙｃｌｅ）又は電流値を制御することで、これら表面実装素子３３の発光ダイオードチップの発光輝度を制御することができる。言い換えれば、薄膜素子３２は、これら表面実装素子３３の発光ダイオードの導通時間を制御するか、又は導通する電流を制御することで、発光ダイオードチップの発光輝度を制御することができるということである。

従来のパッシブマトリクス式（ＰＭ）発光ダイオードディスプレイでは、発光ダイオードの駆動方式により発光時間が短くなることから、有効輝度が低く且つ瞬間電流が大きくなりがちで、走査信号の周波数への要求が高くなる。そのため、高輝度を達成するには、発光ダイオードのサイズも大きくなり、ディスプレイのサイズも大きくなってしまう。しかし、本実施例の電子装置３は、アクティブマトリクス式発光ダイオードディスプレイであるうえ、フレキシブル基板３１１上に薄膜素子３２及び表面実装素子３３が設けられ、且つ、表面実装素子３３は、電気的接続パッド及び導電配線（図示せず）を介して薄膜素子３２に電気的に接続される。これにより、駆動電流を小さくしても同じ輝度を達成することができるため、発光ダイオードチップのサイズも小さくなり、電子装置３のサイズ及びコストを削減することができ、同時に高い製品信頼性を備えることができる。

また、図５Ａ及び図５Ｂを参照されたい。このうち、図５Ａは本発明の他の実施例の電子装置４の平面概略図であり、そして図５Ｂは一実施例の電子装置４の側面概略図である。

図５Ａにおいて、電子装置４は、フレキシブル回路板４１と、少なくとも一つの薄膜素子と、少なくとも一つの表面実装素子とを備える。薄膜素子は、フレキシブル基板４１１の作動領域Ａ１に設けられ、表面実装素子は、フレキシブル基板４１１の周辺領域Ａ２に設けられるとともに、電気的接続パッド及び導電配線を介して、薄膜素子に電気的に接続される（図には薄膜素子、表面実装素子、導電配線及び電気的接続パッドは図示しない）。

本実施例の薄膜素子の個数は、複数としてもよく、しかも、一つの画素アレイを組成することができる。このうち、薄膜素子は、例えばマイクロ発光ダイオード（μＬＥＤ）又は有機発光ダイオード（ＯＬＥＤ）としてもよく、しかも、低温ポリシリコン（ＬＴＰＳ）薄膜製造工程で作動領域Ａ１上に製作することでなり、電子装置４をマイクロ発光ダイオードディスプレイ又は有機発光ダイオードディスプレイとするが、それらに限定されない。また、周辺領域Ａ２には、作動領域Ａ１を駆動するこれら薄膜素子の駆動回路が設けられており、前記駆動回路は、複数の表面実装素子を備えてもよい。これら表面実装素子は、集積回路、例えばＣＰＵ、その他の機能の表面実装素子、リード線又は回路を有してもよい。このうち、周辺領域Ａ２の表面実装素子も、例えば、低温ポリシリコン（ＬＴＰＳ）薄膜製造工程で製作してもよく、これに限定されない。

一実施例において、図５Ｂに示すように、周辺領域Ａ２をフレキシブル基板４１１の下側に折り曲げて（図５Ａの破線箇所を先に半分カットして、折り曲げしやすくしてもよい）、周辺領域Ａ２と作動領域Ａ１とを、フレキシブル基板４１１の垂直投影方向上で少なくとも一部を重ならせる。

従来のディスプレイでは、一般的に、軟質プレート（例えばＣＯＦ）を介してプリント回路板及び表示パネルがそれぞれ接続され、プリント回路板上に設けられる駆動回路が軟質プレートを介して表示パネルに電気的に接続されることで、表示パネルの動作を駆動する。組付け時に、プリント回路板と表示パネルとの間の軟質プレートが折り曲げ可能であるため、一般的な手法として、軟質プレートによりプリント回路板を表示パネルの下側に折り曲げることで、省スペース化を図る。しかし、このような手法ではディスプレイの全体的な厚さが厚くなってしまう。

しかし、図５Ｂの実施例において、電子装置４は、薄膜製造工程で作動領域Ａ１に薄膜素子が製作されるとともに、表面実装技術を用いて周辺領域Ａ２に表面実装素子が設けられている。薄膜素子、表面実装素子、導電配線及び電気的接続パッドは、いずれもフレキシブル基板４１１の同一表面上に設けられている。そのため、フレキシブル基板４１１上に精細な配線及び素子を多く製作することができる。しかも、その製造工程は、容易、簡単で、且つコストも低くなる。また、フレキシブル基板４１１を直接折り曲げて、周辺領域Ａ２上の駆動回路を作動領域Ａ１の下側に位置させることができるため、上記した従来の手法に比べて、電子装置４をより薄型化できるという長所を備える。

上記をまとめるに、本発明の電子装置及びその製造方法において、導電配線と少なくとも一つの電気的接続パッドとをフレキシブル基板上に設けるものであり、電気的接続パッドの厚さは、２〜２０μｍであって、更に少なくとも一つの薄膜素子を設けるとともに導電配線及び電気的接続パッドに電気的に接続し、且つ、表面実装素子を設けるととともに、電気的接続パッド及び導電配線を介して薄膜素子に電気的に接続する。これにより、従来の技術で製造された電子装置に比べて、本発明の電子装置は、フレキシブル基板上に薄膜製造工程を通じて薄膜素子を製造した後に、更に表面実装技術（ＳＭＴ）を用いて表面実装素子（ＳＭＤ）を設けるので、精細な配線及び素子を多く製作できることにより、素子設置密度を向上することができる。

上記は単に例示に過ぎず、限定するものではない。本発明の技術思想及び範囲を超えることなく、これに対して行う等価の修正又は変更のいずれも、別紙の特許請求の範囲に含まれるものである。

本発明が提供する電子装置及びその製造方法は、フレキシブル基板上に薄膜製造工程を通じて薄膜素子を製造した後に、更に表面実装技術（ＳＭＴ）を用いて表面実装素子（ＳＭＤ）を設けるので、精細な配線及び素子を多く製作できることにより、素子設置密度を向上することができる。

１、２、３、４ 電子装置
１１、２１、４１ フレキシブル回路板
１１１、２１１、３１１、４１１ フレキシブル基板
１１２ 導電配線
１１３ 電気的接続パッド
１１４ 導電体
１２、２２、３２ 薄膜素子
１３、２３、３３ 表面実装素子
１３１、１３２ 電極
２４ 保護層
２５ 感知画素アレイ
３４ 走査駆動回路
３５ データ駆動回路
９ 硬質キャリア基板
９１ 接着層
Ａ１ 作動領域
Ａ２ 周辺領域
Ｂ 青色
Ｃ キャパシタ
ｄ 厚さ
Ｄ１、Ｄ２、Ｄ３ データ線
Ｇ 緑色
Ｍ スイッチングトランジスタ
Ｍ１、Ｔ１ 第１端
Ｍ２、Ｔ２ 第２端
Ｐ１、Ｐ２、Ｐ３ 画素
Ｒ 赤色
Ｓ０１ないしＳ０６ ステップ
Ｓ１、Ｓ２、Ｓ３ 走査線
Ｔ 駆動トランジスタ
Ｖ_Ｓ 電源

Claims (15)

1. フレキシブル基板と、前記フレキシブル基板上に設けられる導電配線と、前記フレキシブル基板上に設けられるとともに前記導電配線に電気的に接続されており、厚さが２〜２０μｍである少なくとも一つの電気的接続パッドと、を有するフレキシブル回路板と、
   前記フレキシブル基板上に設けられるとともに前記導電配線に電気的に接続される少なくとも一つの薄膜素子と、
   前記フレキシブル基板上に設けられ、前記電気的接続パッド及び前記導電配線を介して前記薄膜素子に電気的に接続される少なくとも一つの表面実装素子と、を備えることを特徴とする電子装置。
2. 前記フレキシブル基板は、ガラス転移温度が４００℃ないし６００℃である有機高分子材料を含む、請求項１に記載の電子装置。
3. 前記導電配線の線幅が１〜１０μｍである、請求項１に記載の電子装置。
4. 前記薄膜素子は半導体素子である、請求項１に記載の電子装置。
5. 前記フレキシブル基板は作動領域と周辺領域とを有しており、前記薄膜素子は前記作動領域に位置し、前記表面実装素子は前記周辺領域に位置して、前記薄膜素子を駆動するのに用いられる、請求項１に記載の電子装置。
6. 前記薄膜素子の個数は複数であり、前記薄膜素子が感知画素アレイを形成する、請求項５に記載の電子装置。
7. 前記フレキシブル基板は作動領域を有しており、前記薄膜素子及び前記表面実装素子は前記作動領域に位置する、請求項１に記載の電子装置。
8. 前記薄膜素子及び前記表面実装素子の個数は複数であり、前記薄膜素子と前記表面実装素子とで画素アレイを形成する、請求項７に記載の電子装置。
9. 前記薄膜素子は少なくとも一つの薄膜トランジスタを有し、前記表面実装素子は少なくとも一つの発光ダイオードチップを有する、請求項８に記載の電子装置。
10. フレキシブル基板を硬質キャリア基板上に形成するステップと、
    少なくとも一つの薄膜素子を前記フレキシブル基板上に形成するステップと、
    前記薄膜素子に電気的に接続される導電配線を前記フレキシブル基板上に形成するステップと、
    厚さが２〜２０μｍである少なくとも一つの電気的接続パッドを前記フレキシブル基板上に形成するとともに前記導電配線に電気的に接続するステップと、
    前記電気的接続パッド及び前記導電配線を介して前記薄膜素子に電気的に接続される少なくとも一つの表面実装素子を前記フレキシブル基板上に形成するステップと、
    前記硬質キャリア基板を除去するステップと、を含むことを特徴とする電子装置の製造方法。
11. 前記フレキシブル基板はガラス転移温度が４００℃ないし６００℃である有機高分子材料を含む、請求項１０に記載の製造方法。
12. 前記フレキシブル基板は、接着接合又は塗布方式で設けられるとともに、硬化後に前記硬質キャリア基板上に形成される、請求項１０に記載の製造方法。
13. 前記電気的接続パッドは電気めっき、プリント又は蒸着剥離パターンニング製造工程で製作してなる、請求項１０に記載の製造方法。
14. 前記導電配線は銅箔を圧着した後にエッチング又は薄膜製造工程により形成される、請求項１０に記載の製造方法。
15. 前記薄膜製造工程は低温ポリシリコン製造工程、アモルファスシリコン製造工程又は金属酸化物半導体の製造工程を含む、請求項１４に記載の製造方法。

Images