TW201933580A - 導電薄膜、光電半導體裝置及其製造方法 - Google Patents

導電薄膜、光電半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201933580A
TW201933580A TW107101582A TW107101582A TW201933580A TW 201933580 A TW201933580 A TW 201933580A TW 107101582 A TW107101582 A TW 107101582A TW 107101582 A TW107101582 A TW 107101582A TW 201933580 A TW201933580 A TW 201933580A
Authority
TW
Taiwan
Prior art keywords
film layer
film
conductive
micro
substrate
Prior art date
Application number
TW107101582A
Other languages
English (en)
Other versions
TWI755470B (zh
Inventor
陳顯德
Original Assignee
優顯科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=67273170&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW201933580(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 優顯科技股份有限公司 filed Critical 優顯科技股份有限公司
Priority to TW107101582A priority Critical patent/TWI755470B/zh
Priority to CN201811298368.5A priority patent/CN110047990B/zh
Priority to JP2018231392A priority patent/JP6688374B2/ja
Publication of TW201933580A publication Critical patent/TW201933580A/zh
Application granted granted Critical
Publication of TWI755470B publication Critical patent/TWI755470B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

本發明揭露一種導電薄膜、光電半導體裝置及其製造方法。導電薄膜與至少一微尺寸半導體元件及一矩陣基板配合應用,矩陣基板具有一基材及一矩陣電路,矩陣電路設置於基材上,導電薄膜包括一第一膜層以及一第二膜層。第一膜層設置於矩陣電路上,並具有多個導電粒子與一絕緣材料,該些導電粒子混合於絕緣材料中。第二膜層為絕緣層並設置於第一膜層上;其中,至少部分微尺寸半導體元件位於導電薄膜內,並具有至少一電極,電極藉由部分該些導電粒子於矩陣基板的垂直方向上與矩陣電路電性連接。

Description

導電薄膜、光電半導體裝置及其製造方法
本發明係關於一種垂直方向導電薄膜、光電半導體裝置及其製造方法。
由微發光二極體(Micro LED,μLED)所組成的微發光二極體陣列(Micro LED Array)顯示器,相較於傳統例如液晶顯示器而言,其因無需額外的背光光源,更有助於達成輕量化及薄型化等目的。
傳統發光二極體(邊長大於150微米以上)在製造光電裝置的過程中,是以磊晶(Epitaxy)、黃光、鍍金屬、蝕刻等製程製作發光二極體之後,經切割得到一顆一顆的發光二極體晶粒,並利用打線接合或共晶接合使發光二極體的電極與電路基板電連接。但是,對於微發光二極體而言,由於尺寸相當小(例如只有25微米或更小),無法以傳統的打線接合或共晶接合的設備進行電極的電連接。
有鑑於上述,本發明的目的為提供一種導電薄膜、光電半導體裝置及其製造方法,可解決因微尺寸半導電元件的尺寸太小而無法以傳統的打線或共晶接合製程進行電連接的問題。
為達上述目的,依據本發明之一種導電薄膜,與至少一微尺寸半導體元件及一矩陣基板配合應用,矩陣基板具有一基材及一矩陣電路,矩陣電路設置於基材上,導電薄膜包括一第一膜層以及一第二膜層。第一膜層設置於矩陣電路上,並具有多個導電粒子與一絕緣材料,絕緣材料具有黏著性,且該些導電粒子混合於絕緣材料中。第二膜層為絕緣層並 具有黏著性,且設置於第一膜層上;其中,至少部分微尺寸半導體元件位於導電薄膜內,並具有至少一電極,電極藉由部分該些導電粒子於矩陣基板的垂直方向上與矩陣電路電性連接。
為達上述目的,依據本發明之一種光電半導體裝置,包括一矩陣基板、一導電薄膜以及至少一微尺寸半導體元件。矩陣基板具有一基材及一矩陣電路,矩陣電路設置於基材上。導電薄膜包括一第一膜層及一第二膜層。第一膜層設置於矩陣電路上,並具有多個導電粒子與一絕緣材料,絕緣材料具有黏著性,且該些導電粒子混合於絕緣材料中。第二膜層為絕緣層並具有黏著性,且設置於第一膜層上。微尺寸半導體元件至少部分設置於導電薄膜內,微尺寸半導體元件具有至少一電極,電極藉由部分該些導電粒子於矩陣基板的垂直方向上與矩陣電路電性連接。
在一實施例中,於室溫時,第二膜層的流動性與黏著性皆大於第一膜層,第二膜層的硬度小於第一膜層的硬度。
在一實施例中,第一膜層的厚度介於2.5微米與3.5微米之間,第二膜層的厚度介於2微米與4微米之間,且導電薄膜的總厚度不大於6.5微米。
在一實施例中,第二膜層在25℃至50℃之間對玻璃的黏著力大於1100克/平方公分。
在一實施例中,第一膜層與第二膜層在60℃經過4分鐘皆不會固化。
在一實施例中,微尺寸半導體元件的邊長尺寸小於等於150微米。
為達上述目的,依據本發明之一種光電半導體裝置的製造方法,包括:提供一矩陣基板,其中矩陣基板包括一基材與一矩陣電路,矩陣電路設置於基材上;提供一導電薄膜貼合在矩陣電路上,其中導電薄膜包括一第一膜層及一第二膜層,第一膜層設置於矩陣電路上,並具有多個導電粒子與一絕緣材料,絕緣材料具有黏著性,且該些導電粒子混合於絕緣材料中,第二膜層為絕緣層並具有黏著性,且並設置於第一膜層上;設置至少一微尺寸半導體元件於第二膜層上,其中微尺寸半導體元件的至少 一電極面向第二膜層;在一第一溫度下以一第一壓力將微尺寸半導體元件由第二膜層壓向第一膜層之該些導電粒子並持續一第一時間;將溫度提昇至一第二溫度,同時在不卸壓的情況下將壓力提昇至一第二壓力並持續一第二時間;以及使第一膜層及第二膜層固化,進而使微尺寸半導體元件的電極藉由部分該些導電粒子於矩陣基板的垂直方向上與矩陣電路電性連接。
在一實施例中,第一溫度的範圍介於50℃與80℃之間,第一壓力介於1MPa與10MPa之間,第一時間介於5秒與40秒之間。
在一實施例中,第二溫度的範圍介於140℃與200℃之間,第二壓力介於50MPa與100MPa之間,第二時間介於5秒與60秒之間。
承上所述,在本發明之導電薄膜、光電半導體裝置及其製造方法中,是利用垂直方向的導電薄膜使微尺寸半導體元件的電極可與矩陣電路電性連接,因此,可解決因微尺寸半導電元件的尺寸太小而無法以傳統的打線或共晶接合製程與矩陣電路的電連接的問題。此外,相較於習知轉置與接合技術而言,本發明的光電半導體裝置的製程也較簡單且快速,而且可依據設計需求而應用於不同的領域上,同時也具有較低製造時間與成本。
1、1a‧‧‧光電半導體裝置
11‧‧‧矩陣基板
111‧‧‧基材
112‧‧‧矩陣電路
12‧‧‧導電薄膜
121‧‧‧第一膜層
1211‧‧‧導電粒子
1212‧‧‧絕緣材料
122‧‧‧第二膜層
13、13a‧‧‧微尺寸半導體元件
D1、D2‧‧‧電性連接墊
E1、E2‧‧‧電極
P1‧‧‧第一壓力
P2‧‧‧第二壓力
S01至S06‧‧‧步驟
圖1為本發明較佳實施例之一種光電半導體裝置製造方法的流程步驟示意圖。
圖2A至圖2F分別為本發明一實施例之一種光電半導體裝置的製造過程示意圖。
圖3為本發明另一實施例的光電半導體裝置的示意圖。
以下將參照相關圖式,說明依本發明較佳實施例之導電薄膜、光電半導體裝置及其製造方法,其中相同的元件將以相同的參照符號加以說明。
本發明所述的「光電半導體裝置」,可應用於顯示面板、廣告看板、感測裝置、半導體裝置或照明裝置等等,若光電半導體裝置為顯示器時,其可為單色或全彩顯示器。請參照圖1所示,其為本發明較佳實施例之一種光電半導體裝置製造方法的流程步驟示意圖。
如圖1所示,本發明的光電半導體裝置製造方法可包括:提供一矩陣基板,其中矩陣基板包括一基材與一矩陣電路,矩陣電路設置於基材上(步驟S01);提供一導電薄膜貼合在矩陣電路上,其中導電薄膜包括一第一膜層及一第二膜層,第一膜層設置於矩陣電路上,並具有多個導電粒子與一絕緣材料,該些導電粒子混合於絕緣材料中,且第二膜層為絕緣層並設置於第一膜層上(步驟S02);設置至少一微尺寸半導體元件於第二膜層上,其中微尺寸半導體元件的至少一電極面向第二膜層(步驟S03);在一第一溫度下以一第一壓力將微尺寸半導體元件由第二膜層壓向第一膜層之該些導電粒子並持續一第一時間(步驟S04);之後,將溫度提昇至一第二溫度,同時在不卸壓的情況下將壓力提昇至一第二壓力並持續一第二時間(步驟S05);以及使第一膜層及第二膜層固化,進而使微尺寸半導體元件的電極藉由部分該些導電粒子於矩陣基板的垂直方向上與矩陣電路電性連接(步驟S06)。
以下,請配合參照圖2A至圖2F,以說明上述步驟S01至步驟S06的詳細內容。其中,圖2A至圖2F分別為本發明一實施例之一種光電半導體裝置1的製造過程示意圖。
如圖2A所示,首先,先提供一矩陣基板11,其中矩陣基板11包括一基材111與一矩陣電路112,矩陣電路112設置於基材111上(步驟S01)。基材111可為可透光材質,例如但不限於是玻璃、石英或類似物、塑膠、橡膠、玻璃纖維或其他高分子材料。基材111亦可為不透光材質,例如是金屬-玻璃纖維複合板、金屬-陶瓷複合板。另外,基材111也可以是硬板或軟板。軟板具有可撓性(Flexible),又稱可撓式基板,例如軟性電路板,其材料可包含有機高分子材料,並為熱塑性材料,例如但不限於為聚醯亞胺(PI)、聚乙烯(Polyethylene,PE)、聚氯乙烯(Polyvinylchloride,PVC)、聚苯乙烯(PS)、壓克力(丙烯,acrylic)、氟化聚合物(Fluoropolymer)、 聚酯纖維(polyester)或尼龍(nylon)等,在此不做任何限制。另外,本實施例的矩陣電路112可包含多個電性連接墊D1、D2,電性連接墊D1、D2可為一組,且間隔配置。此外,依照基材111上所佈設的矩陣電路112的形式,矩陣基板11可為主動矩陣(active matrix)基板,或是被動矩陣(passive matrix)基板。舉例而言,若矩陣基板11為液晶顯示裝置中的主動式矩陣基板(TFT基板)時,其可佈設有交錯的資料線、掃描線與多個主動元件(例如TFT)。由於矩陣電路112與驅動主動式矩陣基板的技術為習知技術,也不是本發明的重點,本領域技術人員可找到相關內容,於此不再進一步作說明。
接著,如圖2B所示,提供一導電薄膜12貼合在矩陣電路112上,其中導電薄膜12包括一第一膜層121及一第二膜層122,第一膜層121設置於矩陣電路112上,並具有多個導電粒子1211與一絕緣材料1212,該些導電粒子1211混合於絕緣材料1212中,且第二膜層122為絕緣層並設置於第一膜層121上(步驟S02)。其中,絕緣材料1212與第二膜層122皆具有黏著性,且在室溫時(例如25℃),第二膜層122的黏著性大於第一膜層121,而第二膜層122的硬度小於第一膜層121的硬度,且第二膜層122在25℃至50℃之間對玻璃的黏著力需大於1100克/平方公分。具體來說,第二膜層122的黏著性要比第一膜層121大,且第二膜層122也比第一膜層121軟,使得微尺寸半導體元件(圖2C)設置並壓入第二膜層122時,可以順利被導電膜層12捕捉(黏住)。另外,第一膜層121與第二膜層122在轉置的過程不會固化,例如在60℃經過4分鐘不會固化,這樣才可順利進行微尺寸半導電元件的黏著並轉置至導電膜層12的製程。此外,在一些實施例中,第一膜層121的厚度可介於2.5微米與3.5微米之間(2.5μm≦第一膜層121的厚度≦3.5μm),而第二膜層122的厚度可介於2微米與4微米之間(2μm≦第二膜層122的厚度≦4μm,且導電薄膜12的總厚度不大於6.5微米(即≦6.5μm)。
在一些實施例中,第一膜層121的導電粒子1211可為金屬材料製成,而金屬材料可例如但不限於為金、銀、銅或錫,或其合金;或者,導電粒子1211也可以是金屬層包覆絕緣的彈性粒子,金屬層的材料例 如但不限於為鎳/金。在一些實施例中,第一膜層121的絕緣材料1212與第二膜層122可包含例如但不限於Epoxy膠或壓克力膠。在一些實施例中,第一膜層121與第二膜層122可為熱固化材料,因此在高溫情況下會固化定形。此外,本實施例的該些導電粒子1211在垂直矩陣基板11的方向(z方向)上是以接近同一水平度並且粒子相互不接觸排列在矩陣電路112上為例,但在不同的實施例中,該些導電粒子1211也可以是隨機方式位於絕緣材料1212內,本發明並不限制。
接著,如圖2C所示,設置至少一微尺寸半導體元件13於第二膜層122上,其中微尺寸半導體元件13的至少一電極E1面向第二膜層122(步驟S03)。本實施例的各微尺寸半導體元件13分別包含兩個電極E1、E2,且是間隔設置多個微尺寸半導體元件13在第二膜層122上,使得該些微尺寸半導體元件13的電極E1、E2可分別對應於矩陣電路11上的該些電性連接墊D1、D2。其中,該些微尺寸半導體元件13可依需求而排列成一直行、或一橫列、或行與列的矩陣狀,或是排列成多邊形或不規則狀,並不限制。此外,各微尺寸半導體元件13的邊長尺寸小於等於150微米,例如可介於1微米與150微米之間(1μm≦邊長≦150μm)。在一些實施例中,微尺寸半導體元件13的尺寸可例如為25μm×25μm,而且相鄰兩個微尺寸半導體元件13的最小間距例如可為1微米,或1微米以下,本發明並不限制。
此外,微尺寸半導體元件13可以為雙電極元件(例如但不限於發光二極體),也可以是三電極元件(例如電晶體)。本實施例是以微尺寸半導體元件13為微發光二極體(μLED)為例進行說明。其中,微發光二極體的電極可為p極與n極在同一側(水平結構),或是p極與n極分別位在上下兩側(上下導通型或垂直結構)。本實施例的微尺寸半導體元件13是以水平結構的μLED為例,且其兩個電極E1、E2分別對應矩陣電路112上的一對電性連接墊D1、D2。此外,若以顯色波長來分類,當微尺寸半導體元件13為μLED時,其可為藍光發光二極體、或紅光、綠光、紅外線或紫外光等發光二極體,或其組合。
接著,如圖2D所示,在一第一溫度下以一第一壓力P1將 微尺寸半導體元件13由第二膜層122壓向第一膜層121之該些導電粒子1211並持續一第一時間(步驟S04)。其中,第一溫度的範圍可介於50℃與80℃之間(50℃≦T1≦80℃),第一壓力P1可介於1MPa與10MPa之間(1MPa≦P1≦10MPa),且第一時間可介於5秒與40秒之間(5秒≦t1≦40秒)。在一些實施例中,第一溫度例如可為50℃。於此,第一溫度、第一壓力P1及第一時間可視製程情況而在上述範圍中調整。
當利用第一壓力P1將微尺寸半導體元件13壓向第一膜層121之該些導電粒子1211時,由於第一膜層121流動性低且小於第二膜層122,因此導電粒子1211將不易因擠壓而往兩側水平移動,使得在水平方向上,導電粒子1211並不會使兩電極E1、E2之間短路或導通,但是,會有部分的導電粒子1211夾置於電極E1、E2與電性連接墊D1、D2之間。
接著,如圖2E所示,將溫度提昇至一第二溫度,同時在不卸壓的情況下將壓力提昇至一第二壓力P2並持續一第二時間(步驟S05)。於此,在不卸壓(第一壓力P1)的情況下將壓力提高至第二壓力P2(P2>P1),以持續對微尺寸半導體元件13施壓,使微尺寸半導體元件13的電極E1、E2可分別利用導電粒子1211與電性連接墊D1、D2接觸完全。在此同時,因第一膜層121與第二膜層122為熱固化材料,因此在高溫(第二溫度)的情況下,第一膜層121及第二膜層122會漸漸固化成形,使得導電膜層12可穩固地捉住(黏住)微尺寸半導體元件13,並使電極E1、E2可分別利用導電粒子1211完全地接觸到電性連接墊D1、D2而使兩者電性連接。
在一些實施例中,第二溫度需140℃以上,其範圍例如可介於140℃與200℃之間(140℃≦T2≦200℃),而第二壓力P2可介於50MPa與100MPa之間(50MPa≦P2≦100MPa),且第二時間介於5秒與60秒之間(5秒≦t2≦60秒)。於此,第二溫度、第二壓力P2及第二時間可視製程情況而在上述範圍中調整。
最後,如圖2F所示,經過一段時間(即經第二時間)後,使第一膜層121及第二膜層122固化,進而使微尺寸半導體元件13的電極E1藉由部分該些導電粒子1211於矩陣基板11的垂直方向上與矩陣電路112 電性連接(步驟S06)。
因此,本實施例的光電半導體裝置1可包括一矩陣基板11、一導電薄膜12以及多個微尺寸半導體元件13。矩陣基板11具有一基材111及一矩陣電路112,矩陣電路112設置於基材111上。導電薄膜12包括一第一膜層121及一第二膜層122,第一膜層121設置於矩陣電路112上,並具有多個導電粒子1211與一絕緣材料1212,該些導電粒子1211混合於絕緣材料1212中,第二膜層122為絕緣層並設置於第一膜層121上。該些微尺寸半導體元件13至少部分設置於導電薄膜12內,其中,各微尺寸半導體元件13分別具有二電極E1、E2,電極E1、E2是藉由導電薄膜12的部分該些導電粒子1211於矩陣基板11的垂直方向上分別與矩陣電路112的電性連接墊D1、D2電性連接。
承上,在本實施例的光電半導體裝置1中,是利用垂直方向的導電薄膜12使微尺寸半導體元件13的電極E1、E2可分別與矩陣電路112電性連接,因此,可解決因微尺寸半導電元件13的尺寸太小而無法以傳統的打線或共晶接合製程與矩陣電路的電連接的問題。此外,相較於習知轉置與接合技術而言,本實施例的光電半導體裝置1的製程也較簡單且快速,而且可依據設計需求而應用於不同的領域上,同時也具有較低製造時間與成本。此外,由於微尺寸半導體元件13的尺寸相當小,其設置密度可相當高,使得製得的光電半導體裝置1可具有比較高的解析度,故特別適用於製作高解析度的顯示器,例如VR或AR頭戴式顯示器。
圖3為本發明另一實施例的光電半導體裝置1a的示意圖。如圖3所示,本實施例的光電半導體裝置1a與圖2F的光電半導體裝置1主要的不同在於,本實施例的微尺寸半導體元件13a是以垂直結構的μLED為例。因此,只有一個電極E1藉由導電薄膜12的部分導電粒子1211於矩陣基板11的垂直方向上與矩陣電路112電性連接(另一電極E2可通過其他製程與其他的電路進行電連接,並不限定)。此外,光電半導體裝置1a及其製造方法的其他技術特徵可參照光電半導體裝置1的相同元件及其製造方法,在此不再贅述。
綜上所述,在本發明之導電薄膜、光電半導體裝置及其製造 方法中,是利用垂直方向的導電薄膜使微尺寸半導體元件的電極可與矩陣電路電性連接,因此,可解決因微尺寸半導電元件的尺寸太小而無法以傳統的打線或共晶接合製程與矩陣電路的電連接的問題。此外,相較於習知轉置與接合技術而言,本發明的光電半導體裝置的製程也較簡單且快速,而且可依據設計需求而應用於不同的領域上,同時也具有較低製造時間與成本。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。

Claims (14)

  1. 一種導電薄膜,與至少一微尺寸半導體元件及一矩陣基板配合應用,該矩陣基板具有一基材及一矩陣電路,該矩陣電路設置於該基材上,該導電薄膜包括:一第一膜層,設置於該矩陣電路上,並具有多個導電粒子與一絕緣材料,該些導電粒子混合於該絕緣材料中;以及一第二膜層,為絕緣層並設置於該第一膜層上;其中,至少部分該微尺寸半導體元件位於該導電薄膜內,並具有至少一電極,該電極藉由部分該些導電粒子於該矩陣基板的垂直方向上與該矩陣電路電性連接。
  2. 如申請專利範圍第1項所述的導電薄膜,其中於室溫時,該第二膜層的流動性與黏著性皆大於該第一膜層,該第二膜層的硬度小於該第一膜層的硬度。
  3. 如申請專利範圍第1項所述的導電薄膜,其中該第一膜層的厚度介於2.5微米與3.5微米之間,該第二膜層的厚度介於2微米與4微米之間,且該導電薄膜的總厚度不大於6.5微米。
  4. 如申請專利範圍第1項所述的導電薄膜,其中該第二膜層在25℃至50℃之間對玻璃的黏著力大於1100克/平方公分。
  5. 如申請專利範圍第1項所述的導電薄膜,其中該第一膜層與該第二膜層在60℃經過4分鐘皆不會固化。
  6. 一種光電半導體裝置,包括:一矩陣基板,具有一基材及一矩陣電路,該矩陣電路設置於該基材上;一導電薄膜,包括:一第一膜層,設置於該矩陣電路上,並具有多個導電粒子與一絕緣材料,該些導電粒子混合於該絕緣材料中;及一第二膜層,為絕緣層並設置於該第一膜層上;以及至少一微尺寸半導體元件,至少部分設置於該導電薄膜內,該微尺寸半導體元件具有至少一電極,該電極藉由部分該些導電粒子於該矩陣基板的垂直方向上與該矩陣電路電性連接。
  7. 如申請專利範圍第6項所述的光電半導體裝置,其中於室溫時,該第二膜層的流動性與黏著性皆大於該第一膜層,該第二膜層的硬度小於該第一膜層的硬度。
  8. 如申請專利範圍第6項所述的光電半導體裝置,其中該第一膜層的厚度介於2.5微米與3.5微米之間,該第二膜層的厚度介於2微米與4微米之間,且該導電薄膜的總厚度不大於6.5微米。
  9. 如申請專利範圍第6項所述的光電半導體裝置,其中該第二膜層在25℃至50℃之間對玻璃的黏著力大於1100克/平方公分。
  10. 如申請專利範圍第6項所述的光電半導體裝置,其中該第一膜層與該第二膜層在60℃經過4分鐘皆不會固化。
  11. 如申請專利範圍第6項所述的光電半導體裝置,其中該微尺寸半導體元件的邊長尺寸小於等於150微米。
  12. 一種光電半導體裝置的製造方法,包括:提供一矩陣基板,其中該矩陣基板包括一基材與一矩陣電路,該矩陣電路設置於該基材上;提供一導電薄膜貼合在該矩陣電路上,其中該導電薄膜包括一第一膜層及一第二膜層,該第一膜層設置於該矩陣電路上,並具有多個導電粒子與一絕緣材料,該些導電粒子混合於該絕緣材料中,且該第二膜層為絕緣層並設置於該第一膜層上;設置至少一微尺寸半導體元件於該第二膜層上,其中該微尺寸半導體元件的至少一電極面向該第二膜層;在一第一溫度下以一第一壓力將該微尺寸半導體元件由該第二膜層壓向該第一膜層之該些導電粒子並持續一第一時間;將溫度提昇至一第二溫度,同時在不卸壓的情況下將壓力提昇至一第二壓力並持續一第二時間;以及使該第一膜層及該第二膜層固化,進而使該微尺寸半導體元件的該電極藉由部分該些導電粒子於該矩陣基板的垂直方向上與該矩陣電路電性連接。
  13. 如申請專利範圍第12項所述的製造方法,其中該第一溫度的範圍介於 50℃與80℃之間,該第一壓力介於1MPa與10MPa之間,該第一時間介於5秒與40秒之間。
  14. 如申請專利範圍第12項所述的製造方法,其中該第二溫度的範圍介於140℃與200℃之間,該第二壓力介於50MPa與100MPa之間,該第二時間介於5秒與60秒之間。
TW107101582A 2018-01-16 2018-01-16 導電薄膜、光電半導體裝置及其製造方法 TWI755470B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107101582A TWI755470B (zh) 2018-01-16 2018-01-16 導電薄膜、光電半導體裝置及其製造方法
CN201811298368.5A CN110047990B (zh) 2018-01-16 2018-11-02 导电薄膜、光电半导体装置及其制造方法
JP2018231392A JP6688374B2 (ja) 2018-01-16 2018-12-11 導電性フィルム、光電半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107101582A TWI755470B (zh) 2018-01-16 2018-01-16 導電薄膜、光電半導體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201933580A true TW201933580A (zh) 2019-08-16
TWI755470B TWI755470B (zh) 2022-02-21

Family

ID=67273170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101582A TWI755470B (zh) 2018-01-16 2018-01-16 導電薄膜、光電半導體裝置及其製造方法

Country Status (3)

Country Link
JP (1) JP6688374B2 (zh)
CN (1) CN110047990B (zh)
TW (1) TWI755470B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312637B (zh) * 2022-10-11 2022-12-16 罗化芯显示科技开发(江苏)有限公司 一种Micro-LED显示装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204142A (ja) * 2002-01-08 2003-07-18 Sumitomo Metal Micro Devices Inc 電子部品実装方法及び電子部品実装装置
JP2008210908A (ja) * 2007-02-26 2008-09-11 Tokai Rubber Ind Ltd 電子部品の実装方法
JP4880533B2 (ja) * 2007-07-03 2012-02-22 ソニーケミカル&インフォメーションデバイス株式会社 異方性導電膜及びその製造方法、並びに接合体
JP5398455B2 (ja) * 2009-09-30 2014-01-29 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
JP5685473B2 (ja) * 2011-04-06 2015-03-18 デクセリアルズ株式会社 異方性導電フィルム、接合体の製造方法、及び接合体
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
CN113381210A (zh) * 2015-03-09 2021-09-10 昭和电工材料株式会社 连接结构体的制造方法
JP6776609B2 (ja) * 2016-02-22 2020-10-28 デクセリアルズ株式会社 異方性導電フィルム
JP2017157724A (ja) * 2016-03-02 2017-09-07 デクセリアルズ株式会社 表示装置及びその製造方法、並びに発光装置及びその製造方法
TWI685961B (zh) * 2016-06-17 2020-02-21 優顯科技股份有限公司 光電半導體裝置

Also Published As

Publication number Publication date
CN110047990B (zh) 2022-04-29
JP2019125780A (ja) 2019-07-25
TWI755470B (zh) 2022-02-21
CN110047990A (zh) 2019-07-23
JP6688374B2 (ja) 2020-04-28

Similar Documents

Publication Publication Date Title
TWI717642B (zh) 顯示面板
TWI706554B (zh) 畫素陣列基板及其製造方法
TWI635605B (zh) 微型發光二極體顯示面板
TWI745515B (zh) 電子裝置與其製造方法
CN110504282B (zh) 一种显示基板及其制作方法、显示装置
US10665573B2 (en) Manufacturing method of micro light-emitting diode display panel having elastic conductive layer filled between pixel electrode and micro light-emitting diode and micro light-emitting diode display panel manufactured with the same
CN111261057B (zh) 显示面板以及显示装置
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
CN108369980B (zh) 发光模块
TWI646873B (zh) 電子裝置與其製造方法
TW201929249A (zh) 光電半導體戳記及其製造方法、與光電半導體裝置
TW202002107A (zh) 電子裝置及其製造方法
KR20180120527A (ko) 반도체 발광 소자를 이용한 디스플레이 장치의 제조 방법
US10985144B2 (en) Light emitting apparatus
TWI714319B (zh) 微型發光二極體裝置
TW201939762A (zh) 光電半導體裝置的製造方法
US9607960B1 (en) Bonding structure and flexible device
CN112652240A (zh) 可挠性显示装置及可挠性显示装置的制造方法
TWI755470B (zh) 導電薄膜、光電半導體裝置及其製造方法
US11075330B2 (en) Package structure and electronic device
TWI742991B (zh) 基板結構與電子裝置
TW202009984A (zh) 軟性基板及線路結構及其製造方法
US10573597B1 (en) Electronic device and manufacturing method thereof
CN109935613A (zh) 显示面板
CN114937414B (zh) 柔性显示面板及其制作方法、显示终端