JP2019125780A - 導電性フィルム、光電半導体装置及びその製造方法 - Google Patents
導電性フィルム、光電半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2019125780A JP2019125780A JP2018231392A JP2018231392A JP2019125780A JP 2019125780 A JP2019125780 A JP 2019125780A JP 2018231392 A JP2018231392 A JP 2018231392A JP 2018231392 A JP2018231392 A JP 2018231392A JP 2019125780 A JP2019125780 A JP 2019125780A
- Authority
- JP
- Japan
- Prior art keywords
- film layer
- film
- semiconductor device
- micro
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title abstract description 21
- 239000011159 matrix material Substances 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000002245 particle Substances 0.000 claims abstract description 45
- 239000011810 insulating material Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims description 21
- 230000005693 optoelectronics Effects 0.000 claims description 19
- 239000012528 membrane Substances 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 3
- 230000005496 eutectics Effects 0.000 abstract description 8
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000004698 Polyethylene Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- -1 but not limited to Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229920000573 polyethylene Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000017105 transposition Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004677 Nylon Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229920002313 fluoropolymer Polymers 0.000 description 2
- 239000004811 fluoropolymer Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920001778 nylon Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 241000274582 Pycnanthus angolensis Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000011087 paperboard Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000005060 rubber Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Manufacturing Of Electric Cables (AREA)
- Wire Bonding (AREA)
- Non-Insulated Conductors (AREA)
Abstract
【課題】ワイヤボンディング又は共晶接合プロセスでは電気的接続を行うことができないという問題を解決する導電性フィルム、光電半導体装置及びその製造方法を提供する。【解決手段】導電性フィルムは少なくとも一つのマイクロサイズ半導体素子及びマトリクス基板に合せて応用され、導電性フィルムは第１の膜層と第２の膜層とを備える。第１の膜層は、マトリクス回路上に設けられるとともに、複数の導電性粒子と絶縁材料を有しており、前記複数の導電性粒子は絶縁材料中に混合される。第２の膜層は絶縁層であるとともに第１の膜層上に設けられる。このうち、マイクロサイズ半導体素子の少なくとも一部は導電性フィルム内に位置するとともに、少なくとも一つの電極を有しており、電極を前記複数の導電性粒子の一部によりマトリクス基板の垂直方向上でマトリクス回路に電気的に接続される。【選択図】図１
Description
本発明は垂直方向の導電性フィルム、光電半導体装置及びその製造方法に関する。
マイクロ発光ダイオード（Ｍｉｃｒｏ ＬＥＤ，μＬＥＤ）からなるマイクロ発光ダイオードアレイ（Ｍｉｃｒｏ ＬＥＤ Ａｒｒａｙ）ディスプレイは、従来の、例えば液晶ディスプレイに比べて、別途バックライト光源を必要とせず、更なる軽量化及び薄型化の目的を達成するのに寄与する。
従来の発光ダイオード（辺長が１５０μｍ以上を超える）は光電装置の製造プロセスにおいて、エピタキシャル成長（Ｅｐｉｔａｘｙ）、露光、金属メッキ、エッチング等のプロセスにより発光ダイオードを製作した後、一枚毎の発光ダイオードチップに切断するとともに、ワイヤボンディング又は共晶接合により、発光ダイオードの電極と回路基板とを電気的に接続する。しかし、マイクロ発光ダイオードは、そのサイズがかなり小さい（例えば２５μｍ又はより小さい）ことから、従来のワイヤボンディング又は共晶接合の設備で電極の電気的接続を行うことはできない。
上記に鑑み、本発明の目的は、マイクロサイズ半導体素子のサイズが小さすぎて従来のワイヤボンディング又は共晶接合プロセスでは電気的接続を行うことができないという問題を解決することができる導電性フィルム、光電半導体装置及びその製造方法を提供するところにある。
上記目的を達成するために、本発明の導電性フィルムは、少なくとも一つのマイクロサイズ半導体素子、及び基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板に合せて応用される硬化性材料の導電性フィルムであって、前記導電性フィルムは、前記マトリクス回路上に設けられるとともに、複数の導電性粒子と粘着性を有する絶縁材料を有しており、前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と、絶縁層であるとともに粘着性を有し、且つ前記第１の膜層上に設けられる第２の膜層と、を備えており、前記マイクロサイズ半導体素子の少なくとも一部は前記導電性フィルム内に位置するとともに、少なくとも一つの電極を有しており、前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続される。
上記目的を達成するために、本発明の光電半導体装置は、基材と、前記基材上に設けられたマトリクス回路とを有するマトリクス基板と、硬化した硬化性材料の導電性フィルムと、少なくとも１つのマイクロサイズ半導体素子と、を備える光電半導体装置であって、前記導電性フィルムは、前記マトリクス回路上に設けられるとともに、複数の導電性粒子と粘着性を有する絶縁材料を有しており、前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と、絶縁層であるとともに粘着性を有し、且つ前記第１の膜層上に設けられる第２の膜層と、を備えており、前記マイクロサイズ半導体素子は、その少なくとも一部が前記導電性フィルム内に位置するとともに少なくとも一つの電極を有しており、前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続されている。
一つの実施例において、硬化前の室温時、第２の膜層の流動性及び粘着性はいずれも第１の膜層よりも大きく、第２の膜層の硬度は第１の膜層の硬度よりも小さい。
一つの実施例において、第１の膜層の厚さは２．５μｍと３．５μｍとの間であり、第２の膜層の厚さは２μｍと４μｍとの間であり、且つ導電性フィルムの合計厚さは６．５μｍを超えない。
一つの実施例において、第２の膜層は２５℃ないし５０℃の間でガラスに対する粘着力は１１００ｇ／ｃｍ２よりも大きい。
一つの実施例において、第１の膜層及び第２の膜層は６０℃で４分間経過しても硬化しない。
一つの実施例において、マイクロサイズ半導体素子の辺長は１５０μｍ以下である。
上記目的を達成するために、本発明の光電半導体装置の製造方法は、基材と、前記基材上に設けられているマトリクス回路とを有しているマトリクス基板を準備するステップと、複数の導電性粒子と粘着性を有する絶縁材料を有しており、前記複数の導電性粒子は前記絶縁材料中に混合されている第１の膜層と、絶縁層であるとともに粘着性を有し、且つ前記第１の膜層上に設けられる第２の膜層と、を備える硬化性材料の導電性フィルムを前記マトリクス回路上に貼り合わせて前記マトリクス回路上に前記第１の膜層を設けるステップと、少なくとも一つの電極が前記第２の膜層に向いている少なくとも一つのマイクロサイズ半導体素子を前記第２の膜層上に設けるステップと、第１の温度で、前記マイクロサイズ半導体素子を前記第２の膜層から前記第１の膜層の前記複数の導電性粒子に向けて第１の圧力で押圧した状態を第１の時間続けるステップと、温度を第２の温度にまで上昇させると同時に除圧しない状況で圧力を第２の圧力にまで昇圧させた状態を第２の時間続けるステップと、前記第１の膜層及び前記第２の膜層を硬化させて、ひいては前記マイクロサイズ半導体素子の前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続するステップと、を含む。
一つの実施例において、第１の温度の範囲は５０℃と８０℃との間であり、第１の圧力は１ＭＰａと１０ＭＰａとの間であり、第１の時間は５秒と４０秒との間である。
一つの実施例において、第２の温度の範囲は１４０℃と２００℃との間であり、第２の圧力は５０ＭＰａと１００ＭＰａとの間であり、第２の時間は５秒と６０秒との間である。
本発明の導電性フィルム、光電半導体装置及びその製造方法によれば、垂直方向の導電性を有する導電性フィルムでマイクロサイズ半導体素子の電極をマトリクス回路に電気的に接続している。よって、マイクロサイズ半導体素子のサイズが小さすぎて従来のワイヤボンディング又は共晶接合プロセスではマトリクス回路に電気的接続を行うことができないという問題を解決することができる。また、従来の転置及び接合技術と比較して、本発明の光電半導体装置のプロセスも簡単で且つ迅速であり、しかも設計ニーズに応じて異なる分野に応用することができ、同時に製造時間及びコストも削減される。
以下にて関連する図面を参照して、本発明の好ましい実施例に係る導電性フィルム、光電半導体装置及びその製造方法を説明するが、同じ構成要素には同じ符号を付して説明する。
本発明で述べる「光電半導体装置」は、表示パネル、広告看板、センサ装置、半導体装置又は照明装置等に応用することができ、もし光電半導体装置がディスプレイである場合、これはモノクロ又はカラーディスプレイとすることができる。本発明の好ましい実施例の光電半導体装置の製造方法の手順ステップの概略図である図１を参照されたい。
図１に示すように、本発明の光電半導体装置の製造方法は以下を含むことができる。基材と、前記基材上に設けられているマトリクス回路とを有しているマトリクス基板を準備する（ステップＳ０１）。続いて、複数の導電性粒子と絶縁材料を有しており、前記複数の導電性粒子は前記絶縁材料中に混合されている第１の膜層と、絶縁層であるとともに前記第１の膜層上に設けられる第２の膜層と、を備える硬化性材料の導電性フィルムを前記マトリクス回路上に貼り合わせて前記マトリクス回路上に前記第１の膜層を設ける（ステップＳ０２）。続いて、少なくとも一つの電極が前記第２の膜層に向いている少なくとも一つのマイクロサイズ半導体素子を前記第２の膜層上に設ける（ステップＳ０３）。続いて、第１の温度で、前記マイクロサイズ半導体素子を前記第２の膜層から前記第１の膜層の前記複数の導電性粒子に向けて第１の圧力で押圧した状態を第１の時間続ける（ステップＳ０４）。続いて、温度を第２の温度にまで上昇させると同時に除圧しない状況で圧力を第２の圧力にまで昇圧させた状態を第２の時間続ける（ステップＳ０５）。そして、このとき、ステップＳ０５と同時進行で前記第１の膜層及び前記第２の膜層を硬化させて、ひいては前記マイクロサイズ半導体素子の前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続する（ステップＳ０６）。
以下にて、図２Ａないし図２Ｆを合せて参照することで、上記ステップＳ０１ないしステップＳ０６の詳細な内容を説明する。このうち、図２Ａないし図２Ｆはそれぞれ本発明の一つの実施例の光電半導体装置１の製造工程の概略図である。
図２Ａに示すように、まず、基材１１１と、基材１１１上に設けられているマトリクス回路１１２とを有しているマトリクス基板１１を準備する（ステップＳ０１）。基材１１１は透光性材質、例えばガラス、石英又は類似物、プラスチック、ラバー、グラスファイバ又はその他高分子材料とすることができるが、これらに限定されない。基材１１１は不透光性材質、例えば金属−グラスファイバ複合板、金属−セラミックス複合板としてもよい。また、基材１１１は硬質板又は軟質板としてもよい。軟質板は可撓性（Ｆｌｅｘｉｂｌｅ）を有し、又は可撓性基板と称することができ、例えば、その材料が有機高分子材料を含むとともに熱可塑性材料であり、例えばポリイミド（ＰＩ）、ポリエチレン（Ｐｏｌｙｅｔｈｙｌｅｎｅ、 ＰＥ）、ポリ塩化ビニル（Ｐｏｌｙｖｉｎｙｌｃｈｌｏｒｉｄｅ、 ＰＶＣ）、ポリスチレン（ＰＳ）、アクリル（アクリル酸、ａｃｒｙｌｉｃ）、フルオロポリマー（Ｆｌｕｏｒｏｐｏｌｙｍｅｒ）、ポリエステル繊維（ｐｏｌｙｅｓｔｅｒ）又はナイロン（ｎｙｌｏｎ）等とすることができ、これらに限定されない軟質回路板であるが、ここでは制限はしない。また、本実施例のマトリクス回路１１２は複数の電気的接続パッドＤ１、Ｄ２を有することができ、電気的接続パッドＤ１、Ｄ２は一組とすることができ、且つ間隔を持って配置される。また、基材１１１上に配設されるマトリクス回路１１２の形式により、マトリクス基板１１はアクティブマトリクス（ａｃｔｉｖｅ ｍａｔｒｉｘ）基板、又はパッシブマトリクス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）基板とすることができる。例えば、もしマトリクス基板１１が液晶表示装置におけるアクティブマトリクス（ＴＦＴ基板）であるとき、交差するデータ線、走査線と複数の能動素子（例えばＴＦＴ）とを配設することができる。マトリクス回路１１２及びアクティブマトリクス基板を駆動する技術は周知技術であって、本発明の重点ではなく、当業者は関連する内容を探し出すことができるため、ここでは詳細な説明は行わない。
続いて、図２Ｂに示すように、導電性フィルム１２をマトリクス回路１１２上に貼り合わせる（ステップＳ０２）。ここで、導電性フィルム１２は第１の膜層１２１と、第２の膜層１２２とを備えており、第１の膜層１２１はマトリクス回路１１２上に設けられるとともに、複数の導電性粒子１２１１と絶縁材料１２１２とを有しており、前記複数の導電性粒子１２１１は絶縁材料１２１２中に混合されている。一方、第２の膜層１２２は絶縁層であるとともに第１の膜層１２１上に設けられる。このうち、絶縁材料１２１２及び第２の膜層１２２はいずれも硬化させる前の室温時（例えば２５℃）は粘着性を有し、且つ硬化させる前の室温時、第２の膜層１２２の粘着性は第１の膜層１２１よりも大きく、そして第２の膜層１２２の硬度は第１の膜層１２１の硬度よりも低く、且つ第２の膜層１２２は２５℃ないし５０℃の間でガラスに対する粘着力は１１００ｇ／ｃｍ２よりも大きい必要がある。具体的には、第２の膜層１２２の粘着性は第１の膜層１２１よりも大きく、且つ第２の膜層１２２は第１の膜層１２１よりも柔らかいことで、マイクロサイズ半導体素子（図２Ｃ）を設けるとともに第２の膜層１２２に圧入するとき、導電性フィルム１２によりスムースに捕捉（粘着）されることができる。また、第１の膜層１２１及び第２の膜層１２２は導電性フィルム１２にマイクロサイズ半導体素子を転置するプロセスにおいて硬化することはなく、例えば６０℃で４分間経過しても硬化することはないことから、これによってマイクロサイズ半導体素子の粘着並びに転置するプロセスをスムースに行うことができる。また、実施例においては、第１の膜層１２１の厚さは２．５μｍと３．５μｍとの間であり（２．５μｍ≦第１の膜層１２１の厚さ≦３．５μｍ）、そして第２の膜層１２２の厚さは２μｍと４μｍとの間であり（２μｍ≦第２の膜層１２２の厚さ≦４μｍ）、且つ導電性フィルム１２の合計厚さは６．５μｍを超えない（つまり≦６．５μｍ）。
一部の実施例において、第１の膜層１２１の導電性粒子１２１１は金属材料製とすることができ、そして金属材料は金、銀、銅又はスズ、又はその合金とすることができるが、これらに限定されない。又は、導電性粒子１２１１は絶縁性の弾性粒子を金属層で被覆してもよく、金属層の材料はニッケル／金であるが、これに限定されない。一の部実施例において、第１の膜層１２１の絶縁材料１２１２及び第２の膜層１２２はエポキシ系接着剤又はアクリル系接着剤を含むことができるが、これらに限定されない。一部の実施例において、第１の膜層１２１及び第２の膜層１２２は硬化性材料の一例である熱硬化性材料とすることができるため、高温雰囲気にて硬化成形することができる。第１の膜層１２１及び第２の膜層１２２は、硬化前の室温時に粘着性を有するため、マトリクス基板１１への取り付け、及びマイクロサイズ半導体素子１３の保持が容易である。硬化性材料の別の例は、紫外線硬化性材料、ガス吸収硬化性材料、水蒸気吸収硬化性材料等である。また、本実施例の前記複数の導電性粒子１２１１は、マトリクス基板１１に垂直となる方向（ｚ方向）上で同じ水平度に近く、しかも粒子が互いに接触しないようにマトリクス回路１１２上に配列されているものを例としているが、異なる実施例においては、前記複数の導電性粒子１２１１は絶縁材料１２１２内にランダム方式で配置されてもよく、本発明はこれに限定されない。
続いて、図２Ｃに示すように、マイクロサイズ半導体素子１３の少なくとも一つの電極Ｅ１が第２の膜層１２２に向いている少なくとも一つのマイクロサイズ半導体素子１３を第２の膜層１２２上に設ける（ステップＳ０３）。本実施例の各々のマイクロサイズ半導体素子１３は二つの電極Ｅ１、Ｅ２をそれぞれ有し、且つ複数のマイクロサイズ半導体素子１３が第２の膜層１２２上に間隔を持って設けられることで、前記複数のマイクロサイズ半導体素子１３の電極Ｅ１、Ｅ２はマトリクス回路１１２上の前記複数の電気的接続パッドＤ１、Ｄ２にそれぞれ対応させることができる。このうち、前記複数のマイクロサイズ半導体素子１３は必要性に応じて縦行、横列又は行と列のマトリクス状に配列する、又は多辺形又は不規則状に配列することができるが、これらに限定されない。また、各々のマイクロサイズ半導体素子１３の辺長は１５０μｍ以下であり、例えば１μｍと１５０μｍとの間とすることができる（１μｍ≦辺長≦１５０μｍ）。一部の実施例において、マイクロサイズ半導体素子１３のサイズは例えば２５μｍ×２５μｍとすることができ、しかも隣接する二つのマイクロサイズ半導体素子１３の最小ピッチは例えば１μｍ、又は１μｍ以下であるが、本発明はこれらに限定されない。
また、マイクロサイズ半導体素子１３は二電極素子（例えば発光ダイオードであるが、これに限定されない）とすることができ、三電極素子（例えばトランジスタ）としてもよい。本実施例では、マイクロサイズ半導体素子１３をマイクロ発光ダイオード（μＬＥＤ）とした例で説明する。このうち、マイクロ発光ダイオードの電極は、ｐ極及びｎ極が同一側（水平構造）に位置してもよく、又はｐ極及びｎ極がそれぞれ上下両側（上下導通型又は垂直構造）に位置してもよい。本実施例のマイクロサイズ半導体素子１３は水平構造のμＬＥＤを例とし、且つその二つの電極Ｅ１、Ｅ２はそれぞれマトリクス回路１１２上の一対の電気的接続パッドＤ１、Ｄ２に対応する。また、もし表示色波長で分類するならば、マイクロサイズ半導体素子１３がμＬＥＤであるとき、これは青色光発光ダイオード、赤色光、緑色光、赤外線又は紫外線光等の発光ダイオード、又はその組合わせとすることができる。
続いて、図２Ｄに示すように、第１の温度で、マイクロサイズ半導体素子１３を第２の膜層１２２から第１の膜層１２１の前記複数の導電性粒子１２１１に向けて第１の圧力Ｐ１で押圧するとともに第１の時間を続ける（ステップＳ０４）。このうち、第１の温度の範囲は５０℃と８０℃との間（５０℃≦Ｔ１≦８０℃）とすることができ、第１の圧力Ｐ１は１ＭＰａと１０ＭＰａとの間（１ＭＰａ≦Ｐ１≦１０ＭＰａ）とすることができ、且つ第１の時間は５秒と４０秒との間（５秒≦ｔ１≦４０秒）とすることができる。一部の実施例において、第１の温度は例えば５０℃とすることができる。ここで、第１の温度、第１の圧力Ｐ１及び第１の時間はプロセス状況に応じて、上記範囲内で調整することができる。
マイクロサイズ半導体素子１３を第１の膜層１２１の前記複数の導電性粒子１２１１に向けて第１の圧力Ｐ１で押圧するとき、第１の膜層１２１は流動性が低く且つ第２の膜層１２２よりも小さいため、導電性粒子１２１１は、押圧されることで両側に水平移動しにくくなり、水平方向上で、導電性粒子１２１１は二つの電極Ｅ１、Ｅ２の間でショート又は導通してしまうことはないが、一部の導電性粒子１２１１は電極Ｅ１、Ｅ２と電気的接続パッドＤ１、Ｄ２との間に挟まれることになる。
その後、図２Ｅに示すように、温度を第２の温度にまで上昇させると同時に、除圧しない状況で圧力を第２の圧力Ｐ２にまで昇圧するとともにこの状態を第２の時間続ける（ステップＳ０５）。ここで、除圧しない（第１の圧力Ｐ１）状況にて、圧力を第２の圧力Ｐ２（Ｐ２＞Ｐ１）にまで昇圧して、引き続きマイクロサイズ半導体素子１３を加圧することで、マイクロサイズ半導体素子１３の電極Ｅ１、Ｅ２はそれぞれ導電性粒子１２１１により電気的接続パッドＤ１、Ｄ２Ｎに完全に接触させることができる。これと同時に、第１の膜層１２１及び第２の膜層１２２は熱硬化性材料であることから、高温（第２の温度）の状況では、第１の膜層１２１及び第２の膜層１２２は徐々に硬化して成形していくことで、導電性フィルム１２はマイクロサイズ半導体素子１３に安定的に食付き（粘着）して、電極Ｅ１、Ｅ２はそれぞれ導電性粒子１２１１により電気的接続パッドＤ１、Ｄに完全に接触して、両者を電気的に接続することができる。
一部の実施例において、導電性フィルム１２の熱硬化性材料の硬化条件に基づいて第２の温度の範囲は１４０℃以上を必要とし、その範囲は例えば１４０℃と２００℃との間（１４０℃≦Ｔ２≦２００℃）とすることができ、第２の圧力Ｐ２は５０ＭＰａと１００ＭＰａとの間（５０ＭＰａ≦Ｐ２≦１００ＭＰａ）とすることができ、且つ第２の時間は５秒と６０秒との間（５秒≦ｔ２≦６０秒）とすることができる。ここで、第２の温度、第２の圧力Ｐ２及び第２の時間はプロセス状況に応じて、上記範囲内で調整することができる。
最後に、図２Ｆに示すように、一定時間（つまり第２の時間）経過後、第１の膜層１２１及び第２の膜層１２２を硬化させて、ひいてはマイクロサイズ半導体素子１３の電極Ｅ１を前記複数の導電性粒子１２１１の一部によりマトリクス基板１１の垂直方向上でマトリクス回路１１２に電気的に接続する（ステップＳ０６）。
よって、本実施例の光電半導体装置１は、マトリクス基板１１と、硬化した熱硬化性材料の導電性フィルム１２と、複数のマイクロサイズ半導体素子１３とを備えることができる。マトリクス基板１１は、基材１１１と、基材１１１上に設けられているマトリクス回路１１２とを有している。導電性フィルム１２は、第１の膜層１２１と、第２の膜層１２２とを備えている。第１の膜層１２１は、硬化前の室温時は粘着性を有してマトリクス回路１１２上に設けられるとともに、複数の導電性粒子１２１１と絶縁材料１２１２とを有しており、前記複数の導電性粒子１２１１は絶縁材料１２１２中に混合されている。第２の膜層１２２は、絶縁層であるとともに硬化前の室温時は粘着性を有して第１の膜層１２１上に設けられる。前記複数のマイクロサイズ半導体素子１３は少なくとも一部が導電性フィルム１２内に設けられている。各々のマイクロサイズ半導体素子１３は二つの電極Ｅ１、Ｅ２をそれぞれ有しており、電極Ｅ１、Ｅ２は、導電性フィルム１２の前記複数の導電性粒子１２１１の一部によりマトリクス基板１１の垂直方向上で、それぞれマトリクス回路１１２の電気的接続パッドＤ１、Ｄ２に電気的に接続されている。
以上のように、本実施例の光電半導体装置１では、垂直方向の導電性フィルム１２でマイクロサイズ半導体素子１３の電極Ｅ１、Ｅ２をそれぞれマトリクス回路１１２に電気的に接続することができるので、マイクロサイズ半導体素子１３のサイズが小さすぎて従来のワイヤボンディング又は共晶接合プロセスではマトリクス回路に電気的接続を行うことができないという問題を解決することができる。また、本実施例の光電半導体装置１のプロセスは、従来の転置及び接合技術と比較して簡単で且つ迅速であり、しかも設計ニーズに応じて異なる分野に応用することができ、同時に製造時間及びコストも削減される。また、マイクロサイズ半導体素子１３のサイズはかなり小さく、その設置密度はかなり高いことから、製造された光電半導体装置１はより高い解像度を有することができる。このため、光電半導体装置１は、特に、高解像度のディプレイ、例えばＶＲ又はＡＲヘッドマウントディスプレイの製作に用いることができる。
図３は本発明の他の実施例の光電半導体装置１ａの概略図である。図３に示すように、本実施例の光電半導体装置１ａと図２Ｆの光電半導体装置１との主な相違点は、本実施例のマイクロサイズ半導体素子１３ａは垂直構造のμＬＥＤを例としているところである。よって、一つの電極Ｅ１のみで、導電性フィルム１２の導電性粒子１２１１の一部によりマトリクス基板１１の垂直方向上でマトリクス回路１１２に電気的に接続される。一方、他方の電極Ｅ２は、その他のよく知られたプロセスを通じてその他の回路に電気的に接続され得るが、これに限定されない。また、光電半導体装置１ａ及びその製造方法のその他の技術特徴は、光電半導体装置１の同じ構成要素及びその製造方法を参照できるため、ここでは別途説明しない。
上記をまとめるに、本発明の導電性フィルム、光電半導体装置及びその製造方法においては、垂直方向の導電性フィルムでマイクロサイズ半導体素子の電極をマトリクス回路に電気的に接続しているので、マイクロサイズ半導体素子のサイズが小さすぎて従来のワイヤボンディング又は共晶接合プロセスではマトリクス回路に電気的接続を行うことができないという問題を解決することができる。また、本発明の光電半導体装置のプロセスは、従来の転置及び接合技術と比較して、簡単で且つ迅速であり、しかも設計ニーズに応じて異なる分野に応用することができ、同時に製造時間及びコストも削減される。
上記は単に例示に過ぎず、限定するものではない。本発明の技術思想及び範囲を超えることなく、これに対して行う等価の修正又は変更のいずれも、別紙の特許請求の範囲に含まれるものである。
本願はマイクロ発光ダイオードアレイ（Ｍｉｃｒｏ ＬＥＤ Ａｒｒａｙ）ディスプレイに応用することで、マイクロサイズ半導体素子のサイズが小さすぎて従来のワイヤボンディング又は共晶接合プロセスでは電気的接続を行うことができないという問題を解決することができる。
１、１ａ 光電半導体装置
１１ マトリクス基板
１１１ 基材
１１２ マトリクス回路
１２ 導電性フィルム
１２１ 第１の膜層
１２１１ 導電性粒子
１２１２ 絶縁材料
１２２ 第２の膜層
１３、１３Ａ マイクロサイズ半導体素子
Ｄ１、Ｄ２ 電気的接続パッド
Ｅ１、Ｅ２ 電極
Ｐ１ 第１の圧力
Ｐ２ 第２の圧力
１１ マトリクス基板
１１１ 基材
１１２ マトリクス回路
１２ 導電性フィルム
１２１ 第１の膜層
１２１１ 導電性粒子
１２１２ 絶縁材料
１２２ 第２の膜層
１３、１３Ａ マイクロサイズ半導体素子
Ｄ１、Ｄ２ 電気的接続パッド
Ｅ１、Ｅ２ 電極
Ｐ１ 第１の圧力
Ｐ２ 第２の圧力
Claims (14)
- 少なくとも一つのマイクロサイズ半導体素子、及び基材と前記基材上に設けられたマトリクス回路とを有するマトリクス基板に合せて応用される硬化性材料の導電性フィルムであって、
前記導電性フィルムは、前記マトリクス回路上に設けられるとともに、複数の導電性粒子と絶縁材料を有しており、前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と、絶縁層であるとともに前記第１の膜層上に設けられる第２の膜層と、を備えており、
前記マイクロサイズ半導体素子の少なくとも一部は前記導電性フィルム内に位置するとともに、少なくとも一つの電極を有しており、前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続される、ことを特徴とする導電性フィルム。 - 硬化前の室温時、前記第２の膜層の流動性及び粘着性はいずれも前記第１の膜層よりも大きく、前記第２の膜層の硬度は前記第１の膜層の硬度よりも小さい、ことを特徴とする請求項１に記載の導電性フィルム。
- 前記第１の膜層の厚さは２．５μｍと３．５μｍとの間であり、前記第２の膜層の厚さは２μｍと４μｍとの間であり、且つ前記導電性フィルムの合計厚さは６．５μｍを超えない、ことを特徴とする請求項１に記載の導電性フィルム。
- 前記第２の膜層は、２５℃ないし５０℃の間でガラスに対する粘着力が１１００ｇ／ｃｍ２よりも大きい、ことを特徴とする請求項１に記載に記載の導電性フィルム。
- 前記第１の膜層及び前記第２の膜層は、６０℃で４分間経過しても硬化しない、ことを特徴とする請求項１に記載の導電性フィルム。
- 基材と、前記基材上に設けられたマトリクス回路とを有するマトリクス基板と、硬化した硬化性材料の導電性フィルムと、少なくとも一つのマイクロサイズ半導体素子と、を備える光電半導体装置であって、
前記導電性フィルムは、前記マトリクス回路上に設けられるとともに、複数の導電性粒子と絶縁材料を有しており、前記複数の導電性粒子が前記絶縁材料中に混合されている第１の膜層と、絶縁層であるとともに前記第１の膜層上に設けられる第２の膜層と、を備えており、
前記マイクロサイズ半導体素子は、その少なくとも一部が前記導電性フィルム内に位置するとともに少なくとも一つの電極を有しており、前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続されている、ことを特徴とする光電半導体装置。 - 硬化前の室温時、前記第２の膜層の流動性及び粘着性はいずれも前記第１の膜層よりも大きく、前記第２の膜層の硬度は前記第１の膜層の硬度よりも小さい、ことを特徴とする請求項６に記載の光電半導体装置。
- 前記第１の膜層の厚さは２．５μｍと３．５μｍとの間であり、前記第２の膜層の厚さは２μｍと４μｍとの間であり、且つ前記導電性フィルムの合計厚さは６．５μｍを超えない、ことを特徴とする請求項６に記載の光電半導体装置。
- 前記第２の膜層は、２５℃ないし５０℃の間でガラスに対する粘着力が１１００ｇ／ｃｍ２よりも大きい、ことを特徴とする請求項６に記載に記載の光電半導体装置。
- 前記第１の膜層及び前記第２の膜層は、６０℃で４分間経過しても硬化しない、ことを特徴とする請求項６に記載の光電半導体装置。
- 前記マイクロサイズ半導体素子の辺長は１５０μｍ以下である、ことを特徴とする請求項６に記載の光電半導体装置。
- 基材と、前記基材上に設けられているマトリクス回路とを有しているマトリクス基板を準備するステップと、
複数の導電性粒子と絶縁材料を有しており、前記複数の導電性粒子は前記絶縁材料中に混合されている第１の膜層と、絶縁層であるとともに前記第１の膜層上に設けられる第２の膜層と、を備える硬化性材料の導電性フィルムを前記マトリクス回路上に貼り合わせて前記マトリクス回路上に前記第１の膜層を設けるステップと、
少なくとも一つの電極が前記第２の膜層に向いている少なくとも一つのマイクロサイズ半導体素子を前記第２の膜層上に設けるステップと、
第１の温度で、前記マイクロサイズ半導体素子を前記第２の膜層から前記第１の膜層の前記複数の導電性粒子に向けて第１の圧力で押圧した状態を第１の時間続けるステップと、
温度を第２の温度にまで上昇させると同時に除圧しない状況で圧力を第２の圧力にまで昇圧させた状態を第２の時間続けるステップと、
前記第１の膜層及び前記第２の膜層を硬化させて、ひいては前記マイクロサイズ半導体素子の前記電極を前記複数の導電性粒子の一部により前記マトリクス基板の垂直方向上で前記マトリクス回路に電気的に接続するステップと、を含む、ことを特徴とする光電半導体装置の製造方法。 - 前記第１の温度の範囲は５０℃と８０℃との間であり、前記第１の圧力は１ＭＰａと１０ＭＰａとの間であり、前記第１の時間は５秒と４０秒との間である、ことを特徴とする請求項１２に記載の製造方法。
- 前記第２の温度の範囲は１４０℃と２００℃との間であり、前記第２の圧力は５０ＭＰａと１００ＭＰａとの間であり、前記第２の時間は５秒と６０秒との間である、ことを特徴とする請求項１２に記載の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107101582A TWI755470B (zh) | 2018-01-16 | 2018-01-16 | 導電薄膜、光電半導體裝置及其製造方法 |
| TW107101582 | 2018-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019125780A true JP2019125780A (ja) | 2019-07-25 |
| JP6688374B2 JP6688374B2 (ja) | 2020-04-28 |
Family
ID=67273170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018231392A Active JP6688374B2 (ja) | 2018-01-16 | 2018-12-11 | 導電性フィルム、光電半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6688374B2 (ja) |
| CN (1) | CN110047990B (ja) |
| TW (1) | TWI755470B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115312637A (zh) * | 2022-10-11 | 2022-11-08 | 罗化芯显示科技开发(江苏)有限公司 | 一种Micro-LED显示装置及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003204142A (ja) * | 2002-01-08 | 2003-07-18 | Sumitomo Metal Micro Devices Inc | 電子部品実装方法及び電子部品実装装置 |
| JP2008210908A (ja) * | 2007-02-26 | 2008-09-11 | Tokai Rubber Ind Ltd | 電子部品の実装方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4880533B2 (ja) * | 2007-07-03 | 2012-02-22 | ソニーケミカル＆インフォメーションデバイス株式会社 | 異方性導電膜及びその製造方法、並びに接合体 |
| JP5398455B2 (ja) * | 2009-09-30 | 2014-01-29 | デクセリアルズ株式会社 | 異方性導電フィルム及びその製造方法 |
| DE102010039728A1 (de) * | 2010-08-25 | 2012-03-01 | Robert Bosch Gmbh | Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung |
| JP5685473B2 (ja) * | 2011-04-06 | 2015-03-18 | デクセリアルズ株式会社 | 異方性導電フィルム、接合体の製造方法、及び接合体 |
| US9698134B2 (en) * | 2014-11-27 | 2017-07-04 | Sct Technology, Ltd. | Method for manufacturing a light emitted diode display |
| KR20240018694A (ko) * | 2015-03-09 | 2024-02-13 | 가부시끼가이샤 레조낙 | 접속 구조체의 제조 방법 |
| JP6776609B2 (ja) * | 2016-02-22 | 2020-10-28 | デクセリアルズ株式会社 | 異方性導電フィルム |
| JP2017157724A (ja) * | 2016-03-02 | 2017-09-07 | デクセリアルズ株式会社 | 表示装置及びその製造方法、並びに発光装置及びその製造方法 |
| TWI685961B (zh) * | 2016-06-17 | 2020-02-21 | 優顯科技股份有限公司 | 光電半導體裝置 |
-
2018
- 2018-01-16 TW TW107101582A patent/TWI755470B/zh active
- 2018-11-02 CN CN201811298368.5A patent/CN110047990B/zh active Active
- 2018-12-11 JP JP2018231392A patent/JP6688374B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003204142A (ja) * | 2002-01-08 | 2003-07-18 | Sumitomo Metal Micro Devices Inc | 電子部品実装方法及び電子部品実装装置 |
| JP2008210908A (ja) * | 2007-02-26 | 2008-09-11 | Tokai Rubber Ind Ltd | 電子部品の実装方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115312637A (zh) * | 2022-10-11 | 2022-11-08 | 罗化芯显示科技开发(江苏)有限公司 | 一种Micro-LED显示装置及其制造方法 |
| CN115312637B (zh) * | 2022-10-11 | 2022-12-16 | 罗化芯显示科技开发(江苏)有限公司 | 一种Micro-LED显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI755470B (zh) | 2022-02-21 |
| CN110047990A (zh) | 2019-07-23 |
| TW201933580A (zh) | 2019-08-16 |
| JP6688374B2 (ja) | 2020-04-28 |
| CN110047990B (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104465479B (zh) | 柔性显示基板母板及柔性显示基板的制备方法 | |
| CN109962082A (zh) | 电子封装单元与其制造方法及电子装置 | |
| US7781794B2 (en) | Resin sheet for encapsulating optical semiconductor element and optical semiconductor device | |
| WO2014156159A1 (ja) | 発光装置とその製造方法 | |
| CN110504282B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN104393014A (zh) | 一种阵列基板及其制备方法、柔性显示面板和显示装置 | |
| US20190333897A1 (en) | Manufacturing method of micro light-emitting diode display panel and micro light-emitting diode display panel | |
| US9085717B2 (en) | Adhesive material for electric connection, display device using the adhesive material and method of fabricating the display device | |
| KR20160087264A (ko) | 반도체 발광소자를 이용한 디스플레이 장치의 제조방법 | |
| US20210327861A1 (en) | Light emitting diode package structure and manufacturing method thereof | |
| TW202002107A (zh) | 電子裝置及其製造方法 | |
| JP2006163408A (ja) | 両面ディスプレイおよびその製造方法 | |
| JP2019125780A (ja) | 導電性フィルム、光電半導体装置及びその製造方法 | |
| CN112447761B (zh) | 阵列基板、led显示面板及其制作方法、显示装置 | |
| TWI693449B (zh) | 電子裝置與其製造方法 | |
| CN1828375A (zh) | 驱动芯片、具有其的显示设备及制造显示设备的方法 | |
| TWI751848B (zh) | 電子元件的接合方法 | |
| WO2021237559A1 (zh) | 中介基板、显示面板的制备方法 | |
| TW202009984A (zh) | 軟性基板及線路結構及其製造方法 | |
| US20230028998A1 (en) | Element transferring method and electronic panel manufacturing method using the same | |
| US20240038940A1 (en) | Transfer substrate used in manufacture of display apparatus, display apparatus, and manufacturing method for display apparatus | |
| JP2013254990A (ja) | 半導体発光装置及びその製造方法 | |
| US11955453B2 (en) | Electronic device | |
| JP2004101974A (ja) | 薄膜回路基板およびその製造方法 | |
| US20220085265A1 (en) | Micro led display and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6688374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |