JP2018124550A - 半導体装置、表示パネル、表示装置、入出力装置、情報処理装置 - Google Patents

Abstract

【課題】利便性または信頼性に優れた新規な半導体装置を提供する。【解決手段】ＤＡ変換回路と、増幅器と、を有する半導体装置であって、増幅器はＤＡ変換回路と電気的に接続され、演算増幅器およびオフセット調整回路を備える。演算増幅器は、ｇｍアンプ、電流電圧変換回路、第１の端子、第２の端子、ノードＮ１、ノードＮ２、ノードＮ３およびスイッチを備える。ｇｍアンプは、第１の端子および第２の端子の間の電圧に基づいて、第１の電流を供給し、スイッチはノードＮ３および第２の端子の間を、イネーブル信号がロウのとき、非導通状態にし、イネーブル信号がハイのとき、導通状態にし、オフセット調整回路は、ノードＮ３の電位を第２の端子の電位に近づけるように、ノードＮ１およびノードＮ２に補正電流を供給する。電流電圧変換回路は、第１の電流および補正電流に基づいて、ノードＮ３に第１の電圧を供給する。【選択図】図２

Description

本発明の一態様は、半導体装置、表示パネル、表示装置、入出力装置または情報処理装置に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

表示装置は、多階調化、及び高精細化等の高性能化の傾向にある。この高性能化に対応するため、表示装置の駆動回路、特にソースドライバには、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；以下ドライバＩＣともいう）が採用されている。

ドライバＩＣは、画素に与えるアナログ信号を生成するための階調電圧生成回路を有する。この階調電圧生成回路は、デジタル信号を基に、アナログ信号を生成する、所謂Ｄ／Ａ変換回路である。

Ｄ／Ａ変換回路は、高速での応答速度が求められる点を考慮して、直列に設けた抵抗を使用する、所謂Ｒ−ＤＡＣ（Ｒｅｓｉｓｔｏｒ ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）が採用されている。Ｒ−ＤＡＣは、デジタル信号のビット数の増加に伴ってスイッチの数が指数関数的に増加するため、ドライバＩＣの回路面積が増加する。

そのため、特許文献１乃至３では、上位ビットと下位ビットとで別々にデジタル信号を変換して、それぞれのアナログ信号を合成することで、所望のアナログ信号を得る構成が提案されている。

米国特許出願公開第２００５／０１４０６３０号明細書 米国特許出願公開第２０１０／０１５６８６７号明細書 米国特許出願公開第２０１０／０１４１４９３号明細書

本発明の一態様は、利便性または信頼性に優れた新規な半導体装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な表示パネルを提供することを課題の一とする。または、利便性または信頼性に優れた新規な表示装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを課題の一とする。または、新規な表示パネル、新規な表示装置、新規な入出力装置、新規な情報処理装置または新規な半導体装置を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

（１）本発明の一態様は、第１のデジタルアナログ変換回路と、増幅器と、を有する半導体装置である。

増幅器は第１のデジタルアナログ変換回路と電気的に接続され、増幅器は演算増幅器およびオフセット調整回路を備える。

演算増幅器は第１のトランスコンダクタンスアンプ、電流電圧変換回路、第１の端子、第２の端子、第１のノード、第２のノード、第３のノードおよびスイッチを備える。

第１のトランスコンダクタンスアンプは第１の端子および第２の端子と電気的に接続され、第１のトランスコンダクタンスアンプは第１のノードおよび第２のノードと電気的に接続され、第１のトランスコンダクタンスアンプは第１の端子および第２の端子の間の電圧に基づいて、第１の電流を供給する機能を備える。

スイッチは第３のノードおよび第２の端子と電気的に接続され、スイッチは出力イネーブル信号が第１の状態のとき、第３のノードおよび第２の端子の間を非導通状態にする機能を備え、スイッチは出力イネーブル信号が第２の状態のとき、第３のノードおよび第２の端子の間を電気的に接続する機能を備える。

オフセット調整回路は第１のノード、第２のノードおよび第３のノードと電気的に接続され、オフセット調整回路は第３のノードの電位を第２の端子の電位に近づけるように補正電流を供給する機能を備える。

電流電圧変換回路は第１のノード、第２のノードおよび第３のノードと電気的に接続される。電流電圧変換回路は第１の電流および補正電流に基づいて、第１の電圧を供給する機能を備える。

これにより、スイッチが非導通状態において、第３のノードの電位を第２の端子の電位に近づけることができる。または、スイッチが導通状態において、第３のノードを流れる電流を抑制することができる。または、半導体装置を流れるバイアス電流を抑制することができる。または、半導体装置が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

（２）また、本発明の一態様は、オフセット調整回路が、レジスタ、第２のデジタルアナログ変換回路、切り替え回路および第２のトランスコンダクタンスアンプを備える上記の半導体装置である。

レジスタは第２のデジタルアナログ変換回路と電気的に接続され、レジスタはオフセットデータを供給する機能を備える。

第２のデジタルアナログ変換回路は、切り替え回路と電気的に接続される。

切り替え回路は第２のトランスコンダクタンスアンプと電気的に接続され、切り替え回路はオフセットデータおよび第２のデジタルアナログ変換回路から供給される電圧に基づいて、補正電圧を供給する機能を備える。

第２のトランスコンダクタンスアンプは第１のノードおよび第２のノードとカスコード接続され、第２のトランスコンダクタンスアンプは、補正電流を供給する機能を備える。

これにより、例えば、バイアス電流を制御するオフセットデータをレジスタに記憶することができる。または、レジスタに記憶したオフセットデータに基づいて、半導体装置を流れるバイアス電流を制御することができる。または、例えば、負荷と電気的に接続された半導体装置を流れるバイアス電流を抑制することができる。または、半導体装置が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

（３）また、本発明の一態様は、オフセット調整回路がレベルシフタを備える上記の半導体装置である。

レベルシフタは第３のノードおよびレジスタと電気的に接続される。

レベルシフタは第１の状態の出力イネーブル信号が供給されている場合に、第３のノードの電位に基づいて、第１の状態のラッチ信号または第２の状態のラッチ信号を供給する機能を備える。レベルシフタは第２の状態の出力イネーブル信号が供給されている場合に、第１の状態のラッチ信号を供給する機能を備える。

レジスタはオフセット調整信号、リセット信号およびラッチ信号を供給される機能を備え、レジスタは透過状態において、オフセット調整信号を透過する機能を備え、レジスタは第２の状態のラッチ信号が供給されたときのオフセット調整信号をオフセットデータとして保持する機能を備え、レジスタは非透過状態において、オフセットデータを供給する機能を備える。

これにより、例えば、補正電圧が単調に増加または減少するように、オフセット調整信号を供給することができる。または、例えば、単調に増加または減少する補正電圧を用いて、第３のノードの極性が反転する補正電圧を知ることができる。または、第３のノードの電位が第２の端子の電位に最も近づく補正電圧を知ることができる。または、第３のノードの電位が第２の端子の電位に近づくときのオフセット調整信号をオフセットデータにすることができる。または、第３のノードの電位が第２の端子の電位に近づくオフセットデータを保持することができる。または、レジスタに記憶したオフセットデータに基づいて、半導体装置を流れるバイアス電流を制御することができる。または、例えば、負荷と電気的に接続された半導体装置を流れるバイアス電流を抑制することができる。または、半導体装置が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

（４）また、本発明の一態様は、端子領域を有する上記の半導体装置である。

端子領域は行方向に配設される一群の複数の端子を備え、一群の複数の端子は第２の端子と電気的に接続される端子を含む。

これにより、デジタル信号を所定の電圧に変換したアナログ信号を供給することができる。または、例えば、デジタル信号から変換されたアナログ信号を、行方向に複数配設される一群の信号線に、一群の複数の端子を介して供給することができる。または、第２の端子を介して流れるバイアス電流を抑制することができる。または、半導体装置が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

（５）また、本発明の一態様は、バッファアンプを有する上記の半導体装置である。

バッファアンプは、第３の端子および第４の端子を備える。

第１のデジタルアナログ変換回路は、第１の出力端子および第２の出力端子を備える。第１の出力端子は第１の端子と電気的に接続され、第２の出力端子は、第３の端子と電気的に接続される。

一群の複数の端子は第４の端子と電気的に接続される端子を含む。

（６）また、本発明の一態様は、端子領域が単数または複数の第１の領域を備える上記の半導体装置である。

端子領域は第１の領域の数と等しい数の第２の領域を備え、端子領域は第１の領域および第２の領域を交互に備える。

第１の領域は第２の端子と電気的に接続される端子を備え、第２の領域は第４の端子と電気的に接続される端子を備える。

これにより、例えば、行方向に複数配設される一群の信号線に、デジタル信号を所定の電圧に変換したアナログ信号を、一群の複数の端子を介して供給することができる。または、第１の領域に配設された第２の端子を介して流れるバイアス電流を抑制することができる。または、半導体装置が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

（７）また、本発明の一態様は、表示領域と、上記の半導体装置と、を有する表示パネルである。

表示領域は、一群の複数の画素、他の一群の複数の画素、走査線および信号線を備える。

一群の複数の画素は行方向に配設され、他の一群の複数の画素は行方向と交差する列方向に配設される。

走査線は一群の複数の画素と電気的に接続される。

信号線は他の一群の複数の画素と電気的に接続され、信号線は第２の端子と電気的に接続される。

これにより、一の信号線に、デジタル信号を所定の電圧に変換したアナログ信号を供給することができる。または、他の一群の複数の画素に、デジタル信号から変換されたアナログ信号を供給することができる。または、第２の端子を介して流れるバイアス電流を抑制することができる。または、表示パネルが損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（８）また、本発明の一態様は、第２の半導体装置を有する上記の表示パネルである。

第２の半導体装置は第３のデジタルアナログ変換回路およびバッファアンプを備える。また、バッファアンプは第５の端子および第６の端子を備える。

第５の端子は第３のデジタルアナログ変換回路と電気的に接続され、第６の端子は信号線と電気的に接続される。

信号線は第２の端子が電気的に接続される部分と、第６の端子が電気的に接続される部分の間に、他の一群の画素と電気的に接続される部分を備える。

これにより、一の信号線の両端から他の一群の画素に、アナログ信号を供給することができる。または、一の信号線の寄生抵抗がアナログ信号に及ぼす影響を低減することができる。または、一の信号線の寄生容量がアナログ信号に及ぼす影響を低減することができる。または、一の信号線の一方の端に電気的に接続された半導体装置と、一の信号線の他方の端に電気的に接続されたバッファアンプの間に流れるバイアス電流を抑制することができる。または、表示パネルが損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（９）また、本発明の一態様は、表示領域が複数の画素を行列状に備える上記の表示パネルである。

表示領域は７６００個以上の画素を行方向に備え、表示領域は４３００個以上の画素を列方向に備える。

これにより、例えば、ハイビジョン画像または４Ｋ画像より数が多い画素に、劣化が抑制された画像信号を供給することができる。または、画像信号の劣化を抑制しながら、高速に画素に供給することができる。または、高精細な画像を表示することができる。または、６０Ｈｚ以上、好ましくは１２０Ｈｚ以上のリフレッシュレートで表示をすることができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

（１０）また、本発明の一態様は、表示領域が第１の画素、第２の画素および第３の画素を備える上記の表示パネルである。

第１の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．６８０より大きく０．７２０以下、色度ｙが０．２６０以上０．３２０以下の色を表示する。

第２の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．１３０以上０．２５０以下、色度ｙが０．７１０より大きく０．８１０以下の色を表示する。

第３の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．１２０以上０．１７０以下、色度ｙが０．０２０以上０．０６０未満の色を表示する。

（１１）また、本発明の一態様は、上記の表示パネルと、制御部と、を有する表示装置である。

制御部は画像情報および制御情報を供給され、制御部は画像情報に基づいて情報を生成し、供給する。

情報は１２ｂｉｔ以上の階調を含み、表示パネルは情報を供給される。

走査線は６０Ｈｚ以上、好ましくは１２０Ｈｚ以上の頻度で選択信号を供給され、表示素子は情報に基づいて表示する。

これにより、表示素子を用いて画像情報を表示することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。

（１２）また、本発明の一態様は、入力部と、表示部と、を有する入出力装置である。また、表示部は上記の表示パネルを備える。

入力部は検知領域を備え、入力部は検知領域に近接するものを検知する。

検知領域は画素と重なる領域を備える。

これにより、表示部を用いて画像情報を表示しながら、表示部と重なる領域に近接するものを検知することができる。または、表示部に近接させる指などをポインタに用いて、位置情報を入力することができる。または、位置情報を表示部に表示する画像情報に関連付けることができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。

（１３）また、本発明の一態様は、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視線入力装置、姿勢検出装置、のうち一以上と、上記の表示パネルと、を含む、情報処理装置である。

これにより、さまざまな入力装置を用いて供給する情報に基づいて、画像情報または制御情報を演算装置に生成させることができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。

本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。

本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。

本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。

本発明の一態様によれば、利便性または信頼性に優れた新規な半導体装置を提供することができる。または、利便性または信頼性に優れた新規な表示パネルを提供することができる。または、利便性または信頼性に優れた新規な表示装置を提供することができる。または、利便性または信頼性に優れた新規な入出力装置を提供することができる。または、利便性または信頼性に優れた新規な情報処理装置を提供することができる。または、新規な表示パネル、新規な表示装置、新規な入出力装置、新規な情報処理装置または、新規な半導体装置を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

実施の形態に係る半導体装置の構成を説明するブロック図。 実施の形態に係る半導体装置に用いることができる増幅器の構成を説明するブロック図。 実施の形態に係る半導体装置に用いることができる増幅器の構成を説明するブロック図。 実施の形態に係る半導体装置の構成を説明するブロック図。 実施の形態に係る半導体装置に用いることができる端子領域の構成を説明するブロック図。 実施の形態に係る表示パネルの構成を説明するブロック図。 実施の形態に係る表示パネルの構成を説明するブロック図。 実施の形態に係る表示パネルの一部の構成を説明するブロック図。 実施の形態に係る表示パネルの調整方法を説明するフロー図。 実施の形態に係る表示パネルの構成を説明するブロック図。 実施の形態に係る表示パネルの構成を説明する断面図および回路図。 実施の形態に係る表示パネルの構成を説明する断面図および回路図。 実施の形態に係る表示装置の構成を説明するブロック図および斜視図。 実施の形態に係る入出力装置の構成を説明するブロック図。 実施の形態に係る情報処理装置の構成を説明するブロック図および投影図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図。 実施の形態に係る情報処理装置の駆動方法を説明するフロー図およびタイミングチャート。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る情報処理装置の構成を説明する図。 実施の形態に係る表示パネルの画素の構成を説明する断面図。 実施の形態に係る表示パネルの画素の構成を説明する断面図。

本発明の一態様は、ＤＡ変換回路と、増幅器と、を有する半導体装置であって、増幅器はＤＡ変換回路と電気的に接続され、演算増幅器およびオフセット調整回路を備える。演算増幅器は、ｇｍアンプ、電流電圧変換回路、第１の端子、第２の端子、ノードＮ１、ノードＮ２、ノードＮ３およびスイッチを備える。ｇｍアンプは、第１の端子および第２の端子の間の電圧に基づいて、第１の電流を供給し、スイッチはノードＮ３および第２の端子の間を、イネーブル信号がロウのとき、非導通状態にし、イネーブル信号がハイのとき、導通状態にし、オフセット調整回路は、ノードＮ３の電位を第２の端子の電位に近づけるように、ノードＮ１およびノードＮ２に補正電流を供給する。電流電圧変換回路は、第１の電流および補正電流に基づいて、ノードＮ３に第１の電圧を供給する。

これにより、スイッチが非導通状態において、ノードＮ３の電位を第２の端子の電位に近づけることができる。または、スイッチが導通状態において、ノードＮ３を流れる電流を抑制することができる。または、半導体装置を流れるバイアス電流を抑制することができる。または、半導体装置が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成について、図１乃至図３を参照しながら説明する。

図１は本発明の一態様の半導体装置の構成を説明するブロック図である。

図２は本発明の一態様の半導体装置に用いることができる増幅器の構成を説明するブロック図である。

図３は図２を用いて説明する構成とは異なる構成を備える本発明の一態様の半導体装置に用いることができる増幅器の構成を説明するブロック図である。

なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。

＜半導体装置の構成例１．＞
本実施の形態で説明する半導体装置１００は、デジタルアナログ変換回路ＤＡＣ（１）と、増幅器ＡＭＰと、を有する（図１参照）。なお、基準電位ＶＲＥＦおよびクロック信号ＣＬＫなどを、半導体装置１００に供給する。また、半導体装置１００は、デジタル演算部（Ｄｉｇｉｔａｌ Ｂｌｏｃｋ）を備える。デジタル演算部は、例えば、シリアルデータをパラレルデータに変換する機能を備える。具体的には、シフトレジスタなどを回路Ｄｉｇｉｔａｌ Ｂｌｏｃｋに用いることができる。

《デジタルアナログ変換回路ＤＡＣ（１）》
例えば、１０ｂｉｔのデジタルアナログ変換回路をデジタルアナログ変換回路ＤＡＣ（１）に用いることができる。具体的には、抵抗ストリング型デジタルアナログ変換回路をデジタルアナログ変換回路ＤＡＣ（１）に用いることができる。

例えば、抵抗列に接続されたパストランジスタを用いた論理回路ＰＴＬを、抵抗ストリング型デジタルアナログ変換回路に用いることができる。

《増幅器ＡＭＰ》
増幅器ＡＭＰはデジタルアナログ変換回路ＤＡＣ（１）と電気的に接続される。また、増幅器ＡＭＰは演算増幅器１０およびオフセット調整回路２０を備える（図２参照）。

《演算増幅器１０》
演算増幅器１０は、トランスコンダクタンスアンプ１１、電流電圧変換回路１２、第１の端子Ｔｍ１、第２の端子Ｔｍ２、第１のノードＮ１、第２のノードＮ２、第３のノードＮ３およびスイッチ１３を備える。

トランスコンダクタンスアンプ１１は、第１の端子Ｔｍ１および第２の端子Ｔｍ２と電気的に接続される。例えば、トランスコンダクタンスアンプ１１の入力端子ＩＮ１を第１の端子Ｔｍ１と電気的に接続し、トランスコンダクタンスアンプ１１の入力端子ＩＮ２を第２の端子Ｔｍ２と電気的に接続する。

トランスコンダクタンスアンプ１１は、第１のノードＮ１および第２のノードＮ２と電気的に接続される。例えば、トランスコンダクタンスアンプ１１の一の出力端子を第１のノードＮ１と電気的に接続し、トランスコンダクタンスアンプ１１の他方の出力端子を第２のノードＮ２と電気的に接続する。

トランスコンダクタンスアンプ１１は、第１の端子Ｔｍ１および第２の端子Ｔｍ２の間の電圧に基づいて、第１の電流を供給する機能を備える。なお、トランスコンダクタンスアンプ１１が出力する第１の電流を、電流Ｉ_１Ｎおよび電流Ｉ_１Ｐを用いて図中に示す。

《スイッチ１３》
スイッチ１３は、第３のノードＮ３および第２の端子Ｔｍ２と電気的に接続される。また、スイッチ１３は出力イネーブル信号ＥＮが第１の状態のとき、第３のノードＮ３および第２の端子Ｔｍ２の間を非導通状態にする機能を備え、スイッチ１３は出力イネーブル信号ＥＮが第２の状態のとき、第３のノードＮ３および第２の端子Ｔｍ２の間を電気的に接続する機能を備える。例えば、ロウの状態を出力イネーブル信号ＥＮの第１の状態に用いることができる。また、ハイの状態を出力イネーブル信号ＥＮの第２の状態に用いることができる。

《オフセット調整回路２０の構成例１．》
例えば、オフセット調整回路２０は、第１のノードＮ１、第２のノードＮ２および第３のノードＮ３と電気的に接続される。

オフセット調整回路２０は、第３のノードＮ３の電位を第２の端子Ｔｍ２の電位に近づけるように補正電流を供給する機能を備える。なお、オフセット調整回路２０が出力する補正電流を、電流Ｉ_３Ｎおよび電流Ｉ_３Ｐを用いて図中に示す。

《電流電圧変換回路１２》
電流電圧変換回路１２は、第１のノードＮ１および第２のノードＮ２および第３のノードＮ３と電気的に接続される。例えば、電流電圧変換回路１２の一方の入力端子を第１のノードＮ１と電気的に接続し、電流電圧変換回路１２の他方の入力端子を第２のノードＮ２と電気的に接続する。また、電流電圧変換回路１２の出力端子を第３のノードＮ３と電気的に接続する。

電流電圧変換回路１２は、第１の電流および補正電流に基づいて、第１の電圧Ｖ３を供給する機能を備える。例えば、補正電流を用いて、第１の電流から第２の電流を得ることができ、得られた第２の電流に基づいて、第１の電圧Ｖ３を供給する機能を備える。なお、第２の電流を、電流Ｉ_２Ｎおよび電流Ｉ_２Ｐを用いて図中に示す。

これにより、スイッチ１３が非導通状態において、第３のノードＮ３の電位を第２の端子Ｔｍ２の電位に近づけることができる。または、スイッチ１３が導通状態において、第３のノードＮ３を流れる電流を抑制することができる。または、半導体装置１００を流れるバイアス電流を抑制することができる。または、半導体装置１００が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

《オフセット調整回路２０の構成例２．》
例えば、オフセット調整回路２０は、レジスタ２２、第２のデジタルアナログ変換回路２３、切り替え回路２４およびトランスコンダクタンスアンプ２５を備える。

レジスタ２２は第２のデジタルアナログ変換回路２３と電気的に接続され、レジスタ２２はオフセットデータを供給する機能を備える。

第２のデジタルアナログ変換回路２３は、切り替え回路２４と電気的に接続される。

切り替え回路２４はトランスコンダクタンスアンプ２５と電気的に接続される。また、切り替え回路２４は、オフセットデータおよび第２のデジタルアナログ変換回路２３から供給される電圧に基づいて、補正電圧を供給する機能を備える。なお、補正電圧はトランスコンダクタンスアンプ２５の入力端子ＩＮ３および入力端子ＩＮ４の間の電圧と等しい。

トランスコンダクタンスアンプ２５は、第１のノードＮ１および第２のノードＮ２とカスコード接続される。また、トランスコンダクタンスアンプ２５は、補正電流を供給する機能を備える。

トランスコンダクタンスアンプ２５の一方の出力端子および第１のノードＮ１をトランジスタＴｒ１を用いて接続し、他方の出力端子および第２のノードＮ２をトランジスタＴｒ２を用いて接続し、ハイインピーダンスになる電圧を供給する配線とトランジスタＴｒ１のゲート電極およびトランジスタＴｒ２のゲート電極を電気的に接続する。これにより、トランスコンダクタンスアンプ２５を、第１のノードＮ１および第２のノードＮ２にカスコード接続することができる。

これにより、例えば、バイアス電流を制御するオフセットデータをレジスタ２２に記憶することができる。または、レジスタ２２に記憶したオフセットデータに基づいて、半導体装置１００を流れるバイアス電流を制御することができる。または、例えば、負荷と電気的に接続された半導体装置１００を流れるバイアス電流を抑制することができる。または、半導体装置１００が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

《オフセット調整回路２０の構成例３．》
例えば、オフセット調整回路２０は第３のノードＮ３と電気的に接続され、オフセット調整回路２０はレベルシフタ２１を備える。

《レベルシフタ２１》
レベルシフタ２１は、第３のノードＮ３およびレジスタ２２と電気的に接続される。

レベルシフタ２１は、第１の状態の出力イネーブル信号ＥＮが供給されている場合に、第３のノードＮ３の電位に基づいて、第１の状態のラッチ信号または第２の状態のラッチ信号を供給する機能を備える。例えば、第３のノードＮ３の電位をレベルシフトした電位を第１の状態のラッチ信号または第２の状態のラッチ信号に用いることができる。なお、スイッチ１３は、第１の状態の出力イネーブル信号ＥＮが供給されている場合において非導通状態となる。

レベルシフタ２１は、第２の状態の出力イネーブル信号ＥＮが供給されている場合に、第１の状態のラッチ信号を供給する機能を備える。換言すれば、レベルシフタ２１は、第２の状態の出力イネーブル信号ＥＮが供給されている場合において、第３のノードＮ３の電位とは無関係に第１の状態のラッチ信号を供給する。また、レベルシフタ２１の入力端子をフローティングにする。なお、スイッチ１３は、第２の状態の出力イネーブル信号ＥＮが供給されている場合において導通状態となる。

《レジスタ２２》
レジスタ２２は、オフセット調整信号Ｆ［０：７］、リセット信号ＲＥＳＥＴおよびラッチ信号を供給される機能を備える。例えば、８ｂｉｔのデジタル信号をオフセット調整信号に用いることができる。具体的には、８ｂｉｔのデジタル信号の下位７桁を第２のデジタルアナログ変換回路２３に供給し、上位１桁を切り替え回路２４に用いることができる。これにより、例えば、２５６段階のオフセット調整信号を供給することができる。または、例えば、１２８段階の正の電圧と１２８段階の負の電圧を、トランスコンダクタンスアンプ２５に供給することができる。

例えば、第２の端子Ｔｍ２の電位の上下５０ｍＶ未満の範囲にある第３のノードＮ３の電位を、第２の端子Ｔｍ２の電位の上下０．５ｍＶ未満の範囲に近づける場合、第３のノードＮ３の電位をおよそ２００以上の段階で調整できるようにする必要がある。具体的には、第３のノードＮ３の電位を８ｂｉｔすなわち２５６段階で調整できるようにすればよい。これにより、例えば、第２の端子Ｔｍ２の上下４０ｍＶ未満の範囲にある第３のノードＮ３の電位を、第２の端子Ｔｍ２の電位の上下０．５ｍＶ未満の範囲に、十分近づけることができる。

レジスタ２２は透過状態において、オフセット調整信号を透過する機能を備える。また、レジスタ２２は第２の状態のラッチ信号が供給されたときのオフセット調整信号をオフセットデータとして保持する機能を備える。例えば、複数のラッチ回路をレジスタ２２に用いることができる。

レジスタ２２は非透過状態において、オフセットデータを供給する機能を備える。

これにより、例えば、補正電圧が単調に増加または単調に減少するように、オフセット調整信号を供給することができる。または、例えば、単調に増加または減少する補正電圧を用いて、第３のノードＮ３の極性が反転する補正電圧を知ることができる。または、第３のノードＮ３の電位が第２の端子Ｔｍ２の電位に最も近づく補正電圧を知ることができる。または、第３のノードＮ３の電位が第２の端子Ｔｍ２の電位に近づくときのオフセット調整信号をオフセットデータに採用することができる。または、第３のノードＮ３の電位が第２の端子Ｔｍ２の電位に近づくオフセットデータを保持することができる。または、レジスタ２２に記憶したオフセットデータに基づいて、半導体装置１００を流れるバイアス電流を制御することができる。または、例えば、負荷と電気的に接続された半導体装置１００を流れるバイアス電流を抑制することができる。または、半導体装置１００が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

＜半導体装置の構成例２．＞
また、本実施の形態で説明する半導体装置１００は、端子領域１２０を有する（図１参照）。

端子領域１２０は行方向に配設される一群の複数の端子１１９（１）乃至端子１１９（ｔ）を備え、一群の複数の端子１１９（１）乃至端子１１９（ｔ）は、第２の端子Ｔｍ２と電気的に接続される端子１１９（ｐ）を含む。

これにより、デジタル信号を所定の電圧に変換したアナログ信号を供給することができる。または、例えば、デジタル信号から変換されたアナログ信号を、行方向に複数配設される一群の信号線に、一群の複数の端子１１９（１）乃至端子１１９（ｔ）を介して供給することができる。または、第２の端子Ｔｍ２を介して流れるバイアス電流を抑制することができる。または、半導体装置１００が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

＜半導体装置の構成例３．＞
また、本実施の形態で説明する半導体装置１００Ｂは、バッファアンプＢＡを有する（図４（Ａ）参照）。

バッファアンプＢＡは、第３の端子Ｔｍ３および第４の端子Ｔｍ４を備える。

デジタルアナログ変換回路ＤＡＣ（１）は、第１の出力端子ＯＵＴ１および第２の出力端子ＯＵＴ２を備える。第１の出力端子ＯＵＴ１は、第１の端子Ｔｍ１と電気的に接続され、第２の出力端子ＯＵＴ２は、第３の端子Ｔｍ３と電気的に接続される。

一群の複数の端子１１９（１）乃至端子１１９（ｔ）は、第４の端子Ｔｍ４と電気的に接続される端子１１９（ｐ＋１）を含む。

《バッファアンプ１０Ｃ》
バッファアンプ１０Ｃは、トランスコンダクタンスアンプ１１、電流電圧変換回路１２を備える（図４（Ｂ）参照）。

トランスコンダクタンスアンプ１１は、第３の端子Ｔｍ３および第４の端子Ｔｍ４と電気的に接続される。例えば、トランスコンダクタンスアンプ１１の入力端子ＩＮ１を第３の端子Ｔｍ３と電気的に接続し、トランスコンダクタンスアンプ１１の入力端子ＩＮ２を第４の端子Ｔｍ４と電気的に接続する。

トランスコンダクタンスアンプ１１は、電流電圧変換回路１２と電気的に接続される。例えば、トランスコンダクタンスアンプ１１の一の出力端子を電流電圧変換回路１２の一の入力端子と電気的に接続し、トランスコンダクタンスアンプ１１の他の出力端子を電流電圧変換回路１２の他の入力端子と電気的に接続する。

トランスコンダクタンスアンプ１１は、第３の端子Ｔｍ３および第４の端子Ｔｍ４の間の電圧に基づいて、所定の電流を供給する機能を備える。なお、トランスコンダクタンスアンプ１１が出力する電流を、電流Ｉ_４Ｎおよび電流Ｉ_４Ｐを用いて図中に示す。

電流電圧変換回路１２は、当該所定の電流に基づいて、電圧Ｖ４を供給する機能を備える。これにより、デジタル信号を所定の電圧に変換したアナログ信号を端子を介して供給することができる。

＜半導体装置の構成例４．＞
また、本実施の形態で説明する半導体装置１００Ｂは、端子領域１２０が、単数または複数の第１の領域１２０Ａを備える。例えば、第１の領域１２０Ａのみを備える構成を図５（Ａ）に示す。

端子領域１２０は、第１の領域１２０Ａの数と等しい数の第２の領域１２０Ｂを備える（図５（Ｂ）乃至図５（Ｅ）参照）。また、端子領域１２０は、第１の領域１２０Ａおよび第２の領域１２０Ｂを交互に備える。例えば、第１の領域１２０Ａおよび第２の領域１２０Ｂを１つずつ備える構成を図５（Ｂ）に示す。また、第１の領域１２０Ａおよび第２の領域１２０Ｂを２つずつ備える構成を図５（Ｃ）に示す。また、第１の領域１２０Ａおよび第２の領域１２０Ｂを３つずつ備える構成を図５（Ｄ）に示す。

第１の領域１２０Ａは、第２の端子Ｔｍ２と電気的に接続される端子を備える。また、第２の領域１２０Ｂは、第４の端子Ｔｍ４と電気的に接続される端子を備える。例えば、第２の端子Ｔｍ２と電気的に接続される端子および第４の端子Ｔｍ４と電気的に接続される端子を交互に備える構成を図５（Ｅ）に示す。

これにより、例えば、行方向に複数配設される一群の信号線に、デジタル信号を所定の電圧に変換したアナログ信号を、一群の複数の端子１１９（１）乃至端子１１９（ｔ）を介して供給することができる。または、第１の領域１２０Ａに配設された第２の端子Ｔｍ２を介して流れるバイアス電流を抑制することができる。または、半導体装置１００が損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な半導体装置を提供することができる。

《オフセット調整回路２０の構成例４．》
本発明の一態様の半導体装置に用いることができるオフセット調整回路２０Ｂの構成について、図３を参照しながら説明する。

なお、オフセット調整回路２０Ｂは、スイッチ２６およびスイッチ２７を有する点、およびレベルシフタ２１に代えてレベルシフタ２１Ｂを備える点が、図２を参照しながら説明するオフセット調整回路とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。

本実施の形態で説明するオフセット調整回路２０Ｂは、スイッチ２６、スイッチ２７および第４のノードＮ４を備える。

《スイッチ２６》
スイッチ２６は、第３のノードＮ３および第４のノードＮ４と電気的に接続される。また、スイッチ２６は、出力イネーブル信号ＥＮＢが第１の状態のとき、第３のノードおよび第４のノードの間を導通状態にする機能を備える。例えば、ハイの状態の信号を第１の状態の出力イネーブル信号ＥＮＢに用いることができる。また、ロウの状態の信号を第２の状態の出力イネーブル信号ＥＮＢに用いることができる。

《スイッチ２７》
スイッチ２７は、第４のノードＮ４および接地電位を供給する配線と電気的に接続される。また、スイッチ２７は、出力イネーブル信号ＥＮが第１の状態のとき、第４のノードＮ４および接地電位を供給する配線の間を非導通状態にする機能を備え、スイッチ２７は出力イネーブル信号ＥＮが第２の状態のとき、第４のノードＮ４および接地電位を供給することができる配線の間を電気的に接続する機能を備える。例えば、ロウの状態の信号を第１の状態の出力イネーブル信号ＥＮに用いることができる。また、ハイの状態の信号を第２の状態の出力イネーブル信号ＥＮに用いることができる。

《レベルシフタ２１Ｂ》
レベルシフタ２１Ｂは、第４のノードＮ４およびレジスタ２２と電気的に接続される。

レベルシフタ２１Ｂは、第４のノードＮ４の電位に基づいて、第１の状態のラッチ信号または第２の状態のラッチ信号を供給する機能を備える。例えば、第４のノードＮ４の電位をレベルシフトした電位を第１の状態のラッチ信号または第２の状態のラッチ信号に用いることができる。

なお、スイッチ２６は、第１の状態の出力イネーブル信号ＥＮＢが供給されている場合において、導通状態となり、スイッチ２７は、第１の状態の出力イネーブル信号ＥＮが供給されている場合において非導通状態となる。これにより、第４のノードＮ４の電位は、第３のノードの電位と等しくなる。

また、スイッチ２６は、第２の状態の出力イネーブル信号ＥＮＢが供給されている場合において、非導通状態となり、スイッチ２７は、第２の状態の出力イネーブル信号ＥＮが供給されている場合において導通状態となる。これにより、第４のノードＮ４の電位は、接地電位と等しくなる。換言すれば、レベルシフタ２１Ｂは、第２の状態の出力イネーブル信号ＥＮおよび第２の状態の出力イネーブル信号ＥＮＢが供給されている場合において、第３のノードＮ３の電位とは無関係に第１の状態のラッチ信号を供給する。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態２）
本実施の形態では、本発明の一態様の表示パネルの構成について、図６を参照しながら説明する。

図６（Ａ）は本発明の一態様の表示パネルの構成を説明する図であり、図６（Ｂ）は図６（Ａ）に示す表示パネルが備える画素の構成を説明する図である。

＜表示パネルの構成例１．＞
本実施の形態で説明する表示パネルは、表示領域２３１と、駆動回路ＳＤ（１）と、を有する（図６（Ａ）参照）。また、本実施の形態で説明する表示パネルは、駆動回路ＧＤを備える。

《駆動回路ＳＤ（１）》
駆動回路ＳＤ（１）は、情報Ｖ１１に基づいて画像信号を供給する機能を有する。

駆動回路ＳＤ（１）は、画像信号を生成する機能と、当該画像信号を一の表示素子と電気的に接続される画素回路に供給する機能を備える。

例えば、シフトレジスタ等のさまざまな順序回路等を駆動回路ＳＤ（１）に用いることができる。

例えば、シリコン基板上に形成された集積回路を駆動回路ＳＤ（１）に用いることができる。

例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）法を用いて、集積回路を端子に接続することができる。具体的には、異方性導電膜を用いて、集積回路を端子に接続することができる。

例えば、実施の形態１に記載の半導体装置１００Ｂを駆動回路ＳＤ（１）に用いることができる。

《駆動回路ＧＤ》
駆動回路ＧＤは、制御情報に基づいて選択信号を供給する機能を有する。

一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。

例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満、より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。

ところで、フレーム周波数を可変にすることができる。または、例えば、１Ｈｚ以上１２０Ｈｚ以下のフレーム周波数で表示をすることができる。または、プログレッシブ方式を用いて、１２０Ｈｚのフレーム周波数で表示をすることができる。または、国際規格であるＲｅｃｏｍｍｅｎｄａｔｉｏｎ ＩＴＵ−Ｒ ＢＴ．２０２０−２を満たす、極めて高解像度な表示をすることができる。または、極めて高解像度な表示をすることができる。

《表示領域の構成例１．》
表示領域２３１は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）、走査線Ｇ１（ｉ）および信号線Ｓ１（ｊ）を備える。

一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、行方向（図中に矢印Ｒ１で示す方向）に配設される。

他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、行方向と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。

走査線Ｇ１（ｉ）は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。

信号線Ｓ１（ｊ）は、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と電気的に接続され、信号線Ｓ１（ｊ）は、第２の端子Ｔｍ２と電気的に接続される。

これにより、一の信号線に、デジタル信号を所定の電圧に変換したアナログ信号を供給することができる。または、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）に、デジタル信号から変換されたアナログ信号を供給することができる。または、第２の端子Ｔｍ２を介して流れるバイアス電流を抑制することができる。または、表示パネルが損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

＜表示パネルの構成例２．＞
また、本実施の形態で説明する表示パネルは、駆動回路ＳＤ（２）を有する（図６（Ａ）参照）。例えば、実施の形態１に記載の半導体装置１００Ｂを駆動回路ＳＤ（２）に用いることができる。

《駆動回路ＳＤ（２）》
駆動回路ＳＤ（２）は、デジタルアナログ変換回路ＤＡＣ（２）およびバッファアンプＢＡを備える。

バッファアンプＢＡは、第５の端子Ｔｍ５および第６の端子Ｔｍ６を備える。

第５の端子Ｔｍ５は、デジタルアナログ変換回路ＤＡＣ（２）と電気的に接続される。

第６の端子Ｔｍ６は、信号線Ｓ１（ｊ）と電気的に接続される。

信号線Ｓ１（ｊ）は、第２の端子Ｔｍ２が電気的に接続される部分と、第６の端子Ｔｍ６が電気的に接続される部分の間に、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と電気的に接続される部分を備える。なお、十分に大きい時定数を備える配線を信号線Ｓ１（ｊ）に用いる。これにより、第２の端子Ｔｍ２を備える駆動回路ＳＤ（１）の動作と、第６の端子Ｔｍ６を備える駆動回路ＳＤ（２）の動作の間に、数十ナノ秒の遅延が生じる場合においても、過電流が流れる不具合を防止することができる。

これにより、一の信号線の両端から他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）に、アナログ信号を供給することができる。または、一の信号線の寄生抵抗がアナログ信号に及ぼす影響を低減することができる。または、一の信号線の寄生容量がアナログ信号に及ぼす影響を低減することができる。または、信号線への充放電を寄生抵抗および寄生容量に抗って高速にすることができる。または、充放電にともなう発熱を分散することができる。または、一の信号線の一方の端に電気的に接続された半導体装置１００Ｂと、一の信号線の他方の端に電気的に接続されたバッファアンプＢＡの間に流れるバイアス電流を抑制することができる。または、表示パネルが損なう電力を抑制することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

《表示領域の構成例２．》
表示領域２３１は、複数の画素を行列状に備える。例えば、表示領域２３１は７６００個以上の画素を行方向に備え、４３００個以上の画素を列方向に備える。例えば、７６８０個の画素を行方向に備え、４３２０個の画素を列方向に備える。

これにより、例えば、ハイビジョン画像または４Ｋ画像より数が多い画素に、劣化が抑制された画像信号を供給することができる。または、画像信号の劣化を抑制しながら、高速に画素に供給することができる。または、高精細な画像を表示することができる。または、６０Ｈｚ以上、好ましくは１２０Ｈｚ以上のリフレッシュレートで表示をすることができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。

＜表示パネルの構成例３．＞
本実施の形態で説明する表示パネル７００は、複数の画素を備える。当該複数の画素は、色相が互いに異なる色を表示する機能を備える。または、当該複数の画素を用いて、各々その画素では表示できない色相の色を、加法混色により表示することができる。

《表示領域の構成例３．》
表示領域２３１は、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）および画素７０２（ｉ，ｊ＋２）を備える（図１０（Ｃ）参照）。

画素７０２（ｉ，ｊ）は、ＣＩＥ１９３１色度座標における色度ｘが０．６８０より大きく０．７２０以下、色度ｙが０．２６０以上０．３２０以下の色を表示する。

画素７０２（ｉ，ｊ＋１）は、ＣＩＥ１９３１色度座標における色度ｘが０．１３０以上０．２５０以下、色度ｙが０．７１０より大きく０．８１０以下の色を表示する。

画素７０２（ｉ，ｊ＋２）は、ＣＩＥ１９３１色度座標における色度ｘが０．１２０以上０．１７０以下、色度ｙが０．０２０以上０．０６０未満の色を表示する。

なお、色相が異なる色を表示することができる複数の画素を混色に用いる場合において、それぞれの画素を副画素と言い換えることができる。また、複数の副画素を一組にして、画素と言い換えることができる。

例えば、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）または画素７０２（ｉ，ｊ＋２）を副画素と言い換えることができ、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）および画素７０２（ｉ，ｊ＋２）を一組にして、画素７０３（ｉ，ｋ）と言い換えることができる（図１０（Ｃ）参照）。

具体的には、青色を表示する副画素、緑色を表示する副画素および赤色を表示する副画素を一組にして、画素７０３（ｉ，ｋ）に用いることができる。また、シアンを表示する副画素、マゼンタを表示する副画素およびイエローを表示する副画素を一組にして、画素７０３（ｉ，ｋ）に用いることができる。

また、例えば、白色を表示する副画素等を上記の一組に加えて、画素に用いることができる。

また、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）および画素７０２（ｉ，ｊ＋２）を、ＣＩＥ色度図（ｘ，ｙ）におけるＢＴ．２０２０の色域に対する面積比が８０％以上、または、該色域に対するカバー率が７５％以上になるように備える。好ましくは、面積比が９０％以上、または、カバー率が８５％以上になるように備える。

＜表示パネルの構成例４．＞
また、表示パネルは、複数の駆動回路を有することができる。例えば、表示パネル７００Ｂは、駆動回路ＧＤＡおよび駆動回路ＧＤＢを有する（図７参照）。

また、例えば、複数の駆動回路を備える場合、駆動回路ＧＤＡが選択信号を供給する頻度と、駆動回路ＧＤＢが選択信号を供給する頻度とを、異ならせることができる。具体的には、静止画像を表示する一の領域に選択信号を供給する頻度より高い頻度で、動画像を表示する他の領域に選択信号を供給することができる。これにより、一の領域にフリッカーが抑制された状態で静止画像を表示し、他の領域に滑らかに動画像を表示することができる。

＜表示パネルの調整方法＞
本実施の形態で説明する表示パネルの調整方法について、図６、図８および図９を参照しながら説明する。

図８は本発明の一態様の表示パネルの一部の構成を説明する図であり、図９は表示パネルの調整方法を説明するフロー図である。

［第１のステップ］
第１のステップにおいて、設定を初期化する（図９（Ｖ１）参照）。

出力イネーブル信号ＥＮを第１の状態にする。例えば、出力イネーブル信号ＥＮをロウの状態にする。これにより、スイッチ１３を非導通状態にすることができる。

レジスタ２２をリセットする。例えば、リセット信号ＲＥＳＥＴをハイにして、レジスタ２２のラッチ回路をリセットする。

なお、レベルシフタ２１は、第１の状態の出力イネーブル信号ＥＮが供給されている場合に、第３のノードＮ３の電位に基づいて、第１の状態のラッチ信号または第２の状態のラッチ信号を供給する。

［第２のステップ］
第２のステップにおいて、同一の画像信号を駆動回路ＳＤ（１）および駆動回路ＳＤ（２）に供給する（図９（Ｖ２）参照）。例えば、１０ｂｉｔから選ばれた任意の画像信号を同一の画像信号に用いることができる。

これにより、駆動回路ＳＤ（１）が備えるデジタルアナログ変換回路ＤＡＣ（１）は、一の第１の端子に所定の電位を供給する（図６および図８参照）。また、駆動回路ＳＤ（２）が備えるデジタルアナログ変換回路ＤＡＣ（２）は、一の第５の端子に所定の電位を供給する。

また、駆動回路ＳＤ（２）が備える一のバッファアンプＢＡは、所定の電位を第６の端子Ｔｍ６に供給し、当該第６の端子Ｔｍ６に電気的に接続された信号線Ｓ１（ｊ）を介して、駆動回路ＳＤ（１）が備える一の第２の端子Ｔｍ２の電位を変化する。

なお、第２の端子Ｔｍ２の電位は、画像信号、信号線の抵抗およびバッファアンプＢＡの出力特性のばらつきに依存する。

［第３のステップ］
第３のステップにおいて、オフセット調整信号をオフセット調整回路２０に供給する（図９（Ｖ３）参照）。

具体的には、第３のノードＮ３の電位が、バッファアンプＢＡの出力特性のばらつきの下限を考慮して決定した電位より低くなるように設定したオフセット調整信号から、第３のノードＮ３の電位が、バッファアンプＢＡの出力特性のばらつきの上限を考慮して決定した電位より高くなるように設定されたオフセット調整信号まで、オフセット調整信号を単調に増加する。

［第４のステップ］
第４のステップにおいて、第３のノードＮ３の電位が負の電位から正の電位に変化し、レベルシフタが第２の状態のラッチ信号を供給する（図９（Ｖ４）参照）。

これにより、第３のノードＮ３の電位を第２の端子Ｔｍ２の電位に近づけるオフセット調整信号を、特定することができる。換言すると、バッファアンプＢＡの出力特性のばらつきを考慮したオフセット調整信号を、特定することができる。なお、本明細書では、第２の状態のラッチ信号が供給されたときのオフセット調整信号をオフセットデータという。

［第５のステップ］
第５のステップにおいて、第２の状態のラッチ信号を供給されたレジスタ２２が、オフセットデータを保持する（図９（Ｖ５）参照）。

［第６のステップ］
第６のステップにおいて、出力イネーブル信号ＥＮを第２の状態にする（図９（Ｖ６）参照）。例えば、出力イネーブル信号ＥＮをハイの状態にする。これにより、スイッチ１３を導通状態にすることができる。

なお、レベルシフタ２１は、第２の状態の出力イネーブル信号ＥＮが供給されている場合に、第１の状態のラッチ信号を供給する。

［第７のステップ］
第７のステップにおいて、表示パネルの調整を終了する（図９（Ｖ７）参照）。

本発明の一態様の半導体装置１００は、不揮発性の記憶部を有することができる。不揮発性の記憶部は、例えば、オフセットデータを保持することができる。また、半導体装置１００は、記憶部に保持したオフセットデータを読み出し、レジスタ２２に書き込むようにしてもよい。これにより、表示パネルを調整する頻度を低減することができる。例えば、表示パネルの出荷時に表示パネルの調整をすればよい。

上記の表示パネルの調整方法により、信号線に流れるバイアス電流を抑制することができる。または、表示パネルが損なう電力を抑制することができる。または、バイアス電流を抑制するオフセットデータを特定することができる。または、オフセットデータをレジスタに記憶することができる。

例えば、基準電位ＶＲＥＦを参照する方法でバッファアンプの出力を調整する方法が知られている。しかし、出力特性のばらつきをバッファアンプからなくすことはできない。

例えば、バッファアンプの出力特性が、−４０ｍＶから＋４０ｍＶの範囲にばらつく場合、一の信号線の両端に接続されたバッファアンプの間に生じる電位差は最大８０ｍＶとなる。

例えば、５０インチクラスの表示装置の場合、一の信号線の抵抗は数ｋΩになる。一の信号線の抵抗を５ｋΩとする場合、バイアス電流は最大で１６μＡ、電位差を４０ｍＶに見積もっても８μＡになる。

例えば、画素数が７６８０個の場合、副画素毎に接続される信号線の数は７６８０×３本となり、総バイアス電流は８μＡ×７６８０×３＝１８３．１２ｍＡになる。バッファアンプの電源電圧が１６Ｖのとき、バイアス電流による電力の損失は、１６Ｖ×１８３．１２ｍＡ＝２．９２９９２Ｗにもなってしまう。

本発明の一態様の半導体装置は、表示パネルを流れるバイアス電流を抑制することができる。または、表示装置が損失する電力を低減することができる。

＜表示パネルの構成例５．＞
本実施の形態で説明する表示パネル７００の構成について、図１０、図１１および図２０を参照しながら説明する。

図１０（Ａ）は本発明の一態様の表示パネルの構成を説明する上面図であり、図１０（Ｂ）は図１０（Ａ）の一部を説明する上面図であり、図１０（Ｃ）は他の一部を説明する上面図である。また、図１１（Ａ）は、図１０（Ａ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ９−Ｘ１０における断面図であり、図１１（Ｂ）は画素回路を説明する回路図である。

図２０は本発明の一態様の表示パネルの構成を説明する断面図である。図２０（Ａ）は画素の構成を説明する断面図であり、図２０（Ｂ）は図２０（Ａ）の一部を説明する断面図である。

表示パネル７００は、駆動回路ＳＤ（１）、駆動回路ＳＤ（２）、駆動回路ＧＤおよび端子５１９Ｂを備える。

また、表示パネル７００は、基板５１０、基板７７０、機能層５２０および絶縁膜５０１Ｃを備える（図２０（Ａ）参照）。また、表示パネル７００は、機能層７２０、機能膜７７０Ｐおよび機能膜７７０Ｄを備えることができる。

絶縁膜５０１Ｃは、基板５１０および基板７７０の間に挟まれる領域を備え、機能層５２０は、絶縁膜５０１Ｃおよび基板７７０の間に挟まれる領域を備える。

《画素の構成例１．》
画素７０２（ｉ，ｊ）は機能層５２０および表示素子７５０（ｉ，ｊ）を備える（図１１（Ａ）参照）。

《機能層５２０の構成例１．》
機能層５２０は、画素回路５３０（ｉ，ｊ）、絶縁膜５２１Ａおよび絶縁膜５２１Ｂを備える（図１１（Ａ）および図２０（Ａ）参照）。

《画素回路５３０（ｉ，ｊ）の構成例１．》
例えば、スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回路５３０（ｉ，ｊ）に用いることができる。

画素回路５３０（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）を駆動する機能を備える。例えば、図１１（Ｂ）に示す画素回路を用いて、液晶表示素子を駆動することができる。

画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１および容量素子Ｃ１１を含む。

例えば、トランジスタをスイッチＳＷ１に用いることができる（図１１（Ｂ）、図２０（Ａ）および図２０（Ｂ）参照）。

《トランジスタ》
トランジスタは、半導体膜５０８、導電膜５０４、導電膜５１２Ａおよび導電膜５１２Ｂを備える。

半導体膜５０８は、導電膜５１２Ａと電気的に接続される領域５０８Ａ、導電膜５１２Ｂと電気的に接続される領域５０８Ｂを備える（図２０（Ｂ）参照）。

半導体膜５０８は、導電膜５０４と重なる領域５０８Ｃを、領域５０８Ａおよび領域５０８Ｂの間に備える。

導電膜５０４はゲート電極の機能を備える。

絶縁膜５０６は、半導体膜５０８および導電膜５０４の間に挟まれる領域を備える。絶縁膜５０６はゲート絶縁膜の機能を備える。

導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。

なお、例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトランジスタに用いることができる。

例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを駆動回路のトランジスタまたは画素回路のトランジスタに用いることができる。

例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に用いることができる。

例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、を積層した導電膜を導電膜５０４に用いることができる。なお、銅を含む膜は、絶縁膜５０６との間に、タンタルおよび窒素を含む膜を挟む領域を備える。

例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した積層膜を、絶縁膜５０６に用いることができる。なお、シリコンおよび窒素を含む膜は、半導体膜５０８との間に、シリコン、酸素および窒素を含む膜を挟む領域を備える。

例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは導電膜５１２Ｂに用いることができる。なお、タングステンを含む膜は、半導体膜５０８と接する領域を備える。

ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジスタの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型のトランジスタの製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラインに容易に改造できる。いずれの改造も、既存の製造ラインを有効に活用することができる。

《半導体膜》
例えば、１４族の元素を含む半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、シリコンを含む半導体を半導体膜に用いることができる。例えば、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを半導体膜に用いたトランジスタを用いることができる。

なお、半導体にポリシリコンを用いるトランジスタの作製に要する温度は、半導体に単結晶シリコンを用いるトランジスタに比べて低い。

また、ポリシリコンを半導体に用いるトランジスタの電界効果移動度は、アモルファスシリコンを半導体に用いるトランジスタに比べて高い。これにより、画素の開口率を向上することができる。また、極めて高い精細度で設けられた画素と、ゲート駆動回路およびソース駆動回路を同一の基板上に形成することができる。その結果、電子機器を構成する部品数を低減することができる。

ポリシリコンを半導体に用いるトランジスタの信頼性は、アモルファスシリコンを半導体に用いるトランジスタに比べて優れる。

また、化合物半導体を用いるトランジスタを利用することができる。具体的には、ガリウムヒ素を含む半導体を半導体膜に用いることができる。

また、有機半導体を用いるトランジスタを利用することができる。具体的には、ポリアセン類またはグラフェンを含む有機半導体を半導体膜に用いることができる。

例えば、酸化物半導体を半導体膜に用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。

一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用いたトランジスタより小さいトランジスタを用いることができる。具体的には、酸化物半導体を半導体膜に用いたトランジスタを用いることができる。

これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。具体的には、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。その結果、情報処理装置の使用者に蓄積する疲労を低減することができる。また、駆動に伴う消費電力を低減することができる。

《表示素子７５０（ｉ，ｊ）の構成例．》
例えば、光の反射または透過を制御する機能を備える表示素子を、表示素子７５０（ｉ，ｊ）に用いることができる。例えば、液晶素子と偏光板を組み合わせた構成またはシャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子等を用いることができる。

例えば、反射型の液晶表示素子、マイクロカプセル方式、電気泳動方式、エレクトロウエッティング方式などを用いる表示素子を、表示素子７５０（ｉ，ｊ）に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。

表示素子７５０（ｉ，ｊ）は、機能層５２０と重なる領域を備える（図１１（Ａ）および図２０（Ａ）参照）。また、表示素子７５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される。例えば、透過型の液晶表示素子を表示素子７５０（ｉ，ｊ）に用いることができる。また、表示パネル７００は、バックライトＢＬが射出する光の透過を制御して、画像を表示する機能を備える。

例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。

また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。

表示素子７５０（ｉ，ｊ）は、第１の電極７５１（ｉ，ｊ）、第２の電極７５２および液晶材料を含む層７５３を備える。

第１の電極７５１（ｉ，ｊ）は、接続部５９１Ａにおいて画素回路５３０（ｉ，ｊ）と電気的に接続される。

第２の電極７５２は、液晶材料の配向を制御する電界を、第１の電極７５１（ｉ，ｊ）との間に形成するように配設される。

表示素子７５０（ｉ，ｊ）は、配向膜ＡＦ１および配向膜ＡＦ２を備える。

液晶材料を含む層７５３は、配向膜ＡＦ１および配向膜ＡＦ２に挟まれる領域を備える。

例えば、１．０×１０^１３Ω・ｃｍ以上、好ましくは１．０×１０^１４Ω・ｃｍ以上、さらに好ましくは１．０×１０^１５Ω・ｃｍ以上の固有抵抗率を備える液晶材料を液晶材料を含む層７５３に用いることができる。これにより、表示素子７５０（ｉ，ｊ）の透過率の変動を抑制することができる。または、表示素子７５０（ｉ，ｊ）のチラツキを抑制することができる。または、表示素子７５０（ｉ，ｊ）を書き換える頻度を低減することができる。

《構造体ＫＢ１》
構造体ＫＢ１は、機能層５２０および基板７７０の間に所定の間隙を設ける機能を備える。

《機能層７２０》
機能層７２０は、着色膜ＣＦ１、絶縁膜７７１および遮光膜ＢＭを備える。

着色膜ＣＦ１は、基板７７０および表示素子７５０（ｉ，ｊ）の間に挟まれる領域を備える。

遮光膜ＢＭは、画素７０２（ｉ，ｊ）と重なる領域に開口部を備える。

絶縁膜７７１は、着色膜ＣＦ１と液晶材料を含む層７５３の間に挟まれる領域または遮光膜ＢＭと液晶材料を含む層７５３の間に挟まれる領域を備える。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平坦にすることができる。または、遮光膜ＢＭまたは着色膜ＣＦ１等から液晶材料を含む層７５３への不純物の拡散を、抑制することができる。

《機能膜７７０Ｐ、機能膜７７０Ｄ等》
機能膜７７０Ｐは、表示素子７５０（ｉ，ｊ）と重なる領域を備える。また、機能膜７７０Ｄは、表示素子７５０（ｉ，ｊ）と重なる領域を備える。

例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。

具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。また、光拡散フィルムを機能膜７７０Ｄに用いることができる。

また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、反射防止膜（アンチ・リフレクション膜）、非光沢処理膜（アンチ・グレア膜）、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。

＜表示パネルの構成例６．＞
本実施の形態で説明する表示パネル７００の構成について、図１０、図１２および図２１を参照しながら説明する。

図１０（Ａ）は本発明の一態様の表示パネルの構成を説明する上面図であり、図１０（Ｂ）は図１０（Ａ）の一部を説明する上面図であり、図１０（Ｃ）は他の一部を説明する上面図である。また、図１２（Ａ）は、図１０（Ａ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ９−Ｘ１０における断面図であり、図１２（Ｂ）は画素回路を説明する回路図である。

図２１は本発明の一態様の表示パネルの構成を説明する断面図である。図２１（Ａ）は画素の構成を説明する断面図であり、図２１（Ｂ）は図２１（Ａ）の一部を説明する断面図である。

また、表示パネル７００は、基板５１０、基板７７０、機能層５２０および絶縁膜５０１Ｃを備える（図２１（Ａ）参照）。また、表示パネル７００は、機能層７２０、機能膜７７０Ｐを備えることができる。

絶縁膜５０１Ｃは、基板５１０および基板７７０の間に挟まれる領域を備え、機能層５２０は、絶縁膜５０１Ｃおよび基板７７０の間に挟まれる領域を備える。

《画素の構成例２．》
画素７０２（ｉ，ｊ）は、機能層５２０および表示素子５５０（ｉ，ｊ）を備える（図１２（Ａ）参照）。

《機能層５２０の構成例２．》
機能層５２０は、画素回路５３０（ｉ，ｊ）、絶縁膜５２１、絶縁膜５２８および着色膜ＣＦ１を備える（図１２（Ａ）および図２１（Ａ）参照）。

《画素回路５３０（ｉ，ｊ）の構成例２．》
例えば、図１２（Ｂ）に示す画素回路を用いて、有機エレクトロルミネッセンス素子を駆動することができる。具体的には、トランジスタＭを用いて、表示素子５５０（ｉ，ｊ）を駆動することができる。

《トランジスタ》
トランジスタは、半導体膜５０８、導電膜５０４、導電膜５１２Ａおよび導電膜５１２Ｂを備える。

また、導電膜５２４を有するトランジスタを画素回路５３０（ｉ，ｊ）に用いることができる（図２１（Ｂ）参照）。

導電膜５２４は、導電膜５０４との間に半導体膜５０８を挟む領域を備える。なお、絶縁膜５１６は、導電膜５２４および半導体膜５０８の間に挟まれる領域を備える。また、例えば、導電膜５０４と同じ電位を供給する配線に導電膜５２４を電気的に接続することができる。

《表示素子５５０（ｉ，ｊ）の構成例．》
例えば、光を射出する機能を備える表示素子を、表示素子５５０（ｉ，ｊ）に用いることができる（図１２（Ａ）参照）。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子、発光ダイオードまたはＱＤＬＥＤ（Ｑｕａｎｔｕｍ Ｄｏｔ ＬＥＤ）等を、表示素子５５０（ｉ，ｊ）に用いることができる。

例えば、量子ドットを表示素子５５０（ｉ，ｊ）に用いることができる。これにより、半値幅が狭く、鮮やかな色の光を発することができる。

表示素子５５０（ｉ，ｊ）は、機能層５２０と重なる領域を備える（図１２（Ａ）および図２１（Ａ）参照）。また、表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される。例えば、有機エレクトロルミネッセンス素子を表示素子５５０（ｉ，ｊ）に用いることができる。

表示素子５５０（ｉ，ｊ）は、第１の電極５５１（ｉ，ｊ）、第２の電極５５２および発光性の材料を含む層５５３（ｊ）を備える。

第１の電極５５１（ｉ，ｊ）は、接続部５９１Ａにおいて画素回路５３０（ｉ，ｊ）と電気的に接続される。また、画素回路５３０（ｉ，ｊ）は、接続部５９１Ｂにおいて配線ＡＮＯと電気的に接続される。

例えば、青色の光を発するように積層された積層材料、緑色の光を発するように積層された積層材料または赤色の光を発するように積層された積層材料等を、発光性の材料を含む層５５３（ｊ）に用いることができる。

例えば、信号線Ｓ１（ｊ）に沿って列方向に長い帯状の積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。

例えば、白色の光を発するように積層された積層材料を、表示素子５５０（ｉ，ｊ）に用いることができる。具体的には、青色の光を発する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の光を発する蛍光材料以外の材料を含む層または黄色の光を発する蛍光材料以外の材料を含む層と、を積層した積層材料を、表示素子５５０（ｉ，ｊ）に用いることができる。

《乾燥剤５７８》
乾燥剤５７８は、表示素子５５０（ｉ，ｊ）および基板７７０の間に挟まれる領域を備える。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態３）
本実施の形態では、本発明の一態様の表示装置の構成について、図１３を参照しながら説明する。

図１３は本発明の一態様の表示装置の構成を説明する図である。図１３（Ａ）は本発明の一態様の表示装置のブロック図であり、図１３（Ｂ−１）乃至図１３（Ｂ−３）は本発明の一態様の表示装置の構成を説明する斜視図である。

＜表示装置の構成例＞
本実施の形態で説明する表示装置は、制御部２３８と、表示パネル７００Ｂと、を有する（図１３（Ａ）参照）。

《制御部２３８》
制御部２３８は、画像情報Ｖ１を供給される機能を備える。

制御部２３８は、画像情報Ｖ１に基づいて情報Ｖ１１を生成する機能を備える。制御部２３８は、情報Ｖ１１を供給する機能を備える。例えば、情報Ｖ１１は、１２ｂｉｔ以上の階調を含む。

例えば、制御部２３８は、タイミングコントローラ２３３、伸張回路２３４および画像処理回路２３５Ｍを備える。

《タイミングコントローラ２３３》
タイミングコントローラ２３３は、制御情報ＳＳを供給する機能を備える。これにより、複数の駆動回路を同期して動作することができる。

なお、タイミングコントローラ２３３を表示パネルに含めることもできる。例えば、リジッド基板に実装されたタイミングコントローラ２３３を、フレキシブルプリント基板を用いて駆動回路と電気的に接続して、表示パネルに用いることができる。

《表示パネル７００Ｂ》
表示パネル７００Ｂは、情報Ｖ１１を供給される機能を備える。また、表示パネル７００Ｂは、画素７０２（ｉ，ｊ）を備える。例えば、走査線Ｇ１（ｉ）は、６０Ｈｚ以上、好ましくは１２０Ｈｚ以上の頻度で選択信号を供給される。

例えば、駆動回路ＧＤＡ（１）乃至駆動回路ＧＤＣ（１）および駆動回路ＧＤＡ（２）乃至駆動回路ＧＤＣ（２）は、選択信号を供給する機能を備える。

画素７０２（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）を備える（図１１（Ａ）参照）。

表示素子７５０（ｉ，ｊ）は、情報Ｖ１１に基づいて表示する機能を備える。例えば、液晶素子を、表示素子７５０（ｉ，ｊ）に用いることができる。

例えば、実施の形態２で説明する表示パネルを表示パネル７００Ｂに用いることができる。

これにより、表示素子を用いて画像情報を表示することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。または、例えば、テレビジョン受像システム（図１３（Ｂ−１）参照）、映像モニター（図１３（Ｂ−２）参照）またはノートブックコンピュータ（図１３（Ｂ−３）参照）などを提供することができる。

《伸張回路２３４》
伸張回路２３４は、圧縮された状態で供給される画像情報Ｖ１を伸張する機能を備える。伸張回路２３４は、記憶部を備える。記憶部は、例えば伸張された画像情報を記憶する機能を備える。

《画像処理回路２３５Ｍ》
画像処理回路２３５Ｍは、例えば、領域を備える。

領域は、例えば、画像情報Ｖ１に含まれる情報を記憶する機能を備える。

画像処理回路２３５Ｍは、例えば、所定の特性曲線に基づいて画像情報Ｖ１を補正して情報Ｖ１１を生成する機能と、情報Ｖ１１を供給する機能と、を備える。具体的には、表示素子５５０（ｉ，ｊ）が良好な画像を表示するように、情報Ｖ１１を生成する機能を備える。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態４）
本実施の形態では、本発明の一態様の入出力装置の構成について、図１４を参照しながら説明する。

図１４は本発明の一態様の入出力装置の構成を説明するブロック図である。

＜入出力装置の構成例＞
本実施の形態で説明する入出力装置は、入力部２４０と、表示部２３０と、を有する（図１４参照）。例えば、実施の形態２に記載の表示パネル７００を表示部２３０に用いることができる。

入力部２４０は検知領域２４１を備える。入力部２４０は検知領域２４１に近接するものを検知する機能を備える。

検知領域２４１は、画素７０２（ｉ，ｊ）と重なる領域を備える。

《入力部２４０》
入力部２４０は検知領域２４１を備える。入力部２４０は発振回路ＯＳＣおよび検知回路ＤＣを備えることができる（図１４参照）。

《検知領域２４１》
検知領域２４１は、例えば、単数または複数の検知素子を備えることができる。

検知領域２４１は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、を有する（図１４参照）。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。

一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。なお、図１４に矢印Ｒ２で示す方向は、図１４に矢印Ｒ１で示す方向と同じであっても良いし、異なっていてもよい。

また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設される。

《検知素子》
検知素子は近接するポインタを検知する機能を備える。例えば、指やスタイラスペン等をポインタに用いることができる。例えば、金属片またはコイル等を、スタイラスペンに用いることができる。

具体的には、静電容量方式の近接センサ、電磁誘導方式の近接センサ、光学方式の近接センサ、抵抗膜方式の近接センサなどを、検知素子に用いることができる。

また、複数の方式の検知素子を併用することもできる。例えば、指を検知する検知素子と、スタイラスペンを検知する検知素子とを、併用することができる。これにより、ポインタの種類を判別することができる。または、判別したポインタの種類に基づいて、異なる命令を検知情報に関連付けることができる。具体的には、ポインタに指を用いたと判別した場合は、検知情報をジェスチャーと関連付けることができる。または、ポインターにスタイラスペンを用いたと判別した場合は、検知情報を描画処理と関連付けることができる。

具体的には、静電容量方式または光学方式の近接センサを用いて、指を検知することができる。または、電磁誘導方式または光学方式の近接センサを用いて、スタイラスペンを検知することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態５）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１５乃至図１７を参照しながら説明する。

図１５（Ａ）は本発明の一態様の情報処理装置の構成を説明するブロック図である。図１５（Ｂ）および図１５（Ｃ）は、情報処理装置２００の外観の一例を説明する投影図である。

図１６は、本発明の一態様のプログラムを説明するフローチャートである。図１６（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフローチャートであり、図１６（Ｂ）は、割り込み処理を説明するフローチャートである。

図１７は、本発明の一態様のプログラムを説明する図である。図１７（Ａ）は、本発明の一態様のプログラムの割り込み処理を説明するフローチャートであり、図１７（Ｂ）は、本発明の一態様の情報処理装置の動作を説明するタイミングチャートである。

＜情報処理装置の構成例１．＞
本実施の形態で説明する情報処理装置２００は、入出力装置２２０と、演算装置２１０と、を有する（図１５（Ａ）参照）。入出力装置は、演算装置２１０と電気的に接続される。また、情報処理装置２００は筐体を備えることができる（図１５（Ｂ）または図１５（Ｃ）参照）。

入出力装置２２０は表示部２３０および入力部２４０を備える（図１５（Ａ）参照）。入出力装置２２０は検知部２５０を備える。また、入出力装置２２０は通信部２９０を備えることができる。

入出力装置２２０は画像情報Ｖ１または制御情報ＳＳを供給される機能を備え、位置情報Ｐ１または検知情報ＤＳを供給する機能を備える。

演算装置２１０は位置情報Ｐ１または検知情報ＤＳを供給される機能を備える。演算装置２１０は画像情報Ｖ１を供給する機能を備える。演算装置２１０は、例えば、位置情報Ｐ１または検知情報ＤＳに基づいて動作する機能を備える。

なお、筐体は入出力装置２２０または演算装置２１０を収納する機能を備える。または、筐体は表示部２３０または演算装置２１０を支持する機能を備える。

表示部２３０は画像情報Ｖ１に基づいて画像を表示する機能を備える。表示部２３０は制御情報ＳＳに基づいて画像を表示する機能を備える。

入力部２４０は、位置情報Ｐ１を供給する機能を備える。

検知部２５０は検知情報ＤＳを供給する機能を備える。検知部２５０は、例えば、情報処理装置２００が使用される環境の照度を検出する機能を備え、照度情報を供給する機能を備える。

これにより、情報処理装置は、情報処理装置が使用される環境において、情報処理装置の筐体が受ける光の強さを把握して動作することができる。または、情報処理装置の使用者は、表示方法を選択することができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。

以下に、情報処理装置を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。例えばタッチセンサが表示パネルに重ねられたタッチパネルは、表示部であるとともに入力部でもある。

《構成例》
本発明の一態様の情報処理装置２００は、筐体または演算装置２１０を有する。

演算装置２１０は、演算部２１１、記憶部２１２、伝送路２１４、入出力インターフェース２１５を備える。

また、本発明の一態様の情報処理装置は、入出力装置２２０を有する。

入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０および通信部２９０を備える。

《情報処理装置》
本発明の一態様の情報処理装置は、演算装置２１０または入出力装置２２０を備える。

《演算装置２１０》
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、伝送路２１４および入出力インターフェース２１５を備える。

《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。

《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。

具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。

《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給される機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力装置２２０と電気的に接続することができる。

伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入出力インターフェース２１５と電気的に接続することができる。また、演算部２１１または記憶部２１２と電気的に接続することができる。

《入出力装置２２０》
入出力装置２２０は、表示部２３０、入力部２４０、検知部２５０または通信部２９０を備える。例えば、実施の形態４において説明する入出力装置を用いることができる。これにより、消費電力を低減することができる。

《表示部２３０》
表示部２３０は、制御部２３８と、駆動回路ＧＤと、駆動回路ＳＤと、表示パネル７００Ｂと、を有する（図１３参照）。例えば、実施の形態３で説明する表示装置を表示部２３０に用いることができる。

《入力部２４０》
さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図１５参照）。

例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いることができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出力装置を、タッチパネルまたはタッチスクリーンということができる。

例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。

例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の操作命令を、当該ジェスチャーを用いて供給できる。

一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる。

《検知部２５０》
検知部２５０は、周囲の状態を検知して検知情報を供給する機能を備える。具体的には、照度情報、姿勢情報、圧力情報、位置情報等を供給できる。

例えば、光検出器、姿勢検出器、加速度センサ、方位センサ、ＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受信回路、圧力センサ、温度センサ、湿度センサまたはカメラ等を、検知部２５０に用いることができる。

《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を備える。

《プログラム》
本発明の一態様のプログラムは、下記のステップを有する（図１６（Ａ）参照）。

［第１のステップ］
第１のステップにおいて、設定を初期化する（図１６（Ａ）（Ｓ１）参照）。

例えば、起動時に表示する所定の画像情報と、当該画像情報を表示する所定のモードと、当該画像情報を表示する所定の表示方法を特定する情報と、を記憶部２１２から取得する。具体的には、一の静止画像情報または他の動画像情報を所定の画像情報に用いることができる。また、第１のモードまたは第２のモードを所定のモードに用いることができる。

［第２のステップ］
第２のステップにおいて、割り込み処理を許可する（図１６（Ａ）（Ｓ２）参照）。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。

なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。

［第３のステップ］
第３のステップにおいて、第１のステップまたは割り込み処理において選択された、所定のモードまたは所定の表示方法を用いて画像情報を表示する（図１６（Ａ）（Ｓ３）参照）。なお、所定のモードは画像情報を表示するモードを特定し、所定の表示方法は画像情報を表示する方法を特定する。また、例えば、画像情報Ｖ１を表示する情報に用いることができる。

例えば、画像情報Ｖ１を表示する一の方法を、第１のモードに関連付けることができる。または、画像情報Ｖ１を表示する他の方法を第２のモードに関連付けることができる。これにより、選択されたモードに基づいて表示方法を選択することができる。

《第１のモード》
具体的には、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第１のモードに関連付けることができる。

例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で選択信号を供給すると、動画像の動きを滑らかに表示することができる。

例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で画像を更新すると、使用者の操作に滑らかに追従するように変化する画像を、使用者が操作中の情報処理装置２００に表示することができる。

《第２のモード》
具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満、より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第２のモードに関連付けることができる。

３０Ｈｚ未満、好ましくは１Ｈｚ未満、より好ましくは一分に一回未満の頻度で選択信号を供給すると、フリッカーまたはちらつきが抑制された表示をすることができる。また、消費電力を低減することができる。

例えば、情報処理装置２００を時計に用いる場合、１秒に一回の頻度または１分に一回の頻度等で表示を更新することができる。

ところで、例えば、発光素子を表示素子に用いる場合、発光素子をパルス状に発光させて、画像情報を表示することができる。具体的には、パルス状に有機ＥＬ素子を発光させて、その残光を表示に用いることができる。有機ＥＬ素子は優れた周波数特性を備えるため、発光素子を駆動する時間を短縮し、消費電力を低減することができる場合がある。または、発熱が抑制されるため、発光素子の劣化を軽減することができる場合がある。

［第４のステップ］
第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、終了命令が供給されなかった場合は第３のステップに進むように選択する（図１６（Ａ）（Ｓ４）参照）。

例えば、割り込み処理において供給された終了命令を判断に用いてもよい。

［第５のステップ］
第５のステップにおいて、終了する（図１６（Ａ）（Ｓ５）参照）。

《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１６（Ｂ）参照）。

［第６のステップ］
第６のステップにおいて、例えば、検知部２５０を用いて、情報処理装置２００が使用される環境の照度を検出する（図１６（Ｂ）（Ｓ６）参照）。なお、環境の照度に代えて環境光の色温度や色度を検出してもよい。

［第７のステップ］
第７のステップにおいて、検出した照度情報に基づいて表示方法を決定する（図１６（Ｂ）（Ｓ７）参照）。例えば、表示の明るさを暗すぎないように、または明るすぎないように決定する。

なお、第６のステップにおいて環境光の色温度や環境光の色度を検出した場合は、表示の色味を調節してもよい。

［第８のステップ］
第８のステップにおいて、割り込み処理を終了する（図１６（Ｂ）（Ｓ８）参照）。

＜情報処理装置の構成例２．＞
本発明の一態様の情報処理装置の別の構成について、図１７を参照しながら説明する。

図１７（Ａ）は、本発明の一態様のプログラムを説明するフローチャートである。図１７（Ａ）は、図１６（Ｂ）に示す割り込み処理とは異なる割り込み処理を説明するフローチャートである。

なお、情報処理装置の構成例３は、供給された所定のイベントに基づいて、モードを変更するステップを割り込み処理に有する点が、図１６（Ｂ）を参照しながら説明する割り込み処理とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。

《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１７（Ａ）参照）。

［第６のステップ］
第６のステップにおいて、所定のイベントが供給された場合は、第７のステップに進み、所定のイベントが供給されなかった場合は、第８のステップに進む（図１７（Ａ）（Ｕ６）参照）。例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。具体的には、５秒以下、１秒以下または０．５秒以下好ましくは０．１秒以下であって０秒より長い期間を所定の期間とすることができる。

［第７のステップ］
第７のステップにおいて、モードを変更する（図１７（Ａ）（Ｕ７）参照）。具体的には、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択していた場合は、第１のモードを選択する。

例えば、表示部２３０の一部の領域について、表示モードを変更することができる。具体的には、駆動回路ＧＤＡ、駆動回路ＧＤＢおよび駆動回路ＧＤＣを備える表示部２３０の一の駆動回路が選択信号を供給する領域について、表示モードを変更することができる（図１７（Ｂ）参照）。

例えば、駆動回路ＧＤＢが選択信号を供給する領域と重なる領域にある入力部２４０に、所定のイベントが供給された場合に、駆動回路ＧＤＢが選択信号を供給する領域の表示モードを変更することができる。具体的には、指等を用いてタッチパネルに供給する「タップ」イベント等に応じて、駆動回路ＧＤＢが供給する選択信号の頻度を変更することができる。これにより、例えば、駆動回路ＧＤＡおよび駆動回路ＧＤＣが選択信号を供給することなく、駆動回路ＧＤＢが選択信号を供給することができる。または、駆動回路ＧＤＡおよび駆動回路ＧＤＣが選択信号を供給する領域の表示を変えることなく、駆動回路ＧＤＢが選択信号を供給する領域の表示を更新することができる。または、駆動回路が消費する電力を抑制することができる。

［第８のステップ］
第８のステップにおいて、割り込み処理を終了する（図１７（Ａ）（Ｕ８）参照）。なお、主の処理を実行している期間に割り込み処理を繰り返し実行してもよい。

《所定のイベント》
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッグ」または「スワイプ」等のイベントを用いることができる。

また、例えば、ポインタが指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を用いて、所定のイベントに関連付けられた命令の引数を与えることができる。

例えば、検知部２５０が検知した情報をあらかじめ設定された閾値と比較して、比較結果をイベントに用いることができる。

具体的には、筐体に押し込むことができるように配設されたボタン等に接する感圧検知器等を検知部２５０に用いることができる。

《所定のイベントに関連付ける命令》
例えば、終了命令を、特定のイベントに関連付けることができる。

例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」を、所定のイベントに関連付けることができる。なお、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定する引数を、所定のイベントを用いて与えることができる。

例えば、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などを、所定のイベントに関連付けることができる。なお、「スクロール命令」を実行する際に用いる表示位置を移動する速度などを決定する引数を、所定のイベントを用いて与えることができる。

例えば、表示方法を設定する命令または画像情報を生成する命令などを、所定のイベントに関連付けることができる。なお、生成する画像の明るさを決定する引数を所定のイベントに関連付けることができる。また、生成する画像の明るさを決定する引数を、検知部２５０が検知する環境の明るさに基づいて決定してもよい。

例えば、プッシュ型のサービスを用いて配信される情報を、通信部２９０を用いて取得する命令などを、所定のイベントに関連付けることができる。

なお、情報を取得する資格の有無を、検知部２５０が検知する位置情報を用いて判断してもよい。具体的には、ユーザーが特定の教室、学校、会議室、企業、建物等の内部または領域にいる場合に、情報を取得する資格を有すると判断してもよい。これにより、例えば、学校または大学等の教室で配信される教材を受信して、情報処理装置２００を教科書等に用いることができる（図１５（Ｃ）参照）。または、企業等の会議室で配信される資料を受信して、会議資料に用いることができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

（実施の形態６）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１８および図１９を参照しながら説明する。

図１８および図１９は、本発明の一態様の情報処理装置の構成を説明する図である。図１８（Ａ）は情報処理装置のブロック図であり、図１８（Ｂ）乃至図１８（Ｅ）は情報処理装置の構成を説明する斜視図である。また、図１９（Ａ）乃至図１９（Ｅ）は情報処理装置の構成を説明する斜視図である。

＜情報処理装置＞
本実施の形態で説明する情報処理装置５２００Ｂは、演算装置５２１０と、入出力装置５２２０とを、有する（図１８（Ａ）参照）。

演算装置５２１０は、操作情報を供給される機能を備え、操作情報に基づいて画像情報を供給する機能を備える。

入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２９０、操作情報を供給する機能および画像情報を供給される機能を備える。また、入出力装置５２２０は、検知情報を供給する機能、通信情報を供給する機能および通信情報を供給される機能を備える。

入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処理装置５２００Ｂの使用者の操作に基づいて操作情報を供給する。

具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、音声入力装置、視線入力装置などを、入力部５２４０に用いることができる。

表示部５２３０は表示パネルおよび画像情報を表示する機能を備える。例えば、実施の形態２において説明する表示パネルを表示部５２３０に用いることができる。

検知部５２５０は検知情報を供給する機能を備える。例えば、情報処理装置が使用されている周辺の環境を検知して、検知情報として供給する機能を備える。

具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知部５２５０に用いることができる。

通信部５２９０は通信情報を供給される機能および供給する機能を備える。例えば、無線通信または有線通信により、他の電子機器または通信網と接続する機能を備える。具体的には、無線構内通信、電話通信、近距離無線通信などの機能を備える。

《情報処理装置の構成例１．》
例えば、円筒状の柱などに沿った外形を表示部５２３０に適用することができる（図１８（Ｂ）参照）。また、使用環境の照度に応じて、表示方法を変更する機能を備える。また、人の存在を検知して、表示内容を変更する機能を備える。これにより、例えば、建物の柱に設置することができる。または、広告または案内等を表示することができる。または、デジタル・サイネージ等に用いることができる。

《情報処理装置の構成例２．》
例えば、使用者が使用するポインタの軌跡に基づいて画像情報を生成する機能を備える（図１８（Ｃ）参照）。具体的には、対角線の長さが２０インチ以上、好ましくは４０インチ以上、より好ましくは５５インチ以上の表示パネルを用いることができる。または、複数の表示パネルを並べて１つの表示領域に用いることができる。または、複数の表示パネルを並べてマルチスクリーンに用いることができる。これにより、例えば、電子黒板、電子掲示板、電子看板等に用いることができる。

《情報処理装置の構成例３．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１８（Ｄ）参照）。これにより、例えば、スマートウオッチの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートウオッチに表示することができる。

《情報処理装置の構成例４．》
表示部５２３０は、例えば、筐体の側面に沿って緩やかに曲がる曲面を備える（図１８（Ｅ）参照）。または、表示部５２３０は表示パネルを備え、表示パネルは、例えば、前面、側面および上面に表示する機能を備える。これにより、例えば、携帯電話の前面だけでなく、側面および上面に画像情報を表示することができる。

《情報処理装置の構成例５．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１９（Ａ）参照）。これにより、スマートフォンの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォンに表示することができる。

《情報処理装置の構成例６．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１９（Ｂ）参照）。これにより、晴天の日に屋内に差し込む強い外光が当たっても好適に使用できるように、映像をテレビジョンシステムに表示することができる。

《情報処理装置の構成例７．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１９（Ｃ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をタブレットコンピュータに表示することができる。

《情報処理装置の構成例８．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１９（Ｄ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に閲覧できるように、被写体をデジタルカメラに表示することができる。

《情報処理装置の構成例９．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１９（Ｅ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をパーソナルコンピュータに表示することができる。

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。

ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。

なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。

例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

ＡＦ１ 配向膜
ＡＦ２ 配向膜
ＡＭＰ 増幅器
ＢＡ バッファアンプ
ＣＦ 着色膜
ＤＡＣ デジタルアナログ変換回路
ＤＣ 検知回路
ＤＳ 検知情報
ＧＤ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＧＤＣ 駆動回路
Ｇ１ 走査線
ＩＮ１ 入力端子
ＩＮ２ 入力端子
ＩＮ３ 入力端子
ＩＮ４ 入力端子
ＫＢ１ 構造体
Ｍ トランジスタ
Ｎ１ ノード
Ｎ２ ノード
Ｎ３ ノード
Ｎ４ ノード
ＯＳＣ 発振回路
ＯＵＴ１ 出力端子
ＯＵＴ２ 出力端子
Ｐ１ 位置情報
ＰＴＬ 論理回路
Ｒ１ 矢印
Ｒ２ 矢印
Ｓ１ 信号線
ＳＤ 駆動回路
ＳＳ 制御情報
ＳＷ１ スイッチ
Ｔ１ トランジスタ
Ｔｍ１ 端子
Ｔｍ２ 端子
Ｔｍ３ 端子
Ｔｍ４ 端子
Ｔｍ５ 端子
Ｔｍ６ 端子
Ｔｒ１ トランジスタ
Ｔｒ２ トランジスタ
Ｖ１ 画像情報
Ｖ１１ 情報
１０ 演算増幅器
１０Ｃ バッファアンプ
１１ トランスコンダクタンスアンプ
１２ 電流電圧変換回路
１３ スイッチ
２０ オフセット調整回路
２０Ｂ オフセット調整回路
２１ レベルシフタ
２１Ｂ レベルシフタ
２２ レジスタ
２３ デジタルアナログ変換回路
２４ 回路
２５ トランスコンダクタンスアンプ
２６ スイッチ
２７ スイッチ
１００ 半導体装置
１００Ｂ 半導体装置
１１９ 端子
１２０ 端子領域
１２０Ａ 領域
１２０Ｂ 領域
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３１ 表示領域
２３３ タイミングコントローラ
２３４ 伸張回路
２３５Ｍ 画像処理回路
２３８ 制御部
２４０ 入力部
２４１ 検知領域
２５０ 検知部
２９０ 通信部
５０１Ｃ 絶縁膜
５０４ 導電膜
５０６ 絶縁膜
５０８ 半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１０ 基板
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１９Ｂ 端子
５２０ 機能層
５２１ 絶縁膜
５２１Ａ 絶縁膜
５２１Ｂ 絶縁膜
５２４ 導電膜
５２８ 絶縁膜
５３０ 画素回路
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３ 層
５７８ 乾燥剤
５９１Ａ 接続部
５９１Ｂ 接続部
７００ 表示パネル
７００Ｂ 表示パネル
７０２ 画素
７０３ 画素
７２０ 機能層
７５３ 層
７７０ 基板
７７０Ｄ 機能膜
７７０Ｐ 機能膜
７７１ 絶縁膜
７７５ 検知素子
５２００Ｂ 情報処理装置
５２１０ 演算装置
５２２０ 入出力装置
５２３０ 表示部
５２４０ 入力部
５２５０ 検知部
５２９０ 通信部

Claims (13)

1. 第１のデジタルアナログ変換回路と、増幅器と、を有し、
   前記増幅器は、前記第１のデジタルアナログ変換回路と電気的に接続され、
   前記増幅器は、演算増幅器およびオフセット調整回路を備え、
   前記演算増幅器は、第１のトランスコンダクタンスアンプ、電流電圧変換回路、第１の端子、第２の端子、第１のノード、第２のノード、第３のノードおよびスイッチを備え、
   前記第１のトランスコンダクタンスアンプは、前記第１の端子および前記第２の端子と電気的に接続され、
   前記第１のトランスコンダクタンスアンプは、前記第１のノードおよび前記第２のノードと電気的に接続され、
   前記第１のトランスコンダクタンスアンプは、前記第１の端子および前記第２の端子の間の電圧に基づいて、第１の電流を供給する機能を備え、
   前記スイッチは、前記第３のノードおよび前記第２の端子と電気的に接続され、
   前記スイッチは、出力イネーブル信号が第１の状態のとき、前記第３のノードおよび前記第２の端子の間を非導通状態にする機能を備え、
   前記スイッチは、前記出力イネーブル信号が第２の状態のとき、前記第３のノードおよび前記第２の端子の間を電気的に接続する機能を備え、
   前記オフセット調整回路は、前記第１のノード、前記第２のノードおよび前記第３のノードと電気的に接続され、
   前記オフセット調整回路は、前記第３のノードの電位を前記第２の端子の電位に近づけるように補正電流を供給する機能を備え、
   前記電流電圧変換回路は、前記第１のノード、前記第２のノードおよび前記第３のノードと電気的に接続され、
   前記電流電圧変換回路は、前記第１の電流および前記補正電流に基づいて、第１の電圧を供給する機能を備える、半導体装置。
2. 前記オフセット調整回路は、レジスタ、第２のデジタルアナログ変換回路、切り替え回路および第２のトランスコンダクタンスアンプを備え、
   前記レジスタは、前記第２のデジタルアナログ変換回路と電気的に接続され、
   前記レジスタは、オフセットデータを供給する機能を備え、
   前記第２のデジタルアナログ変換回路は、前記切り替え回路と電気的に接続され、
   前記切り替え回路は、前記第２のトランスコンダクタンスアンプと電気的に接続され、
   前記切り替え回路は、前記オフセットデータおよび前記第２のデジタルアナログ変換回路から供給される電圧に基づいて、補正電圧を供給する機能を備え、
   前記第２のトランスコンダクタンスアンプは、前記第１のノードおよび前記第２のノードとカスコード接続され、
   前記第２のトランスコンダクタンスアンプは、前記補正電流を供給する機能を備える、請求項１に記載の半導体装置。
3. 前記オフセット調整回路は、レベルシフタを備え、
   前記レベルシフタは、前記第３のノードおよび前記レジスタと電気的に接続され、
   前記レベルシフタは、第１の状態の前記出力イネーブル信号が供給されている場合に、前記第３のノードの電位に基づいて、第１の状態のラッチ信号または第２の状態のラッチ信号を供給する機能を備え、
   前記レベルシフタは、第２の状態の前記出力イネーブル信号が供給されている場合に、前記第１の状態のラッチ信号を供給する機能を備え、
   前記レジスタは、オフセット調整信号、リセット信号および前記ラッチ信号を供給される機能を備え、
   前記レジスタは、透過状態において、オフセット調整信号を透過する機能を備え、
   前記レジスタは、前記第２の状態のラッチ信号が供給されたときのオフセット調整信号をオフセットデータとして保持する機能を備え、
   前記レジスタは、非透過状態において、前記オフセットデータを供給する機能を備える、請求項１または請求項２に記載の半導体装置。
4. 端子領域を有し、
   前記端子領域は、行方向に配設される一群の複数の端子を備え、
   前記一群の複数の端子は、前記第２の端子と電気的に接続される端子を含む、請求項１乃至請求項３のいずれか一に記載の半導体装置。
5. バッファアンプを有し、
   前記バッファアンプは、第３の端子および第４の端子を備え、
   前記第１のデジタルアナログ変換回路は、第１の出力端子および第２の出力端子を備え、
   前記第１の出力端子は、前記第１の端子と電気的に接続され、
   前記第２の出力端子は、前記第３の端子と電気的に接続され、
   前記一群の複数の端子は、前記第４の端子と電気的に接続される端子を含む、請求項４に記載の半導体装置。
6. 前記端子領域は、単数または複数の第１の領域を備え、
   前記端子領域は、第１の領域の数と等しい数の第２の領域を備え、
   前記端子領域は、前記第１の領域および前記第２の領域を交互に備え、
   前記第１の領域は、前記第２の端子と電気的に接続される端子を備え、
   前記第２の領域は、前記第４の端子と電気的に接続される端子を備える、請求項５に記載の半導体装置。
7. 表示領域と、
   請求項１乃至請求項６のいずれか一に記載の半導体装置と、を有し、
   前記表示領域は、一群の複数の画素、他の一群の複数の画素、走査線および信号線を備え、
   前記一群の複数の画素は、行方向に配設され、
   前記他の一群の複数の画素は、行方向と交差する列方向に配設され、
   前記走査線は、前記一群の複数の画素と電気的に接続され、
   前記信号線は、前記他の一群の複数の画素と電気的に接続され、
   前記信号線は、前記第２の端子と電気的に接続される、表示パネル。
8. 第２の半導体装置を有し、
   前記第２の半導体装置は、第３のデジタルアナログ変換回路およびバッファアンプを備え、
   前記バッファアンプは、第５の端子および第６の端子を備え、
   前記第５の端子は、前記第３のデジタルアナログ変換回路と電気的に接続され、
   前記第６の端子は、前記信号線と電気的に接続され、
   前記信号線は、前記第２の端子が電気的に接続される部分と、前記第６の端子が電気的に接続される部分の間に、前記他の一群の画素と電気的に接続される部分を備える、請求項７に記載の表示パネル。
9. 前記表示領域は、複数の画素を行列状に備え、
   前記表示領域は、７６００個以上の画素を行方向に備え、
   前記表示領域は、４３００個以上の画素を列方向に備える、請求項７または請求項８に記載の表示パネル。
10. 前記表示領域は、第１の画素、第２の画素および第３の画素を備え、
    前記第１の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．６８０より大きく０．７２０以下、色度ｙが０．２６０以上０．３２０以下の色を表示し、
    前記第２の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．１３０以上０．２５０以下、色度ｙが０．７１０より大きく０．８１０以下の色を表示し、
    前記第３の画素は、ＣＩＥ１９３１色度座標における色度ｘが０．１２０以上０．１７０以下、色度ｙが０．０２０以上０．０６０未満の色を表示する、請求項７乃至請求項９のいずれか一に記載の表示パネル。
11. 請求項７乃至請求項１０のいずれか一に記載の表示パネルと、
    制御部と、を有し、
    前記制御部は、画像情報および制御情報を供給され、
    前記制御部は、前記画像情報に基づいて情報を生成し、
    前記制御部は、前記情報を供給し、
    前記情報は、１２ｂｉｔ以上の階調を含み、
    前記表示パネルは、前記情報を供給され、
    前記走査線は、６０Ｈｚ以上の頻度で選択信号を供給され、
    前記画素は表示素子を備え、表示素子は、前記情報に基づいて表示する、表示装置。
12. 入力部と、表示部と、を有し、
    前記表示部は、請求項７乃至請求項１１のいずれか一に記載の表示パネルを備え、
    前記入力部は、検知領域を備え、
    前記入力部は、前記検知領域に近接するものを検知し、
    前記検知領域は、前記画素と重なる領域を備える入出力装置。
13. キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視線入力装置、姿勢検出装置、のうち一以上と、請求項７乃至請求項１１のいずれか一に記載の表示パネルと、を含む、情報処理装置。

Images