JP2018077478A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP2018077478A
JP2018077478A JP2017224314A JP2017224314A JP2018077478A JP 2018077478 A JP2018077478 A JP 2018077478A JP 2017224314 A JP2017224314 A JP 2017224314A JP 2017224314 A JP2017224314 A JP 2017224314A JP 2018077478 A JP2018077478 A JP 2018077478A
Authority
JP
Japan
Prior art keywords
transistor
layer
emitting element
oxide semiconductor
monitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017224314A
Other languages
English (en)
Other versions
JP6571150B2 (ja
Inventor
小山 潤
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018077478A publication Critical patent/JP2018077478A/ja
Application granted granted Critical
Publication of JP6571150B2 publication Critical patent/JP6571150B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00Circuit arrangements for operating electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】環境温度の変化に起因した発光素子を流れる電流値の変動による輝度のばらつきを抑制することを目的の一とする。【解決手段】EL表示装置の各画素に設けられた酸化物半導体層を有するトランジスタ及び発光素子103の環境温度による特性の変化を補正するために、画素部の周辺に環境温度によって発光素子の陰極の電位を補正するモニター回路110を設ける。モニター回路は、モニター用電源線と、第1端子及びゲートがモニター用電源線に接続された酸化物半導体層を有するモニター用トランジスタと、モニター用トランジスタの接続されたモニター発光素子112と、モニター発光素子に接続された電流源回路と、モニター発光素子及びモニター用トランジスタに印加される電圧に応じて発光素子の陰極の電位を補正する増幅回路とを有する。そしてモニター用電源線の電位は、画素の電源線の電位より小さいものとする。【選択図】図1

Description

技術分野は、エレクトロルミネッセンス(Electro Luminescence)
素子を有する表示装置(以下、EL表示装置)に関する。
近年、有機EL素子を代表とする発光素子を含むEL表示装置の開発が進められている。
EL表示装置は、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅
広い利用が期待されている。EL表示装置では、各画素に発光素子及びトランジスタを設
け、トランジスタにより発光素子の発光を制御する。
発光素子の発光を制御するためのトランジスタとして、半導体特性を示す金属酸化物(以
下、酸化物半導体という)を半導体層に有するトランジスタが注目されている(例えば特
許文献1を参照)。発光素子はその輝度が電流値に比例する性質を有する。そこでEL表
示装置の駆動方法として、トランジスタに印加する電圧を制御して発光素子に電流を流す
ことにより、所望の輝度を得る駆動方法がある。このとき、階調を正確に表現するために
は、トランジスタによる電流制御により発光素子に一定の電流を流すことが求められる。
特開2006−186319号公報
酸化物半導体を半導体層に有するトランジスタをEL表示装置の発光素子に接続されるト
ランジスタに用いる場合について説明する。ここで酸化物半導体を半導体層に有するトラ
ンジスタは、nチャネル型であるとして説明を行う。
図10(A)に酸化物半導体を半導体層に有するトランジスタ及び発光素子を具備する画
素の回路構成を示す。画素3000には、第1トランジスタ3001(選択トランジスタ
ともいう)、第2トランジスタ3002(駆動トランジスタともいう)、発光素子300
3が配置されている。画像信号が入力される信号線3004と第2トランジスタ3002
のゲート端子とは、第1トランジスタ3001を介して接続されている。第1トランジス
タ3001のゲート端子には、ゲート線3005が接続されている。電源線3006(第
1の電源線ともいう)と電源線3007(第2の電源線ともいう)との間には、第2トラ
ンジスタ3002と発光素子3003とが接続して設けられている。そして電源線300
6の電位がVel、電源線3007の電位がVssのとき、Vel>Vssとすると、電
源線3006から電源線3007の方に電流が流れる。発光素子3003は当該発光素子
3003を流れる電流の大きさに応じて発光する。
なお、図10(A)における回路図において、酸化物半導体を半導体層に有するトランジ
スタと明確に判別できるように、酸化物半導体を半導体層に有するトランジスタの記号に
は「OS」と記載している。例えば、図10(A)において、第1トランジスタ3001
及び第2トランジスタ3002は酸化物半導体を半導体層に有するトランジスタである。
次いで図10(A)に示す画素3000の動作について説明する。ゲート線をHレベルの
電位にして第1トランジスタ3001をオンにし、信号線の電位(Vsig)が第1トラ
ンジスタ3001を介して第2トランジスタ3002のゲートに保持される。第2トラン
ジスタ3002のソースとドレインの間、及び発光素子3003の陽極と陰極の間には、
第2トランジスタ3002のゲートに保持される電位に応じた電流が流れる。このとき、
第2トランジスタ3002のゲート電位をVsig、電源線3007の電位をVss、第
2トランジスタ3002のゲートとソースとの間の電圧をVgs、発光素子3003の陽
極と陰極との間の電圧をVacとすると、式(1)の関係がある。
Vsig−Vss=Vgs+Vac (1)
上記式(1)より発光素子3003の電圧電流特性を考えて、第2トランジスタ3002
のゲート電位及び電源線3007の電位を設定する。そして、第2トランジスタ3002
のゲートとソースとの間の電圧であるVgs及び発光素子3003の陽極と陰極との間の
電圧であるVacが決まり、発光素子3003に一定の電流が流れて所望の輝度を得るこ
とができる。
発光素子3003は、周囲の温度(以下環境温度と表記)により、その抵抗値(内部抵抗
値)が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が通常よ
りも高くなると抵抗値が低下し、温度が通常よりも低くなると抵抗値が上昇する。そのた
め電圧電流特性が環境温度に応じて変化する。具体的には、温度が高くなると電流値が増
加して所望の輝度よりも高い輝度となり、温度が低くなると同じ電圧を印加した場合、電
流値が低下して発光素子3003が所望の輝度よりも低い輝度となる。発光素子の性質は
、複数の温度(50℃、25℃、0℃)における発光素子の電圧電流特性による曲線(図
10(B)参照)に示す通りである。
また酸化物半導体を半導体層に有する第2トランジスタ3002は、環境温度によりしき
い値電圧(Vth)が変化する性質を有する。具体的には、室温を通常の温度としたとき
、温度が通常よりも高くなるとしきい値電圧が低下し、温度が通常よりも低くなるとしき
い値電圧が上昇する。そのため、温度が高くなると第2トランジスタ3002のゲートに
同じ電圧を印加した場合、第2トランジスタ3002を流れる電流値が増加して発光素子
3003が所望の輝度より高い輝度となる。また、温度が低くなると第2トランジスタ3
002のゲートに同じ電圧を印加した場合、第2トランジスタ3002を流れる電流値が
低下して発光素子が所望の輝度より低い輝度となる。このような酸化物半導体を半導体層
に有するトランジスタの性質は、酸化物半導体を半導体層に有する第2トランジスタ30
02のしきい値電圧Vth(V)と温度(℃)との関係のグラフ(図10(C)参照)に
示す通りである。
従って上述したような発光素子及び酸化物半導体を半導体層に有する第2トランジスタ3
002が持つ環境温度に対する性質により、上述の式(1)では第2トランジスタ300
2のゲートとソースとの間の電圧であるVgs、及び発光素子3003の陽極と陰極との
間の電圧であるVacが変動してしまう。その結果、環境温度が変動すると発光素子30
03の輝度にばらつきが生じてしまい、環境温度の変動に応じて第2トランジスタ300
2のゲート電位であるVsig及び/または電源線3007の電位であるVssを補正す
る必要がある。
そこで本発明の一態様は、環境温度の変化に起因した発光素子を流れる電流値の変動によ
る輝度のばらつきを抑制することを課題の一とする。
本発明の一態様は、EL表示装置の各画素に設けられた酸化物半導体を半導体層に有する
トランジスタ及び発光素子の環境温度による特性の変化を補正するために、画素部の周辺
に環境温度によって発光素子の陰極の電位を補正するモニター回路を設ける。モニター回
路は、モニター用電源線と、第1端子及びゲートがモニター用電源線に接続された酸化物
半導体を半導体層に有するモニター用トランジスタと、モニター用トランジスタの接続さ
れたモニター発光素子と、モニター発光素子に接続された電流源回路と、モニター発光素
子及びモニター用トランジスタに印加される電圧に応じて発光素子の陰極の電位を補正す
る増幅回路とを有する。そしてモニター用電源線の電位は、画素の電源線の電位より小さ
いものとする。
本発明の一態様は、モニター用電源線と、第1端子及びゲートがモニター用電源線に電気
的に接続されたモニター用トランジスタと、第1電極がモニター用トランジスタの第2端
子に電気的に接続されたモニター発光素子と、モニター発光素子の第2電極に電気的に接
続された電流源回路と、入力端子がモニター発光素子の第2電極に電気的に接続されたボ
ルテージフォロワ回路と、を含むモニター回路と、第1電極がボルテージフォロワ回路の
出力端子に電気的に接続された発光素子と、第1端子が発光素子の第2電極に電気的に接
続され、第2端子が電源線に電気的に接続され、ゲートが選択トランジスタを介して信号
線に電気的に接続された駆動トランジスタと、を含む画素とを有し、モニター用トランジ
スタ及び駆動トランジスタは、酸化物半導体を半導体層に有するトランジスタであり、モ
ニター用電源線の電位は、電源線の電位より小さいEL表示装置である。
本発明の一態様において、電源線の電位は、発光素子の発光材料毎に異なるEL表示装置
でもよい。
本発明の一態様において、駆動トランジスタ及びモニター用トランジスタは、飽和領域で
動作するEL表示装置でもよい。
本発明の一態様において、画素は、容量素子を有し、容量素子の第1電極は電源線に電気
的に接続され、容量素子の第2電極は駆動トランジスタのゲートに電気的に接続されるE
L表示装置でもよい。
本発明の一態様において、駆動トランジスタ及びモニター用トランジスタはnチャネル型
であるEL表示装置でもよい。
本発明の一態様において、ボルテージフォロワ回路の出力端子の電位は、モニター用電源
線の電位及び電源線の電位より小さいEL表示装置でもよい。
本発明の一態様により、環境温度の変化に起因した発光素子を流れる電流値の変動による
輝度のばらつきを抑制することができる。
本発明の一態様を説明するための図。 本発明の一態様を説明するための図。 本発明の一態様を説明するためのブロック図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための断面図。 本発明の一態様を説明するための図。 本発明の課題を説明するための図。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
本発明は本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明
する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、または信号波形
は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケール
に限定されない。
なお本明細書にて用いる第1、第2、第3、乃至第N(Nは自然数)という用語は、構成
要素の混同を避けるために付したものであり、数的に限定するものではないことを付記す
る。
(実施の形態1)
本実施の形態では本発明の一態様であるEL表示装置の一例について、図1乃至図4を参
照して説明する。
図1(A)に酸化物半導体を半導体層に有するトランジスタ及び発光素子を具備する画素
、並びに環境温度の変化に起因した発光素子を流れる電流値の変動を補正するためのモニ
ター回路の回路構成を示す。
画素100には、第1トランジスタ101(選択トランジスタともいう)、第2トランジ
スタ102(駆動トランジスタともいう)、発光素子103が配置されている。画像信号
が入力される信号線104と第2トランジスタ102のゲート端子とは、第1トランジス
タ101を介して接続されている。第1トランジスタ101のゲート端子には、ゲート線
105が接続されている。電源線106(第1の電源線ともいう)と、発光素子103の
陰極に接続される電源線107(第2の電源線ともいう)との間には、第2トランジスタ
102と発光素子103とが接続して設けられている。そして電源線106の電位がVe
l、電源線107の電位がVmoniとしてVel>Vmoniとすると、電源線106
から電源線107の方に電流が流れる。発光素子103は当該発光素子103を流れる電
流の大きさに応じて発光する。
なお、本明細書における回路図において、酸化物半導体を半導体層に有するトランジスタ
と明確に判別できるように、酸化物半導体を半導体層に有するトランジスタの記号には「
OS」と記載している。
なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電気的に接続
されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続され
ている場合とを含むものとする。
画素100の構成の場合、電源線106と電源線107の電位が固定されていると発光素
子103及び第2トランジスタ102は、上述したように環境温度によって特性が変わっ
てくる。
具体的には環境温度が低くなると発光素子103の抵抗値が大きくなって、同じ電圧を加
えていても流れる電流値が小さくなってしまう。また環境温度が高くなると発光素子10
3の抵抗値が小さくなって、同じ電圧を加えていても流れる電流値が大きくなってしまう
同様に環境温度が低くなると第2トランジスタ102のしきい値電圧Vthが大きくなっ
て、同じゲート電圧を加えていても流れる電流値が小さくなってしまう。また環境温度が
高くなると第2トランジスタ102のしきい値電圧Vthが小さくなって、同じゲート電
圧を加えていても流れる電流値が大きくなってしまう。
そこで、モニター回路を用いて、上述のような環境温度による特性の変動の影響を補正す
る。本実施の形態ではモニター回路により、電源線107の電位であるVmoniを環境
温度に応じて調整する。そして発光素子103及第2トランジスタ102の環境温度によ
る電流値の変動を補正する。
なお第2トランジスタ102のゲートに印加する電位(Vsig)は画素に供給される画
像信号の階調値が大きくなるに伴って大きくなる信号である。従ってVsigは画像信号
に応じて変動してVsigの電位が大きくなれば発光素子103を流れる電流量が増加す
るよう第2トランジスタ102の各端子の電位を設定する。
第2トランジスタ102に接続される電源線106の電位Velは、第2トランジスタ1
02のゲートにVsigを印加する際の第2トランジスタ102のゲートとソースとの間
の電圧であるVgsよりも、第2トランジスタ102のドレインとソースとの間の電圧で
あるVdsが大きくなるように設定する。すなわち、第2トランジスタ102が飽和領域
で動作するように各端子の電位を設定しておく。ここで前述の第2トランジスタ102の
ゲートに印加するVsigは画像信号の階調値に応じて大きくなる信号である。したがっ
てVelは、画像信号の階調値が最大となる際の第2トランジスタ102のゲートに印加
する電位Vsigよりも大きく設定しておく。
次いでモニター回路110の回路構成について述べる。モニター回路110には、第3ト
ランジスタ111(モニター用トランジスタともいう)、モニター用発光素子112、電
流源回路113、モニター用電源線114(第3の電源線ともいう)、ボルテージフォロ
ワ回路115、及び低電源電位線116(第4の電源線ともいう)が配置されている。第
3トランジスタ111のゲート端子及びドレイン端子は、モニター用電源線114に接続
されている。モニター用電源線114と、電流源回路113の低電位側に接続される低電
源電位線116との間には、第3トランジスタ111、モニター用発光素子112及び電
流源回路113が接続して設けられている。モニター用発光素子112と電流源回路11
3とが接続するノードには、ボルテージフォロワ回路115の入力端子が接続されている
。ボルテージフォロワ回路115の出力端子は電源線107に接続されている。したがっ
て電源線107の電位Vmoniは、ボルテージフォロワ回路115の出力電位によって
制御される。
次に、モニター回路110の動作について述べる。ここで、図1(A)に示した回路図に
加え図1(B)に示す回路図を参照して説明する。なお、図1(B)に示す回路図は図1
(A)に示す回路図と等価のものであり、図1(B)中では第2トランジスタ102のゲ
ートとソースとの間の電圧をVgs1、第2トランジスタ102のドレインとソースとの
間の電圧をVds1、第3トランジスタ111のゲートとソースとの間の電圧をVgs2
、第3トランジスタ111のドレインとソースとの間の電圧をVds2として図示してい
る。
まず、電流源回路113ではEL表示装置において頻度の大きい階調値、例えば最大階調
値の30%程度の階調値、で発光素子103を発光させる場合に発光素子103に流した
い大きさの電流を流す。この時の電流値をIaveとする。そして第3トランジスタ11
1のゲート端子には電流Iaveを流すために必要な大きさの電位Vcを加える。なおV
c>Vssとして、モニター用電源線114から低電源電位線116の方に電流Iave
が流れる。電流源回路113が流す電流を、最大階調値で流す電流の30%と低減してお
くことで、モニター回路110の低消費電力化を図ることができる。
電流Iaveは発光素子を最大階調値の30%程度で発光させるための電流値として説明
するがこれに限らない。例えば図2(A)に示すように、横軸に階調値、縦軸に階調値の
頻度を取った際の階調値のヒストグラムを生成し、出現する階調値の平均をGaveとし
た際、当該階調値Gaveを得るために発光素子に流す電流値をIaveとしてもよい。
この場合、Iaveは定期的に画像信号における階調値の平均Gaveを検出するように
すればよい。
なお、最も明るい階調値のものに合わせて電流源回路で流す電流を設定すると、補正がつ
よくかかったような電位を出力することになるが、それによって、画素での焼き付き(画
素ごとの劣化度合いの変動による輝度むら)が目立たなくなるといった利点もあるため、
適宜設定を変更してもよい。
電流源回路113を流れる電流値がIaveと固定されることでモニター用電源線114
から低電源電位線116の方に電流Iaveが流れる。したがって第3トランジスタ11
1及びモニター用発光素子112に同じ電流Iaveが流れる。ここで図2(B)に発光
素子の電圧電流特性の図を示す。電流源回路113を電流Iaveが流れる際、環境温度
の変化に応じてモニター用発光素子112の特性が変わってもモニター用発光素子112
に電流Iaveが流すことができる。従って環境温度が変化しても発光素子で同じ輝度を
得ることができ、環境温度が変化した際のモニター用発光素子112の両端に印加される
Vacの変化(V1乃至V3)をモニターすることができる。同様に第3トランジスタ1
11においても電流Iaveが流すこととなり、環境温度が変化してしきい値電圧が変動
しても第3トランジスタ111には同じ電流Iaveが流れるように各端子間の電圧が設
定されることとなる。
電流Iaveがモニター用電源線114から低電源電位線116の方に流れることで第3
トランジスタ111のVgs2及びモニター用発光素子112の両端の電圧Vacは、I
aveの大きさの電流を流すのに必要な大きさの電圧となる。ここで環境温度の変化によ
り第3トランジスタ111のしきい値電圧Vth及びモニター用発光素子112の両端の
電圧Vacが変わったとしても、第3トランジスタ111のソースの電位及びモニター用
発光素子112の陰極の電位も同じく変化し、Iaveの大きさの電流を流す最適な大き
さのモニター用発光素子112の陰極の電位をモニターすることができる。
モニターされた電位は、ボルテージフォロワ回路115の入力端子である非反転入力端子
に入力される。ボルテージフォロワ回路115の出力端子、つまり電源線107の電位V
moniは画素100での環境温度による特性の変動の影響をモニター回路110によっ
て補正することができ、発光素子103及び第2トランジスタ102の環境温度による電
圧電流特性及びしきい値電圧の変動が補正される。
なお、ボルテージフォロワ回路は増幅回路の一種である。入力電流に応じた電圧を出力す
る回路であればなんでもよく、例えばオペアンプ、バイポーラトランジスタ、MOSトラ
ンジスタのいずれかもしくは複数を組み合わせて、回路を構成すればよい。
なお前述の電流Iaveが第3トランジスタ111を流れる場合、第3トランジスタ11
1のゲートとドレインとが接続されているため、Vgs2はVds2と同じである。また
第3トランジスタ111はゲートとドレインとが接続されているため飽和領域で動作する
こととなる。図1(C)にドレインとソースとの間の電圧Vdsとドレインとソースの間
を流れる電流Idsのグラフを示す。図1(C)からもわかるように、飽和領域でトラン
ジスタを動作させる場合、ドレインとソースの間を流れる電流Idsが一定であればドレ
インとソースの間の電圧Vdsは一定である必要はない。
一方で上述したように画素100に設けられた第2トランジスタ102でも、Velの電
位をVsigの電位よりも高く設定することにより飽和領域で動作させる。従って、第2
トランジスタ102のVds1は前述の第3トランジスタ111のVds2よりも大きく
設定されることとなる。飽和領域で動作するトランジスタではVdsが変化しても流れる
電流の大きさはほとんど変化しない。そのため、モニター回路110でのモニター用電源
線114の電位を画素100での電源線106の電位より小さくしてもIaveの大きさ
の電流を流す最適な大きさのモニター用発光素子112の陰極の電位をモニターし、発光
素子の陰極の電位であるVmoniの補正をおこなうことができる。従ってモニター回路
110での低消費電力化を図ることができる。なおこのとき、電源線107の電位Vmo
niは、モニター用電源線114の電位及び電源線106の電位より小さいものとなり、
画素及びモニター回路の双方で、所定の方向に電流が流れることとなる。
なお、画素100における発光素子103の輝度をあげるためには、第2トランジスタ1
02を飽和領域で駆動させる場合、Vgs1が大きくなるよう画像信号の電位Vsigを
大きくすればよい。本実施の形態においては、発光素子103の陰極に接続された電源線
107の電位を補正する。そのため、発光素子の輝度をあげるための画像信号の電位Vs
igについて、補正する必要はない。
なお、モニター用発光素子112及び第3トランジスタ111は、発光素子103や第2
トランジスタ102と同時に、同じ製造方法で、同じ基板上に作成されることが望ましい
。なぜなら、モニター回路110に配置されているモニター用発光素子112と第3トラ
ンジスタ111と、画素100に配置されている発光素子103と第2トランジスタ10
2とで、特性が異なれば補正がずれてしまうからである。
第1トランジスタ101、第2トランジスタ102及び第3トランジスタ111は、酸化
物半導体を半導体層に有するトランジスタである。具体的には、Zn−Oを含む酸化物半
導体を用いて半導体層を形成すればよい。この場合、トランジスタは、nチャネル型とな
る。酸化物半導体を半導体層に有するトランジスタは、オフ状態(非導通状態ともいう)
のトランジスタにおいて流れる電流であるオフ電流を極めて小さくしたトランジスタとす
ることができる。従って第2トランジスタ102のゲートに容量素子を配置しないことも
可能である。
なお、第2トランジスタ102のゲートに入力される画像信号Vsigを保持するために
、容量素子が配置されていてもよい。具体的には第2トランジスタ102のゲートと第2
トランジスタ102のドレインとの間に容量素子を配置してもよい。あるいは、第2トラ
ンジスタ102のゲートと第2トランジスタ102のソースとの間に容量素子を配置して
もよい。あるいは、第2トランジスタ102のゲート端子と別の配線との間に容量素子を
配置してもよい。なお別の配線とは、容量素子を形成するための配線、または前段の画素
に接続されるゲート線のことをいう。
なお、図1(A)に示す画素100は、図3に示す基板700上の複数の画素701のよ
うに、マトリクス状に配置されるものである。図3では、基板700上には、画素部70
2、ゲート線駆動回路703、及び信号線駆動回路704を有する構成について示してい
る。画素701は、ゲート線駆動回路703に接続されたゲート線705によって供給さ
れる選択信号により、各行ごとに選択状態か、非選択状態かが決定される。また選択信号
によって選択されている画素701は、信号線駆動回路704に接続された信号線706
によって、ビデオ電圧(画像信号、ビデオ信号、ビデオデータともいう)が供給される。
また、画素701は基板700の外部に設けられた電源回路707より延在して設けられ
る電源線708に接続される。
なお図3ではゲート線705の各配線をG〜G(nは自然数)とし、信号線706の
各配線をS〜S(mは自然数)とし、電源線708の本数をV〜V(mは自然数
)としている。また、各画素に電源を供給する電源線V〜Vは、発光素子の駆動電圧
が色要素毎に異なる場合、図3にも示すように電源回路707より複数の電源線708を
延在させることで、色毎に異なる電源電圧が供給されることとなる。
図3では、ゲート線駆動回路703、信号線駆動回路704が基板700上に設けられる
構成について示したが、ゲート線駆動回路703または信号線駆動回路704のいずれか
一が基板700上に設けられる構成としてもよい。また画素部702のみを基板700上
に設ける構成としても良い。また図3では、電源回路707が基板700の外部に設けら
れる構成について示したが基板700上に設けられる構成でもよい。
図3で画素部702には、複数の画素701がマトリクス状に配置(ストライプ配置)す
る例について示している。なお、画素701は必ずしもマトリクス状に配置されている必
要はなく、例えば、画素701をデルタ配置、またはベイヤー配置としてもよい。なお、
カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青)
の三色に限定されず、それ以上でもよく、例えば、RGBW(Wは白)、またはRGBに
、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。なお、色要素の
ドット毎にその表示領域の大きさが異なっていてもよい。
図3において、ゲート線705、信号線706、及び電源線708は画素の行方向及び列
方向の数に応じて示している。なお、ゲート線705、信号線706、及び電源線708
は、画素を構成するサブ画素(副画素、サブピクセルともいう)の数、または画素内のト
ランジスタの数に応じて、本数を増やす構成としてもよい。また画素間でゲート線705
、信号線706、及び電源線708を共有して画素701を駆動する構成としても良い。
図3に示したようにEL表示装置では、カラー表示をおこなうためにRGBの3原色の発
光素子を並置して表示をおこなうこともある。従って発光素子毎に環境温度に対する特性
が異なることとなるため、発光素子の材料毎にモニター回路を設ける構成とすることが好
ましい。具体的な回路構成について図4に示す。図4では画素部702に設けられた赤色
(R)の光を呈する発光素子103Rを具備する画素100R、緑色(G)の光を呈する
発光素子103Gを具備する画素100G、及び青色(B)の光を呈する発光素子103
Bを具備する画素100Bを示している。また図4に示す画素部702の近傍には、赤色
(R)の光を呈する発光素子103Rの環境温度に対する変化をモニターするモニター回
路110R、緑色(G)の光を呈する発光素子103Gの環境温度に対する変化をモニタ
ーするモニター回路110G、青色(B)の光を呈する発光素子103Bの環境温度に対
する変化をモニターするモニター回路110B、が設けられている。
なお図4に示す構成では発光素子の特性が色毎に異なるため、画素100R、100G、
100Bでは図3で説明したように異なる電源線106R、106G、106Bが設けら
れる。また電源線107Rを介して発光素子103Rの陰極側に接続されるモニター回路
110Rでは、赤色のモニター用発光素子112R及び電流源回路113Rを具備する構
成とする。また電源線107Gを介して発光素子103Gの陰極側に接続されるモニター
回路110Gでは、緑色のモニター用発光素子112G及び電流源回路113Gを具備す
る構成とする。また電源線107Bを介して発光素子103Bの陰極側に接続されるモニ
ター回路110Bでは、青色のモニター用発光素子112B及び電流源回路113Bを具
備する構成とする。なお各モニター素子及び画素の動作については、図1での説明と同様
となる。
以上説明したように本発明の一形態によれば、環境温度の変化に起因した発光素子を流れ
る電流値の変動による輝度のばらつきを抑制することができる。従って、環境温度が変化
しても、表示品位の良好なEL表示装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
(実施の形態2)
本実施の形態では、上記実施の形態で説明したEL表示装置の各画素が具備する発光素子
の構成について説明する。
図5は、トランジスタに接続された発光素子の断面構造の一形態について示したものであ
る。発光素子は、第1電極511、発光層を有するEL層513、第2電極514が順に
積層して設けられている。第1電極511または第2電極514の一方は陽極として機能
し、他方は陰極として機能する。発光素子は、陽極から注入される正孔及び陰極から注入
される電子がEL層に含まれる発光層で再結合して、発光する。発光素子の第1電極51
1は、基板503上に形成されたトランジスタ501に接続する。また、トランジスタ5
01のソースまたはドレインとなる電極及び第1電極511を覆うように隔壁502が設
けられる。また、第1電極511上の隔壁502の開口部に、EL層513が設けられ、
EL層513や隔壁502を覆うように第2電極514が設けられる。
第1電極511または第2電極514は、金属、合金、または電気伝導性化合物を用いて
形成する。
例えば、第1電極511または第2電極514は、仕事関数の大きい(仕事関数が4.0
eV以上)金属、合金、電気伝導性化合物などを用いることできる。代表的には、酸化イ
ンジウム−酸化スズ(Indium Tin Oxide)、珪素若しくは酸化珪素を含
有した酸化インジウム−酸化スズ、酸化インジウム−酸化亜鉛(Indium Zinc
Oxide)、酸化タングステン及び酸化亜鉛を含有した酸化インジウム等の透光性を
有する導電性金属酸化物層がある。
また、第1電極511または第2電極514は、仕事関数の小さい(代表的には、仕事関
数が3.8eV以下)金属、合金、電気伝導性化合物などを用いることができる。代表的
には、元素周期表の第1族または第2族に属する元素、すなわちリチウムやセシウム等の
アルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等のアルカリ土類金属、
及びこれらを含む合金(アルミニウム、マグネシウムと銀との合金、アルミニウムとリチ
ウムの合金)、ユーロピウム、イッテルビウム等の希土類金属及びこれらを含む合金等が
ある。
アルカリ金属、アルカリ土類金属、及びこれらを含む合金は、真空蒸着法、スパッタリン
グ法などを用いて形成する。また、銀ペーストなどをインクジェット法により吐出し焼成
して形成することも可能である。また、第1電極511及び第2電極514は、単層に限
らず、積層して形成することもできる。
なお、EL層513で発光する光を外部に取り出すため、第1電極511または第2電極
514のいずれか一方或いは両方を、EL層513からの発光を透過するように形成する
。第1電極511のみが透光性を有する電極である場合、光は、矢印方向500に示すよ
うに第1電極511を通って、信号線から入力されるビデオ信号に応じた輝度で基板50
3側から取り出される。また、第2電極514のみが透光性を有する電極である場合、光
は第2電極514を通って信号線から入力されるビデオ信号に応じた輝度で封止基板51
6側から取り出される。第1電極511及び第2電極514がいずれも透光性を有する電
極である場合、光は第1電極511及び第2電極514を通って、信号線から入力される
ビデオ信号に応じた輝度で基板503側及び封止基板516側の両方から取り出される。
透光性を有する電極は、例えば、透光性を有する導電性金属酸化物を用いて形成するか、
或いは、銀、アルミニウム等を数nm乃至数十nmの厚さとなるように形成する。また、
膜厚を薄くした銀、アルミニウムなどの金属層と、透光性を有する導電性金属酸化物層と
の積層構造とすることもできる。
陽極として機能する第1電極511または第2電極514の一方は、仕事関数の大きい(
仕事関数4.0eV以上)金属、合金、電気伝導性化合物などを用いることが好ましい。
また、陰極として機能する第1電極511または第2電極514の他方は、仕事関数の小
さい(仕事関数3.8eV以下)金属、合金、電気伝導性化合物などを用いることが好ま
しい。代表的には、アルカリ金属、アルカリ土類金属、及びこれらを含む合金や化合物、
並びに希土類金属を含む遷移金属を用いて形成することができる。
EL層513は、発光層を有する。また、EL層513は、発光層のほかに、正孔注入層
、正孔輸送層、電子輸送層及び電子注入層を有してもよい。正孔輸送層は、陽極と発光層
の間に設けられる。また、正孔注入層は陽極と発光層との間、或いは陽極と正孔輸送層と
の間に設けられる。一方、電子輸送層は、陰極と発光層との間に設けられる。電子注入層
は陰極と発光層との間、或いは陰極と電子輸送層との間に設けられる。なお、正孔注入層
、正孔輸送層、電子輸送層及び電子注入層は全ての層を設ける必要はなく、適宜求める機
能等に応じて選択して設ければよい。
発光層は発光性の物質を含む。発光性の物質としては、例えば、蛍光を発光する蛍光性化
合物や燐光を発光する燐光性化合物を用いることができる。
また、発光層は、発光性の物質をホスト材料に分散して形成できる。発光性の物質をホス
ト材料に分散して発光層を形成すると、発光物質同士が消光反応を引き起こす濃度消光現
象や、結晶化現象を抑制できる。
発光性の物質が蛍光性化合物の場合には、ホスト材料に蛍光性化合物よりも一重項励起エ
ネルギー(基底状態と一重項励起状態とのエネルギー差)が大きい物質を用いることが好
ましい。また、燐光性化合物の場合には、ホスト材料に燐光性化合物よりも三重項励起エ
ネルギー(基底状態と三重項励起状態とのエネルギー差)が大きい物質を用いることが好
ましい。
また、ホスト材料に分散する発光性の物質としては、上述した燐光性化合物や蛍光性化合
物を用いることができる。
なお、発光層として、2種類以上のホスト材料と発光性の物質を用いてもよいし、2種類
以上の発光性の物質とホスト材料を用いてもよい。また、2種類以上のホスト材料及び2
種類以上の発光性の物質を用いてもよい。
また、正孔注入層として、正孔輸送性の高い物質と電子受容性を示す物質を含む層を用い
ることができる。正孔輸送性の高い物質と電子受容性を示す物質とを含む層は、キャリア
密度が高く、正孔注入性に優れている。また、正孔輸送性の高い物質と電子受容性を示す
物質とを含む層を、陽極として機能する電極に接する正孔注入層として用いることにより
、陽極として機能する電極材料の仕事関数の大小に関わらず、様々な金属、合金、電気伝
導性化合物、及びこれらの混合物などを用いることができる。
発光層、正孔注入層、正孔輸送層、電子輸送層及び電子注入層は、蒸着法、塗布法等によ
り形成することができる。
また、第2電極514及び隔壁502上にパッシベーション層515をスパッタリング法
やCVD法により形成してもよい。パッシベーション層515を設けることで、外部から
発光素子への水分や酸素の侵入による発光素子の劣化を低減することができる。さらには
、パッシベーション層515及び封止基板516の空間に窒素を封入し、さらに乾燥剤を
配置してもよい。または、パッシベーション層515及び封止基板516の間を、透光性
を有し、且つ吸水性の高い有機樹脂で充填してもよい。
発光素子が白色の発光を示す場合、カラーフィルター、または色変換層などを、基板50
3または封止基板516に設けることによってフルカラー表示を行なうことができる。
またコントラストを高めるため、基板503または封止基板516に偏光板または円偏光
板を設けてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態3)
本実施の形態では、上記実施の形態で説明したEL表示装置におけるトランジスタの構成
について説明する。
トランジスタの構造の一例として、酸化物半導体でなる半導体層(酸化物半導体層)を有
するトランジスタの構造について、図6及び図7を参照して説明する。図6及び図7は、
トランジスタの断面模式図である。
図6(A)に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つであり
、逆スタガ型トランジスタともいう。
図6(A)に示すトランジスタは、基板710の上に設けられた導電層711と、導電層
711の上に設けられた絶縁層712と、絶縁層712を挟んで導電層711の上に設け
られた酸化物半導体層713と、酸化物半導体層713の一部の上にそれぞれ設けられた
導電層715及び導電層716と、を有している。
また、図6(A)に、トランジスタの酸化物半導体層713の他の一部(導電層715及
び導電層716が設けられていない部分)に接する酸化物絶縁層717と、酸化物絶縁層
717の上に設けられた保護絶縁層719を示す。
図6(B)に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つである
チャネル保護型(チャネルストップ型ともいう。)トランジスタであり、逆スタガ型トラ
ンジスタともいう。
図6(B)に示すトランジスタは、基板720の上に設けられた導電層721と、導電層
721の上に設けられた絶縁層722と、絶縁層722を挟んで導電層721の上に設け
られた酸化物半導体層723と、絶縁層722及び酸化物半導体層723を挟んで導電層
721の上に設けられた絶縁層727と、酸化物半導体層723の一部の上及び絶縁層7
27の一部の上にそれぞれ設けられた導電層725及び導電層726と、を有している。
ここで、酸化物半導体層723の一部または全てと導電層721とが重なる構造にすると
、酸化物半導体層723への光の入射を抑えることができる。
また、図6(B)に、トランジスタの上に設けられた保護絶縁層729を示す。
図6(C)に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つである
図6(C)に示すトランジスタは、基板730の上に設けられた導電層731と、導電層
731の上に設けられた絶縁層732と、絶縁層732の一部の上にそれぞれ設けられた
導電層735及び導電層736と、絶縁層732、導電層735、及び、導電層736を
挟んで導電層731の上に設けられた酸化物半導体層733と、を有している。
ここで、酸化物半導体層733の一部または全てと導電層731とが重なる構造にすると
、酸化物半導体層733への光の入射を抑えることができる。
また、図6(C)に、酸化物半導体層733の上面及び側面と接する酸化物絶縁層737
と、酸化物絶縁層737の上に設けられた保護絶縁層739を示す。
図6(D)に示すトランジスタは、トップゲート構造を有するトランジスタの一つである
図6(D)に示すトランジスタは、絶縁層747を挟んで基板740の上に設けられた酸
化物半導体層743と、酸化物半導体層743の一部の上にそれぞれ設けられた導電層7
45及び導電層746と、酸化物半導体層743、導電層745、及び導電層746の上
に設けられた絶縁層742と、絶縁層742を挟んで酸化物半導体層743の上に設けら
れた導電層741と、を有している。
基板710、基板720、基板730、基板740のそれぞれには、一例として、ガラス
基板(バリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板等)、絶縁体でな
る基板(セラミック基板、石英基板、サファイア基板等)、結晶化ガラス基板、プラスチ
ック基板、または、半導体基板(シリコン基板等)を用いる。
図6(D)に示すトランジスタにおいて、絶縁層747は、基板740からの不純物元素
の拡散を防止する下地層としての機能を有する。絶縁層747には、一例として、窒化シ
リコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウ
ム層、及び酸化窒化アルミニウム層を、単層でまたは積層させて用いる。または、絶縁層
747には、前述の層と、遮光性を有する材料の層とを積層させて用いる。または、絶縁
層747には、遮光性を有する材料の層を用いる。なお、絶縁層747として、遮光性を
有する材料の層を用いると、酸化物半導体層743への光の入射を抑えることができる。
なお、図6(D)に示すトランジスタと同様に、図6(A)〜図6(C)に示すトランジ
スタにおいて、基板710と導電層711との間、基板720と導電層721との間、基
板730と導電層731との間に、それぞれ絶縁層747を設けてもよい。
導電層(導電層711、導電層721、導電層731、導電層741)は、トランジスタ
のゲートとしての機能を有する。これらの導電層には、一例として、モリブデン、チタン
、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、及びスカンジウム等
の金属材料の層、または、当該金属材料を主成分とする合金材料の層を用いる。
絶縁層(絶縁層712、絶縁層722、絶縁層732、絶縁層742)は、トランジスタ
のゲート絶縁層としての機能を有する。
絶縁層(絶縁層712、絶縁層722、絶縁層732、絶縁層742)には、一例として
、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化ア
ルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層
、酸化ハフニウム層、または、酸化アルミニウムガリウム層を用いる。
酸化物半導体層(酸化物半導体層713、酸化物半導体層723、酸化物半導体層733
、酸化物半導体層743)と接するゲート絶縁層としての機能を有する絶縁層(絶縁層7
12、絶縁層722、絶縁層732、絶縁層742)には、酸素を含む絶縁層を用いるの
が好ましく、当該酸素を含む絶縁層が、化学量論的組成比より酸素が多い領域(酸素過剰
領域とも表記する)を含むことがより好ましい。
上記ゲート絶縁層としての機能を有する絶縁層が酸素過剰領域を有することにより、酸化
物半導体層からゲート絶縁層としての機能を有する絶縁層への酸素の移動を防ぐことがで
きる。また、ゲート絶縁層としての機能を有する絶縁層から酸化物半導体層への酸素の供
給を行うこともできる。よって、ゲート絶縁層としての機能を有する絶縁層と接する酸化
物半導体層を、十分な量の酸素を含有する層とすることができる。
また、ゲート絶縁層としての機能を有する絶縁層(絶縁層712、絶縁層722、絶縁層
732、絶縁層742)は、水素や水等の不純物を混入させない方法を用いて成膜するこ
とが好ましい。ゲート絶縁層としての機能を有する絶縁層に水素や水等の不純物が含まれ
ると、酸化物半導体層(酸化物半導体層713、酸化物半導体層723、酸化物半導体層
733、酸化物半導体層743)への水素や水等の不純物の侵入や、水素や水等の不純物
による酸化物半導体層中の酸素の引き抜き、等によって、酸化物半導体層が低抵抗化(n
型化)してしまい、寄生チャネルが形成される恐れがあるためである。例えば、ゲート絶
縁層としての機能を有する絶縁層は、スパッタリング法によって成膜し、スパッタガスと
しては、水素や水等の不純物が除去された高純度ガスを用いることが好ましい。
また、ゲート絶縁層としての機能を有する絶縁層には、酸素を供給する処理を行うことが
好ましい。酸素を供給する処理としては、酸素雰囲気における熱処理や、酸素ドープ処理
、等がある。または、電界で加速した酸素イオンを照射して、酸素を添加しても良い。な
お、本明細書等において、酸素ドープ処理とは、酸素をバルクに添加することをいい、当
該バルクの用語は、酸素を膜表面のみでなく膜内部に添加することを明確にする趣旨で用
いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマ
ドープが含まれる。
ゲート絶縁層としての機能を有する絶縁層に対して、酸素ドープ処理等の酸素を供給する
処理を行うことにより、ゲート絶縁層としての機能を有する絶縁層には、化学量論的組成
比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物半導体
層に酸素を供給し、酸化物半導体層中または絶縁層との界面の酸素不足欠陥を低減するこ
とができる。
例えば、ゲート絶縁層としての機能を有する絶縁層として酸化アルミニウムガリウム層を
用いた場合、酸素ドープ処理等の酸素を供給する処理を行うことにより、GaAl2−
3+α(0<x<2、0<α<1)とすることができる。
または、スパッタリング法を用いてゲート絶縁層としての機能を有する絶縁層を成膜する
際に、酸素ガス、または、不活性気体(例えば、アルゴン等の希ガス、または、窒素)と
酸素との混合ガスを導入することで、ゲート絶縁層としての機能を有する絶縁層に酸素過
剰領域を形成してもよい。なお、スパッタリング法による成膜後、熱処理を行っても良い
酸化物半導体層(酸化物半導体層713、酸化物半導体層723、酸化物半導体層733
、酸化物半導体層743)は、トランジスタのチャネル形成層としての機能を有する。こ
れらの酸化物半導体層に用いることができる酸化物半導体としては、四元系金属酸化物(
In−Sn−Ga−Zn−O系金属酸化物等)、三元系金属酸化物(In−Ga−Zn−
O系金属酸化物、In−Sn−Zn−O系金属酸化物、In−Al−Zn−O系金属酸化
物、Sn−Ga−Zn−O系金属酸化物、Al−Ga−Zn−O系金属酸化物、Sn−A
l−Zn−O系金属酸化物、In−Hf−Zn−O系金属酸化物、In−La−Zn−O
系金属酸化物、In−Ce−Zn−O系金属酸化物、In−Pr−Zn−O系金属酸化物
、In−Nd−Zn−O系金属酸化物、In−Pm−Zn−O系金属酸化物、In−Sm
−Zn−O系金属酸化物、In−Eu−Zn−O系金属酸化物、In−Gd−Zn−O系
金属酸化物、In−Tb−Zn−O系金属酸化物、In−Dy−Zn−O系金属酸化物、
In−Ho−Zn−O系金属酸化物、In−Er−Zn−O系金属酸化物、In−Tm−
Zn−O系金属酸化物、In−Yb−Zn−O系金属酸化物、In−Lu−Zn−O系金
属酸化物等)、及び二元系金属酸化物等(In−Zn−O系金属酸化物、Sn−Zn−O
系金属酸化物、Al−Zn−O系金属酸化物、Zn−Mg−O系金属酸化物、Sn−Mg
−O系金属酸化物、In−Mg−O系金属酸化物、In−Ga−O系金属酸化物、In−
Sn−O系金属酸化物等)が挙げられる。また、酸化物半導体層に用いることができる酸
化物半導体として、In−O系金属酸化物、Sn−O系金属酸化物、Zn−O系金属酸化
物等を用いることもできる。また、酸化物半導体層に用いることができる酸化物半導体と
して、上記金属酸化物にSiOを含ませた酸化物半導体を用いることもできる。
また、酸化物半導体層に用いることができる酸化物半導体として、InMO(ZnO)
(m>0)で表記される材料を用いることができる。ここで、Mは、Ga、Al、Mn
、及びCoから選ばれた一つまたは複数の金属元素を示す。例えば、Mとしては、Ga、
Ga及びAl、Ga及びMn、Ga及びCo等が挙げられる。
導電層(導電層715及び導電層716、導電層725及び導電層726、導電層735
及び導電層736、並びに、導電層745及び導電層746)は、トランジスタのソース
またはドレインとしての機能を有する。これらの導電層には、一例として、アルミニウム
、クロム、銅、タンタル、チタン、モリブデン、若しくは、タングステン等の金属材料、
または、これらの金属材料を主成分とする合金材料の層を用いる。
例えば、トランジスタのソースまたはドレインとしての機能を有する導電層として、アル
ミニウム及び銅等の金属材料の層と、チタン、モリブデン、及びタングステン等の高融点
金属材料層とを積層させて用いる。または、複数の高融点金属材料の層の間にアルミニウ
ム及び銅等の金属材料の層を設けて用いる。また、上記の導電層として、ヒロックやウィ
スカーの発生を防止する元素(シリコン、ネオジム、スカンジウム等)が添加されたアル
ミニウム層を用いると、トランジスタの耐熱性を向上させることができる。
また、上記の導電層の材料として、酸化インジウム(In)、酸化スズ(SnO
)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In―SnO)、若し
くは、酸化インジウム酸化亜鉛合金(In―ZnO)、または、これらの金属酸化
物に酸化シリコンを含ませた金属酸化物を用いる。
絶縁層727は、トランジスタのチャネル形成層を保護する層(チャネル保護層ともいう
。)としての機能を有する。
酸化物絶縁層717及び酸化物絶縁層737には、一例として、酸化シリコン層等の酸化
物絶縁層を用いる。
保護絶縁層719、保護絶縁層729、及び保護絶縁層739には、一例として、窒化シ
リコン層、窒化アルミニウム層、窒化酸化シリコン層、及び窒化酸化アルミニウム層等の
無機絶縁層を用いる。
また、酸化物半導体層743と導電層745との間、及び酸化物半導体層743と導電層
746との間に、ソース領域及びドレイン領域として機能する酸化物導電層をバッファ層
として設けてもよい。図6(D)のトランジスタに酸化物導電層を設けたトランジスタを
図7(A)に示す。
図7(A)のトランジスタは、酸化物半導体層743とソース及びドレインとして機能す
る導電層745及び導電層746との間に、ソース領域及びドレイン領域として機能する
酸化物導電層792及び酸化物導電層794が形成されている。図7(A)のトランジス
タは、作製工程により酸化物導電層792及び酸化物導電層794の形状が異なる例であ
る。
図7(A)のトランジスタでは、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物
半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状を加工して
島状の酸化物半導体層743と島状の酸化物導電膜を形成する。酸化物半導体層743及
び酸化物導電膜上にソース及びドレインとして機能する導電層745及び導電層746を
形成した後、導電層745及び導電層746をマスクとして、島状の酸化物導電膜をエッ
チングし、ソース領域及びドレイン領域として機能する酸化物導電層792及び酸化物導
電層794を形成する。
図7(B)のトランジスタでは、酸化物半導体層743上に酸化物導電膜を形成し、その
上に金属導電膜を形成し、酸化物導電膜及び金属導電膜を同じフォトリソグラフィ工程に
よって加工して、ソース領域及びドレイン領域として機能する酸化物導電層792及び酸
化物導電層794、ソース及びドレインとして機能する導電層745及び導電層746を
形成する。
なお、酸化物導電層の形状を加工するためのエッチング処理の際、酸化物半導体層が過剰
にエッチングされないように、エッチング条件(エッチング材の種類、濃度、エッチング
時間等)を適宜調整する。
酸化物導電層792及び酸化物導電層794の成膜方法は、スパッタリング法や真空蒸着
法(電子ビーム蒸着法など)や、アーク放電イオンプレーティング法や、スプレー法を用
いる。酸化物導電層の材料としては、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アル
ミニウム、酸化亜鉛ガリウム、酸化珪素を含むインジウム錫酸化物などを適用することが
できる。また、上記材料に酸化珪素を含ませてもよい。
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層743とソース及び
ドレインとして機能する導電層745及び導電層746との間に設けることで、ソース領
域及びドレイン領域の低抵抗化を図ることができ、トランジスタが高速動作をすることが
できる。
また、酸化物半導体層743、ドレイン領域として機能する酸化物導電層(酸化物導電層
792または酸化物導電層794)、ドレインとして機能する導電層(導電層745また
は導電層746)の構成とすることによって、トランジスタの耐圧を向上させることがで
きる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態4)
本実施の形態では、上記実施の形態で説明したトランジスタの半導体層に用いることので
きる酸化物半導体の一例について、図8(A)乃至(C)を用いて説明する。
本実施の形態の酸化物半導体層は、第1の結晶性酸化物半導体層上に第1の結晶性酸化物
半導体層よりも厚い第2の結晶性酸化物半導体層を有する積層構造である。
絶縁層1600上に絶縁層1602を形成する。本実施の形態では、絶縁層1602とし
て、PECVD法またはスパッタリング法を用いて、50nm以上600nm以下の膜厚
の酸化物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウ
ム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選
ばれた一層またはこれらの積層を用いることができる。
次に、絶縁層1602上に膜厚1nm以上10nm以下の第1の酸化物半導体膜を形成す
る。第1の酸化物半導体膜の形成は、スパッタリング法を用い、そのスパッタリング法に
よる成膜時における基板温度は200℃以上400℃以下とする。
本実施の形態では、酸化物半導体用ターゲット(In−Ga−Zn−O系酸化物半導体用
ターゲット(In:Ga:ZnO=1:1:2[mol数比])を用いて、
基板とターゲットの間との距離を160mm、基板温度250℃、圧力0.4Pa、直流
(DC)電源0.5kW、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で
膜厚5nmの第1の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第1の加熱処理
を行う。第1の加熱処理の温度は、400℃以上750℃以下とする。第1の加熱処理に
よって第1の結晶性酸化物半導体層1604を形成する(図8(A)参照)。
成膜時における基板温度や第1の加熱処理の温度にもよるが、成膜や第1の加熱処理によ
って、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、C軸配向し
た結晶が得られる。第1の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面
が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に1層または
複数層形成され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げる
と表面から内部、そして内部から底部と結晶成長が進行する。
第1の加熱処理によって、酸化物絶縁層である絶縁層1602中の酸素を第1の結晶性酸
化物半導体層1604との界面またはその近傍(界面からプラスマイナス5nm)に拡散
させて、第1の結晶性酸化物半導体層1604の酸素欠損を低減する。従って、下地絶縁
層として用いられる絶縁層1602は、膜中(バルク中)、第1の結晶性酸化物半導体層
1604と絶縁層1602との界面、のいずれかには少なくとも化学量論比を超える量の
酸素が存在することが好ましい。
次いで、第1の結晶性酸化物半導体層1604上に10nmよりも厚い第2の酸化物半導
体膜を形成する。第2の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜時
における基板温度は200℃以上400℃以下とする。成膜時における基板温度を200
℃以上400℃以下とすることにより、第1の結晶性酸化物半導体層1604の表面上に
接して成膜する酸化物半導体層にプリカーサの整列が起き、所謂、秩序性を持たせること
ができる。
本実施の形態では、酸化物半導体用ターゲット(In−Ga−Zn−O系酸化物半導体用
ターゲット(In:Ga:ZnO=1:1:2[mol数比])を用いて、
基板とターゲットの間との距離を170mm、基板温度400℃、圧力0.4Pa、直流
(DC)電源0.5kW、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で
膜厚25nmの第2の酸化物半導体膜を成膜する。
次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第2の加熱処理
を行う。第2の加熱処理の温度は、400℃以上750℃以下とする。第2の加熱処理に
よって第2の結晶性酸化物半導体層1606を形成する(図8(B)参照)。第2の加熱
処理を、窒素雰囲気下、酸素雰囲気下、または窒素と酸素の混合雰囲気下で行うことによ
り、第2の結晶性酸化物半導体層の高密度化及び欠陥数の減少を図る。第2の加熱処理に
よって、第1の結晶性酸化物半導体層1604を核として膜厚方向、即ち底部から内部に
結晶成長が進行して第2の結晶性酸化物半導体層1606が形成される。
また、絶縁層1602の形成から第2の加熱処理までの工程を大気に触れることなく連続
的に行うことが好ましい。絶縁層1602の形成から第2の加熱処理までの工程は、水素
及び水分をほとんど含まない雰囲気(不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など)
下に制御することが好ましく、例えば、水分については露点−40℃以下、好ましくは露
点−50℃以下の乾燥窒素雰囲気とする。
次いで、第1の結晶性酸化物半導体層1604及び第2の結晶性酸化物半導体層1606
からなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体層1
608を形成する(図8(C)参照)。図では、第1の結晶性酸化物半導体層1604と
第2の結晶性酸化物半導体層1606の界面を点線で示し、酸化物半導体積層と説明して
いるが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図
示している。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当
該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、
フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット
法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでも
よい。もちろん、これらを組み合わせて用いてもよい。
また、上記作製方法により、得られる第1の結晶性酸化物半導体層及び第2の結晶性酸化
物半導体層は、C軸配向を有していることを特徴の一つとしている。ただし、第1の結晶
性酸化物半導体層及び第2の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造
でもない構造であり、C軸配向を有した結晶(C Axis Aligned Crys
tal; CAACとも呼ぶ)を含む酸化物を有する。なお、第1の結晶性酸化物半導体
層及び第2の結晶性酸化物半導体層は、一部に結晶粒界を有している。
いずれにしても、CAACを得るには酸化物半導体膜の堆積初期段階において六方晶の結
晶が形成されるようにすることと、当該結晶を種として結晶が成長されるようにすること
が肝要である。そのためには、基板加熱温度を100℃〜500℃、好適には200℃〜
400℃、さらに好適には250℃〜300℃にすると好ましい。また、これに加えて、
成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を熱処理することで
膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができる。
なお、第1の結晶性酸化物半導体層及び第2の結晶性酸化物半導体層は、少なくともZn
を有する酸化物材料であり、四元系金属酸化物であるIn−Al−Ga−Zn−O系の材
料や、In−Sn−Ga−Zn−O系の材料や、三元系金属酸化物であるIn−Ga−Z
n−O系の材料、In−Al−Zn−O系の材料、In−Sn−Zn−O系の材料、Sn
−Ga−Zn−O系の材料、Al−Ga−Zn−O系の材料、Sn−Al−Zn−O系の
材料や、二元系金属酸化物であるIn−Zn−O系の材料、Sn−Zn−O系の材料、A
l−Zn−O系の材料、Zn−Mg−O系の材料や、Zn−O系の材料などがある。また
、In−Si−Ga−Zn−O系の材料や、In−Ga−B−Zn−O系の材料や、In
−B−Zn−O系の材料を用いてもよい。また、上記の材料にSiOを含ませてもよい
。ここで、例えば、In−Ga−Zn−O系の材料とは、インジウム(In)、ガリウム
(Ga)、亜鉛(Zn)を含む酸化物、という意味であり、その組成比は特に問わない。
また、InとGaとZn以外の元素を含んでいてもよい。
なお、酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれ
ていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石
灰ガラスも使えると指摘されている(神谷、野村、細野、「アモルファス酸化物半導体の
物性とデバイス開発の現状」、個体物理、2009年9月号、Vol.44、p.621
−633)。しかし、このような指摘は適切でない。アルカリ金属は酸化物半導体を構成
する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元
素ではない場合において、不純物となる。特に、アルカリ金属のうちNaは、酸化物半導
体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してNaとなる。また、
Naは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断す
る、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフ
トすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こ
り、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特
性の劣化と、特性のばらつきは、酸化物半導体膜中の水素の濃度が十分に低い場合におい
て顕著に現れる。従って、酸化物半導体膜中の水素の濃度が5×1019/cm以下、
特に5×1018/cm以下である場合には、上記不純物の濃度を低減することが望ま
しい。具体的に、二次イオン質量分析法によるNa濃度の測定値は、5×1016/cm
以下、好ましくは1×1016/cm以下、更に好ましくは1×1015/cm
下とする。同様に、Li濃度の測定値は、5×1015/cm以下、好ましくは1×1
15/cm以下とする。同様に、K濃度の測定値は、5×1015/cm以下、好
ましくは1×1015/cm以下とする。
また、第1の結晶性酸化物半導体層上に第2の結晶性酸化物半導体層を形成する2層構造
に限定されず、第2の結晶性酸化物半導体層の形成後に第3の結晶性酸化物半導体層を形
成するための成膜処理と加熱処理のプロセスを繰り返し行って、3層以上の積層構造とし
てもよい。
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体層1608を、本明細
書に開示するEL表示装置に適用できるトランジスタ(例えば、実施の形態2及び実施の
形態3で説明したトランジスタ)に、適宜用いることができる。
また、本実施の形態の第1の結晶性酸化物半導体層と第2の結晶性酸化物半導体層の積層
を酸化物半導体層として用いた、実施の形態3の図6(D)のトランジスタにおいては、
酸化物半導体層の一方の面から他方の面に電界が印加されることはない。また、電流が酸
化物半導体積層の厚さ方向(一方の面から他方の面に流れる方向、具体的に図6(D)で
は上下方向)に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れ
るトランジスタ構造であるため、トランジスタに光照射が行われ、またはBTストレスが
与えられても、トランジスタ特性の劣化は抑制される、または低減される。
酸化物半導体層1608のような第1の結晶性酸化物半導体層と第2の結晶性酸化物半導
体層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の
高いトランジスタを実現できる。
多結晶シリコンを用いたトランジスタは、レーザー光を照射して結晶化する工程が必要な
ことからトランジスタ特性にバラツキが生じ、それがEL表示装置の表示に悪影響を与え
ることが問題となっていた。しかしながら、本実施の形態で示す酸化物半導体を用いたト
ランジスタはレーザー結晶化の工程が不要であることから、トランジスタ特性のバラツキ
を生じさせる問題の一つを排除することができ、EL表示装置の画質向上を図ることがで
きる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態5)
本明細書に開示するEL表示装置は、様々な電子機器(遊技機も含む)に適用することが
できる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受
信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)
、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが
挙げられる。上記実施の形態で説明したモニター回路を有するEL表示装置を具備する電
子機器の例について説明する。
図9(A)は、電子書籍の一例を示している。図9(A)に示す電子書籍は、筐体170
0及び筐体1701の2つの筐体で構成されている。筐体1700及び筐体1701は、
蝶番1704により一体になっており、開閉動作を行うことができる。このような構成に
より、書籍のような動作を行うことが可能となる。
筐体1700には表示部1702が組み込まれ、筐体1701には表示部1703が組み
込まれている。表示部1702及び表示部1703は、続き画面を表示する構成としても
よいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすること
で、例えば右側の表示部(図9(A)では表示部1702)に文章を表示し、左側の表示
部(図9(A)では表示部1703)に画像を表示することができる。
また、図9(A)では、筐体1700に操作部等を備えた例を示している。例えば、筐体
1700は、電源入力端子1705、操作キー1706、スピーカ1707等を備えてい
る。操作キー1706により、頁を送ることができる。なお、筐体の表示部と同一面にキ
ーボードやポインティングディバイス等を備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、及びUSBケーブル等の各種ケー
ブルと接続可能な端子等)、記録媒体挿入部等を備える構成としてもよい。さらに、図9
(A)に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
図9(B)は、本明細書に開示するEL表示装置を用いたデジタルフォトフレームの一例
を示している。例えば、図9(B)に示すデジタルフォトフレームは、筐体1711に表
示部1712が組み込まれている。表示部1712は、各種画像を表示することが可能で
あり、例えば、デジタルカメラ等で撮影した画像を表示させることで、通常の写真立てと
同様に機能させることができる。
なお、図9(B)に示すデジタルフォトフレームは、操作部、外部接続用端子(USB端
子、USBケーブル等の各種ケーブルと接続可能な端子等)、記録媒体挿入部等を備える
構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面
に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録
媒体挿入部に、デジタルカメラで撮影した画像を記憶したメモリを挿入して画像を取り込
み、取り込んだ画像を表示部1712に表示させることができる。
図9(C)は、EL表示装置を用いたテレビジョン装置の一例を示している。図9(C)
に示すテレビジョン装置は、筐体1721に表示部1722が組み込まれている。表示部
1722により、映像を表示することが可能である。また、ここでは、スタンド1723
により筐体1721を支持した構成を示している。表示部1722は、上記実施の形態に
示したEL表示装置を適用することができる。
図9(C)に示すテレビジョン装置の操作は、筐体1721が備える操作スイッチや、別
体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、
チャンネルや音量の操作を行うことができ、表示部1722に表示される映像を操作する
ことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示す
る表示部を設ける構成としてもよい。
図9(D)は、本明細書に開示するEL表示装置を用いた携帯電話機の一例を示している
。図9(D)に示す携帯電話機は、筐体1731に組み込まれた表示部1732の他、操
作ボタン1733、操作ボタン1737、外部接続ポート1734、スピーカ1735、
及びマイク1736等を備えている。
図9(D)に示す携帯電話機は、表示部1732がタッチパネルになっており、指等の接
触により、表示部1732の表示内容を操作することができる。また、電話の発信、或い
はメールの作成等は、表示部1732を指等で接触することにより行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
100 画素
101 第1トランジスタ
102 第2トランジスタ
103 発光素子
104 信号線
105 ゲート線
106 電源線
107 電源線
110 モニター回路
111 第3トランジスタ
112 モニター用発光素子
113 電流源回路
114 モニター用電源線
115 ボルテージフォロワ回路
116 低電源電位線
500 矢印方向
501 トランジスタ
502 隔壁
503 基板
511 電極
513 EL層
514 電極
515 パッシベーション層
516 封止基板
700 基板
701 画素
702 画素部
703 ゲート線駆動回路
704 信号線駆動回路
705 ゲート線
706 信号線
707 電源回路
708 電源線
710 基板
711 導電層
712 絶縁層
713 酸化物半導体層
715 導電層
716 導電層
717 酸化物絶縁層
719 保護絶縁層
720 基板
721 導電層
722 絶縁層
723 酸化物半導体層
725 導電層
726 導電層
727 絶縁層
729 保護絶縁層
730 基板
731 導電層
732 絶縁層
733 酸化物半導体層
735 導電層
736 導電層
737 酸化物絶縁層
739 保護絶縁層
740 基板
741 導電層
742 絶縁層
743 酸化物半導体層
745 導電層
746 導電層
747 絶縁層
792 酸化物導電層
794 酸化物導電層
100B 画素
100G 画素
100R 画素
103B 発光素子
103G 発光素子
103R 発光素子
106B 電源線
106G 電源線
106R 電源線
107B 電源線
107G 電源線
107R 電源線
110B モニター回路
110G モニター回路
110R モニター回路
112B モニター用発光素子
112G モニター用発光素子
112R モニター用発光素子
113B 電流源回路
113G 電流源回路
113R 電流源回路
1600 絶縁層
1602 絶縁層
1604 結晶性酸化物半導体層
1606 結晶性酸化物半導体層
1608 酸化物半導体層
1700 筐体
1701 筐体
1702 表示部
1703 表示部
1704 蝶番
1705 電源入力端子
1706 操作キー
1707 スピーカ
1711 筐体
1712 表示部
1721 筐体
1722 表示部
1723 スタンド
1731 筐体
1732 表示部
1733 操作ボタン
1734 外部接続ポート
1735 スピーカ
1736 マイク
1737 操作ボタン
3000 画素
3001 第1トランジスタ
3002 第2トランジスタ
3003 発光素子
3004 信号線
3005 ゲート線
3006 電源線
3007 電源線

Claims (1)

  1. 第1の電源線と、
    第1の端子及びゲートが前記第1の電源線に電気的に接続された第1のトランジスタと、
    第1の電極が前記第1のトランジスタの第2の端子に電気的に接続された第1の発光素子と、
    前記第1の発光素子の第2の電極に電気的に接続された電流源回路と、
    入力端子が前記第1の発光素子の第2の電極に電気的に接続されたボルテージフォロワ回路と、
    第1の電極が前記ボルテージフォロワ回路の出力端子に電気的に接続された第2の発光素子と、
    第1の端子が前記第2の発光素子の第2の電極に電気的に接続された第2のトランジスタと、
    前記第2のトランジスタの第2の端子に電気的に接続された第2の電源線と、を有し、
    前記第2のトランジスタのゲートには、画像信号に応じた電位が供給され、
    前記第1のトランジスタ及び前記第2のトランジスタは、酸化物半導体を半導体層に有し、
    前記半導体層は、C軸配向した結晶を有し、
    前記第1の電源線の電位は、前記第2の電源線の電位より低いことを特徴とする電子機器。
JP2017224314A 2010-09-08 2017-11-22 電子機器 Active JP6571150B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010200435 2010-09-08
JP2010200435 2010-09-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016085674A Division JP2016167616A (ja) 2010-09-08 2016-04-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2018077478A true JP2018077478A (ja) 2018-05-17
JP6571150B2 JP6571150B2 (ja) 2019-09-04

Family

ID=45770200

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011184457A Expired - Fee Related JP5926515B2 (ja) 2010-09-08 2011-08-26 El表示装置及び当該el表示装置を具備する電子機器
JP2016085674A Withdrawn JP2016167616A (ja) 2010-09-08 2016-04-22 半導体装置
JP2017224314A Active JP6571150B2 (ja) 2010-09-08 2017-11-22 電子機器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011184457A Expired - Fee Related JP5926515B2 (ja) 2010-09-08 2011-08-26 El表示装置及び当該el表示装置を具備する電子機器
JP2016085674A Withdrawn JP2016167616A (ja) 2010-09-08 2016-04-22 半導体装置

Country Status (4)

Country Link
US (1) US8487844B2 (ja)
JP (3) JP5926515B2 (ja)
KR (1) KR101833922B1 (ja)
TW (1) TWI556207B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368343B1 (en) 2000-03-13 2002-04-09 Peter M. Bonutti Method of using ultrasonic vibration to secure body tissue
US6635073B2 (en) * 2000-05-03 2003-10-21 Peter M. Bonutti Method of securing body tissue
US9138222B2 (en) * 2000-03-13 2015-09-22 P Tech, Llc Method and device for securing body tissue
US7094251B2 (en) * 2002-08-27 2006-08-22 Marctec, Llc. Apparatus and method for securing a suture
US9155544B2 (en) 2002-03-20 2015-10-13 P Tech, Llc Robotic systems and methods
US20060089646A1 (en) 2004-10-26 2006-04-27 Bonutti Peter M Devices and methods for stabilizing tissue and implants
US9463012B2 (en) 2004-10-26 2016-10-11 P Tech, Llc Apparatus for guiding and positioning an implant
US9271766B2 (en) 2004-10-26 2016-03-01 P Tech, Llc Devices and methods for stabilizing tissue and implants
US8496657B2 (en) * 2006-02-07 2013-07-30 P Tech, Llc. Methods for utilizing vibratory energy to weld, stake and/or remove implants
US7967820B2 (en) * 2006-02-07 2011-06-28 P Tech, Llc. Methods and devices for trauma welding
EP2400899A4 (en) * 2009-02-24 2015-03-18 P Tech Llc METHODS AND DEVICES FOR USING RELATED MATERIALS
US8487844B2 (en) 2010-09-08 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device including the same
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
US10076377B2 (en) 2013-01-05 2018-09-18 P Tech, Llc Fixation systems and methods
KR102048075B1 (ko) * 2013-02-27 2019-11-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
CN103354081B (zh) * 2013-07-11 2016-04-20 京东方科技集团股份有限公司 像素驱动电流提取装置及像素驱动电流提取方法
CN113851093B (zh) * 2013-08-02 2023-10-10 株式会社半导体能源研究所 显示装置
WO2016108122A1 (en) 2014-12-29 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having semiconductor device
JP6832634B2 (ja) * 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
US10501003B2 (en) 2015-07-17 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, lighting device, and vehicle
JP6854670B2 (ja) 2016-03-04 2021-04-07 株式会社半導体エネルギー研究所 半導体装置、表示パネル、表示モジュール及び電子機器
JP7276131B2 (ja) * 2017-08-02 2023-05-18 ソニーグループ株式会社 表示装置、表示装置の製造方法、及び、電子機器
CN109215580B (zh) * 2018-09-18 2020-05-05 昆山国显光电有限公司 像素电路结构及其驱动方法
CN113196366A (zh) * 2018-09-28 2021-07-30 株式会社半导体能源研究所 显示装置的制造方法、显示装置的制造装置
CN113853645B (zh) 2019-05-31 2024-05-14 夏普株式会社 显示装置及其驱动方法
CN111627394B (zh) * 2020-06-30 2021-10-22 京东方科技集团股份有限公司 一种控制电路及其驱动方法、显示装置
CN117413311A (zh) * 2022-03-29 2024-01-16 京东方科技集团股份有限公司 显示面板、显示装置及信号补偿方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072964A (ja) * 2000-06-13 2002-03-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2004170943A (ja) * 2002-10-31 2004-06-17 Semiconductor Energy Lab Co Ltd 表示装置及びその制御方法
JP2006011406A (ja) * 2004-05-22 2006-01-12 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2009025742A (ja) * 2007-07-23 2009-02-05 Hitachi Displays Ltd 表示装置

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US20010030511A1 (en) 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6828950B2 (en) * 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4571375B2 (ja) * 2003-02-19 2010-10-27 東北パイオニア株式会社 アクティブ駆動型発光表示装置およびその駆動制御方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7482629B2 (en) * 2004-05-21 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8194006B2 (en) 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
TW200727252A (en) * 2006-01-09 2007-07-16 Univ Nat Chunghsing Pixel circuit of organic light-emitting diode (OLED) display
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015473B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用tft基板及びその製造方法
JP5449641B2 (ja) * 2006-04-17 2014-03-19 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009224595A (ja) * 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8487844B2 (en) 2010-09-08 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device including the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072964A (ja) * 2000-06-13 2002-03-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2004170943A (ja) * 2002-10-31 2004-06-17 Semiconductor Energy Lab Co Ltd 表示装置及びその制御方法
JP2006011406A (ja) * 2004-05-22 2006-01-12 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2009025742A (ja) * 2007-07-23 2009-02-05 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
JP6571150B2 (ja) 2019-09-04
JP2016167616A (ja) 2016-09-15
US8487844B2 (en) 2013-07-16
JP2012078798A (ja) 2012-04-19
JP5926515B2 (ja) 2016-05-25
TWI556207B (zh) 2016-11-01
KR20120025980A (ko) 2012-03-16
KR101833922B1 (ko) 2018-03-02
US20120056537A1 (en) 2012-03-08
TW201214391A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
JP6571150B2 (ja) 電子機器
JP7246552B2 (ja) 発光装置
JP6312965B2 (ja) El表示装置
JP6028072B2 (ja) 半導体装置
JP2023139309A (ja) 発光装置
JP2020034926A (ja) 表示装置
JP2018028691A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190807

R150 Certificate of patent or registration of utility model

Ref document number: 6571150

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250