JP2018073995A5

JP2018073995A5 -

Info

Publication number: JP2018073995A5
Application number: JP2016212174A
Authority: JP
Filing date: 2016-10-28
Publication date: 2019-12-05

Claims

基板上に配置された第１の絶縁体と、
前記第１の絶縁体の上に配置された第１の酸化物と、
前記第１の酸化物の上面の少なくとも一部に接して配置された第２の酸化物と、
前記第２の酸化物の上に配置された第２の絶縁体と、
前記第２の絶縁体の上に配置された第１の導電体と、
前記第１の導電体の上に配置された第２の導電体と、
前記第２の絶縁体、前記第１の導電体、および前記第２の導電体の側面に接して配置されたサイドウォール絶縁体と、
前記第２の酸化物の上面に接し、かつ前記サイドウォール絶縁体の側面に接して配置された第３の絶縁体と、を有し、
前記サイドウォール絶縁体の上面および前記第３の絶縁体の最上面は、前記第２の導電体の最上面と略一致する、ことを特徴とする半導体装置。
請求項１において、
前記第１の酸化物および前記第２の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む、ことを特徴とする半導体装置。
基板上に配置された第１の絶縁体と、
前記第１の絶縁体の上に配置された第１の酸化物と、
前記第１の酸化物の上面の少なくとも一部に接して配置された第２の酸化物と、
前記第２の酸化物の上に配置された第３の酸化物と、
前記第３の酸化物の上に配置された第２の絶縁体と、
前記第２の絶縁体の上に配置された第１の導電体と、
前記第１の導電体の上に配置された第２の導電体と、
前記第２の絶縁体、前記第１の導電体、および前記第２の導電体の側面に接して配置されたサイドウォール絶縁体と、
前記第２の酸化物の上に位置し、かつ前記サイドウォール絶縁体の側面に接して配置された第３の絶縁体と、を有し、
前記サイドウォール絶縁体の上面および前記第３の絶縁体の最上面は、前記第２の導電体の最上面と略一致する、ことを特徴とする半導体装置。
請求項３において、
前記第３の酸化物の側面が前記サイドウォール絶縁体に接し、
前記第３の絶縁体が前記第２の酸化物の上面に接する、ことを特徴とする半導体装置。
請求項３において、
前記第３の酸化物の側面が前記第２の酸化物の側面と略一致し、
前記第３の絶縁体が前記第３の酸化物の上面に接する、ことを特徴とする半導体装置。
請求項３乃至請求項５のいずれか一項において、
前記第１の酸化物乃至前記第３の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む、ことを特徴とする半導体装置。
請求項１乃至請求項６のいずれか一項において、
前記第２の酸化物の前記第３の絶縁体と重なる領域は、前記第２の酸化物の前記第２の絶縁体と重なる領域の中央近傍より、水素および窒素の少なくとも一方の濃度が大きい、ことを特徴とする半導体装置。
請求項１乃至請求項６のいずれか一項において、
前記第２の酸化物の前記第３の絶縁体および前記サイドウォール絶縁体と重なる領域は、前記第２の酸化物の前記第２の絶縁体と重なる領域の中央近傍より、水素および窒素の少なくとも一方の濃度が大きい、ことを特徴とする半導体装置。
請求項１乃至請求項６のいずれか一項において、
前記第２の酸化物の前記第３の絶縁体、前記サイドウォール絶縁体、および前記第２の絶縁体の両端部近傍と重なる領域は、前記第２の酸化物の前記第２の絶縁体と重なる領域の中央近傍より、水素および窒素の少なくとも一方の濃度が大きい、ことを特徴とする半導体装置。
請求項１乃至請求項９のいずれか一項において、
前記サイドウォール絶縁体は、ＡＬＤ法を用いて成膜されたものである、ことを特徴とする半導体装置。
請求項１乃至請求項１０のいずれか一項において、
前記サイドウォール絶縁体は、酸化アルミニウムまたは酸化ハフニウムのいずれかを有する、ことを特徴とする半導体装置。
請求項１乃至請求項１１のいずれか一項において、
前記第１の導電体は、導電性酸化物を有する、ことを特徴とする半導体装置。
請求項１乃至請求項１２のいずれか一項において、
前記第３の絶縁体は、水素および窒素のいずれか一方または両方を有する、ことを特徴とする半導体装置。
請求項１乃至請求項１３のいずれか一項において、
前記第１の絶縁体の下に、前記第２の酸化物、前記第１の導電体、および前記第２の導電体と重なる領域を有するように配置された第３の導電体を有する、ことを特徴とする半導体装置。
請求項１乃至請求項１４のいずれか一項において、
さらに、前記第２の導電体の少なくとも一部の上に配置されたバッファ層を有し、
前記バッファ層は、前記第２の酸化物と重なる領域の少なくとも一部において、前記第２の導電体と重ならず、
前記バッファ層の側面は、前記サイドウォール絶縁体に接し、
前記バッファ層の上面は、前記第２の導電体の最上面と略一致する、ことを特徴とする半導体装置。
請求項１５において、
前記バッファ層は、絶縁体を有する、ことを特徴とする半導体装置。
請求項１５において、
前記バッファ層は、導電体を有する、ことを特徴とする半導体装置。
基板上に第１の絶縁体を成膜し、
前記第１の絶縁体の上に、第１の酸化膜、および第２の酸化膜を順に成膜し、
前記第１の酸化膜および前記第２の酸化膜を島状に加工して、第１の酸化物および第２の酸化物を形成し、
前記第２の酸化物の上に、第１の絶縁膜、第１の導電膜、第２の導電膜、および第１のバッファ層を順に成膜し、
前記第１の絶縁膜、前記第１の導電膜、前記第２の導電膜、および前記第１のバッファ層をエッチングして、第２の絶縁体、第１の導電体、第２の導電体、および第２のバッファ層を形成し、
前記第１の絶縁体、前記第１の酸化物、前記第２の酸化物、前記第２の絶縁体、前記第１の導電体、前記第２の導電体、および前記第２のバッファ層を覆って、ＡＬＤ法を用いて第３の絶縁膜を成膜し、
前記第３の絶縁膜にドライエッチング処理を行って、前記第２の絶縁体、前記第１の導電体、前記第２の導電体、前記第２のバッファ層の側面に接して、第１のサイドウォール絶縁体を形成し、
前記第１の絶縁体、前記第１の酸化物、前記第２の酸化物、前記第１のサイドウォール絶縁体、および前記第２のバッファ層を覆って、ＰＥＣＶＤ法を用いて第４の絶縁膜を成膜し、
前記第４の絶縁膜の上に第５の絶縁膜を成膜し、
前記第２のバッファ層、前記第１のサイドウォール絶縁体、前記第４の絶縁膜、および前記第５の絶縁膜の一部を、前記第２の導電体の一部が露出するまで除去して、第３のバッファ層、第２のサイドウォール絶縁体、第３の絶縁体、および第４の絶縁体を形成する、ことを特徴とする半導体装置の作製方法。
請求項１８において、
前記第１のバッファ層の膜厚が１０ｎｍ以上１００ｎｍ以下である、ことを特徴とする半導体装置の作製方法。
請求項１８または請求項１９において、
前記第４の絶縁膜の成膜を、窒素を含む雰囲気で行う、ことを特徴とする半導体装置の作製方法。
請求項１８乃至請求項２０のいずれか一項において、
前記第３のバッファ層、前記第２のサイドウォール絶縁体、前記第３の絶縁体、および前記第４の絶縁体の形成をＣＭＰ処理によって行う、ことを特徴とする半導体装置の作製方法。
請求項１８乃至請求項２１のいずれか一項において、
前記第１の導電膜の成膜を、酸素を含む雰囲気で、スパッタリング処理を用いて行う、ことを特徴とする半導体装置の作製方法。