JP7282684B2 - 半導体装置 - Google Patents

Description

本発明の一態様は、半導体装置に関する。本発明の一態様は、半導体装置の作製方法に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。

トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。

半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、例えば表示装置と駆動回路を一体形成した高機能の表示装置を実現できる。

また、特許文献２には、ソース領域およびドレイン領域に、アルミニウム、ホウ素、ガリウム、インジウム、チタン、シリコン、ゲルマニウム、スズ、および鉛からなる群のうちの少なくとも一種をドーパントとして含む低抵抗領域を有する酸化物半導体膜が適用された薄膜トランジスタが開示されている。

特開２０１４－７３９９号公報 特開２０１１－２２８６２２号公報

本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。または、電気特性の安定した半導体装置を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。

本発明の一態様は第１の絶縁層、第２の絶縁層、第３の絶縁層、第１の導電層、及び半導体層を有する半導体装置である。半導体層は、第１の絶縁層上に位置する。第１の導電層は、半導体層上に位置する。第２の絶縁層は、第１の導電層の側面及び底面を覆う。第３の絶縁層は、第１の絶縁層の上面及び半導体層の上面の一部と接し、且つ、第２の絶縁層の側面を覆う。また、半導体層は、金属酸化物を含み、第１の絶縁層及び第２の絶縁層は、酸化物を含み、第３の絶縁層は、金属窒化物を含む。

また、本発明の一態様は、第１の絶縁層、第２の絶縁層、第３の絶縁層、第４の絶縁層、半導体層、及び第１の導電層を有する半導体装置である。半導体層は、第１の絶縁層上に接して設けられ、且つ、第１の領域と、第２の領域と、を有する。第２の絶縁層は、第１の絶縁層、及び第２の領域上に設けられ、且つ、第１の領域と重なる第１の開口部を有する。第１の導電層は、第１の開口部の内側に位置し、且つ、第１の領域と重なる部分を有する。第３の絶縁層は、第１の開口部の内側に位置し、且つ、第１の導電層の側面及び底面を覆い、且つ、半導体層の第１の領域の上面に接する。第４の絶縁層は、第１の絶縁層の上面、半導体層の側面、及び第２の領域の上面に接し、且つ、第１の開口部の内側において、第２の絶縁層と、第３の絶縁層との間に位置する部分を有する。また、半導体層は、金属酸化物を含み、第１の絶縁層及び第３の絶縁層は、酸化物を含み、第４の絶縁層は、金属窒化物を含む。

また、上記において、第４の絶縁層は、アルミニウムを含むことが好ましい。

また、上記において、第２の絶縁層、第１の導電層、及び第３の絶縁層の上面を覆う第５の絶縁層を有することが好ましい。このとき、第５の絶縁層は、アルミニウム及びハフニウムの少なくとも一方と、酸素と、を含むことが好ましい。

また、上記において、第５の絶縁層上に第２の導電層を有することが好ましい。このとき、第５の絶縁層及び第２の絶縁層は、第２の領域に達する第２の開口部を有し、第２の導電層は、第２の開口部において、第２の領域と接することが好ましい。

また、上記において、第１の絶縁層よりも下に第６の絶縁層を有することが好ましい。このとき、第６の絶縁層は、アルミニウム及びハフニウムの少なくとも一方と、酸素と、を含むことが好ましい。

また、上記において、第１の絶縁層は、第６の絶縁層に達する第３の開口部を有し、当該第３の開口部において、第４の絶縁層と第６の絶縁層が接することが好ましい。

また、上記において、第６の絶縁層よりも下に、第１の領域と重なる第３の導電層を有することが好ましい。

本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、電気特性の安定した半導体装置を提供できる。または、信頼性の高い半導体装置を提供できる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。

半導体装置の構成例。 半導体装置の構成例。 半導体装置の構成例。 半導体装置の構成例。 半導体装置の作製方法例を説明する図。 半導体装置の作製方法例を説明する図。 半導体装置の作製方法例を説明する図。 半導体装置の作製方法例を説明する図。 表示装置の上面図。 表示装置のブロック図及び回路図。 表示装置のブロック図。 記憶装置のブロック図。 記憶装置のブロック図及び回路図。 電子機器を示す図。 ＴＤＳ分析結果。 ＴＤＳ分析結果。 ＴＤＳ分析結果。 シート抵抗測定結果。 ＳＩＭＳ分析結果。 ＳＩＭＳ分析結果。 ＳＩＭＳ分析結果。

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。

また、本明細書にて用いる「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

また、本明細書等において、トランジスタが有するソースとドレインの機能は、トランジスタの極性や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について説明する。以下では、半導体装置の一態様であるトランジスタについて説明する。

本発明の一態様は、酸化物を含む絶縁層上に、チャネルが形成される半導体層と、半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極と、を有するトランジスタである。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成される。

また、半導体層は、チャネルが形成されうるチャネル形成領域と、ソース領域及びドレイン領域として機能する一対の低抵抗領域を有する。チャネル形成領域は、半導体層におけるゲート電極と重畳する領域である。

低抵抗領域上には、金属窒化物を含む絶縁層が接して設けられる。半導体層に接して金属窒化物を含む絶縁層を設けることで、低抵抗領域の導電性を高める効果を奏する。さらに、半導体層に接して金属窒化物を含む絶縁層を設けた状態で加熱処理を行うと、より低抵抗化が促進されるため好ましい。

金属窒化物としては、アルミニウムを含むことが特に好ましい。例えば、アルミニウムをスパッタリングターゲットに用い、成膜ガスとして窒素を含むガスを用いた反応スパッタリング法により形成した窒化アルミニウム膜は、成膜ガスの全流量に対する窒素ガスの流量の割合を適切に制御することで、極めて高い絶縁性と、水素や酸素に対する極めて高いブロッキング性と、を示す膜とすることができる。そのため、このような金属窒化物を含む絶縁膜を、半導体層に接して設けることで、半導体層を低抵抗化させるだけでなく、半導体層から酸素が脱離すること、及び半導体層へ水素が拡散することを好適に防ぐことができる。

金属窒化物として、窒化アルミニウムを用いた場合、当該窒化アルミニウムを含む絶縁層の厚さを５ｎｍ以上とすることが好ましい。このように薄い膜であっても、水素及び酸素に対する高いブロッキング性と、半導体層の低抵抗化の機能とを両立できる。なお、当該絶縁層の厚さはどれだけ厚くてもよいが、生産性を考慮し、５００ｎｍ以下、好ましくは２００ｎｍ以下、より好ましくは５０ｎｍ以下とすることが好ましい。

また、金属窒化物を含む絶縁層上には、層間絶縁層が設けられる。ここで、ゲート電極及びゲート絶縁層は、当該層間絶縁層に設けられた開口部に埋め込まれるように設けることが好ましい。具体的には、当該開口部の内部において、ゲート電極の側面及び底面を覆うように、ゲート絶縁層が設けられることが好ましい。さらにこのとき、層間絶縁層の内壁と、ゲート絶縁層の外側の面との間に、上記金属窒化物を含む絶縁層を配置することが好ましい。このように層間絶縁層とゲート絶縁層とが接しない構成とすることで、層間絶縁層に含まれる水素が、ゲート絶縁層を介して半導体層に拡散することを防ぐことができる。さらに、半導体層やゲート絶縁層に含まれる酸素が、層間絶縁層側に拡散することを防止することができる。

さらに、層間絶縁層、金属窒化物を含む絶縁層、ゲート絶縁層、及びゲート電極は、その上面が平坦化処理されていることが好ましい。さらに当該平坦化された面上に、層間絶縁層、金属窒化物を含む絶縁層、ゲート絶縁層、及びゲート電極のそれぞれに接して、酸素及び水素を拡散しにくい絶縁層（第１のバリア層ともいう）を形成することが好ましい。これにより、ゲート電極やゲート絶縁層の上方から、水素が拡散すること、及びこれらの上方へ酸素が脱離することを好適に防ぐことができる。

一方、半導体層の被形成面を成す酸化物を含む絶縁層よりも下側に、酸素及び水素を拡散しにくい絶縁層（第２のバリア層ともいう）を設けることが好ましい。また、酸化物を含む絶縁層は、一以上のトランジスタを囲うように、第２のバリア層に達する開口部が設けられ、当該開口部において第２のバリア層と、金属窒化物を含む絶縁層とが接する構成とすることが好ましい。これにより、トランジスタの半導体層、ゲート絶縁層、及びゲート電極は、金属窒化物を含む絶縁層、第１のバリア層、及び第２のバリア層で囲われた構成とすることができる。これにより、半導体層への水素の拡散、及び半導体層からの酸素の脱離を好適に防ぐことが可能となり、極めて信頼性の高いトランジスタを実現できる。

本発明の一態様のトランジスタは、様々な回路や装置に適用することができる。例えば電子機器等に実装されるＩＣチップ内の演算回路、メモリ回路、駆動回路、及びインターフェース回路などの各種回路、または、液晶素子や有機ＥＬ素子などが適用されたディスプレイデバイスや、各種センサデバイスにおける駆動回路などに好適に用いることができる。

以下では、本発明の一態様のトランジスタの、より具体的な例について、図面を参照して説明する。

［構成例１］
図１（Ａ）は、トランジスタ１００の上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１－Ａ２における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｂ１－Ｂ２における切断面の断面図に相当する。なお、図１（Ａ）において、トランジスタ１００の構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１－Ａ２方向をチャネル長方向、一点鎖線Ｂ１－Ｂ２方向をチャネル幅方向と呼称する場合がある。また、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。

トランジスタ１００は、基板１０２上に設けられ、絶縁層１０３、絶縁層１０４、半導体層１０８、絶縁層１１０、導電層１１２、絶縁層１１５、絶縁層１１８、絶縁層１１６等を有する。

絶縁層１０３と絶縁層１０４は、基板１０２上に積層して設けられている。島状の半導体層１０８は、絶縁層１０４の上面に接して設けられている。絶縁層１０４及び半導体層１０８上には、絶縁層１１５と絶縁層１１８が積層して設けられている。絶縁層１１８は、半導体層１０８と重なる領域に開口部が設けられている。絶縁層１１５は、絶縁層１１８の開口部の内壁を覆うように設けられている。また、絶縁層１１８の開口部において、絶縁層１１５の側面と、半導体層１０８の上面に接して絶縁層１１０が設けられ、絶縁層１１０上に導電層１１２が設けられている。絶縁層１１０は、導電層１１２の側面及び底面に接して設けられている。

また、絶縁層１１８、絶縁層１１５、絶縁層１１０、及び導電層１１２は、それぞれ上部が平坦化処理されており、その上には絶縁層１１６が設けられている。

導電層１１２の一部は、ゲート電極として機能する。絶縁層１１０の一部は、ゲート絶縁層として機能する。トランジスタ１００は、半導体層１０８上にゲート電極が設けられる、いわゆるトップゲート型のトランジスタである。

半導体層１０８は、金属酸化物を含むことが好ましい。

例えば半導体層１０８は、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、亜鉛と、を有すると好ましい。特にＭはアルミニウム、ガリウム、イットリウム、またはスズとすることが好ましい。

特に、半導体層１０８として、インジウム、ガリウム、及び亜鉛を含む酸化物を用いることが好ましい。

ここでは半導体層１０８として、絶縁層１０４側から半導体層１０８ａと半導体層１０８ｂが順に積層された積層構造を有する例を示している。半導体層１０８ａと半導体層１０８ｂとは、それぞれ組成の異なる材料、または結晶性の異なる材料、または不純物濃度の異なる材料を選択することができる。

また、半導体層１０８の絶縁層１１５と接する面の近傍に、低抵抗な領域１０８ｎを示している。

半導体層１０８の、導電層１１２と重畳する領域は、トランジスタ１００のチャネル形成領域として機能する。一方、低抵抗な領域１０８ｎは、トランジスタ１００のソース領域またはドレイン領域として機能する。

絶縁層１１５は、金属窒化物を含む絶縁膜を用いることができる。絶縁層１１５は、アルミニウム、チタン、タンタル、タングステン、クロム、及びルテニウムなどの金属元素の少なくとも一と、窒素とを含むことが好ましい。特に、アルミニウムと窒素とを含む膜は、極めて絶縁性が高いため好ましい。

絶縁層１１５に窒化アルミニウム膜を用いる場合、組成式がＡｌＮ_ｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす膜を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ１００を駆動したときに生じる熱の放熱性を高めることができる。

または、絶縁層１１５として、窒化アルミニウムチタン膜、窒化チタン膜などを用いることができる。

領域１０８ｎは、半導体層１０８の一部であり、チャネル形成領域よりも低抵抗な領域である。

ここで、半導体層１０８として、インジウムを含む金属酸化物膜を用いた場合、領域１０８ｎの絶縁層１１５側の界面近傍に、金属インジウムが析出した領域、または、インジウム濃度の高い領域が形成されている場合がある。このような領域の存在は、例えばＸ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）等の分析法で観測できる場合がある。

また領域１０８ｎは、チャネル形成領域よりもキャリア密度が高い領域、酸素欠陥密度の高い領域、またはｎ型である領域ともいうことができる。

また、半導体層１０８のチャネル形成領域に接する絶縁層１０４と絶縁層１１０には、酸化物膜を用いることが好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜などの酸化物膜を用いることができる。これにより、トランジスタ１００の作製工程における熱処理などで、絶縁層１０４や絶縁層１１０から脱離した酸素を半導体層１０８のチャネル形成領域に供給し、半導体層１０８中の酸素欠損を低減することができる。

絶縁層１０４よりも下側（基板１０２側）に設けられる絶縁層１０３と、絶縁層１１８等を覆う絶縁層１１６としては、酸素及び水素を拡散しにくい絶縁膜を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜などの、金属酸化物膜を用いることが好ましい。

酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜等は、膜厚が薄い場合でも極めて高いバリア性を有する。そのため、その厚さを０．５ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上４０ｎｍ以下、より好ましくは２ｎｍ以上３０ｎｍ以下の厚さとすることができる。特に、酸化アルミニウム膜は水素などに対するバリア性が高いため、極めて薄く（例えば０．５ｎｍ以上１．５ｎｍ以下）しても、十分な効果を得ることができる。

また、絶縁層１０３や絶縁層１１６は、スパッタリング法または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の成膜方法により形成することが好ましい。特にＡＬＤ法は、段差被覆性が高く、且つ極めて緻密な膜を形成できるため、高いバリア性を有する膜を形成することができる。

また、図１（Ｂ）、（Ｃ）中の右側には、それぞれ半導体装置の周辺部の断面を示している。当該周辺部において、絶縁層１０４の一部がエッチングにより除去されて開口部が形成され、当該開口部において、絶縁層１１５と絶縁層１０３とが接する構成を有する。

例えば、一以上のトランジスタ１００を含むブロック（例えば回路毎、またはチップ毎など）を囲むように、絶縁層１１５と絶縁層１０３とが接する領域を設けることで、当該ブロック内のトランジスタ１００が絶縁層１０３、絶縁層１１６、及び絶縁層１１５で密封された構造とすることができる。これにより、トランジスタ１００の半導体層１０８に外部から水素が拡散すること、及び半導体層１０８中の酸素が外部に拡散することを効果的に抑制することができる。

また、絶縁層１１８中には水素が含まれる場合があるが、半導体層１０８に接する酸化物膜を含む絶縁層１０４や絶縁層１１０は、絶縁層１１５により絶縁層１１８とは接しない構成となっている。そのため、絶縁層１１８中に水素が含まれている場合であっても、トランジスタ１００の作製工程にかかる熱などにより、当該水素が絶縁層１０４及び絶縁層１１０を介して半導体層１０８に拡散することを効果的に防ぐことができる。

ここで、半導体層１０８、及び半導体層１０８中に形成されうる酸素欠損について説明を行う。

半導体層１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層１０８中にキャリア供給源が生成されると、トランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、半導体層１０８においては、酸素欠損が少ないほど好ましい。

そこで、本発明の一態様においては、半導体層１０８近傍の絶縁膜、具体的には、半導体層１０８の上方に位置する絶縁層１１０、及び下方に位置する絶縁層１０４が、酸化物膜を含む構成である。作製工程中の熱などにより絶縁層１０４及び絶縁層１１０から半導体層１０８へ酸素を移動させることで、半導体層１０８中の酸素欠損を低減することが可能となる。

また、半導体層１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。Ｉｎの原子数比が多いほど、トランジスタの電界効果移動度を向上させることができる。

ここで、Ｉｎ、Ｇａ、Ｚｎを含む金属酸化物の場合、Ｉｎと酸素の結合力は、Ｇａと酸素の結合力よりも弱いため、Ｉｎの原子数比が大きい場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Ｇａに代えて、上記Ｍで示すその他の金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。

しかしながら本発明の一態様では、金属酸化物を含む半導体層１０８中に極めて多くの酸素を供給できるため、Ｉｎの原子数比の大きな金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現することができる。

例えば、Ｉｎの原子数比が、Ｍの原子数比に対して１．５倍以上、または２倍以上、または３倍以上、または３．５倍以上、または４倍以上である金属酸化物を、好適に用いることができる。

特に、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍（Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下を含む）とすることが好ましい。または、Ｉｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍とすると好ましい。また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の材料を含んでいてもよい。

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、ソースドライバ（特に、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。

なお、半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していても、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。

ここで、半導体層１０８に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、半導体層１０８においては、水素または水分などの不純物が少ないほど好ましい。不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。不純物濃度が低く、欠陥準位密度を低く（酸素欠損を少なく）することで、膜中のキャリア密度を低くすることができる。このような金属酸化物膜を半導体層に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう）になることが少ない。また、このような金属酸化物膜を用いたトランジスタは、オフ電流が著しく小さい特性を得ることができる。

また、半導体層１０８が、２層以上の積層構造を有していてもよい。

例えば、組成の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることができる。例えば、Ｉｎ－Ｍ－Ｚｎ酸化物を用いた場合に、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝２：２：１、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、またはそれらの近傍であるスパッタリングターゲットで形成する膜のうち、２以上を積層して用いることが好ましい。

また、結晶性の異なる２以上の金属酸化物膜を積層した半導体層１０８を用いることができる。その場合、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。

例えば、先に形成する第１の金属酸化物膜（半導体層１０８ａ）の成膜時の酸素流量比を、後に形成する第２の金属酸化物膜（半導体層１０８ｂ）の成膜時の酸素流量比よりも小さくする。または、第１の金属酸化物膜の成膜時に、酸素を流さない条件とする。これにより、第２の金属酸化物膜の成膜時に、酸素を効果的に供給することができる。また、第１の金属酸化物膜は第２の金属酸化物膜よりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる第２の金属酸化物膜を第１の金属酸化物膜よりも結晶性の高い膜とすることで、半導体層１０８の加工時や、絶縁層１１０の成膜時のダメージを抑制することができる。

より具体的には、第１の金属酸化物膜の成膜時の酸素流量比を、０％以上５０％未満、好ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、代表的には１０％とする。また第２の金属酸化物膜の成膜時の酸素流量比を、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下、代表的には１００％とする。また、第１の金属酸化物膜と第２の金属酸化物膜とで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができるため好ましい。

このような構成とすることで、電気特性に優れ、且つ信頼性の高いトランジスタ１００を実現できる。

以上が構成例１についての説明である。

以下では、上記構成例１と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。

［構成例２］
図２（Ａ）は、トランジスタ１００Ａの上面図であり、図２（Ｂ）は、トランジスタ１００Ａのチャネル長方向の断面図であり、図２（Ｃ）は、トランジスタ１００Ａのチャネル幅方向の断面図である。

トランジスタ１００Ａは、基板１０２と絶縁層１０３との間に、導電層１０６を有する点で、構成例１と主に相違している。導電層１０６は、絶縁層１０３及び絶縁層１０４を介して半導体層１０８、及び導電層１１２と重畳する部分を有する。

トランジスタ１００Ａにおいて、導電層１０６は第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電層１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層１０３及び絶縁層１０４の一部は、第１のゲート絶縁層として機能し、絶縁層１１０の一部は、第２のゲート絶縁層として機能する。

半導体層１０８の、導電層１１２及び導電層１０６の少なくとも一方と重畳する部分は、チャネル形成領域として機能する。なお以下では説明を容易にするため、半導体層１０８の導電層１１２と重畳する部分をチャネル形成領域と呼ぶ場合があるが、実際には導電層１１２と重畳せずに、導電層１０６と重畳する部分（領域１０８ｎの一部を含む）にもチャネルが形成しうる。

導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。

また、図２（Ａ）、（Ｃ）に示すように、チャネル幅方向において、導電層１１２及び導電層１０６が、半導体層１０８の端部よりも外側に突出していることが好ましい。このとき、図２（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と、絶縁層１０３及び絶縁層１０４を介して、導電層１１２と導電層１０６に覆われた構成となる。

このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で電気的に取り囲むことができる。このとき特に、導電層１０６と導電層１１２に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００Ａのオン電流を増大させることができる。そのため、トランジスタ１００Ａを微細化することも可能となる。

一方、導電層１１２と導電層１０６の一方に定電位を与え、他方にトランジスタ１００Ａを駆動するための信号を与えてもよい。このとき、一方のゲート電極に与える電位により、トランジスタ１００Ａを他方のゲート電極で駆動する際のしきい値電圧を制御することもできる。

また、図３に示すトランジスタ１００Ｂのように、導電層１０６と導電層１１２とを電気的に接続する構成としてもよい。図３では、絶縁層１１６上に、導電層１２０ａ等と同じ工程で形成する導電層１２０ｃを設ける例を示す。導電層１２０ｃは、一部の領域において、絶縁層１１６、絶縁層１１８、絶縁層１０４及び絶縁層１０３に設けられた開口部１４２ａを介して、導電層１０６と電気的に接続されている。また導電層１２０ｃは他の一部において、絶縁層１１６に設けられた開口部１４２ｂを介して導電層１１２と電気的に接続されている。これにより、導電層１０６と導電層１１２には、同じ電位を与えることができる。

以上が構成例２についての説明である。

［変形例］
以下では、構成例１及び構成例２の変形例について説明する。

図４（Ａ）、（Ｂ）はそれぞれ、トランジスタ１００Ｃのチャネル長方向の断面図、及びチャネル幅方向の断面図である。トランジスタ１００Ｃは、半導体層１０８の構成が異なる点で、上記構成例１と主に相違している。

半導体層１０８は、半導体層１０８ｃを有する。半導体層１０８ｃは、絶縁層１１０と絶縁層１１５の間、及び絶縁層１１０と半導体層１０８ｂの間に位置するように、絶縁層１１８の開口部内に設けられている。

半導体層１０８ｃは、半導体層１０８ａ及び半導体層１０８ｂのいずれか一方と同じ材料、またはこれらとは異なる材料を用いることができる。例えば半導体層１０８ｃには、半導体層１０８ａ及び半導体層１０８ｂの一方または両方と、結晶性、組成、及び不純物濃度の少なくとも１つが異なる材料を用いることができる。

また、半導体層１０８ｃとなる半導体膜をスパッタリング法により成膜する際、成膜ガスの全流量に対する酸素ガスの流量比を大きくすることで、当該半導体膜の成膜時に、チャネル形成領域における半導体層１０８ｂや半導体層１０８ａに、酸素を効果的に供給することができる。当該酸素ガスの流量比としては、５０％以上１００％以下、好ましくは７０％以上１００％以下、より好ましくは９０％以上１００％以下、さらに好ましくは１００％とする。

図４（Ｃ）は、トランジスタ１００Ｄのチャネル長方向の断面図である。トランジスタ１００Ｄは、半導体層１０８が単層構造である点で、上記構成例１と主に相違している。

このように、半導体層１０８を単層構造とすることで、作製工程を簡略化することができる。

また図４（Ｃ）では、絶縁層１１６上にさらに絶縁層１１９が設けられ、導電層１２０ａ及び導電層１２０ｂが、絶縁層１１９上に設けられている例を示している。絶縁層１１９を設けることで、導電層１１２と、導電層１２０ａまたは導電層１２０ｂとの間の寄生容量を低減することができるため好ましい。

なお、トランジスタ１００Ｃ及びトランジスタ１００Ｄにおいて、構成例２で例示した導電層１０６を設けることもできる。

以上が変形例についての説明である。

［半導体装置の構成要素］
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。

〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。

また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００等を形成してもよい。または、基板１０２とトランジスタ１００等の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、トランジスタ１００等は耐熱性の劣る基板や可撓性の基板にも転載できる。

〔絶縁層１０４〕
絶縁層１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法等を適宜用いて形成することができる。また、絶縁層１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０４において少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層１０４には、加熱により酸素を放出する膜を用いることが好ましい。

絶縁層１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。

また、絶縁層１０４の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いた場合、半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、当該表面、または表面近傍を酸化することが好ましい。

〔導電膜〕
ゲート電極として機能する導電層１１２及び導電層１０６、並びにソース電極またはドレイン電極の一方として機能する導電層１２０ａ及び、他方として機能する導電層１２０ｂとしては、クロム、銅、アルミニウム、金、銀、亜鉛、モリブデン、タンタル、チタン、タングステン、マンガン、ニッケル、鉄、コバルトから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。

また、導電層１１２、導電層１０６、導電層１２０ａ、及び導電層１２０ｂには、Ｉｎ－Ｓｎ酸化物、Ｉｎ－Ｗ酸化物、Ｉｎ－Ｗ－Ｚｎ酸化物、Ｉｎ－Ｔｉ酸化物、Ｉｎ－Ｔｉ－Ｓｎ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｓｉ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物等の酸化物導電体または金属酸化物膜を適用することもできる。

ここで、酸化物導電体（ＯＣ：ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）について説明を行う。例えば、半導体特性を有する金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。

また、導電層１１２等として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。

また、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅、酸素、または水素に対して、高いバリア性を有し、且つ自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる。

〔絶縁層１１０〕
トランジスタ１００等のゲート絶縁膜として機能する絶縁層１１０は、ＰＥＣＶＤ法、スパッタリング法等により形成できる。絶縁層１１０としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造または３層以上の積層構造としてもよい。

また、半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜である。例えば、酸素雰囲気下にて絶縁層１１０を形成すること、成膜後の絶縁層１１０に対して酸素雰囲気下での熱処理、プラズマ処理等を行うこと、または、絶縁層１１０上に酸素雰囲気下で酸化物膜を成膜することなどにより、絶縁層１１０中に酸素を供給することもできる。

また、絶縁層１１０として、酸化シリコンや酸化窒化シリコンと比べて比誘電率の高い酸化ハフニウム等の材料を用いることもできる。これにより絶縁層１１０の膜厚を厚くしトンネル電流によるリーク電流を抑制できる。特に結晶性を有する酸化ハフニウムは、非晶質の酸化ハフニウムと比べて高い比誘電率を備えるため好ましい。

〔半導体層〕
半導体層１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットは、Ｉｎの原子数比がＭの原子数比以上であることが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。

また、スパッタリングターゲットとしては、多結晶の酸化物を含むターゲットを用いると、結晶性を有する半導体層１０８を形成しやすくなるため好ましい。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。

なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍と記載する場合、Ｉｎの原子数比を４としたとき、Ｇａの原子数比が１以上３以下であり、Ｚｎの原子数比が２以上４以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍であると記載する場合、Ｉｎの原子数比を５としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数比が５以上７以下である場合を含む。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍であると記載する場合、Ｉｎの原子数比を１としたときに、Ｇａの原子数比が０．１より大きく２以下であり、Ｚｎの原子数比が０．１より大きく２以下である場合を含む。

また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、シリコンよりもエネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。

また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ構造、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ構造は最も欠陥準位密度が低い。

以下では、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）について説明する。ＣＡＡＣは結晶構造の一例を表す。

ＣＡＡＣ構造とは、複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）を有する薄膜などの結晶構造の一つであり、各ナノ結晶はｃ軸が特定の方向に配向し、かつａ軸及びｂ軸は配向性を有さずに、ナノ結晶同士が粒界を形成することなく連続的に連結しているといった特徴を有する結晶構造である。特にＣＡＡＣ構造を有する薄膜は、各ナノ結晶のｃ軸が、薄膜の厚さ方向、被形成面の法線方向、または薄膜の表面の法線方向に配向しやすいといった特徴を有する。

ＣＡＡＣ－ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。

ここで、結晶学において、単位格子を構成するａ軸、ｂ軸、及びｃ軸の３つの軸（結晶軸）について、特異的な軸をｃ軸とした単位格子を取ることが一般的である。特に層状構造を有する結晶では、層の面方向に平行な２つの軸をａ軸及びｂ軸とし、層に交差する軸をｃ軸とすることが一般的である。このような層状構造を有する結晶の代表的な例として、六方晶系に分類されるグラファイトがあり、その単位格子のａ軸及びｂ軸は劈開面に平行であり、ｃ軸は劈開面に直交する。例えば層状構造であるＹｂＦｅ_２Ｏ_４型の結晶構造をとるＩｎＧａＺｎＯ_４の結晶は六方晶系に分類することができ、その単位格子のａ軸及びｂ軸は層の面方向に平行となり、ｃ軸は層（すなわちａ軸及びｂ軸）に直交する。

金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物は、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）構造及びＣＡＡＣ構造のいずれか一方の結晶構造、またはこれらが混在した構造をとりやすい。一方、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物は、ｎｃの結晶構造をとりやすい。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。

［作製方法例］
以下では、本発明の一態様のトランジスタの作製方法の例について説明する。ここでは、構成例２で例示したトランジスタ１００Ａを例に挙げて説明する。

なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。

また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。

また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。

フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。

フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ－ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。

薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。

図５～図８に示す各図には、トランジスタ１００Ａの作製工程の各段階におけるチャネル長方向及びチャネル幅方向の断面を並べて示している。また、各図の左側には、半導体装置の周辺部の断面を示している。

〔導電層１０６の形成〕
基板１０２上に導電膜を形成し、これをエッチングにより加工して、ゲート電極として機能する導電層１０６を形成する（図５（Ａ））。

〔絶縁層１０３、絶縁層１０４の形成〕
続いて、基板１０２、導電層１０６を覆って絶縁層１０３と絶縁層１０４を積層して形成する（図５（Ｂ））。絶縁層１０３及び絶縁層１０４はそれぞれ、ＰＥＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。

例えば、絶縁層１０３はＡＬＤ法またはスパッタリング法を用いて形成し、絶縁層１０４はＰＥＣＶＤ法またはスパッタリング法を用いて形成することができる。

続いて、半導体装置の端部に位置する絶縁層１０４の一部をエッチングにより除去する（図５（Ｃ））。

〔半導体層１０８の形成〕
続いて、絶縁層１０４上に金属酸化物膜１０８ａｆ及び金属酸化物膜１０８ｂｆを成膜する（図５（Ｄ））。

金属酸化物膜１０８ａｆ及び金属酸化物膜１０８ｂｆ（以下、まとめて金属酸化物膜ともいう）は、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。

また、金属酸化物膜を成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下、好ましくは５％以上２０％以下とすることが好ましい。酸素流量比が高いほど、金属酸化物膜の結晶性を高めることができ、信頼性の高いトランジスタを実現できる。一方、酸素流量比が低いほど、金属酸化物膜の結晶性が低くなり、オン電流が高められたトランジスタとすることができる。

また、金属酸化物膜の成膜条件としては、基板温度を室温以上２００℃未満、好ましくは基板温度を室温以上１４０℃以下とすればよい。例えば成膜温度を、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することで、結晶性を低くすることができる。

また、金属酸化物膜を成膜する前に、絶縁層１０４の表面に吸着した水や水素、有機物成分等を脱離させるための処理や、絶縁層１０４中に酸素を供給する処理を行うことが好ましい。例えば、減圧雰囲気下にて７０℃以上２００℃以下の温度で加熱処理を行うことができる。または、酸素を含む雰囲気下におけるプラズマ処理を行ってもよい。また、Ｎ_２Ｏガスを含むプラズマ処理を行うと、絶縁層１０４の表面の有機物を好適に除去することができる。このような処理の後、絶縁層１０４の表面を大気に暴露することなく、連続して金属酸化物膜を成膜することが好ましい。

続いて、金属酸化物膜を加工し、島状の半導体層１０８ａ及び半導体層１０８ｂを形成する（図５（Ｅ））。

金属酸化物膜の加工には、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。このとき、図５（Ｅ）に示すように、半導体層１０８と重ならない絶縁層１０４の一部がエッチングされ、薄くなる場合がある。

また、金属酸化物膜の成膜後、または半導体層１０８に加工した後、金属酸化物膜または半導体層１０８中の水素または水を除去するために加熱処理を行ってもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。

加熱処理は、希ガス、または窒素を含む雰囲気で行うことができる。または、当該雰囲気で加熱した後、酸素を含む雰囲気で加熱してもよい。なお、上記加熱処理の雰囲気に水素、水などが含まれないことが好ましい。該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、加熱処理時間を短縮することができる。

［ダミー層１１３の形成］
続いて、半導体層１０８及び絶縁層１０４上に、ダミー層１１３を形成する（図６（Ａ））。ダミー層１１３は、後の導電層１１２や絶縁層１１０が設けられる開口部を形成するための層である。

ダミー層１１３は、薄膜を成膜した後に、不要な部分をエッチングにより除去することにより形成できる。ダミー層１１３の材料としては、半導体層１０８や絶縁層１０４とエッチング速度の選択比が大きくとれる材料を適宜選択することが好ましい。例えば、半導体層１０８ｂに結晶性を有する金属酸化物膜を用いた場合には、結晶性の低い（例えば微結晶構造を有する）金属酸化物膜を用いることもできる。なおここでは示さないが、ダミー層１１３のエッチング時に、絶縁層１０４の一部が薄膜化する場合がある。

また、ダミー層１１３の厚さは、後に行われる２度の平坦化処理による薄膜化を考慮して、厚く形成しておくことが好ましい。

［絶縁層１１５の形成］
続いて、絶縁層１０４、半導体層１０８、及びダミー層１１３を覆って、絶縁層１１５を形成する（図６（Ｂ））。またこのとき、半導体装置の端部において、絶縁層１１５と絶縁層１０３とが接する領域が形成される。

絶縁層１１５は、上述の金属元素を含むスパッタリングターゲットを用い、窒素ガスと、希釈ガスである希ガス等の混合ガスを成膜ガスとして用いた反応性スパッタリング法により形成することが好ましい。これにより、成膜ガスの流量比を制御することで、絶縁層１１５の膜質を制御することが容易となる。

例えば、絶縁層１１５としてアルミニウムターゲットを用いた反応性スパッタリングにより形成した窒化アルミニウム膜を用いる場合、成膜ガスの全流量に対する窒素ガスの流量を３０％以上１００％以下、好ましくは４０％以上１００％以下、より好ましくは５０％以上１００％以下とすることが好ましい。

絶縁層１１５を成膜した時点で、半導体層１０８の絶縁層１１５と接する界面及びその近傍の領域に、低抵抗な領域１０８ｎが形成される。

［第１の加熱処理］
続いて、加熱処理を行うことが好ましい。加熱処理により、半導体層１０８の領域１０８ｎの低抵抗化をより促進させることができる。

加熱処理は、窒素または希ガスなどの不活性ガス雰囲気で行うことが好ましい。加熱処理の温度は高いほど好ましいが、基板１０２、導電層１０６、ダミー層１１３等の耐熱性を考慮した温度とすることができる。例えば、１２０℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下、より好ましくは２００℃以上４００℃以下、さらに好ましくは２５０℃以上４００℃以下の温度とすることができる。例えば加熱処理の温度を３５０℃程度とすることで、大型のガラス基板を用いた生産設備で歩留り良く半導体装置を生産することができる。

なお、加熱処理は絶縁層１１５の形成後であればどの段階で行ってもよい。また他の加熱処理と兼ねてもよい。

例えば加熱処理により、半導体層１０８中の酸素が絶縁層１１５側に引き抜かれることにより酸素欠損が生成される。当該酸素欠損と、半導体層１０８中に含まれる水素とが結合することによりキャリア濃度が高まり、絶縁層１１５と接する部分が低抵抗化されうる。

または、加熱処理により、半導体層１０８に含まれる金属元素が絶縁層１１５との界面近傍に向かって拡散し、当該金属元素の濃度の高い領域が形成されることにより、低抵抗化される場合もある。例えば半導体層１０８にインジウムを含む金属酸化物膜を用いた場合、インジウム濃度の高い領域が、半導体層１０８の絶縁層１１５との界面近傍に観測される場合がある。

このような複合的な作用により低抵抗化された領域１０８ｎは、極めて安定な低抵抗な領域となる。このように形成された領域１０８ｎは、例えば後の工程で酸素が供給される処理が行われたとしても、再度高抵抗化しにくいといった特徴を有する。

［絶縁層１１８の形成］
続いて、絶縁層１１５を覆って絶縁層１１８を形成する（図６（Ｃ））。絶縁層１１８は、後に行われる平坦化処理による薄膜化を考慮して、十分に厚く形成することが好ましい。絶縁層１１８は、例えばＰＥＣＶＤ法により形成することができる。

［第１の平坦化処理］
続いて、ダミー層１１３の上部が露出するように、絶縁層１１８、絶縁層１１５、及びダミー層１１３に対して平坦化処理を行う（図７（Ａ））。

平坦化処理としては、代表的には化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）等の研磨処理法を用いることができる。その他、ドライエッチング処理、プラズマ処理を用いてもよい。なお、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、被処理面の凹凸状態に合わせて適宜設定すればよい。

［ダミー層１１３の除去］
続いてダミー層１１３をエッチングにより除去する（図７（Ｂ））。これにより、半導体層１０８のチャネル形成領域上に、絶縁層１１８の開口部が形成される。またこのとき、絶縁層１１８の開口部の内壁に接して、絶縁層１１５が設けられる構造を形成することができる。

なお、図７（Ｂ）に示すように、ダミー層１１３のエッチング時に絶縁層１０４の一部が薄膜化する場合がある。

［絶縁膜１１０ｆ、導電膜１１２ｆの形成］
続いて、上記開口部を埋めるように絶縁膜１１０ｆを成膜し、続けて導電膜１１２ｆを成膜する（図７（Ｃ））。

絶縁膜１１０ｆとしては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。また、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。また、有機シランガスを用いたＣＶＤ法を用いて形成することもできる。

導電膜１１２ｆとしては、酸素の透過を抑制する材料を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。また、このような材料を含む導電膜と、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデン、またはタングステン合金等を含む導電膜の積層膜としてもよい。このとき、上部に位置する導電膜は、下部に位置する導電膜よりも厚く、且つ導電性の高い材料を選択することが好ましい。導電膜１１２ｆの成膜は、例えばスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。

導電膜１１２ｆを多層構造とする場合、例えば、スパッタリング法またはＡＬＤ法などを用いて下層の導電膜を成膜し、続いて上層の導電膜をメッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。これにより、埋め込まれる導電膜１１２ｆ中にボイド等が形成されにくくなる。

［第２の平坦化処理］
続いて、絶縁層１１８上部が露出するように、導電膜１１２ｆ、絶縁膜１１０ｆ、絶縁層１１５、及び絶縁層１１８に対して第２の平坦化処理を行う（図８（Ａ））。第２の平坦化処理は、第１の平坦化処理と同様に行うことができる。

第２の平坦化処理により、導電層１１２と、絶縁層１１０を形成することができる。

［絶縁層１１６の形成］
続いて、絶縁層１１８、絶縁層１１５、絶縁層１１０及び導電層１１２上に絶縁層１１６を形成する（図８（Ｂ））。絶縁層１１６は、絶縁層１０３と同様の方法により形成できる。

［第２の加熱処理］
続いて、第２の加熱処理を行うことが好ましい。第２の加熱処理は、上記第１の加熱処理と同様の条件で行うことができる。

第２の加熱処理により、絶縁層１０４から放出される酸素を半導体層１０８に供給することができ、半導体層１０８中の酸素欠損を低減することができる。また、絶縁層１１０から放出される酸素も同様に、半導体層１０８のチャネル形成領域に供給することができる。

このとき、絶縁層１１５により、半導体層１０８、絶縁層１１０、及び絶縁層１０４は、絶縁層１１８と接しない構成となっているため、絶縁層１１８中に含有する水素が半導体層１０８等に拡散すること、及び半導体層１０８等に含まれる酸素が絶縁層１１８側に拡散することが抑制される。また、絶縁層１０３及び絶縁層１１６が設けられているため、外部または基板１０２側から絶縁層１０４や絶縁層１１０への水素の拡散、及び絶縁層１０４や絶縁層１１０から外部への酸素の拡散を好適に防ぐことができる。

〔開口部１４１ａ、１４１ｂの形成〕
続いて、絶縁層１１６の所望の位置に、リソグラフィによりマスクを形成した後、絶縁層１１６、絶縁層１１８、および絶縁層１１５の一部をエッチングすることで、領域１０８ｎに達する開口部１４１ａおよび開口部１４１ｂを形成する。

なお、図３で例示したトランジスタ１００Ｂとする場合には、この工程で導電層１０６に達する開口部１４２ａと、導電層１１２に達する開口部１４２ｂを形成すればよい。

〔導電層１２０ａ、１２０ｂの形成〕
続いて、開口部１４１ａ及び開口部１４１ｂを覆うように、絶縁層１１６上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ、導電層１２０ｂを形成する（図８（Ｃ）））。

なお、図３で例示したトランジスタ１００Ｂとする場合には、この工程で導電層１２０ｃを同時に形成すればよい。

以上の工程により、トランジスタ１００Ａを作製することができる。

本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、作製方法例、または図面等と適宜組み合わせて実施することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明を行う。

［構成例］
図９（Ａ）に、表示装置７００の上面図を示す。表示装置７００は、シール材７１２により貼りあわされた第１の基板７０１と第２の基板７０５を有する。また第１の基板７０１、第２の基板７０５、及びシール材７１２で封止される領域において、第１の基板７０１上に画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６が設けられる。また画素部７０２には、複数の表示素子が設けられる。

また、第１の基板７０１の第２の基板７０５と重ならない部分に、ＦＰＣ７１６（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が接続されるＦＰＣ端子部７０８が設けられている。ＦＰＣ７１６によって、ＦＰＣ端子部７０８及び信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６のそれぞれに各種信号等が供給される。

ゲートドライバ回路部７０６は、複数設けられていてもよい。また、ゲートドライバ回路部７０６及びソースドライバ回路部７０４は、それぞれ半導体基板等に別途形成され、パッケージされたＩＣチップの形態であってもよい。当該ＩＣチップは、第１の基板７０１上、またはＦＰＣ７１６に実装することができる。

画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６が有するトランジスタには、本発明の一態様の半導体装置であるトランジスタを適用することができる。

画素部７０２に設けられる表示素子としては液晶素子、発光素子などが挙げられる。液晶素子としては、透過型の液晶素子、反射型の液晶素子、半透過型の液晶素子などを用いることができる。また、発光素子としては、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ ＬＥＤ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ ＬＥＤ）、半導体レーザなどの、自発光性の発光素子が挙げられる。また、シャッター方式または光干渉方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子や、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、または電子粉流体（登録商標）方式等を適用した表示素子などを用いることもできる。

図９（Ｂ）に示す表示装置７００Ａは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、デジタルサイネージなどに好適に用いることができる。

表示装置７００Ａは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路７２２を有する。

画素部７０２、ソースドライバＩＣ７２１及びゲートドライバ回路７２２が有するトランジスタには、本発明の一態様の半導体装置であるトランジスタを適用することができる。

複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が第１の基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電子機器に実装することができ、電子機器の省スペース化を図ることができる。

一方、ゲートドライバ回路７２２は、第１の基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。

このような構成とすることで、大型で且つ高解像度の表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置に適用することができる。また、解像度がフルハイビジョン、４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について説明する。

図１０（Ａ）に示す表示装置は、画素部５０２と、駆動回路部５０４と、保護回路５０６と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。

駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことができる。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。

駆動回路部５０４が有するトランジスタに、本発明の一態様のトランジスタを適用することができる。また画素部５０２や保護回路５０６にも、本発明の一態様のトランジスタを適用してもよい。

画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動する画素回路５０１を有し、駆動回路部５０４はゲート線ＧＬ＿１乃至ＧＬ＿Ｘに走査信号を出力するゲートドライバ５０４ａ、データ線ＤＬ＿１乃至ＤＬ＿Ｙにデータ信号を供給するソースドライバ５０４ｂなどの駆動回路を有する。

ゲートドライバ５０４ａは、少なくともシフトレジスタを有する構成とすればよい。

ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。

端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。

保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図１０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬ、またはソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬ等の各種配線に接続される。

また、ゲートドライバ５０４ａとソースドライバ５０４ｂは、それぞれ画素部５０２と同じ基板上に設けられていてもよいし、別途用意されたゲートドライバ回路またはソースドライバ回路が形成された基板（例えば、単結晶半導体膜または多結晶半導体膜で形成された駆動回路基板）を実装する構成としてもよい。

ここで、図１１に、図１０（Ａ）とは異なる構成を示す。図１１では、ソース線方向に配列する複数の画素を挟むように、一対のソース線（例えばソース線ＤＬａ１とソース線ＤＬｂ１）が配置されている。また、隣接する２本のゲート線（例えばゲート線ＧＬ＿１とゲート線ＧＬ＿２）が電気的に接続されている。

また、ゲート線ＧＬ＿１に接続される画素は、片方のソース線（ソース線ＤＬａ１、ソース線ＤＬａ２等）に接続され、ゲート線ＧＬ＿２に接続される画素は、他方のソース線（ソース線ＤＬｂ１、ソース線ＤＬｂ２等）に接続される。

このような構成とすることで、２本のゲート線を同時に選択することができる。これにより、一水平期間の長さを、図１０（Ａ）に示す構成と比較して２倍にすることができる。そのため、表示装置の高解像度化、及び大画面化が容易となる。

また、図１０（Ａ）及び図１１に示す複数の画素回路５０１は、例えば、図１０（Ｂ）、図１０（Ｃ）に示す構成とすることができる。

図１０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ等が接続されている。トランジスタ５５０に先の実施の形態に示すトランジスタを適用してもよい。

液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。

また、図１０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。また画素回路５０１には、データ線ＤＬ＿ｎ、走査線ＧＬ＿ｍ、電位供給線ＶＬ＿ａ等が接続されている。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用してもよい。

発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料を含む無機ＥＬ素子を用いてもよい。

なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態４）
本実施の形態では、図１２および図１３を用いて、本発明の一態様に係るトランジスタ、および容量素子が適用されている記憶装置の一例として、ＤＯＳＲＡＭについて説明する。ＤＯＳＲＡＭ（登録商標）とは、「Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」の略称であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを有するＲＡＭを指す。

＜＜ＤＯＳＲＡＭ１４００＞＞
図１２にＤＯＳＲＡＭの構成例を示す。図１２に示すように、ＤＯＳＲＡＭ１４００は、コントローラ１４０５、行回路１４１０、列回路１４１５、メモリセルおよびセンスアンプアレイ（以下、「ＭＣ－ＳＡアレイ１４２０」と呼ぶ。）を有する。

行回路１４１０はデコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４１３、センスアンプドライバ回路１４１４を有する。列回路１４１５はグローバルセンスアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ１４１６は複数のグローバルセンスアンプ１４４７を有する。ＭＣ－ＳＡアレイ１４２０はメモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、ＧＢＬＲを有する。

（ＭＣ－ＳＡアレイ１４２０）
ＭＣ－ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲはメモリセルアレイ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。

メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１４２５＜０＞―１４２５＜Ｎ－１＞を有する。図１３（Ａ）にローカルメモリセルアレイ１４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図１３（Ａ）の例では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。

図１３（Ｂ）に共通のビット線ＢＬＬ（ＢＬＲ）に接続される、ペア状の一組のメモリセル１４４５ａおよびメモリセル１４４５ｂの回路構成例を示す。メモリセル１４４５ａはトランジスタＭＷ１ａ、容量素子ＣＳ１ａ、端子Ｂ１ａ、Ｂ２ａを有し、ワード線ＷＬａ、ビット線ＢＬＬ（ＢＬＲ）に接続される。また、メモリセル１４４５ｂはトランジスタＭＷ１ｂ、容量素子ＣＳ１ｂ、端子Ｂ１ｂ、Ｂ２ｂを有し、ワード線ＷＬｂ、ビット線ＢＬＬ（ＢＬＲ）に接続される。なお、以下において、メモリセル１４４５ａおよびメモリセル１４４５ｂのいずれかを特に限定しない場合は、メモリセル１４４５およびそれに付属する構成にａまたはｂの符号を付さない場合がある。

トランジスタＭＷ１ａは容量素子ＣＳ１ａの充放電を制御する機能をもち、トランジスタＭＷ１ｂは容量素子ＣＳ１ｂの充放電を制御する機能をもつ。トランジスタＭＷ１ａのゲートはワード線ＷＬａに電気的に接続され、第１端子はビット線ＢＬＬ（ＢＬＲ）に電気的に接続され、第２端子は容量素子ＣＳ１ａの第１端子に電気的に接続されている。また、トランジスタＭＷ１ｂのゲートはワード線ＷＬｂに電気的に接続され、第１端子はビット線ＢＬＬ（ＢＬＲ）に電気的に接続され、第２端子は容量素子ＣＳ１ｂの第１端子に電気的に接続されている。このように、ビット線ＢＬＬ（ＢＬＲ）がトランジスタＭＷ１ａの第１端子とトランジスタＭＷ１ｂの第１端子に共通で用いられる。

トランジスタＭＷ１は容量素子ＣＳ１の充放電を制御する機能をもつ。容量素子ＣＳ１の第２端子は端子Ｂ２に電気的に接続されている。端子Ｂ２には、定電圧（例えば、低電源電圧）が入力される。

上記実施の形態に示す半導体装置は、メモリセル１４４５ａ、１４４５ｂのトランジスタＭＷ１ａに適用することができる。

トランジスタＭＷ１はバックゲートを備えており、バックゲートは端子Ｂ１に電気的に接続されている。そのため、端子Ｂ１の電圧によって、トランジスタＭＷ１の閾値電圧を変更することができる。例えば、端子Ｂ１の電圧は固定電圧（例えば、負の定電圧）であってもよいし、ＤＯＳＲＡＭ１４００の動作に応じて、端子Ｂ１の電圧を変化させてもよい。

トランジスタＭＷ１のバックゲートをトランジスタＭＷ１のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲートを設けなくてもよい。

センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞―１４２６＜Ｎ－１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線対との間を導通状態にする機能を有する。

（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。

（行回路１４１０）
行回路１４１０は、ＭＣ－ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アクセス対象行のワード線ＷＬを選択する選択信号を生成する。

列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独立して駆動される。

（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号ＲＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。

グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出力回路１４１７によって行われる。

容量素子ＣＳ１の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が容易である。

トランジスタＭＷ１は酸化物半導体が適用されたトランジスタであり、オフ電流が極めて小さいため、容量素子ＣＳ１から電荷がリークすることを抑えることができる。したがって、ＤＯＳＲＡＭ１４００の保持時間はＤＲＡＭに比べて非常に長い。したがってリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。よって、ＤＯＳＲＡＭ１４００は大容量のデータを高頻度で書き換えるメモリ装置、例えば、画像処理に利用されるフレームメモリに好適である。

ＭＣ－ＳＡアレイ１４２０が積層構造であることよって、ローカルセンスアンプアレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けることで、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４００のアクセス時に駆動する負荷が低減され、消費電力を低減することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態５）
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図１４に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。

図１４（Ａ）に、モニタ８３０を示す。モニタ８３０は、表示部８３１、筐体８３２、スピーカ８３３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。またモニタ８３０は、リモコン操作機８３４により、操作することができる。

またモニタ８３０は、放送電波を受信して、テレビジョン装置として機能することができる。

モニタ８３０が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられ、アナログ放送、デジタル放送などがある。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、フルハイビジョンを超える解像度を有する映像を、表示部８３１に表示させることができる。例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。

また、インターネットやＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｗｉ－Ｆｉ（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部８３１に表示する画像を生成する構成としてもよい。このとき、モニタ８３０にチューナを有さなくてもよい。また、モニタ８３０は、コンピュータと接続し、コンピュータ用モニタとして用いることができる。また、モニタ８３０はデジタルサイネージとして用いることもできる。

例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。

また、本発明の一態様の半導体装置を用いたプロセッサをモニタ８３０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。

図１４（Ｂ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。

例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。

また、本発明の一態様の半導体装置を用いたプロセッサをビデオカメラ２９４０の画像処理部に用いることで、ビデオカメラ２９４０周囲の環境に応じた撮影が実現できる。具体的には、周囲の明るさに応じて最適な露出で撮影を行うことができる。また、逆光における撮影や屋内と屋外など、明るさの異なる状況を同時に撮影する場合では、ハイダイナミックレンジ（ＨＤＲ）撮影を行うことができる。

図１４（Ｃ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。

例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した情報端末２９１０の制御情報や、制御プログラムなどを長期間保持することができる。

また、本発明の一態様の半導体装置を用いたプロセッサを情報端末２９１０の画像処理部に用いることができる。

図１４（Ｄ）に示すラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。

例えば、本発明の一態様の半導体装置を用いた記憶装置は、ラップトップ型パーソナルコンピュータ２９２０の制御情報や、制御プログラムなどを長期間保持することができる。

また、本発明の一態様の半導体装置を用いたプロセッサをラップトップ型パーソナルコンピュータ２９２０の画像処理部に用いることができる。

図１４（Ｅ）は、自動車の一例を示す外観図、図１４（Ｆ）は、ナビゲーション装置８６０を示している。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。ナビゲーション装置８６０は、表示部８６１、操作ボタン８６２、及び外部入力端子８６３を具備する。自動車２９８０とナビゲーション装置８６０は、それぞれ独立していても良いが、ナビゲーション装置８６０が自動車２９８０に組み込まれ、連動して機能する構成とするのが好ましい。

例えば、本発明の一態様の半導体装置を用いた記憶装置は、自動車２９８０やナビゲーション装置８６０の制御情報や、制御プログラムなどを長期間保持することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

本実施例では、窒化アルミニウム膜の物性を評価した結果について説明する。また、本実施例では、酸化物半導体膜上に形成された窒化アルミニウム膜が、当該酸化物半導体膜に与える影響について評価した結果について説明する。

具体的には、窒化アルミニウム膜の水素ブロッキング性、酸素ブロッキング性、及び、酸素吸引性について、評価した。また、酸化物半導体膜上に窒化アルミニウム膜を形成し、ベークした試料における、酸化物半導体膜のシート抵抗、水素濃度、窒素濃度、及び酸素濃度を、それぞれ評価した。

［評価１］
評価１では、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて、窒化アルミニウム膜の水素ブロッキング性を評価した。

まず、評価１の試料について説明する。評価１では、４種類の試料を作製した。

ガラス基板上に水素を含む窒化シリコン（ＳｉＮ：Ｈ）膜を厚さ約３００ｎｍとなるように形成し、窒化シリコン膜上に窒化アルミニウム（ＡｌＮ_ｘ）膜を形成することで、各試料を作製した。窒化アルミニウム膜の厚さは、試料によって異なり、それぞれ、厚さ１ｎｍ、３ｎｍ、５ｎｍ、２０ｎｍとなるように形成した。

窒化シリコン膜は、プラズマＣＶＤ法を用いて、ＳｉＨ_４ガス、Ｎ_２ガス、ＮＨ_３ガスの流量をそれぞれ２００ｓｃｃｍ、２０００ｓｃｃｍ、２０００ｓｃｃｍとし、電源電力１０００Ｗ、圧力１００Ｐａ、基板温度２２０℃の条件で形成した。

窒化アルミニウム膜は、スパッタリング法を用いて、Ａｒ流量とＮ_２流量の総和に対するＮ_２流量の比率を４０％とし、電源電力５ｋＷ、圧力０．６Ｐａ、基板温度７０℃の条件で形成した。

そして、各試料に対して、ＴＤＳ分析を行った。図１５に、各試料のＴＤＳ分析結果を示す。図１５における、縦軸は、水素分子（Ｈ_２）に対応する質量電荷比２（Ｍ／ｚ＝２）の検出強度（Ｉｎｔｅｎｓｉｔｙ）であり、横軸は基板温度（Ｓｕｂ．Ｔｅｍｐ．）である。なお、図１５では、比較として、窒化シリコン膜上に窒化アルミニウム膜（ＡｌＮｘ）を形成していない比較試料（Ｒｅｆ）のＴＤＳ分析結果を破線で示す。

図１５（Ａ）、（Ｂ）に示すように、窒化アルミニウム膜を厚さ１ｎｍまたは３ｎｍとなるように形成した試料の水素放出量は、比較試料と同程度であった。一方、図１５（Ｃ）、（Ｄ）に示すように、窒化アルミニウム膜を厚さ５ｎｍまたは２０ｎｍとなるように形成した試料の水素放出量は、比較試料と比べて極めて少なかった。

以上のことから、厚さ５ｎｍ以上となるように形成した窒化アルミニウム膜は、高い水素ブロッキング性を示すことがわかった。厚さ５ｎｍ以上となるように形成した窒化アルミニウム膜は、水素を含む窒化シリコン膜からの水素の放出を抑制するキャップ膜（バリア膜）として機能することが示唆された。

［評価２］
評価２では、ＴＤＳを用いて、窒化アルミニウム膜の酸素ブロッキング性を評価した。

評価２の試料について説明する。評価２では、４種類の試料を作製した。

まず、ガラス基板上に酸化窒化シリコン（ＳｉＯＮ）膜を厚さ約１５０ｎｍとなるように形成し、酸化窒化シリコン膜上にシリコンを含むインジウムスズ酸化物（ＩＴＳＯ）膜を厚さ約５ｎｍとなるように形成した。次に、インジウムスズ酸化物膜越しに、アッシング装置を用いて酸素ラジカルドープ処理を行うことで、酸化窒化シリコン膜に酸素を供給した。次に、インジウムスズ酸化物膜を除去した。そして、酸化窒化シリコン膜上に、窒化アルミニウム（ＡｌＮ_ｘ）膜を形成した。窒化アルミニウム膜の厚さは、試料によって異なり、それぞれ、厚さ１ｎｍ、３ｎｍ、５ｎｍ、２０ｎｍとなるように形成した。

酸化窒化シリコン膜は、プラズマＣＶＤ法を用いて、ＳｉＨ_４ガス、Ｎ_２Ｏガスの流量をそれぞれ２０ｓｃｃｍ、１８０００ｓｃｃｍとし、電源電力１００Ｗ、圧力２００Ｐａ、基板温度３５０℃の条件で形成した。

酸素ラジカルドープ処理の条件は、ＩＣＰ電力０Ｗ、バイアス電力４５００Ｗ、圧力１５Ｐａ、酸素流量比１００％、下部電極温度４０℃、処理時間１２０秒とした。

窒化アルミニウム膜は、スパッタリング法を用いて、Ａｒ流量とＮ_２流量の総和に対するＮ_２流量の比率を４０％とし、電源電力５ｋＷ、圧力０．６Ｐａ、基板温度７０℃の条件で形成した。

そして、各試料に対して、ＴＤＳ分析を行った。図１６に、各試料のＴＤＳ分析結果を示す。図１６における、縦軸は、酸素分子（Ｏ_２）に対応する質量電荷比３２（Ｍ／ｚ＝３２）の検出強度であり、横軸は基板温度である。なお、図１６では、比較として、酸化窒化シリコン膜上に窒化アルミニウム膜を形成していない比較試料（Ｒｅｆ）のＴＤＳ分析結果を破線で示す。

図１６（Ａ）に示すように、窒化アルミニウム膜を厚さ１ｎｍとなるように形成した試料の酸素放出量は、比較試料と同程度であった。図１６（Ｂ）に示すように、窒化アルミニウム膜を厚さ３ｎｍとなるように形成した試料の酸素放出量は、比較試料より少なかった。そして、図１６（Ｃ）、（Ｄ）に示すように、窒化アルミニウム膜を厚さ５ｎｍまたは２０ｎｍとなるように形成した試料の酸素放出量は、比較試料と比べて極めて少なかった。

以上のことから、厚さ５ｎｍ以上となるように形成した窒化アルミニウム膜は、高い酸素ブロッキング性を示すことがわかった。厚さ５ｎｍ以上となるように形成した窒化アルミニウム膜は、酸化窒化シリコン膜に供給された酸素の放出を抑制するキャップ膜（バリア膜）として機能することが示唆された。

［評価３］
評価３では、ＴＤＳを用いて、窒化アルミニウム膜の酸素吸引性を評価した。

評価３の試料について説明する。

まず、ガラス基板上に酸化窒化シリコン（ＳｉＯＮ）膜を厚さ約１５０ｎｍとなるように形成し、酸化窒化シリコン膜上にシリコンを含むインジウムスズ酸化物（ＩＴＳＯ）膜を厚さ約５ｎｍとなるように形成した。次に、インジウムスズ酸化物膜越しに、アッシング装置を用いて酸素ラジカルドープ処理を行うことで、酸化窒化シリコン膜に酸素を供給した。次に、インジウムスズ酸化物膜を除去した。そして、酸化窒化シリコン膜上に、窒化アルミニウム（ＡｌＮ_ｘ）膜を厚さ２０ｎｍとなるように形成した。次に、窒素雰囲気下、温度４００℃、１時間の条件でベークした。ベーク後、窒化アルミニウム膜を除去した。

酸化窒化シリコン膜の成膜条件、酸素ラジカルドープ処理の条件、及び、窒化アルミニウム膜の成膜条件は、評価２と同様である。

そして、試料に対して、ＴＤＳ分析を行った。図１７に、試料のＴＤＳ分析結果を示す。図１７における、縦軸は、酸素分子（Ｏ_２）に対応する質量電荷比３２（Ｍ／ｚ＝３２）の検出強度であり、横軸は基板温度である。なお、図１７では、比較として、酸化窒化シリコン膜上に窒化アルミニウム膜を形成していない比較試料のＴＤＳ分析結果も示す。

図１７に示すように、酸素が供給された酸化窒化シリコン膜上に窒化アルミニウム膜を形成しベークした後でも、当該酸化窒化シリコン膜からの酸素放出量は、比較試料と同程度であった。このことから、窒化アルミニウム膜は、酸化窒化シリコン膜中の酸素を吸引しにくいことがわかった。つまり、酸化窒化シリコン膜中に供給された酸素は、窒化アルミニウム膜によって引き抜かれにくいことがわかった。

評価２及び評価３の結果から、窒化アルミニウム膜は、酸化窒化シリコン膜に供給された酸素の放出を抑制し、かつ、当該酸素を吸引しにくいことがわかった。このことから、酸化膜上に窒化アルミニウム膜を成膜することで、その後の熱処理等において、当該酸化膜から酸素が放出されることを抑制でき、当該酸化膜中に酸素を留めておけることが示唆された。

［評価４］
評価４では、酸化物半導体膜上に窒化アルミニウム膜を形成しベークした試料における、酸化物半導体膜のシート抵抗を評価した。

評価４の試料について説明する。評価４では、５種類の試料を作製した。

まず、ガラス基板上にゲート絶縁膜（ＧＩ）を想定した３層の絶縁膜を形成し、さらに酸化物半導体（ＯＳ）膜を厚さ１００ｎｍとなるように形成した。次に、第１のベークを行った。次に、酸化物半導体膜上に、窒化アルミニウム（ＡｌＮ_ｘ）膜を厚さ５０ｎｍとなるように形成した。次に、５つの試料のうち４つには、窒素雰囲気下、１時間の条件で第２のベークを行った。第２のベークの温度は、試料によって異なり、それぞれ、２５０℃、３００℃、３５０℃、４００℃とした。残りの１つの試料には、第２のベークを行わなかった。

３層の絶縁膜として、ガラス基板側から、水素を含む窒化シリコン（ＳｉＮ：Ｈ）膜、窒化シリコン膜、及び酸化窒化シリコン膜を順に形成した。

酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１）を用いたスパッタリング法により、Ａｒ流量とＯ_２流量の総和に対するＯ_２流量の比率を３０％とし、電源電力２．５ｋＷ、圧力０．６Ｐａ、基板温度２００℃の条件で形成した。

第１のベークとして、窒素雰囲気下、温度４００℃、１時間の条件でベークし、さらに、窒素及び酸素の混合雰囲気下、温度４００℃、１時間の条件でベークした。

窒化アルミニウム膜は、スパッタリング法を用いて、Ａｒ流量とＮ_２流量の総和に対するＮ_２流量の比率を４０％とし、電源電力５ｋＷ、圧力０．６Ｐａ、基板温度７０℃の条件で形成した。

そして、各試料における酸化物半導体膜のシート抵抗を測定した。図１８に、各試料の酸化物半導体膜のシート抵抗を示す。図１８における、縦軸は、酸化物半導体膜のシート抵抗である。なお、図１８では、比較として、第１のベークまでを行った（窒化アルミニウム膜を形成していない）比較試料のシート抵抗も示す。

図１８に示すように、酸化物半導体膜上に窒化アルミニウム膜を形成することで、酸化物半導体膜のシート抵抗が低下することがわかった。さらに、第２のベークを行うことにより、酸化物半導体膜のシート抵抗をより低下させることができるとわかった。

［評価５］
評価５では、酸化物半導体膜上に窒化アルミニウム膜を形成しベークした試料における、酸化物半導体膜中の水素濃度及び窒素濃度を、ＳＳＤＰ－ＳＩＭＳ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉｌｅ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析（基板裏面からのＳＩＭＳ分析）により評価した。

評価５の試料について説明する。

まず、ガラス基板上にゲート絶縁膜（ＧＩ）を想定した３層の絶縁膜を形成し、さらに酸化物半導体（ＯＳ）膜を厚さ１００ｎｍとなるように形成した。次に、第１のベークを行った。次に、酸化物半導体膜上に、窒化アルミニウム（ＡｌＮ_ｘ）膜を厚さ５０ｎｍとなるように形成した。次に、第２のベークを、窒素雰囲気下、３５０℃、１時間の条件で行った。

３層の絶縁膜の構成、酸化物半導体膜の成膜条件、第１のベークの条件、及び、窒化アルミニウム膜の成膜条件は、評価４と同様である。

そして、試料に対して、ＳＳＤＰ－ＳＩＭＳ分析を行った。図１９に、水素（Ｈ）の検出結果を示し、図２０に窒素（Ｎ）の検出結果を示す。図１９における縦軸は、水素（Ｈ）の濃度であり、横軸は深さである。図２０における縦軸は、窒素（Ｎ）の濃度であり、横軸は深さである。なお、図１９及び図２０では、酸化物半導体膜上に窒化アルミニウム膜を形成していない比較試料（Ｒｅｆ１）と、窒化アルミニウム膜を形成後、第２のベークをしていない比較試料（Ｒｅｆ２）の結果も示す。図１９及び図２０に示すように、各試料は、ＧＩ側から分析した。

図１９及び図２０に示すように、酸化物半導体膜上に窒化アルミニウム膜を形成しても、酸化物半導体中の水素濃度及び窒素濃度に大きな変化は見られなかった。さらに、酸化物半導体膜上に窒化アルミニウム膜を形成した後に第２のベークを行っても、酸化物半導体中の水素濃度及び窒素濃度に大きな変化は見られなかった。

以上のことから、酸化物半導体膜上に窒化アルミニウム膜を形成し、その後ベークしても、酸化物半導体膜に水素及び窒素は混入しにくいことがわかった。

［評価６］
評価６では、酸化物半導体膜上に窒化アルミニウム膜を形成しベークした試料における、酸化物半導体膜中の酸素濃度を、ＳＩＭＳ分析により評価した。

評価６の試料について説明する。

まず、ガラス基板上にゲート絶縁膜（ＧＩ）を想定した３層の絶縁膜を形成し、さらに酸化物半導体（ＯＳ）膜を厚さ１００ｎｍとなるように形成した。次に、第１のベークを行った。次に、酸化物半導体膜上に、窒化アルミニウム（ＡｌＮ_ｘ）膜を厚さ５０ｎｍとなるように形成した。次に、第２のベークを、窒素雰囲気下、３５０℃、１時間の条件で行った。

３層の絶縁膜の構成、第１のベークの条件、及び、窒化アルミニウム膜の成膜条件は、評価４及び評価５と同様である。

評価６では酸素濃度を検出するため、^１８Ｏ_２ガスを用いて酸化物半導体膜を形成した。具体的には、酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１）を用いたスパッタリング法により、Ａｒ流量と^１８Ｏ_２流量の総和に対する^１８Ｏ_２流量の比率を３０％とし、電源電力２．５ｋＷ、圧力０．６Ｐａ、基板温度２００℃の条件で形成した。

そして、試料に対して、ＳＩＭＳ分析を行った。図２１に、酸素（^１８Ｏ）の検出結果を示す。図２１における縦軸は、酸素（^１８Ｏ）の濃度であり、横軸は深さである。なお、図２１では、第２のベークをしていない比較試料の結果も示す。図２１に示すように、各試料は、ＡｌＮ_ｘ側から分析した。

図２１に示すように、酸化物半導体膜上に窒化アルミニウム膜を形成しても、酸化物半導体中の酸素（^１８Ｏ）濃度に大きな変化は見られなかった。さらに、酸化物半導体膜上に窒化アルミニウム膜を形成した後に第２のベークを行っても、酸化物半導体中の酸素（^１８Ｏ）濃度に大きな変化は見られなかった。

以上のことから、酸化物半導体膜上に窒化アルミニウム膜を形成し、その後ベークしても、酸化物半導体膜から酸素が引き抜かれにくいことがわかった。

１００：トランジスタ、１００Ａ～Ｄ：トランジスタ、１０２：基板、１０３：絶縁層、１０４：絶縁層、１０６：導電層、１０８：半導体層、１０８ａ：半導体層、１０８ａｆ：金属酸化物膜、１０８ｂ：半導体層、１０８ｂｆ：金属酸化物膜、１０８ｃ：半導体層、１０８ｎ：領域、１１０：絶縁層、１１０ｆ：絶縁膜、１１２：導電層、１１２ｆ：導電膜、１１３：ダミー層、１１５：絶縁層、１１６：絶縁層、１１８：絶縁層、１１９：絶縁層、１２０ａ～ｃ：導電層、１４１ａ、ｂ：開口部、１４２ａ、ｂ：開口部

Claims (1)

1. 第１の絶縁層、第２の絶縁層、第３の絶縁層、第４の絶縁層、半導体層、及び第１の導電層を有し、
   前記半導体層は、前記第１の絶縁層上に接して設けられ、且つ、第１の領域と、第２の領域と、を有し、
   前記第２の絶縁層は、前記第１の絶縁層、及び前記第２の領域上に設けられ、且つ、前記第１の領域と重なる第１の開口部を有し、
   前記第１の導電層は、前記第１の開口部の内側に位置し、且つ、前記第１の領域と重なる部分を有し、
   前記第３の絶縁層は、前記第１の開口部の内側に位置し、且つ、前記第１の導電層の側面及び底面を覆い、且つ、前記半導体層の前記第１の領域の上面に接し、
   前記第４の絶縁層は、前記第１の絶縁層の上面、前記半導体層の側面、及び前記第２の領域の上面に接し、且つ、前記第１の開口部の内側において、前記第２の絶縁層と、前記第３の絶縁層との間に位置する部分を有し、
   前記半導体層は、金属酸化物を含み、
   前記第１の絶縁層及び前記第３の絶縁層は、酸化物を含み、
   前記第４の絶縁層は、金属窒化物を含む、
   半導体装置。

Images