JP2018006576A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018006576A
JP2018006576A JP2016131706A JP2016131706A JP2018006576A JP 2018006576 A JP2018006576 A JP 2018006576A JP 2016131706 A JP2016131706 A JP 2016131706A JP 2016131706 A JP2016131706 A JP 2016131706A JP 2018006576 A JP2018006576 A JP 2018006576A
Authority
JP
Japan
Prior art keywords
wire
electrode terminal
circuit pattern
semiconductor device
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016131706A
Other languages
English (en)
Other versions
JP6621714B2 (ja
Inventor
康貴 清水
Yasutaka Shimizu
康貴 清水
義貴 大坪
Yoshitaka Otsubo
義貴 大坪
田畑 光晴
Mitsuharu Tabata
光晴 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016131706A priority Critical patent/JP6621714B2/ja
Priority to US15/473,824 priority patent/US9859195B1/en
Priority to DE102017207727.1A priority patent/DE102017207727B4/de
Priority to CN201710524567.2A priority patent/CN107564875B/zh
Publication of JP2018006576A publication Critical patent/JP2018006576A/ja
Application granted granted Critical
Publication of JP6621714B2 publication Critical patent/JP6621714B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】小型化を実現することが可能であり、かつ半導体素子と電極端子とを接続させる接合材の厚みのバラツキを小さくすることが可能な半導体装置を提供する。【解決手段】回路パターン3と、それに接合された少なくとも1つ以上のワイヤ4と、それに接合された電極端子5と、半導体素子とを備える。電極端子5は、主表面に沿うように拡がりワイヤ4と接続される水平延在部5Aと、水平延在部5Aに対して延在方向を変更するための屈曲部5Bとを含む。平面視において、回路パターン3とワイヤ4とが接合される接合部4A,4Bは、ワイヤ4と電極端子5とが重なる部分よりも外側に配置されている。【選択図】図2

Description

本発明は半導体装置に関し、特に、発電および送電から、効率的なエネルギの利用および再生までの多様な場面で利用される半導体装置に関するものである。
従来、たとえば表裏両面に電極を有する半導体素子を回路基板の回路パターンに電気的に接続させた半導体装置が、たとえば特開2006−196765号公報(特許文献1)に開示されている。特開2006−196765号公報においては、半導体素子の電極と導電性部材とがバンプを介して電気的に接続されており、導電性部材が切欠き部を有している。したがって、平面視において切欠き部を横切るように配置されたバンプが、半導体素子と導電性部材とを接続する。このため、バンプと導電性部材との間の熱応力が、切欠き部の変形により吸収緩和され、バンプと導電性部材との接合部の信頼性を向上させている。
特開2006−196765号公報
特開2006−196765号公報の開示技術においては、導電性部材に切欠き部が設けられているため、切欠き部が設けられない場合に比べて導電性部材に流すことのできる電流量が小さくなる。これは導電性部材の導体を流す部分の断面積が、切欠き部により少なくなるためである。したがって必要な電流量を流すためには導電性部材を大きくする必要があるため、半導体装置を小型化することが困難である。
また特開2006−196765号公報の開示技術においては、導電性部材と半導体素子とを接合するバンプの形状が不規則であれば両者の接合時に当該バンプの厚みがばらつく。そうすると、導電性部材と半導体素子との接合部の電気特性に影響したり、放熱性が低下する問題が生じる。
本発明は以上の問題に鑑みてなされたものであり、その目的は、小型化を実現することが可能であり、かつ半導体素子と電極端子とを接続させる接合材の厚みのバラツキを小さくすることが可能な半導体装置を提供することである。
本発明に係る半導体装置は、回路パターンと、ワイヤと、電極端子と、半導体素子とを備えている。ワイヤは回路パターンに接合されている。電極端子はワイヤに接合されている。半導体素子は回路パターンに接合されている。電極端子は、主表面に沿うように拡がりワイヤと接続される水平延在部と、水平延在部に対して延在方向を変更するための屈曲部とを含む。平面視において、回路パターンとワイヤとが接合される接合部は、ワイヤと電極端子とが重なる部分よりも外側に配置されている。
本発明によれば、電極端子と回路パターンとの間に挟まれたワイヤの厚みを均一にすることができ、当該領域における良好な電気伝導性および放熱性を確保することができる。したがって半導体装置を小型化させることもできる。
実施の形態1に係る半導体装置の内部構成を示す概略断面図である。 実施の形態1における、図1の点線で囲まれた領域Aの概略拡大斜視図である。 図2に示す電極端子をX方向から見た正面図(A)と、図2に示す電極端子をY方向から見た正面図(B)とである。 図1の回路パターンの変形例の構成を示す概略断面図である。 図1の電極端子の変形例の構成を示す概略断面図である。 実施の形態1において、回路パターン上にワイヤを介して電極端子を超音波接合する態様を示す概略断面図である。 比較例に係る半導体装置の、半導体素子への導電性部材の接合部分の概略平面図(A)と、図7(A)のVIIB−VIIB線に沿う部分の概略断面図(B)とである。 比較例のワイヤの両端部が電極端子と重なる位置に存在する場合における、ワイヤが電極端子と回路パターンとを接合する態様を示す概略断面図である。 比較例のワイヤの両端部が電極端子と重なる位置に存在する場合における、ワイヤの接合部と電極端子および回路パターンとの位置関係を示す概略断面図である。 実施の形態2において、回路パターン上にワイヤを介して電極端子を超音波接合する態様を示す概略断面図である。 屈曲部の曲げサイズの1/2の範囲を説明する概略図(A)と、曲げサイズの1/2の部分に配置されるワイヤの態様の第1例を示す概略図(B)と、曲げサイズの1/2の部分に配置されるワイヤの態様の第2例を示す概略図(C)とである。 実施の形態2におけるワイヤの接合部と電極端子との平面視における位置関係の第1例を示す概略平面図(A)と、同位置関係の第2例を示す概略平面図(B)と、同位置関係の第3例を示す概略平面図(C)とである。 実施の形態3における、図1の点線で囲まれた領域Aの概略拡大斜視図である。
以下、本発明の実施の形態について図に基づいて説明する。
実施の形態1.
まず本実施の形態の半導体装置の構成について図1〜図5を用いて説明する。なお、説明の便宜のため、X方向、Y方向、Z方向が導入されている。
図1を参照して、本実施の形態の半導体装置100は、絶縁基板1と、ベース板2と、回路パターン3と、ワイヤ4と、電極端子5と、ケース6と、半導体素子7とを主に備えている。
絶縁基板1は、一般公知のセラミックスまたは樹脂などの絶縁材料により形成されており、たとえば平面視において矩形状を有する、平板形状の部材である。絶縁基板1は、図1の上側の一方の主表面1Aと、一方の主表面1Aと反対側すなわち図1の下側の他方の主表面1Bとを有している。ベース板2は矩形の平板形状であり、絶縁基板1の他方の主表面1Bに接合されており、一方の主表面2Aと、その反対側の他方の主表面2Bとを有している。回路パターン3は矩形の平板形状であり、絶縁基板1の一方の主表面1Aに接合されており、一方の主表面3Aと、その反対側の他方の主表面3Bとを有している。すなわち回路パターン3は絶縁基板1の一方の主表面1A上に形成され、少なくとも一部に導電性を有している。絶縁基板1と、ベース板2と、回路パターン3とが一体となることで、単一の土台基板123が形成されている。言い換えれば回路パターン3は土台基板123に内蔵されて土台基板123内の回路を構成しており、この回路パターン3はワイヤ4および電極端子5などと電気的に接続されている。
ワイヤ4は一般公知のワイヤボンディング工程により、回路パターン3の一方の主表面3Aに接合された細線状の部材であり、導電性を有している。ワイヤ4は少なくとも1つ以上、回路パターン3に接合されている。図1においては、回路パターン3のX方向に関する左端部に1つ、中央部に3つ、右端部に2つの合計6つのワイヤ4が接合されている。
ワイヤ4は、銅、アルミニウムまたは銀のいずれかを含む不純物からなる素材であることが好ましい。すなわちワイヤ4は、銅、アルミニウムまたは銀のいずれかと、それ以外の材料との双方を含む素材である。またワイヤ4がたとえば銅を含む素材で構成される場合、銅を含む素材のみからワイヤ4が構成されてもよいし、銅を含む母材の表面上に銅を含む薄膜がコーティングされることによりワイヤ4が構成されてもよい。ワイヤ4がアルミニウムを含む素材または銀を含む素材からなる場合についても同様である。
電極端子5は、半導体装置100内の回路パターン3およびワイヤ4と、半導体装置100の外部とを電気的に接続するための部材である。図1においては3つの電極端子5が配置されている。それら3つの電極端子5のうち図1の最も左の電極端子5と最も右の電極端子5とは、ケース6の内壁面に接触するように延びるため、ケース6の内壁面の形状に追随するように屈曲されている。これに対し、上記3つの電極端子5のうち図1のX方向の中央の電極端子5は、図1の下端部においてそのX方向に沿って延びる部分を有するが、その大部分の領域は図1の上下方向すなわちZ方向に沿って延びている。これにより、電極端子5は、ケース6の内部の領域からケース6の外部の領域まで延びている。
ケース6は、平面視において半導体装置100全体の最も外側の領域に、その全体を囲むように配置されている。図に示すように、ケース6は、その内壁面が部分的に階段状を有するように形成されていてもよい。またケース6は、土台基板123と併せて、電極端子5などの各部材をその内部に収納可能な箱状の部材を構成している。図1においては土台基板123のうち回路パターン3はケース6内に完全に収納されており、絶縁基板1もその外縁部の一部を除き、ケース6に囲まれた領域と平面的に重なり、ケース6内に収納されたような態様となっている。しかしベース板2は、少なくとも他方の主表面2Bがケース6内から露出していることが好ましい。このようにすれば、ベース板2の他方の主表面2B上などにたとえばヒートシンクなどの放熱部材を設置することができる。
上記いずれの電極端子5もワイヤ4に接合されている。具体的には、いずれの電極端子5もワイヤ4の上に重畳するように接合されている。これにより電極端子5は回路パターン3と電気的に接続されている。上記のようにワイヤ4は回路パターン3に接合されているためである。
半導体素子7は、ケース6内における土台基板123の上、すなわちケース6内における回路パターン3の上に配置されている。具体的には、ケース6内の回路パターン3の一方の主表面3A上に半導体素子7が、接合材8を介して接合されている。半導体素子7は、たとえばダイオードまたはIGBT(Insulated Gate Bipolar Transistor)などの電力用半導体素子である。半導体素子7と回路パターン3とは、ワイヤ9により電気的に接続されている。ワイヤ9はワイヤ4と同様に、一般公知のワイヤボンディング工程により接合された細線状の部材である。
半導体素子7は平面視においてたとえば正方形状を有するチップ形状であり、当該チップは、シリコン、炭化珪素、窒化ガリウムからなる群より選択されるいずれかからなっていることが好ましい。
ケース6の内部はゲル10で充填されている。これにより、ケース6内の電極端子5以外の各部材はゲル10に埋められた態様となっている。しかし電極端子5はゲル10の内部の領域からゲル10の外部の領域まで延びるように配置されている。
次に、図1の点線で囲まれた領域A、すなわち図1の中央部の電極端子5が回路パターン3に接合される態様について、図2〜図3を用いて説明する。図2を参照して、電極端子5は、絶縁基板1および回路パターン3の一方の主表面1A,3Aに沿うようにXY平面に拡がる水平延在部5Aと、水平延在部5Aに対して延在方向を変更するための屈曲部5Bと、屈曲部5Bから見て水平延在部5Aと反対側においてZ方向に延びる鉛直延在部5Cとを有している。屈曲部5Bは水平延在部5AとX方向に関して並ぶように配置されており、水平延在部5AのX方向正側に配置されている。鉛直延在部5Cは概ねZ方向に関して屈曲部5Bの真上に配置されている。つまり水平延在部5Aが鉛直延在部5Cよりも下側すなわち回路パターン3側に配置されており、水平延在部5Aがワイヤ4と接続されている。ただし図2に示す電極端子5の形状は一例であり、電極端子5は必ずしも水平延在部5Aと屈曲部5Bと鉛直延在部5Cとを有する形状でなくてもよい。
図1および図2においては電極端子5と接続されるワイヤ4は3つである。このようにワイヤ4は複数配置されることが好ましいが、単一であってもよい。それぞれのワイヤ4は、たとえばX方向に関して互いに間隔をあけるように、Y方向(水平延在部5Aと屈曲部5Bとを結ぶ方向に交差する方向)に沿って延びている。ワイヤ4の延びるY方向に関する両端部の接合部4A,4Bにおいて、ワイヤ4は回路パターン3の一方の主表面3Aと接合されている。
電極端子5は、ワイヤ4の延びる方向に関する概ね中央部に重畳するように載置されており、電極端子5の最下面はワイヤ4と接合されている。平面視において、ワイヤ4が回路パターン3と接合される接合部4A,4Bは、ワイヤ4と電極端子5とが重なる部分よりも外側に配置されている。
ワイヤ4の回路パターン3との接合部4A,4Bは、互いに間隔をあけて2か所以上設けられている。つまり図2のようにワイヤ4は接合部4A,4Bの2か所において回路パターン3と接合されてもよい。しかしたとえばワイヤ4と電極端子5とが重なる部分よりも外側の領域のうち接合部4A,4Bよりも内側の領域に、さらにワイヤ4の回路パターン3との接合部を有していてもよい。この場合にはワイヤ4は3か所以上の接合部により回路パターン3と接合されることになる。
接合部4A,4Bは、水平延在部5Aと屈曲部5Bとを結ぶX方向に関して、屈曲部5Bよりも水平延在部5A側すなわちX方向負側に配置されている。このため本実施の形態においては、ワイヤ4は、すべて電極端子5のうち水平延在部5Aと重なるように延びている。
図3(A)は図2の電極端子5をX方向負側から見た正面図であり、図3(B)は図2の電極端子5をY方向負側から見た正面図である。図3(A),(B)を参照して、ワイヤ4とその真上の電極端子5とは、フィレット11の形成により互いに接合されている。フィレット11は、ワイヤ4の一部がその接合工程において回路パターン3と電極端子5との間に挟まれた状態からその外側に流出するように形成されている。フィレット11は、電極端子5の最も下側の領域の側面を覆うように形成される。なおフィレット11はワイヤ4と同じ材質により形成されているが、ワイヤ4の材質と電極端子5の材質とが混合した材質により形成される場合もある。また図示されないが、回路パターン3とワイヤ4との間においてもフィレット11と同様に、回路パターン3とワイヤ4とを構成する金属材料同士が溶融結合されている。
なお図3(B)においては水平延在部5A、屈曲部5Bおよび鉛直延在部5Cのそれぞれの境界を点線で示している。図3(B)に示すように、水平延在部5Aとは、X方向に関しては屈曲部5Bを除く、最下面が水平に延びる領域と重なる領域であり、水平に延びる平面部の最上面よりも下方の領域をいうものとする。屈曲部5Bとは、X方向に関して水平方向に対してZ方向上方に浮くように延びており、かつZ方向に関して鉛直方向に対してX方向左方に曲がるように延びている領域をいうものとする。鉛直延在部5Cは水平延在部5Aおよび屈曲部5B以外の領域をいい、基本的にZ方向上方に延びる領域と重なる領域をいうものとする。
回路パターン3および電極端子5は、銅系またはアルミニウム系の母材により構成されることが好ましい。ここで回路パターン3および電極端子5が銅系の素材により構成されるとは、それが銅のみからなる場合と、銅と銅以外の部材の双方を含むように構成される場合との双方を含むことを意味する。同様に、回路パターン3および電極端子5がアルミニウム系の素材により構成されるとは、それがアルミニウムのみからなる場合と、アルミニウムとアルミニウム以外の部材の双方を含むように構成される場合との双方を含むことを意味する。
そして回路パターン3および電極端子5を構成する銅系またはアルミニウム系の母材においては、80質量%以上100質量%以下の銅、または90質量%以上100質量%以下のアルミニウムが含まれることが好ましい。たとえば回路パターン3および電極端子5が単一の部材(母材)のみにより構成される場合、その単一の部材の全体が、80質量%以上100質量%以下の銅、または90質量%以上100質量%以下のアルミニウムが含まれる素材により形成される。なお回路パターン3および電極端子5を構成する母材は銀系の材料からなってもよく、その場合、当該母材は80質量%以上90質量%以下の銀を含む。ここで電極端子5は、水平延在部5A、屈曲部5Bおよび鉛直延在部5Cのいずれについても同様に上記の素材により構成されることが好ましい。
ワイヤ4に含まれる銅またはアルミニウムは、回路パターン3および電極端子5に含まれる銅またはアルミニウムよりも割合が少ない。このため、ワイヤ4を構成する素材の拡散温度は、回路パターン3および電極端子5を構成する母材の拡散温度よりも低くなっている。言い換えれば、拡散温度が高い回路パターン3および電極端子5の間に、回路パターン3よりも拡散温度が低い素材からなるワイヤ4を挟んでこれらが互いに接合される。なおここで拡散温度とは、上記母材または素材が溶融し始め当初の位置から拡がり始める時点での加熱温度を意味する。このようにすれば、より低エネルギーでこれらを接合することができる。
またワイヤ4が銅、アルミニウムまたは銀のいずれかを含む不純物からなる素材により形成されれば、ワイヤ4は純粋な銅よりも融点が低く、はんだよりも融点が高い材料から形成されることになる。これにより、たとえばワイヤ4の代わりにはんだが回路パターン3などと接合される場合に比べてより高温条件で半導体装置100を動作させることができる。特に半導体素子7が炭化珪素により形成される場合は、半導体素子7に高温条件での動作が求められるため、ワイヤ4がはんだよりも融点が高い材料から構成されることはより有効となる。
上記においては回路パターン3および電極端子5は、単一の銅系またはアルミニウム系の母材のみによりその全体が形成される場合について示している。しかし以下の図4および図5のように、母材の表面上にさらに他の部材を備える場合も想定される。図4は回路パターン3の変形例を示しており、図5は電極端子5の変形例を示している。図4を参照して、たとえば回路パターン3は、母材としての回路パターン母材3Cと、回路パターン母材3Cの表面上に形成された第1の薄膜としての回路パターン薄膜3Dとにより構成される二層構造であってもよい。この場合、回路パターン母材3Cは上記のとおり、銅系すなわち80質量%以上100質量%以下の銅、またはアルミニウム系すなわち90質量%以上100質量%以下のアルミニウムが含まれることが好ましい。また回路パターン薄膜3Dは、銅系のめっき膜、ニッケル系のめっき膜およびアルミニウム系のコーティング膜からなる群から選択されるいずれかであることが好ましい。回路パターン薄膜3Dとしてのアルミニウム系のコーティング膜は、蒸着またはスパッタリングなどの一般公知の方法により形成される。
図5を参照して、たとえば電極端子5は、母材としての電極端子母材5Dと、電極端子母材5Dの表面上に形成された第2の薄膜としての電極端子薄膜5Eとにより構成される二層構造であってもよい。この場合、電極端子母材5Dは上記のとおり、銅系すなわち80質量%以上100質量%以下の銅、またはアルミニウム系すなわち90質量%以上100質量%以下のアルミニウムが含まれることが好ましい。また電極端子薄膜5Eは、銅系のめっき膜、ニッケル系のめっき膜およびアルミニウム系のコーティング膜からなる群から選択されるいずれかであることが好ましい。電極端子薄膜5Eとしてのアルミニウム系のコーティング膜は、蒸着またはスパッタリングなどの一般公知の方法により形成される。
図5に示すように、電極端子5は、水平延在部5A、屈曲部5Bおよび鉛直延在部5Cのいずれについても同様に上記の二層構造により構成されることが好ましい。
上記の図4、図5のように回路パターン3および電極端子5が二層構造を有していれば、母材の上に形成された金属材料の第1または第2の薄膜により、絶縁基板1やケース6などの絶縁材料の上にも回路パターン3および電極端子5を接合することができる。ただしこの第1または第2の薄膜は、回路パターン3および電極端子5のワイヤ4との(後述するように超音波振動を用いた)接合時に破壊され、破壊された膜の当該薄膜が接合箇所の内部に存在するのみとなる。
図1〜図3のように、ワイヤ4を挟んで回路パターン3と電極端子5とが接合される構成は、以下のように形成される。図6を参照して、まず回路パターン3の一方の主表面3A上に、たとえばY方向に沿って延びる少なくとも1つ以上のワイヤ4がボンディングにより接合される。接合部4A,4Bは、その上に載置される電極端子5と重なる部分よりも外側に配置されるように、ワイヤ4がボンディングされる。その上に電極端子5が載置される。このとき特に、水平延在部5Aがワイヤ4と平面的に重なり接触するように設置される。
この状態で、水平延在部5Aの最上面に超音波接合機12を接触させ、超音波接合機12に超音波振動を印加する。これにより水平延在部5Aとワイヤ4と回路パターン3との接触部分に振動を与え、これらを溶融させて図3に示すフィレット11を形成することにより、これらが互いに金属接合される。
次に、本実施の形態の比較例について説明しながら、本実施の形態の作用効果について説明する。
図7は比較例の半導体装置における、本実施の形態の図2に相当する部分の平面図(A)および断面図(B)である。図7(A),(B)を参照して、本実施の形態の比較例においては、本実施の形態と同様の半導体素子7の表面上にたとえばリードフレームなどの導電性部材13が、バンプ14を介して接合されている。すなわち半導体素子7が図2の回路パターン3に、その上のバンプ14が図2のワイヤ4に、その上の導電性部材13が図2の電極端子5に、それぞれ相当する。この場合においても導電性部材13は超音波接合機を用いて半導体素子7上に接合される。
特に図7(A)に示すように、導電性部材13は、熱応力を吸収緩和しやすくする観点から、バンプ14と接合される部分において、複数の切欠き部を有する櫛歯形状に加工されている。この場合、特に図7(B)に示すように、櫛歯形状の導電性部材13は、個々の細長い櫛歯状の部分を同じ形状および寸法となるように加工することが困難であり、Z方向に関する位置および平面形状がばらつく。これに伴い、導電性部材13と半導体素子7との間に配置されるたとえばアルミニウムからなるバンプ14はその厚みがばらつき、導電性部材13から半導体素子7への放熱性が設計値とは異なるものとなる可能性がある。また導電性部材13の個々の櫛歯状の部分の間でその位置がZ方向に大きく異なる場合、超音波接合が十分になされた櫛歯状の部分と、超音波接合がまったくされていない櫛歯状の部分とが生じる。この場合、超音波接合がまったくされていない櫛歯状の部分はバンプ14を介した半導体素子7への導電性をまったく有さなくなり、不良品となる可能性がある。このようにバンプ14の厚みにばらつきが生じることは、半導体装置全体の信頼性を著しく低下させるおそれがある。
このため櫛歯状の導電性部材13を用いずに、本実施の形態のように外部接続用の電極端子5を形成し、これと土台基板123の回路パターン3とをワイヤ4により超音波接合することが考えられる。しかしこの場合においても、図8を参照して、(1)に示す初期状態のように、X方向に延びるワイヤ4の長さが十分でなく、その回路パターン3と接合される両端部(接合部4A,4B)が、電極端子5と重なる領域内にある場合には、以下の問題が生じ得る。
すなわち図8の(2)に示すように、ボンディングされたワイヤ4上の電極端子5を超音波接合するに際し、電極端子5をZ方向下方へ押し込みながらワイヤ4を押しつぶしていく過程が発生する。この過程において平面視における電極端子5の外側にワイヤ4がはみ出て来る。その後さらにこの過程を進めれば、図8の(3)に示すように、電極端子5からはみ出たワイヤ4の部分が溶融してフィレット11が形成される。仮にワイヤ4の両端部が初期状態にて既に電極端子5の外側にあれば、フィレット11はよりスムーズにかつ良好な形状となるように形成することが可能となる。ワイヤ4の両端部が電極端子5の内側にある場合に比べて外側にある場合にはフィレット11を形成するためにワイヤ4を押しつぶすために必要な押圧力をより大きくする必要があるためである。またワイヤ4の両端部が電極端子5の内側にある場合に比べて外側にある場合の方が形成されるフィレット11を大きくすることができ、接合力を高めることができる。この観点から、ワイヤ4の回路パターン3との接合部は電極端子5の外側にある方が好ましいといえる。
また異なる観点から考察すれば、図9を参照して、ワイヤ4の回路パターン3との接合部4A,4Bが電極端子5と重なる部分にある場合、接合部4A,4Bにおいてはワイヤ4はその上の電極端子5と接触しなくなる。ボンディングがなされた接合部4A,4Bにおいてはワイヤ4のZ方向の厚みは元の厚みより薄くなっているためである。このため図9のように接合部4A,4Bにおいてワイヤ4が電極端子5と接合できなくなり、ワイヤ4と電極端子5との接合部分の面積が少なくなる。その結果、電極端子5からワイヤ4への電気伝導性および放熱性を低下させる可能性がある。また電極端子5の真下におけるワイヤ4の厚みが接合部4A,4Bとそれ以外の部分との間でばらつきを生じていることとなり、このことも電極端子5からワイヤ4への電気伝導性および放熱性を低下させる原因となる。
以上の問題に鑑み、本実施の形態においては、図2に示すように、平面視において、回路パターン3とワイヤ4とが接合される接合部4A,4Bは、ワイヤ4と電極端子5とが重なる部分よりも外側に配置される。これにより、電極端子5をワイヤ4上に超音波接合する際に、電極端子5の真下のワイヤ4の全体の厚みをばらつきのないほぼ一定の値にすることができる。ワイヤ4は電極端子5の真下とそれ以外の領域との間で厚みが異なるものとなるが、少なくとも電極端子5の真下では、ばらつきなくどの領域においてもほぼ均一の厚みとなる。これは水平延在部5Aが水平方向に沿って拡がることと、電極端子5の真下には接合部4A,4Bが存在しないことによる。
これにより、電極端子5とワイヤ4とを全体的に良好に接合させることができ、電極端子5とワイヤ4との間の良好な電気伝導性および放熱性を確保することができる。また電極端子5の側面にフィレット11を容易に形成することができるため、電極端子5とワイヤ4とを構成する金属間接合が強固になり、このことからも電極端子5とワイヤ4との間の電気伝導の信頼性を高めることができる。
放熱性を高めることができるため、電極端子5とワイヤ4との間の熱応力を緩和させることができ、電極端子5と回路パターン3との接合部の強度などの信頼性を高めることができ、半導体装置100の寿命を延ばすことができる。
また電極端子5の水平延在部5Aは切欠き部を有さず、その平面視における端面は屈曲することなく直線状に延びている。このため、電極端子5とワイヤ4との接触面積が不必要に小さくなることはない。このため電極端子5とワイヤ4との間の電流量の低下を抑制することができる。したがって、半導体装置100に含まれる電極端子5を小型化したとしても十分な電流量を確保することができるため、半導体装置100を小型化させることもできる。
次に、仮にワイヤ4の1か所のみが回路パターン3に接合されれば、その後の電極端子5の接合時にそのワイヤ4が回路パターン3から浮いたり位置ずれしたり、あるいは回転したりすることにより、電極端子5とワイヤ4との接合位置の精度および強度などが劣化する可能性がある。その点、2か所においてあらかじめワイヤ4が回路パターン3に固定されていれば、その後の電極端子5の接合時におけるワイヤ4と電極端子5との接合位置および強度を高精度に制御することができる。またそもそもワイヤボンディング工程においては接合部4Aにてワイヤ4を接合後そこでワイヤ4が切られ、そこから互いに離れた接合部4Bにてワイヤ4を接合後またワイヤ4が切られるという処理がなされる。このためワイヤボンディング工程がなされる場合には必然的にワイヤ4は2か所以上において回路パターン3と接合される。
また接合部4A,4Bは、水平延在部5Aと屈曲部5Bとを結ぶX方向に関して、屈曲部5Bよりも水平延在部5A側すなわちX方向負側に配置されている。これにより、電極端子5とワイヤ4とが重なる領域の全体において、電極端子5の水平延在部5Aとワイヤ4とが接触した状態となる。このため、水平延在部5Aに超音波接合機12の押圧力等を加えることにより、超音波接合振動を容易にワイヤ4の全体に伝えることができる。したがってワイヤ4は、電極端子5と重なる領域の全体において電極端子5と確実に接合され、両者間の良好な電気伝導性および放熱性を確保することができる。
その他、電極端子5の水平延在部5Aに超音波接合機12の超音波振動を加えるため、超音波振動が水平延在部5Aから屈曲部5B側に伝わりやすくなる。このため本実施の形態では、図3に示すように屈曲部5Bとワイヤ4との間にもフィレット11を形成させ、屈曲部5Bと回路パターン3とを良好に接合させることができる。
実施の形態2.
図10を参照して、本実施の形態の半導体装置も、実施の形態1の半導体装置と同様に、超音波接合機12を用いて電極端子5とワイヤ4と回路パターン3とが接合される。また本実施の形態の半導体装置においても複数のワイヤ4がすべて、たとえばX方向に関して互いに間隔をあけるように、Y方向に沿って延びている。ただし図10を図6と比較して、本実施の形態においては、複数のワイヤ4のうち少なくとも1つは、屈曲部5Bと平面視において重なる領域を通るように配置される。この点において本実施の形態は、複数のワイヤ4はすべて水平延在部5Aと平面視において重なる領域を通るように配置される実施の形態1と異なっている。なお本実施の形態においても、図10に示すように、複数のワイヤ4のうちのたとえば1つは屈曲部5Bと平面視において重なる領域を通るが、それ以外のワイヤ4は実施の形態1と同様に、水平延在部5Aと平面視において重なる領域を通るように配置されていてもよい。
図11は屈曲部を拡大して示している。上記のように屈曲部5Bは電極端子5のうち、X方向に関して水平方向に対してZ方向上方に浮くように延びており、かつZ方向に関して鉛直方向に対してX方向左方に曲がるように延びている領域である。すなわち図11(A)を参照して、屈曲部5BとはそのZ方向最下部の最下点5FからZ方向最上部の最上点5Gまでの曲面を描く領域に対応する、図中の点線で囲まれた領域である。最下点5Fから最上点5GまでのX方向に関する寸法を曲げサイズと定義し、ここではaと表す。また以下において、曲げサイズの1/2とは、a/2の寸法を意味し、図に示すように最下点5Fおよび最上点5GからのX方向の寸法がa/2である、屈曲部の中点を意味する。また曲げサイズ1/2以下の領域とは、特に電極端子5における最上点5GからのX方向の距離がa/2以下の領域を意味するものとする。
図11(B)を参照して、水平延在部5Aにおいては、容易にその真下のワイヤ4と接触した状態となるため、超音波接合振動がワイヤ4に伝わりやすく確実に電極端子5とワイヤ4との金属間接合がなされる。これに対し、屈曲部5Bにおいてはその最下面が、製造上の都合により曲面形状となっているため、その最下面の位置が水平延在部5Aに比べてZ方向上方に配置される。このため屈曲部5Bの真下のワイヤ4は屈曲部5Bと接触しなくなる。すると屈曲部5Bの真下のワイヤ4は、屈曲部5Bからの押圧力を受けないため、電極端子5の超音波接合の前段階すなわちたとえばワイヤボンディングがなされた直後の状態において、図中の矢印Mに示す方向に移動しやすくなる。この現象は、特に曲げサイズ1/2以下の領域において起こりやすくなる。
図11(C)を参照して、ワイヤ4の断面積が比較的大きく、曲げサイズ1/2以下の領域のワイヤ4が屈曲部5Bに接する場合においても、電極端子5の下方への押圧力などにより、当該ワイヤ4は屈曲部5Bの最下面に沿って図の矢印Mの方向へ移動する場合がある。この移動により、屈曲部5Bの真下にはワイヤ4が配置されないことになり、ワイヤ4は上方からの押圧力により押しつぶされることがなく、溶融およびフィレットの形成がなされるに至らなくなる。
このようになれば、超音波振動を与えても、そもそもワイヤ4が電極端子5に接触していないため、ワイヤ4は電極端子5に接合されず、また回路パターン3とも接合されずに当該ワイヤ4が不良品となる懸念がある。
そこで屈曲部5Bと重なる領域のワイヤ4については、電極端子5と重なる領域の外側の領域における2か所の接合部の他に、屈曲部5Bと重なる領域にも接合部が設けられることが好ましい。図12はワイヤ4が屈曲部5Bと重なる領域を通る場合における接合部の位置の例を示す平面図である。図12(A)を参照して、たとえばX方向に関して屈曲部5BよりもX方向正側にワイヤ4の両端部の接合部4A,4Bを有し、それらの間であり屈曲部5Bと重なる領域に他の接合部4Cを有していてもよい。あるいは図12(B)を参照して、たとえば屈曲部5BとX方向の位置が等しい、電極端子5の外側の領域にワイヤ4の両端部の接合部4A,4Bを有し、それらの間であり屈曲部5BよりもX方向正側に他の接合部4Cを有していてもよい。さらに図12(C)を参照して、ワイヤ4はその全体に直線状に延び、両端部の接合部4A,4Bの間の接合部4Cが屈曲部5Bと重なる領域に存在する構成であってもよい。
図12(A)〜(C)のいずれの場合においても、ワイヤ4を回路パターン3にボンディングする際には、まず接合部4A(4B)に接合され、次に接合部4Cに接合され、最後に接合部4B(4A)に接合される。
次に、本実施の形態の作用効果について説明する。
通常は実施の形態1のように、屈曲部5Bにはワイヤ4を接合することができない。しかし本実施の形態のように屈曲部5Bと平面視において重なる領域を通るようにワイヤ4を配置すれば、少なくとも屈曲部5Bの真下にも、屈曲部5Bの最下面の曲面形状の如何によらずワイヤ4を間接材として配置させることができる。
この場合において、両端部の接合部4A,4Bの間の接合部4Cを設けることにより、接合部4Cと隣接する領域においてワイヤ4が屈曲部5Bの特に曲げサイズ1/2以下の領域に重なる場合においても、ワイヤ4が屈曲部5Bの外側に向けて移動し電極端子5から外れ、電極端子5および回路パターン3と接続できなくなる不具合を抑制することができる。
なおこの場合においても、実施の形態1と同様に、接合部4Cにおいてワイヤ4が潰され薄くなることから、接合部4Cにおいてワイヤ4がその上の電極端子5と接触しなくなることはあり得る。しかし接合部4Cにてワイヤ4を回路パターン3に固定することにより、少なくとも接合部4C以外の屈曲部5Bと重なる領域においては、接合部4Cを設けない場合に比べて確実にワイヤ4と屈曲部5Bとを接合させることができる。
実施の形態3.
図13を参照して、本実施の形態の半導体装置は、実施の形態1の半導体装置100と比べて、ワイヤ4の延びる方向が異なっている。具体的には、図13を図2と比較して、本実施の形態においては回路パターン3の一方の主表面3A上に接合されるワイヤ4は、X方向、すなわち水平延在部5Aと屈曲部5Bとを結ぶ方向に沿って延びている。この点においてワイヤ4がY方向、すなわち水平延在部5Aと屈曲部5Bとを結ぶ方向に交差する方向に延びる実施の形態1の図2と異なっている。
本実施の形態の半導体装置は以上の点においてのみ実施の形態1と異なっており、他の点は実施の形態1と同様であるため、同一の構成要素については同一の符号を付しその説明を繰り返さない。
次に、本実施の形態の作用効果について説明する。
図13のようにワイヤ4を配置すれば、水平延在部5Aの真下に加えて、屈曲部5Bの真下にもワイヤ4が配置される。また実施の形態2と異なり水平延在部5Aと屈曲部5Bとを結ぶ方向にワイヤ4が延びる。すなわち個々のワイヤ4は、水平延在部5Aの真下と屈曲部5Bの真下との双方に配置されるように延びる。このためワイヤ4は少なくとも水平延在部5Aの真下において水平延在部5Aからの接触押圧力により十分に位置決めされ仮固定された状態で超音波接合される。したがって実施の形態2のように、屈曲部5Bの真下においてワイヤ4が外側に移動する可能性を低減することができ、高い位置精度でワイヤ4が回路パターン3上に接合される。
以上の各実施の形態に示すワイヤ4の本数および断面積は、必要な電流量によって決まるワイヤ4と電極端子5との接触面積、電極端子5の大きさおよび土台基板123の大きさに応じて適宜変更することができる。
以上の各実施の形態(に含まれる各例)に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 絶縁基板、1A,2A,3A 一方の主表面、1B,2B,3B 他方の主表面、2 ベース板、3 回路パターン、3C 回路パターン母材、3D 回路パターン薄膜、4,9 ワイヤ、4A,4B,4C 接合部、5 電極端子、5A 水平延在部、5B 屈曲部、5C 鉛直延在部、5D 電極端子母材、5E 電極端子薄膜、6 ケース、7 半導体素子、8 接合材、9 ワイヤ、10 ゲル、11 フィレット、12 超音波接合機、13 導電性部材、14 バンプ、100 半導体装置、123 土台基板。

Claims (9)

  1. 絶縁基板の一方の主表面上に形成された、少なくとも一部に導電性を有する回路パターンと、
    前記回路パターンに接合された導電性の少なくとも1つ以上のワイヤと、
    前記ワイヤに接合されることにより、前記回路パターンと電気的に接続された電極端子と、
    前記回路パターンに接合された半導体素子とを備え、
    前記電極端子は、前記主表面に沿うように拡がり前記ワイヤと接続される水平延在部と、前記水平延在部に対して延在方向を変更するための屈曲部とを含み、
    平面視において、前記回路パターンと前記ワイヤとが接合される接合部は、前記ワイヤと前記電極端子とが重なる部分よりも外側に配置されている、半導体装置。
  2. 前記接合部は互いに間隔をあけて2か所以上設けられる、請求項1に記載の半導体装置。
  3. 前記接合部は、前記水平延在部と前記屈曲部とを結ぶ方向に関して、前記屈曲部よりも前記水平延在部側の領域に配置されている、請求項1または2に記載の半導体装置。
  4. 前記ワイヤは複数配置され、
    前記複数のワイヤのうち少なくとも1つは、前記屈曲部と平面視において重なる領域を通るように配置される、請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記ワイヤは、銅、アルミニウムまたは銀のいずれかを含む不純物からなる素材であり、
    前記ワイヤを構成する前記素材の拡散温度は、前記回路パターンおよび前記電極端子を構成する母材の拡散温度よりも低い、請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記回路パターンおよび前記電極端子は、銅系またはアルミニウム系の前記母材により構成され、
    前記母材においては、80質量%以上100質量%以下の銅、または90質量%以上100質量%以下のアルミニウムが含まれる、請求項5に記載の半導体装置。
  7. 前記回路パターンは、前記母材と、前記母材の表面上に形成された第1の薄膜とを含み、
    前記第1の薄膜は、銅系のめっき膜、ニッケル系のめっき膜およびアルミニウム系のコーティング膜からなる群から選択されるいずれかである、請求項6に記載の半導体装置。
  8. 前記電極端子は、前記母材と、前記母材の表面上に形成された第2の薄膜とを含み、
    前記第2の薄膜は、銅系のめっき膜、ニッケル系のめっき膜およびアルミニウム系のコーティング膜からなる群から選択されるいずれかである、請求項6または7に記載の半導体装置。
  9. 前記半導体素子は、シリコン、炭化珪素、窒化ガリウムからなる群より選択されるいずれかからなる、請求項1〜8のいずれか1項に記載の半導体装置。
JP2016131706A 2016-07-01 2016-07-01 半導体装置 Active JP6621714B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016131706A JP6621714B2 (ja) 2016-07-01 2016-07-01 半導体装置
US15/473,824 US9859195B1 (en) 2016-07-01 2017-03-30 Semiconductor device
DE102017207727.1A DE102017207727B4 (de) 2016-07-01 2017-05-08 Halbleiteranordnung
CN201710524567.2A CN107564875B (zh) 2016-07-01 2017-06-30 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016131706A JP6621714B2 (ja) 2016-07-01 2016-07-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2018006576A true JP2018006576A (ja) 2018-01-11
JP6621714B2 JP6621714B2 (ja) 2019-12-18

Family

ID=60662656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016131706A Active JP6621714B2 (ja) 2016-07-01 2016-07-01 半導体装置

Country Status (4)

Country Link
US (1) US9859195B1 (ja)
JP (1) JP6621714B2 (ja)
CN (1) CN107564875B (ja)
DE (1) DE102017207727B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201159A (ja) * 2018-05-18 2019-11-21 富士電機株式会社 逆導通型半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
CN110998832B (zh) * 2017-07-28 2023-10-13 三菱电机株式会社 半导体装置以及半导体模块
JP7435415B2 (ja) * 2020-11-16 2024-02-21 三菱電機株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289146A (ja) * 1998-04-01 1999-10-19 Mitsubishi Electric Corp 複合配線材及びその製造方法
JP2006319002A (ja) * 2005-05-10 2006-11-24 Nippon Steel Corp 半導体実装体、半導体実装体半製品及びその製造方法
WO2012157584A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
WO2015004956A1 (ja) * 2013-07-10 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19522172C1 (de) 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
JPH1126666A (ja) 1997-07-03 1999-01-29 Fuji Electric Co Ltd 半導体装置
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
CN100378992C (zh) * 2002-06-28 2008-04-02 矽品精密工业股份有限公司 一种半导体封装件及其制法
JP2006196765A (ja) 2005-01-14 2006-07-27 Mitsubishi Electric Corp 半導体装置
DE102007024160B4 (de) 2007-05-24 2011-12-01 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
JP2012160554A (ja) * 2011-01-31 2012-08-23 Toshiba Corp ボンディングワイヤの接合構造及び接合方法
JP5633496B2 (ja) * 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289146A (ja) * 1998-04-01 1999-10-19 Mitsubishi Electric Corp 複合配線材及びその製造方法
JP2006319002A (ja) * 2005-05-10 2006-11-24 Nippon Steel Corp 半導体実装体、半導体実装体半製品及びその製造方法
WO2012157584A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
WO2015004956A1 (ja) * 2013-07-10 2015-01-15 三菱電機株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019201159A (ja) * 2018-05-18 2019-11-21 富士電機株式会社 逆導通型半導体装置
JP7106981B2 (ja) 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置

Also Published As

Publication number Publication date
US20180005923A1 (en) 2018-01-04
DE102017207727A1 (de) 2018-01-04
DE102017207727B4 (de) 2022-02-03
CN107564875B (zh) 2020-05-22
US9859195B1 (en) 2018-01-02
JP6621714B2 (ja) 2019-12-18
CN107564875A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
JP5347222B2 (ja) 半導体装置の製造方法
JP6621714B2 (ja) 半導体装置
JP6685143B2 (ja) 電極端子、半導体装置及び電力変換装置
JP6195689B1 (ja) パワーモジュール
WO2012157583A1 (ja) 半導体装置とその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP2009038139A (ja) 半導体装置およびその製造方法
JP2015142018A (ja) 電力用半導体装置
JP5233853B2 (ja) 半導体装置
JP4645276B2 (ja) 半導体装置
JP6834815B2 (ja) 半導体モジュール
CN104241362A (zh) 半导体器件
JP3812549B2 (ja) 半導体装置
JP4485995B2 (ja) パワー半導体モジュール
JP2005347327A (ja) 半導体装置
JP6818465B2 (ja) 熱電モジュール
JP2005183568A (ja) 電力用半導体装置
JP2009231685A (ja) パワー半導体装置
JP2004296837A (ja) 半導体装置
JP5602703B2 (ja) パワー半導体モジュール
JP2010093287A (ja) パワー半導体モジュール
JP2012238749A (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP2016029688A (ja) 電力用半導体装置
JP4047572B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191120

R150 Certificate of patent or registration of utility model

Ref document number: 6621714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250