JP2018006563A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018006563A JP2018006563A JP2016131064A JP2016131064A JP2018006563A JP 2018006563 A JP2018006563 A JP 2018006563A JP 2016131064 A JP2016131064 A JP 2016131064A JP 2016131064 A JP2016131064 A JP 2016131064A JP 2018006563 A JP2018006563 A JP 2018006563A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- conductor
- terminal
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】銀系接合材から発生するマイグレーションを抑制し、電子部品の短絡を防止でき、信頼性の高い半導体装置を提供すること。【解決手段】本発明の半導体装置は、電子部品と導電体とを接合材で構成され、電子部品は第1の端子と第2の端子と本体で形成され、導電体は第1の電極と第2の電極が一対に形成され、かつ第1の電極と第2の電極の間に第3の電極が形成され、第3の電極は第1の電極または第2の電極と同電位であり、接合材は銀系接合材からなり、第1の端子と第1の電極を接合し、第2の端子と第2の電極を接合していることを特徴とする。【選択図】図1
Description
本発明は、半導体装置に関し、特に電子部品を接合して構成された半導体装置に関する。
一般的に、プリント基板に電子部品を搭載する製造方法や電子部品を搭載したプリント基板を内蔵している半導体装置が知られている。たとえば、特許文献1には、セラミックで構成された基板にLEDを搭載するLED実装基板が開示されている。
基板上の一対の導電パターンの間にレジスト層を設けてLED(電子部品)を搭載いている。これにより、導電パターン同士が近接していてもレジスト層によりマイグレーションを抑制している。
半導体装置において、電子部品を接合する場合、はんだ等のフラックス成分を必要とせず、洗浄をしない目的で、銀系接合材を使用するが、マイグレーションが発生することが知られている。
しかしながら、従来技術は、導電パターン(導電体)のマイグレーションにはよいが、接合材にマイグレーションが発生する場合、電子部品が短絡するという課題がある。
従って、本発明は、上述した課題を解決するためになされたものであり、電子部品を導電体間に搭載し、銀系接合材を用いても、マイグレーションの影響を受けない半導体装置を提供することを目的とする。
上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体装置は、電子部品と導電体とを接合材で構成されている。電子部品は第1の端子と第2の端子と本体で形成されている。導電体は第1の電極と第2の電極が一対に形成され、かつ第1の電極と第2の電極の間に第3の電極が形成され、第3の電極は第1の電極または第2の電極と同電位である。接合材は銀系接合材からなり、第1の端子と第1の電極を接合し、第2の端子と第2の電極を接合している。
本発明は、電子部品を導電体の電極間に搭載し、銀系接合材で接合している。導電体の電極間に同電位の電極を備えているので、銀系接合材から発生するマイグレーションを抑制する。これにより、電子部品の短絡を防止でき、信頼性の高い半導体装置を提供することができる。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
本発明の実施例に係る半導体装置を以下に説明する。各図は、本発明の実施例に係る半導体装置の要部断面図である。要部とは、半導体装置の構造の一部分において、導電体に電子部品を搭載する部位である。
図1に示す実施例1は、半導体装置の要部であり、電子部品1、導電体2、接合材3で構成されている。
電子部品1は、断面が方形状で両端に一対の電極からなる第1の端子11と第2の端子、および本体13で構成されている。例えば、電子部品1は、チップコンデンサやサーミスタである。
導電体2は、電子部品1を搭載する2つの配線パターンである第1の電極21と第2の電極22と、その間に第3の電極23を備えている。例えば、導電体2は、銅材からなるリードフレームである。それぞれの電極はリードフレームのパターンで形成することができる。
リードフレームのパターン同士は空間で離れて形成されている。さらに、第1の電極21と第3の電極23、または第2の電極2と第3の電極23が同電位で繋がっている。
接合材3は、電子部品1の第1の端子11と導電体2の第1の電極21とを接合している。かつ、電子部品1の第2の端子12と導電体2の第2の電極22とを接合している。例えば、接合材3は銀系接合材であり、銀ペーストからなる接着材で、リフロー接合に用いる。
次に、上述の実施例1に係る半導体装置の効果を説明する。
本発明の実施例1に係る半導体装置は、導電体(リードフレームのパターン)の電極上に電子部品を銀ペーストからなる接合材により搭載している。この時、電子部品の端子間、すなわち、導電体の電極(接合材)間に第3の電極を備えている。第3の電極と一対からなる電子部品の一方の端子(導電体の一方の電極)と同電位である。例えば、陽極電極を同電位とするとよい。
これにより、一方の接合材(端子、電極)で電気分解された銀イオンが、もう一方の接合材(端子、電極)に引き寄せられことを低減できるので、接合材の銀マイグレーションを抑制することができる。
さらに、余分な接合材は、リードフレームの側面に流れ込むことができ、吸収し保持される。これにより、接合材同士が近接し過ぎることを防止することができる。
図2に示す実施例2は、半導体装置の要部であり、電子部品1、導電体2、接合材3、基板4で構成されている。
電子部品1と接合材3は、実施例1の場合と同様であるので、詳細を省略する。
導電体2は、電子部品1を搭載する2つの配線パターンである第1の電極21と第2の電極22と、その間に第3の電極23を備えている。さらに、導電体2は、基板4の一方の主面に形成されている。例えば、導電体2と基板4の組合せからなるプリント基板である。導電体2のそれぞれ電極は、銅めっき等によるパターンで形成することができる。一般的な構造のため、保護膜等を省略する。
基板4の材質は、ガラスエポキシ基板の他、セラミック材を用いることができる。
さらに、基板4は、第1の電極21と第3の電極23の間と、第2の電極22と第3の電極23の間に溝部5が形成されている。
次に、上述の実施例2に係る半導体装置の効果を説明する。
本発明の実施例2に係る半導体装置は、基板上の導電体に電子部品を銀ペーストからなる接合材により搭載している。この時、電子部品の端子間、すなわち、導電体の電極(接合材)間に第3の電極を備えている。第3の電極と一対からなる電子部品の一方の端子(導電体の一方の電極)と同電位である。例えば、陽極電極を同電位とするとよい。
これにより、一方の接合材(端子、電極)で電気分解された銀イオンが、もう一方の接合材(端子、電極)に引き寄せられことを低減できるので、接合材の銀マイグレーションを抑制することができる。
さらに、余分な接合材は、基板の溝部に流れ込むことができ、吸収し保持される。これにより、接合材同士が近接し過ぎることを防止することができる。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能である。
実施例としては、半導体装置の組立体として説明したが、樹脂封止した半導体パッケージであってもよい。
リードフレームの一方の面に電子部品を搭載したが、他方の面であってもよい。
また、基板を使用することによって、複数の電子部品を内蔵するモジュール型の半導体装置とすることができる。
1、電子部品
11、第1の端子
12、第2の端子
13、本体
2、導電体
21、第1の電極
22、第2の電極
23、第3の電極
3、接合材
4、基板
5、溝部
11、第1の端子
12、第2の端子
13、本体
2、導電体
21、第1の電極
22、第2の電極
23、第3の電極
3、接合材
4、基板
5、溝部
Claims (3)
- 電子部品と導電体とを接合材で接合する半導体装置において、前記電子部品は第1の端子と第2の端子と本体で形成され、前記導電体は第1の電極と第2の電極が一対に形成され、かつ前記第1の電極と前記第2の電極の間に第3の電極が形成され、前記第3の電極は前記第1の電極または前記第2の電極と同電位であり、前記接合材は銀系接合材からなり、前記第1の端子と前記第1の電極を接合し、前記第2の端子と前記第2の電極を接合していることを特徴とする半導体装置。
- 前記導電体はリードフレームで形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記導電体は基板を基体とし、前記基板の一方の主面に形成され、かつ前記第1の電極と前記第3の電極の間および前記第2の電極と前記第3の電極の間にそれぞれ溝が形成されていることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016131064A JP2018006563A (ja) | 2016-06-30 | 2016-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016131064A JP2018006563A (ja) | 2016-06-30 | 2016-06-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018006563A true JP2018006563A (ja) | 2018-01-11 |
Family
ID=60948086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016131064A Pending JP2018006563A (ja) | 2016-06-30 | 2016-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018006563A (ja) |
-
2016
- 2016-06-30 JP JP2016131064A patent/JP2018006563A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5340583B2 (ja) | 半導体発光装置 | |
US8089092B2 (en) | Semiconductor light emitting device | |
JP2016213308A (ja) | プリント回路板及びプリント配線板 | |
JP6226068B2 (ja) | 半導体装置 | |
JP5041593B2 (ja) | チップ型半導体装置の製造方法 | |
JP2009054690A (ja) | リードフレーム構造体 | |
JP2008288487A (ja) | 表面実装型発光ダイオード | |
JP2009164176A (ja) | 半導体発光装置 | |
KR20160126311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
JP2008159671A (ja) | プリント配線基板および電子装置 | |
JP2011077164A (ja) | 半導体発光装置 | |
TWI634823B (zh) | 電子裝置 | |
JP6496622B2 (ja) | セラミックス配線基板及び電子部品収納用パッケージ | |
JP2018006563A (ja) | 半導体装置 | |
JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
JP7022541B2 (ja) | 半導体装置 | |
CN109511278B (zh) | 电子模块 | |
JP2014049519A (ja) | 半導体装置およびそれを備えた電子機器 | |
US20110228487A1 (en) | Integrated Circuit Card | |
WO2012129118A1 (en) | Circuit protection device | |
JP4749165B2 (ja) | 多数個取り配線基板 | |
WO2019216234A1 (ja) | リードレスパッケージ実装基板 | |
JP2005294343A (ja) | 受光集積回路装置 | |
EP1357595A1 (en) | Ball grid array semiconductor package with resin coated core | |
JP2008124273A (ja) | シールド構造基板とその製造方法 |