JP2017517157A - 埋め込まれたトレース - Google Patents

埋め込まれたトレース Download PDF

Info

Publication number
JP2017517157A
JP2017517157A JP2017514255A JP2017514255A JP2017517157A JP 2017517157 A JP2017517157 A JP 2017517157A JP 2017514255 A JP2017514255 A JP 2017514255A JP 2017514255 A JP2017514255 A JP 2017514255A JP 2017517157 A JP2017517157 A JP 2017517157A
Authority
JP
Japan
Prior art keywords
channel
laminate substrate
trace
catalytic
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017514255A
Other languages
English (en)
Other versions
JP6612330B2 (ja
Inventor
コンスタンティン・カラヴァキス
ケネス・エス・バール
スティーブ・カーニー
Original Assignee
シエラ・サーキッツ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シエラ・サーキッツ・インコーポレーテッド filed Critical シエラ・サーキッツ・インコーポレーテッド
Publication of JP2017517157A publication Critical patent/JP2017517157A/ja
Application granted granted Critical
Publication of JP6612330B2 publication Critical patent/JP6612330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/08—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by electric discharge, e.g. by spark erosion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

ラミネート基材を含むプリント回路基板。ラミネート基材は、触媒性材料の表面がアブレーションされている所以外で金属メッキを阻止する触媒性材料を含む。金属トレースがラミネート基材内のトレースチャネル内に形成される。チャネルは触媒性材料の表面の下で延在する。

Description

関連出願の相互参照
本願は、「埋め込まれたトレース」とのタイトルで２０１４年５月１９日に出願された米国特許出願第１４／２８１，６３１号に関連し、その利益及び優先権を主張し、これにより参照によってその全体が本願に組み込まれる。
典型的なプリント回路基板（ＰＣＢ）の製造プロセスにおいて、ＰＣＢの両側に銅を有する銅クラッドラミネートを用いることができる。フォトイメージ可能なレジストがＰＣＢの両側に適用され、露光され、現像されて回路をつくる。その後、銅の化学的エッチング液を用いて回路間の不必要な銅が除去される。その後、レジストは化学的に除去される。多層構造のために、ガラス強化された完全には硬化されていない樹脂プリプレグが仕上がったコアの両側に置かれ、ＰＣＢの両側の銅ホイルを用いて加熱下、真空下、及び圧力下でラミネートされ得る。穴あけ（ｄｒｉｌｌｉｎｇ）等の機械的手段またはレーザーを用いて孔形成が実行されてよく、外層と内層とを相互接続するブラインドビアをつくる。プリプレグは、まだ合成樹脂で含浸されていない場合には、合成樹脂で強化され得る。
トレースがラミネート表面上に０．５〜２．５ｍｉｌで形成されるプリント回路基板（ＰＣＢ）の製造では、プレプレグのラミネーション中に、またはＰＣＢが二層基板の場合にはソルダーマスクの適用中に、トレース間にボイドが取り込まれる可能性がある。更に、信号の完全性（ｉｎｔｅｇｒｉｔｙ）及び導体インピーダンスはトレース間の誘電体間隔の関数である。ラミネート表面上にＰＣＢトレースが形成される場合、ＰＣＢトレース上の誘電体間隔は基板の長さ及び幅を横断して変化するだろう。これによってＰＣＢトレースのインピーダンスを精確に制御することが困難となる。また、ＰＣＢトレースがラミネート表面上に形成され、トレースの幅及び間隔が１ｍｉｌ未満である場合、細かいトレースラインのラミネート表面への適切な接着の失敗によって、製造における低い歩留まり及び信頼性の問題の両方を引き起こし得る。例えば、基材の表面上にトレースを形成する場合、フォトリソグラフィー及び化学的銅エッチングの限界によって導入された不正確さのために、トレースの形状はトレースの長さを横断して変化し得る。トレースの形状が変化することで、低い信号伝搬及びトレースインピーダンスが生じ得る。
ある実施例に係る埋め込まれたトレースを有するプリント回路基板の構造が描写された簡略図を示す図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスを要約する、簡略化されたフローチャートを示す図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。 ある実施例に係る埋め込まれたトレースを有するプリント回路基板を製造するためのプロセスのステップを描写する図である。
ＰＣＢトレースがラミネート表面上に形成される際に生じる上記問題を解決するために、ＰＣＢトレースがラミネート表面上に延在しないように、ＰＣＢトレースはラミネート基材中に埋め込まれる。これは図２に描写され、ＰＣＢトレース１２がラミネート基材１０内に埋め込まれる。次の層１３は、例えば、二層ＰＣＢ基板用のソルダーマスクまたは二以上の層若しくは非ガラス強化触媒性接着剤を含むＰＣＢ基板用のプリプレグラミネーション層であり得る。
ＰＣＢトレース１２はチャネルに、例えば０．２５から２．５ｍｉｌの深さで形成される。このチャネルはラミネート基材１０の表面でアブレーションされる。ＰＣＢトレース１２を埋め込むことによって、チャネル形成プロセスによってＰＣＢトレースの形状は非常に良好に制御されるので、より良好な電気性能を提供する。また、ＰＣＢトレース１２をラミネート基材１０中に埋め込むことによって、トレースが非常に細かい、例えば、トレースの厚さ及びトレース間の間隔が１ｍｉｌ未満である場合に生じる接着問題が解決される。ＰＣＢトレースが埋め込まれると、それらはラミネート表面によって三側が束縛される。
図２は、埋め込まれたトレースを有するプリント回路基板を製造するプロセスを要約する、簡略化されたフローチャートを示す。ブロック３１において、プロセスはラミネート基材で開始する。例えば、銅なしで触媒性ベースラミネートが使用される。例えば、この触媒性ベースラミネートは、主にカオリンである無機充填材からなるパラジウム触媒粒子を含むパラジウム粉末を用いる。例えば、無機充填材は、塩パラジウムを、ケイ酸アルミニウム、カオリン等のクレイ等の充填材の表面で、還元剤と接触させることで生成される。代替的に、パラジウムの塩の代わりに、銀等の別の金属の塩を用いることができる。
還元剤としてヒドラジン水和物を用いてパラジウム塩をパラジウム金属に還元することができる。充填材がスラリーの形態で水とともに混合タンクへと添加され得り、その後、塩化パラジウム（ＰｄＣｌ）及び塩酸（ＨＣｌ）溶液が混合物へと添加され、その後にヒドラジン水和物が続く。そのような触媒力の作成についての更なる情報については、ＵＳＰＮ４，２８７，２５３を参照されたい。
触媒粉末がエポキシ樹脂のウェルに分散され得る。従来のガラス布のコーティング及び乾燥装置を用いてガラス布を樹脂及び触媒で含浸するのに、触媒性充填材をその中に有するエポキシ樹脂が使用され得る。被覆された半硬化樹脂／ガラス布を一緒に標準的な真空ラミネート装置下で押圧することでプリント回路基板用のラミネートをつくるのに、被覆された半硬化樹脂／ガラス布を用いることができる。得られた層状ラミネート材料がプリント回路基板用の触媒性ラミネート基材として使用され得る。
例えば、ラミネート基材１０は、例えば２から６０ｍｉｌの任意の厚さの触媒性ラミネート基材である。例えば、ラミネート基材１０は、真空ラミネーション後に得られる仕上がったラミネートが樹脂リッチな表面を有するように、樹脂リッチなプリプレグを外側に有する非クラッド触媒性ベースラミネートからなる。例えば、樹脂リッチなプリプレグは、７１％の樹脂量を有するガラススタイル１０６または６５％の樹脂量を有するガラススタイル１０３５を有し得る（しかしこれに限定されない）。樹脂リッチなラミネート表面を用いることで、チャネルがつくられる際に、主に樹脂が除去され、ガラスは除去されないことを保証する。これはチャネルの形成プロセスを加速し得り、チャネルの品質を向上し得る。例えば、樹脂リッチの触媒性ラミネートの表面は、スクラッチが銅をメッキして欠陥をつくるので、スクラッチからその表面が保護されるように、最初には剥離フィルムで保護される。チャネル形成の準備ができると、剥離フィルムはラミネート基材１０の両側から除去される。
ブロック３２において、図４に示されるように、レーザーアブレーションが用いられてラミネート基材１０の表面を破壊し、チャネル１１を形成する。レーザーアブレーションは、例えば紫外線（ＵＶ）エキシマレーザー、イットリウムアルミニウムガーネット（ＹＡＧ）レーザー、ＵＶＹＡＧレーザー、若しくはいくらかの他のタイプのレーザーで、または代替的に非レーザーアブレーションプロセスで達成され得る。エキシマレーザーアブレーションは良好な深さ制御及びチャネルの精密さをつくる。
チャネルを形成するのにレーザーアブレーションを用いる代替として、レジストがラミネート基材１０の両側に適用され得る。チャネルの位置を描くためにレジストが露光され現像される。例えば、レジストの厚さはチャネルの深さよりも厚い。例えば、０．５ｍｉｌのチャネルの深さについて、レジストの厚さは１．０から１．５ｍｉｌであり得る。その後、適切な電力及び期間で、ガス（例えばＯ２、ＣＦ４、Ａｒ等）の組み合わせを伴うプラズマエッチングを用いて、チャネルの形成が実行され得る。チャネルがレジストと異なる速度でエッチングされることが期待される。例えば、チャネルの深さが達成された際にラミネート基材１０の表面の非露光領域を保護するレジストがいくらか残るように、レジストの厚さはチャネルの深さよりも十分厚いべきである。プラズマエッチング後に、残ったレジストはレジスト剥離剤によって除去され得る。
代替的に、プラズマエッチングを実行する際にレジストでラミネート基材の表面を保護する代わりに、他の保護材料が使用され得る。例えば、ラミネート基材１０に適用される、銅ホイルまたはアルミニウムホイル等のホイルを用いて保護が達成され得る。チャネルの形成後にホイルが剥がされ得るように、ホイルの光沢のある側がラミネート基材１０に対向して配置され得る。例えば、ホイルをラミネート基材１０に適用した後に、レジストがホイルの上に適用される。レジストは露光され／現像され、チャネル領域の上にホイルを暴露する。ホイルはエッチングされ、ラミネート基材１０中のチャネル領域を暴露する。その後、残っているレジストは剥離され、チャネルはプラズマエッチされる。残っているホイルが剥がされ、加工が続く。
代替的に、チャネルは高圧水切断を用いて形成され得る。高圧水切断は、鋼やステンレス鋼などの硬質材料を切断するために使用されるもの等のプログラム可能な高圧水切断マシンを用いて実行され得る。チャネルをつくるために穴あけ及びルーティング等の別の機械的プロセスが使用され得る。
ブロック３３において、ラミネート基材は洗浄されて、チャネル１１からデブリが除去される。例えば、４０〜１６０メガヘルツ（ＭＨｚ）の範囲内の周波数を有する音波を用いた超音波洗浄によって洗浄が達成され得る。攻撃的な化学洗浄の結果、ラミネート基材１０の表面が荒くなる、またはエッチングされ得るので、より攻撃的な化学洗浄は典型的には使用されない。ラミネート基材１０の表面がエッチングされる場合、これは形成されたチャネル内ではない位置での金属メッキを生じ得る。
ブロック３４において、図５に描写されるように、トレース１２がチャネル１１中に形成される。例えば、トレース１２は銅などの金属である。例えば、銅トレースを形成するために、ラミネート基材１０が高速無電解銅バスに浸漬される。チャネル１１は全面的に、ラミネート基材１０の表面の僅かに上までメッキされる。無電解銅バスは、アブレーションプロセスによって曝露された、曝露された触媒性エリア上のみをメッキする。ラミネート基材１０をつくるラミネーションプロセス中、表面がアブレーションされ、スクラッチされ、または粗面化されたラミネート基材１０の表面の位置でのみ銅が触媒作用するので、チャネル１１の外側で銅はメッキされない。その結果、アブレーションがラミネート基材１０の表面を貫通したところに銅トレースが生じる。ラミネート基材１０内のトレースの簡略化された上面図が図６に示されている。
ブロック３５において、例えば細かいグリッドのサンドペーパー（例えば４２０グリットから１２００グリット）を用いて、ラミネート基材１０の表面が平坦化される。平坦化はチャネル上に延在する一切の過剰の銅を除去する。例えば、ＭＡＳＳ Ｉｎｃ．製のもの等の平坦化マシンが用いられ得る。得られた平坦化が図７に描写されている。二層ＰＣＢ基板に対して、ソルダーマスクが適用される。例えば、ＰＣＢは、選択的金メッキを実行し、続いて単体化及び検査で仕上げられ得る。
ＰＣＢ基板が２より多い層を有する場合、ブロック３６で、樹脂リッチな触媒性プリプレグ材料１３がラミネート基材の両側にラミネートされる。例えば、ｔｅｄｌａｒまたはＴｅｆｌｏｎ（登録商標）等の剥離フィルムが使用される。結果が図８に示されている。樹脂リッチな触媒性プリプレグ材料１３を用いる代わりに、例えば非ガラス強化触媒性接着剤の層として実施される触媒性接着剤材料等、非触媒性材料が用いられ得る。
ブロック３７において、例えばレーザーまたはドリル等の機械的手段を使用することで、ブラインド及び貫通ビアが形成される。結果が図９に描写されており、ブラインドビア１４、ブラインドビア１５、及び貫通ビア１６が示されている。
水中での超音波洗浄の後、ブロック３８において、トレース１７が形成される。例えば、トレース１７は銅等の金属である。例えば、トレース１７は無電解銅メッキによって形成される。この無電解銅メッキの結果、それぞれトレース領域１８、１９及び２０で描写されたように、ビア１４、１５及び１６内にトレースが形成される。この結果、図１０に示された四層基板構造となる。例えば、ＰＣＢは、ソルダーマスクの適用、選択的金メッキ、単体化（即ち、アレイからのデパネリング）、及び検査等の加工ステップを実行することで仕上げられ得る。
代替的に、ブロック３９において、所望の層数に到達するのに必要なだけブロック３６、３７及び３８を繰り返すことで追加層が追加されてよい。所望の層数に到達すると、ブロック４０において、ソルダーマスクの適用、選択的金メッキ、単体化（即ち、アレイからのＰＣＢのデパネリング）、及び検査等の加工ステップ等を実行することでＰＣＢが仕上げられ得る。
上記議論は単なる例示的な方法及び実施形態を開示及び記述している。当業者には理解されるように、開示された主題は、その精神または特徴から逸脱することなく他の具体的な形態で具現化され得る。従って、本開示は本発明の範囲の例示と意図され、本発明の限定とは意図されていない。本発明の範囲は以下の特許請求の範囲に表されている。
１０ ラミネート基材
１１ チャネル
１２ ＰＣＢトレース
１３ 触媒性プリプレグ材料
１４、１５、１６ ビア

Claims (24)

  1. プリント回路基板を形成するための方法であって、
    ラミネート基材にトレースチャネルを形成するステップであって、前記ラミネート基材は触媒性材料の表面がアブレーションされている所以外は金属メッキを阻止する触媒性材料を含み、前記チャネルは前記触媒性材料の表面の下でアブレーションされるステップ；
    前記トレースチャネル内を金属がメッキし、しかし前記触媒性材料の表面のアブレーションされていない部分では金属がメッキしないように、金属バス内に前記ラミネート基材を浸漬するステップ；及び
    前記トレースチャネル内にメッキされた金属が前記ラミネート基材の表面と同一平面であるように前記ラミネート基材を平坦化するステップ、
    を備える、方法。
  2. 前記金属バスが無電解銅バスである、請求項１に記載の方法。
  3. 前記トレースチャネルがレーザーアブレーションを用いて形成される、請求項１に記載の方法。
  4. 前記ラミネート基材の上にレジストを適用するステップ；
    前記チャネルの位置を描くために前記レジストを露光及び現像するステップ；並びに
    前記チャネルを形成するためにプラズマエッチングを実行するステップ、
    によって前記トレースチャネルが形成される、請求項１に記載の方法。
  5. 前記ラミネート基材の上にホイルを適用するステップ；
    前記ホイルの上にレジストを適用するステップ；
    前記レジストを露光及び現像して、前記チャネルの位置を描く前記ホイルの部分を曝露するステップ；
    前記ホイルの曝露された部分をエッチングするステップ；並びに
    前記チャネルを形成するためにプラズマエッチングを実行するステップ、
    によって前記トレースチャネルが形成される、請求項１に記載の方法。
  6. 前記ラミネート基材上に樹脂リッチな触媒性プリプレグ材料をラミネートするステップ；
    ビアを形成するステップ；及び
    前記ビア内にトレースを形成することを含む、前記樹脂リッチな触媒性プリプレグ材料の表面に追加的なトレースを形成するステップ、
    を追加的に備える、請求項１に記載の方法。
  7. 前記ラミネート基材にトレースチャネルを形成するステップが、前記ラミネート基材の両側にトレースチャネルを形成するステップを含む、請求項１に記載の方法。
  8. 前記ラミネート基材がパラジウム触媒粒子を含む、請求項１に記載の方法。
  9. 前記ラミネート基材がエポキシ樹脂のウェル内に分散された触媒粉末を含む、請求項１に記載の方法。
  10. 前記チャネルがアブレーションされた前記ラミネート基材の領域が樹脂リッチである、請求項１に記載の方法。
  11. 前記トレースチャネルが以下の一つによって形成される、請求項１に記載の方法：
    高圧水切断；
    穴あけ；
    ルーティング。
  12. 触媒性材料の表面がアブレーションされている所以外は金属メッキを阻止する触媒性材料を含むラミネート基材；及び
    前記ラミネート基材内に形成されたトレースチャネル内の金属トレースであって、前記チャネルは前記触媒性材料の表面の下で延在する、金属トレース、
    を備える、プリント回路基板。
  13. 前記ラミネート基材の上の触媒性材料；
    前記触媒性材料を通るビア；及び
    前記ビア内のトレースを含む、前記触媒性材料の表面上の追加的なトレース、
    を追加的に備える、請求項１２に記載のプリント回路基板。
  14. 触媒性材料が以下の一つから構成される、請求項１３に記載のプリント回路基板：
    樹脂リッチな触媒性プリプレグ材料；
    触媒性接着剤材料。
  15. 前記ラミネート基材がパラジウム触媒粒子を含む、請求項１２に記載のプリント回路基板。
  16. 前記ラミネート基材がエポキシ樹脂のウェルに分散された触媒粉末を含む、請求項１２に記載のプリント回路基板。
  17. ラミネート基材にトレースチャネルを形成するステップであって、前記ラミネート基材は触媒性材料の表面がアブレーションされた所以外は金属メッキを阻止する触媒性材料を含み、前記チャネルは前記触媒性材料の表面の下でアブレーションされるステップ；
    前記トレースチャネル内に銅トレースを配置するために無電解銅バスプロセスを実行するステップ；及び
    前記銅トレースが前記ラミネート基材の表面と同一平面であるように、前記ラミネート基材を平坦化するステップ、
    を備える、プリント回路基板のトレースを形成するための方法。
  18. 前記ラミネート基材の上にレジストを適用するステップ；
    前記チャネルの位置を描くために前記レジストを露光及び現像するステップ；及び
    前記チャネルを形成するためにプラズマエッチングを実行するステップ、
    によって前記トレースチャネルが形成される、請求項１７に記載の方法。
  19. 前記ラミネート基材の上にホイルを適用するステップ；
    前記ホイルの上にレジストを適用するステップ；
    前記チャネルの位置を描く前記ホイルの部分を曝露するために前記レジストを露光及び現像するステップ；
    前記ホイルの曝露された部分をエッチングするステップ；及び
    前記チャネルを形成するためにプラズマエッチングを実行するステップ
    によって前記トレースチャネルが形成される、請求項１７に記載の方法。
  20. 前記トレースチャネルが以下の一つによって形成される、請求項１７に記載の方法：
    レーザーアブレーション；
    高圧水切断；
    穴あけ；
    ルーティング。
  21. 触媒粒子が導入された樹脂を有するラミネートを備える触媒性ラミネート基材であって、前記触媒性ラミネート基材は樹脂リッチな表面を有する、触媒性ラミネート基材；
    前記触媒性ラミネート内へと形成され、それによって前記触媒粒子を露出する、チャネル；
    無電解メッキによって前記チャネル内へと形成された銅、
    を備える、プリント回路基板。
  22. 前記触媒粒子がパラジウム金属で被覆された非有機粒子を備える、請求項２１に記載のプリント回路基板。
  23. 前記触媒粒子が２５μよりも小さい、請求項２１に記載のプリント回路基板。
  24. レーザーアブレーション、水切断、プラズマエッチング、穴あけ、ルーティング、または化学的エッチングの少なくとも一つによって前記チャネルが形成される、請求項２１に記載のプリント回路基板。
JP2017514255A 2014-05-19 2015-02-05 埋め込まれたトレース Active JP6612330B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/281,631 2014-05-19
US14/281,631 US9380700B2 (en) 2014-05-19 2014-05-19 Method for forming traces of a printed circuit board
PCT/US2015/014599 WO2015178970A1 (en) 2014-05-19 2015-02-05 Embedded traces

Publications (2)

Publication Number Publication Date
JP2017517157A true JP2017517157A (ja) 2017-06-22
JP6612330B2 JP6612330B2 (ja) 2019-11-27

Family

ID=52669650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017514255A Active JP6612330B2 (ja) 2014-05-19 2015-02-05 埋め込まれたトレース

Country Status (7)

Country Link
US (1) US9380700B2 (ja)
EP (1) EP3146809A1 (ja)
JP (1) JP6612330B2 (ja)
KR (1) KR102215778B1 (ja)
CN (2) CN111970841A (ja)
TW (1) TWI686109B (ja)
WO (1) WO2015178970A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022516625A (ja) * 2019-01-01 2022-03-01 カトラム・エルエルシー 回路板層より厚いトレースを有する多層回路板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9706650B1 (en) 2016-08-18 2017-07-11 Sierra Circuits, Inc. Catalytic laminate apparatus and method
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
EP3501242A4 (en) * 2016-08-18 2020-04-15 Catlam LLC PLASMA ETCHED CATALYTIC LAMINATE WITH INTERCONNECTION HOLES
US9922951B1 (en) 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US10349520B2 (en) * 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
CN108411286B (zh) * 2018-01-31 2023-11-24 华东师范大学 任意构型三维导电金属微纳结构的制造方法
US10827624B2 (en) 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199289A (ja) * 1987-10-13 1989-04-18 Hitachi Chem Co Ltd 配線板及びその製造法
JP2006210891A (ja) * 2004-12-27 2006-08-10 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜パターン形成方法
JP2009081211A (ja) * 2007-09-25 2009-04-16 Panasonic Electric Works Co Ltd めっき核入り絶縁樹脂組成物及びプリント配線板の製造方法
US20090301997A1 (en) * 2008-06-05 2009-12-10 Unimicron Technology Corp. Fabricating process of structure with embedded circuit

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3259559A (en) 1962-08-22 1966-07-05 Day Company Method for electroless copper plating
US3546009A (en) 1967-01-03 1970-12-08 Kollmorgen Corp Metallization of insulating substrates
US4287253A (en) 1975-04-08 1981-09-01 Photocircuits Division Of Kollmorgen Corp. Catalytic filler for electroless metallization of hole walls
US4859571A (en) * 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
US5260170A (en) * 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
US5162144A (en) 1991-08-01 1992-11-10 Motorola, Inc. Process for metallizing substrates using starved-reaction metal-oxide reduction
US5272600A (en) 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5340746A (en) 1993-01-08 1994-08-23 Minnesota Mining And Manufacturing Company Composite reactive articles for the determination of cyanide
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
GB0212632D0 (en) 2002-05-31 2002-07-10 Shipley Co Llc Laser-activated dielectric material and method for using the same in an electroless deposition process
JP2004216784A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Works Ltd プリプレグの製造方法、プリプレグ、内層回路入り積層板及び金属箔張り積層板
JP4266310B2 (ja) 2003-01-31 2009-05-20 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
JP3972895B2 (ja) * 2003-12-10 2007-09-05 松下電器産業株式会社 回路基板の製造方法
JP4146826B2 (ja) 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060068173A1 (en) 2004-09-30 2006-03-30 Ebara Corporation Methods for forming and patterning of metallic films
US7271099B2 (en) 2005-06-06 2007-09-18 Ffei Limited Forming a conductive pattern on a substrate
JP2007027312A (ja) 2005-07-14 2007-02-01 Fujifilm Holdings Corp 配線基板の製造方法および配線基板
EP1767663A1 (en) 2005-09-23 2007-03-28 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method for partially metallizing a product
CN101321813B (zh) * 2005-12-01 2012-07-04 住友电木株式会社 预成型料、预成型料的制造方法、基板及半导体装置
US8059415B2 (en) 2006-12-15 2011-11-15 Finisar Corporation Molded communications module having integrated plastic circuit structures
US7752752B1 (en) * 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
EP2162237A4 (en) 2007-07-02 2011-01-12 3M Innovative Properties Co METHOD FOR STRUCTURING A SUBSTRATE
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
KR100936078B1 (ko) 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101022914B1 (ko) * 2008-11-04 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
TWI466604B (zh) * 2008-12-08 2014-12-21 Unimicron Technology Corp 線路板及其製程
TWI388122B (zh) 2009-04-20 2013-03-01 Unimicron Technology Corp 形成複合材料電路板結構的方法
JP4957838B2 (ja) * 2009-08-06 2012-06-20 日立化成工業株式会社 導電性微粒子及び異方性導電材料
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
KR101623664B1 (ko) 2009-12-17 2016-05-23 비와이디 컴퍼니 리미티드 표면 금속화 방법, 플라스틱 제품 제조 방법 및 이로부터 제조된 플라스틱 제품
CN102071411B (zh) * 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
TWI423750B (zh) * 2010-09-24 2014-01-11 Kuang Hong Prec Co Ltd 非導電性載體形成電路結構之製造方法
GB2489042A (en) * 2011-03-18 2012-09-19 Conductive Inkjet Technology Ltd Photo-patternable structure
US8648277B2 (en) 2011-03-31 2014-02-11 Electro Scientific Industries, Inc. Laser direct ablation with picosecond laser pulses at high pulse repetition frequencies
US8784952B2 (en) 2011-08-19 2014-07-22 Earthone Circuit Technologies Corporation Method of forming a conductive image on a non-conductive surface
WO2013128841A1 (ja) * 2012-02-28 2013-09-06 住友ベークライト株式会社 プリプレグおよびプリプレグの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199289A (ja) * 1987-10-13 1989-04-18 Hitachi Chem Co Ltd 配線板及びその製造法
JP2006210891A (ja) * 2004-12-27 2006-08-10 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜パターン形成方法
JP2009081211A (ja) * 2007-09-25 2009-04-16 Panasonic Electric Works Co Ltd めっき核入り絶縁樹脂組成物及びプリント配線板の製造方法
US20090301997A1 (en) * 2008-06-05 2009-12-10 Unimicron Technology Corp. Fabricating process of structure with embedded circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022516625A (ja) * 2019-01-01 2022-03-01 カトラム・エルエルシー 回路板層より厚いトレースを有する多層回路板

Also Published As

Publication number Publication date
KR102215778B1 (ko) 2021-02-15
US9380700B2 (en) 2016-06-28
CN111970841A (zh) 2020-11-20
TWI686109B (zh) 2020-02-21
EP3146809A1 (en) 2017-03-29
US20150334826A1 (en) 2015-11-19
KR20170005474A (ko) 2017-01-13
WO2015178970A1 (en) 2015-11-26
CN106471873A (zh) 2017-03-01
TW201603661A (zh) 2016-01-16
JP6612330B2 (ja) 2019-11-27

Similar Documents

Publication Publication Date Title
JP7355663B2 (ja) 埋め込まれたトレース
JP6612330B2 (ja) 埋め込まれたトレース
CN111094621B (zh) 用于印刷电路板的半加成方法
US20160278206A1 (en) Printed circuit board
US10573610B2 (en) Method for wafer level packaging
KR101373330B1 (ko) Ｒ.ｔ.ｒ 노광 및 슬리팅 공법을 이용한 ｆｐｃｂ의 제조 방법
TWI538595B (zh) 製造印刷電路板之裝置及方法
KR101987367B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI686115B (zh) 嵌入跡線
KR100754061B1 (ko) 인쇄회로기판의 제조방법
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
KR20140016569A (ko) 인쇄회로기판 및 그의 제조 방법
JP2005150554A (ja) 配線基板の製造方法
KR20140044032A (ko) 인쇄회로기판 및 그의 제조 방법
KR20140044033A (ko) 인쇄회로기판 및 그의 제조 방법
KR20130071508A (ko) 인쇄회로기판의 제조 방법
JP2003224342A (ja) 配線板の製造方法
JP2008172273A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191030

R150 Certificate of patent or registration of utility model

Ref document number: 6612330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250