KR20170005474A - 매립 트레이스 - Google Patents

매립 트레이스 Download PDF

Info

Publication number
KR20170005474A
KR20170005474A KR1020167034801A KR20167034801A KR20170005474A KR 20170005474 A KR20170005474 A KR 20170005474A KR 1020167034801 A KR1020167034801 A KR 1020167034801A KR 20167034801 A KR20167034801 A KR 20167034801A KR 20170005474 A KR20170005474 A KR 20170005474A
Authority
KR
South Korea
Prior art keywords
laminate substrate
trace
channel
channels
resist
Prior art date
Application number
KR1020167034801A
Other languages
English (en)
Other versions
KR102215778B1 (ko
Inventor
콘스탄틴 카라바키스
케니쓰 에스 바알
스티브 카니
Original Assignee
씨에라 써킷스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨에라 써킷스 인코포레이티드 filed Critical 씨에라 써킷스 인코포레이티드
Publication of KR20170005474A publication Critical patent/KR20170005474A/ko
Application granted granted Critical
Publication of KR102215778B1 publication Critical patent/KR102215778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/08—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by electric discharge, e.g. by spark erosion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/185—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method by making a catalytic pattern by photo-imaging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0236—Plating catalyst as filler in insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0716—Metallic plating catalysts, e.g. for direct electroplating of through holes; Sensitising or activating metallic plating catalysts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

인쇄회로기판은 라미네이트 기판을 포함한다. 상기 라미네이션 기판은 촉매 재료를 포함하고, 그 촉매 재료가 삭마되는 표면을 제외하고 금속 도금에 저항성을 가진다. 금속 트레이스는 상기 라미네이트 기판 내의 트레이스 채널 내에 형성된다. 상기 채널은 촉매 재료의 표면 아래로 연장된다.

Description

매립 트레이스{EMBEDDED TRACES}
관련 출원에 대한 상호 참조 :
본 출원은 2014년 5월 19일자로 출원된 발명의 명칭이 '매립 트레이스'인 미국 특허출원 제14/281,631호에 관련되며 또한 상기 미국 특허출원의 이익과 우선권을 주장하는 것이고, 상기 미국특허출원의 전체 내용은 본 명세서에 참조를 위하여편입된다.
전형적인 인쇄 회로 기판(PCB) 제조공정에서는, PCB의 양측 상에 구리를 가지는 구리 클래드 라미네이트(copper clad laminate)가 사용될 수 있다. 상기 PCB의 양측에는 감광성 레지스트(photoimagable resist)가 도포되고 노광되어 회로망을 형성하기 위하여 현상된다. 상기 회로망 사이의 불필요한 구리는 이후 구리 화학 에칭 기술을 사용하여 제거한다. 상기 레지스트는 그 후 화학적으로 제거된다. 다층을 형성하기 위하여, 유리 강화의 충분히 경화되지 않는 수지 프리프레그가, 상기 PCB 양측 상의 구리박을 이용하여 열, 진공 및 압력 하에서 마무리 코어(finished core)의 양측 상에 위치되어 적층될 수 있다. 외측 층들과 내측 층들을 연결하는 블라인드 비아(blind vias)를 형성하기 위하여 드릴링 또는 레이저와 같은 기계적 수단을 사용하여 홀을 형성할 수 있다. 아직 합성수지가 함침된 것이 아니라면, 프레프레그는 합성수지로 보강될 수 있다.
인쇄 회로 기판(PCB) 제조시 트레이스가 0.5~2.5밀(mils)로 라미네이트 표면 위에 형성될 때, 상기 PCB가 2층 기판인 경우 프리프레그 적층 또는 솔더 마스크 적용시에 상기 트레이스 사이에 보이드(void)가 포획될 가능성이 있다. 또한, 신호 무결성(signal integrity) 및 도체 임피던스는 트레이스 간의 유전체 간격(dielectric spacing)의 함수이다. 라미네이트 표면 위에 PCB 트레이스가 형성될 때, 상기 PCB 트레이스 위의 유전체 간격은 기판의 길이와 폭에 따라 달라진다. 이는 PCB 트레이스의 임피던스를 정확하게 제어하기 어렵게 한다. 또한, PCB 트레이스가 라미네이트 표면 위에 형성되고 트레이스의 폭과 간격이 1밀 미만인 경우, 라미네이트 표면에 적절하게 밀착하는 미세한 트레이스 라인의 결함은 제조시의 수율 저하 및 신뢰성 문제를 야기할 수 있다. 예를 들어, 기판 표면 상에 트레이스를 형성할 때, 포토 리소그래피 및 화학적 구리 에칭의 한계에 따라 도입되는 부정확성으로 인해 상기 트레이스의 기하학적 구조는 트레이스의 길이에 걸쳐 변할 수 있다. 트레이스의 기하학적 구조가 변화하면 신호 전달 및 트레이스 임피던스를 악화시킬 수 있다.
라미네이트 표면 위에 PCB 트레이스를 형성할 때 발생되는 상기와 같은 문제점을 해결하기 위해, PCB 트레이스는 라미네이트 기판 상에 매립되어 상기 PCB 트레이스가 라미네이트 표면 위로 연장되지 않도록 한다. 이는 도 1에 도시되어 있으며, PCB 트레이스(12)가 라미네이트 기판(10) 내에 매립되어 있다. 다음 층(13)은 예를 들어, 2층 PCB 보드용 솔더 마스크이거나, 또는 2층 이상 또는 비유리강화 촉매 접착제를 포함하는 PCB 기판용 프리프레그 라미네이션층일 수 있다.
도 1은 일 실시예에 따른 매립 트레이스를 구비한 인쇄 회로 기판 구조의 개략도를 도시한 것이다.
도 2는 일 실시예에 따른 매립 트레이스를 구비한 인쇄 회로 기판의 제조공정을 요약하여 나타낸 개략 플로우차트이다.
도 3, 도 4, 도 5, 도 6, 도 7, 도 8, 도 9 및 도 10은 일 실시예에 따라 매립 트레이스를 구비한 인쇄 회로 기판을 제조하는 공정의 단계들을 도시한 것이다.
PCB 트레이스(12)는 예를 들어 0.25 내지 2.5 밀 사이의 깊이를 갖는 채널 내에 형성된다. 상기 채널은 라미네이트 기판(10)의 표면에서 삭마(削磨:ablated)된다. 매립된 PCB 트레이스(12)는 그 PCB 트레이스의 기하학적 구조가 채널 형성 공정에 의해 매우 잘 제어되기 때문에 더 나은 전기적 성능을 제공한다. 또한, 라미네이트 기판(10)에 PCB 트레이스(12)를 매립시키는 것은 트레이스가 매우 미세할 때, 예를 들어, 트레이스들 사이의 트레이스 두께 및 간격이 1밀 미만인 경우에 발생하는 접착 문제를 해결한다. PCB 트레이스가 매립되면 이 트레이스는 라미네이트 표면에 의해 3면에서 구속된다.
도 2는 매립된 트레이스를 갖는 인쇄 회로 기판을 제조하는 프로세스를 요약 한 개략 플로우차트이다. 블록 31에서, 프로세스는 라미네이트 기판으로 시작한다. 예를 들어, 촉매 기반의 라미네이트는 어떠한 구리도 없이 사용된다. 예를 들어, 촉매 기반의 라미네이트는 주로 카올린(Kaolin)인 무기충전재로 이루어진 팔라듐 촉매 입자를 포함하는 팔라듐 분말을 사용한다. 예를 들어, 상기 무기충전재는 규산 알루미늄과 같은 충전제의 표면에 팔라듐염을 접촉시키고, 환원제로 카올린과 같은 점토를 접촉시킴으로써 제조된다. 대안적으로, 팔라듐의 염 대신에, 은과 같은 다른 금속의 염이 사용될 수 있다.
하이드라진 하이드레이트는 팔라듐 염을 팔라듐 금속으로 환원시키는 환원제로서 사용될 수 있다. 상기 충전재는 슬러리 형태의 물이 들어있는 혼합 탱크에 첨가될 수 있고, 이후 염화팔라듐(PdCl) 및 염산(HCl) 용액을 그 혼합물에 첨가하고 이어서 상기 하이드라진 하이드레이트를 첨가한다. 이러한 촉매 분말을 제조하는 방법에 대한 더 많은 정보는 US 특허 4,287,253호를 보면 알 수 있다.
상기 촉매 분말은 에폭시 수지에 잘 분산될 수 있다. 상기 촉매 충전재를 포함하는 에폭시 수지는 종래의 유리 직물(glass cloth) 코팅 및 건조 설비를 사용하여 그 수지 및 촉매에 유리 직물을 함침시키는 데 사용할 수 있다. 코팅된 반경화의 수지/유리 직물을 이용하여, 표준 진공 적층설비로 상기 코팅된 반경화 수지/유리 직물을 함께 압축하여 인쇄 회로 기판용 라미네이트를 제조할 수 있다. 제조된 적층 라미네이트 재료는 인쇄 회로 기판용의 촉매 라미네이트 기판으로 사용될 수있다.
예컨대, 라미네이트 기판(10)은 예를 들어 2 내지 60밀 사이의 임의의 두께를 가지는 촉매 라미네이트 기판이다. 예를 들어, 라미네이트 기판 (10)은 수지 리치의(resin rich) 외측 프리프레그를 갖는 비클래드(non-clad) 촉매 기반 라미네이트로 구성되어, 진공 적층 후에 최종 완성된 라미네이트는 수지 리치의 표면을 갖는다. 예를 들어, 수지 리치의 프리프 레그는 71% 수지 함량의 유리 스타일 106 또는 65% 수지 함량의 유리 스타일 1035를 가질 수 있지만 이에 국한되지는 않는다. 수지 리치의 라미네이트 표면을 사용하는 것에 의하여, 채널을 만들 때 주로 수지가 제거되고 유리가 제거되지 않도록 할 수 있다. 이에 의해 채널 형성 프로세스를 가속화하고 채널의 품질을 향상시킬 수 있다. 예를 들어, 수지 리치의 촉매 라미네이트의 표면은 초기에 이형 필름으로 보호되어, 구리가 도금되어 결합을 형성시키는 스크래치로부터 표면을 보호하도록 한다. 채널 형성 준비가 되면, 이형 필름이 라미네이트 기판(10)의 양면으로부터 제거된다.
블록 32에서, 도 4에 도시된 바와 같이 라미네이트 기판(10)의 표면을 파괴하여 채널(11)을 형성하기 위하여 레이저 어블레이션법이 사용된다. 레이저 어블레이션은 예를 들어 자외선(UV) 엑시머 레이저, 야그(Yttrium Aluminum Garnet: YAG) 레이저, UV YAG 레이저 또는 다른 유형의 레이저에 의하여 수행될 수 있으며, 혹은 대안적으로 비레이저 어블레이션공정을 사용하여 수행될 수도 있다. 엑시머 레이저 어블레이션은 양호한 깊이 제어 및 채널 해상도를 형성한다.
레이저 어블레이션을 이용하여 채널을 형성하는 대신에, 라미네이트 기판 (10)의 양면에 레지스트를 도포할 수 있다. 상기 레지스트를 노출 및 현상시켜 채널 위치의 윤곽을 형성(delineate)한다. 예를 들어, 레지스트 두께는 채널의 깊이보다 두껍다. 예를 들어, 0.5mil의 채널 깊이에 대해, 레지스트 두께는 1.0 내지 1.5mil 일 수 있다. 채널의 형성은 적절한 파워(power) 및 지속기간에 의하여 가스 (예를 들어, O2, CF4, Ar 등)의 조합으로 플라즈마 에칭을 사용하여 수행될 수 있다. 상기 채널은 레지스트와는 다른 비율로 에칭될 것으로 예측된다. 예를 들어, 레지스트 두께는 채널 깊이에 도달할 때 라미네이트 기판(10) 표면의 노광되지 않은 영역을 보호하기 위한 약간의 레지스트가 남아 있도록 채널 깊이보다 충분히 두꺼워야 한다. 플라즈마 에칭 후, 남아있는 레지스트는 레지스트 스트리퍼(resist stripper)에 의하여 제거된다.
대안적으로, 플라즈마 에칭을 수행할 때 라미네이트 기판의 표면을 레지스트로 보호하는 대신에, 다른 보호 재료가 사용될 수 있다. 예를 들어, 라미네이트 기판(10)에 적용되는 구리 호일(copper foli) 또는 알루미늄 호일과 같은 호일을 사용하여 보호가 이루어질 수 있다. 호일의 광택면은 채널 형성 후에 그 호일을 박리할 수 있도록 라미네이트 기판(10)과 마주보게 위치시킬 수 있다. 예를 들어, 호일을 라미네이트 기판(10)에 도포한 후에, 상기 호일 위에는 레지스트가 도포된다. 상기 레지스트는 노광/현상되어 채널 영역 상에 호일을 노출시킨다. 상기 호일은 에칭되어 라미네이트 기판(10) 내의 채널 영역이 노출된다. 잔여의 레지스트는 박리되고 상기 채널은 플라즈마 에칭된다. 남아있는 호일은 벗겨 내고 처리가 계속된다.
대안적으로, 채널은 고압수 커팅(high pressure water cutting)을 사용하여 형성될 수 있다. 고압수 커팅은 스틸(steel) 및 스테인레스 스틸과 같은 경질 재료를 절단하는 데 사용되는 것과 같은 프로그램이 가능한 고압수 커팅기를 사용하여 수행할 수 있다. 드릴링 및 라우팅(routing)과 같은 다른 기계적 공정을 사용하여 채널을 만들 수도 있다.
블록 33에서, 상기 라미네이트 기판은 채널(11)로부터 잔해를 제거하기 위해 세정된다. 예를 들어, 세정은 40 내지 160 메가헤르츠(MHz) 범위의 주파수를 갖는 음파를 사용하는 초음파 세정에 의해 달성될 수 있다. 보다 공격적인 화학적세정은 일반적으로 이용되지 않는데, 이는 공격적인 화학 세정에 의하여 라미네이트 기판(10)의 표면이 거칠어지거나 에칭을 초래하기 때문이다. 라미네이트 기판(10)의 표면이 에칭되면, 형성된 채널이 아닌 위치에 금속 도금이 일어날 수 있다.
블록 34에서, 도 5에 도시된 바와 같이, 트레이스(12)가 채널(11)에 형성된다. 예를 들어, 트레이스(12)는 구리와 같은 금속이다. 예를 들어, 구리 트레이스를 형성하기 위해, 라미네이트 기판 (10)은 고속 무전해 구리조(fast electroless copper bath)에 침지된다. 채널(11)은 라미네이트 기판(10)의 표면 위 및 약간 위에 충분히 도금된다. 상기 무전해 구리조 도금은 삭마 공정에 의해 노출된 노출 촉매 영역에서만 이루어진다. 라미네이트 기판(10)을 제조하는 라미네이션 공정 중에 채널(11) 바깥에는 구리가 도금되지 않는데, 이는 상기 구리가, 삭마되거나, 스크래치되거나 또는 조면화되는 라미네이트 기판(10) 표면의 위치에서만 촉매 작용을 하기 때문이다. 그 결과, 라미네이트 기판(10) 표면을 관통하여 삭마된 곳에서 구리 트레이스가 형성된다. 라미네이트 기판(10) 내의 트레이스의 개략 상면도가 도 6에 도시되어 있다.
블록 35에서, 상기 라미네이트 기판(10) 표면은 예를 들어, 미세한 그리드 사포(fine grid sandpaper) (예를 들어, 420 그릿(grits) 내지 1200 그릿의)를 사용하여 평탄화된다. 상기 평탄화작업으로 상기 채널 위로 연장되는 과도한 구리를 제거한다. 예를 들어, MASS, Inc.에 의해 제조된 평탄화 기계가 사용될 수 있다. 평탄화된 결과가 도 7에 도시되어 있다. 2층 PCB 기판의 경우 솔더 마스크가 적용된다. 예를 들어 상기 PCB는 선택적 금도금을 행한 다음 싱귤레이션(singulation) 및 검사를 수행하여 완성할 수 있다.
PCB 기판이 2개 이상의 층을 가질 때, 블록 36에서, 수지 리치의 촉매 프리프레그 재료(13)가 라미네이트 기판의 양면에 적층된다. 예를 들어, 테들러 (tedlar) 또는 테프론(Teflon)과 같은 이형 필름이 사용된다. 그 결과가 도 8에 도시되어 있다. 수지 리치의 촉매 프리프레그 재료(13)를 사용하는 대신에, 예를 들어 촉매 접착 재료가 채용되어 있는, 비촉매 재료를 비유리 강화 촉매 접착제로서 사용할 수 있다.
블록 37에서, 예를 들어, 레이저 또는 드릴과 같은 기계적 수단의 사용에 의해 블라인드 및 관통 비아(vias)가 형성된다. 그 결과가 블라인드 비아(14), 블라인드 비아(15) 및 관통 비아(16)가 도시된 도 9에 나타나 있다.
물로 초음파 세척한 후, 블록 38에서 트레이스(17)가 형성된다. 예를 들어, 트레이스(17)는 구리와 같은 금속이다. 예를 들면, 트레이스(17)는 무전해 구리 도금에 의해 형성된다. 무전해 구리 도금은 트레이스 영역(18, 19 및 20)으로 각각 도시된 바와 같이 비아(14, 15 및 16) 내에 트레이스를 형성시킨다. 이에 의하여 도 10에 도시된 바와 같이, 4층 기판 구조가 형성된다. 예를 들어, 솔더 마스크 도포, 선택적 금 도금, 싱귤레이션(즉, 어레이(array)로부터의 디패널링(depaneling)) 및 검사와 같은 처리 단계를 수행함으로써 PCB를 완성할 수 있다.
대안적으로, 블록 39에서, 원하는 수의 층에 도달하기 위하여 필요한 만큼 상기 블록 36,37 및 38의 공정을 반복하여 추가의 층들을 부가할 수 있다. 원하는 수의 층에 도달하면, 블록 40에서, 상기 PCB는 솔더 마스크 도포, 선택적 금 도금, 싱귤레이션(즉, 어레이로부터의 PCB 디패널링) 및 검사와 같은 처리 단계를 수행함으로써 완성될 수 있다.
상술한 기술은 단지 예시적인 방법 및 실시예를 개시하고 설명한 것이다. 본 출원의 기술 분야의 통상의 기술자에 의해 이해되는 바와 같이, 상기 개시된 주제는 그 기술적사상 또는 특징으로부터 벗어남이 없이 다른 특정한 형태로 구현될 수 있다. 따라서, 상기의 개시사항들은 첨부한 청구범위에 제시된 본 발명의 범위를 예시하기 위한 것이며 제한하려는 것은 아니다.

Claims (20)

  1. 촉매 재료를 포함하고, 상기 촉매 재료가 삭마(削磨:ablated)되는 표면을 제외하고 금속 도금에 저항성을 가지는 라미네이트 기판에 있어서, 상기 촉매 재료의 표면 아래로 채널이 삭마되어 트레이스 채널(trace channel)을 형성하는 단계;
    상기 금속 도금이 상기 트레이스 채널 내에 존재하지만 상기 촉매 재료의 삭마되지 않은 표면에는 존재하지 않도록 상기 라미네이트 기판을 금속조에 침지시키는 단계; 및,
    상기 트레이스 채널 내에 도금된 금속이 상기 라미네이트 기판의 표면과 동일 높이가 되도록 상기 라미네이트 기판을 평탄화하는 단계를 포함하여 구성되는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  2. 제 1 항에 있어서, 상기 금속조(metal bath)는 무전해 구리조인 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  3. 제 1 항에 있어서,
    상기 트레이스 채널은 레이저 어블레이션을 이용하여 형성되는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  4. 제 1 항에 있어서,
    상기 라미네이트 기판 위에 레지스트를 도포하는 단계;
    상기 채널 위치의 윤곽을 형성하기 위하여 상기 레지스트를 노광 및 현상하는 단계; 및,
    상기 채널들을 형성하기 위해 플라즈마 에칭을 수행하는 단계에 의하여 상기 트레이스 채널들을 형성하는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  5. 제 1 항에 있어서,
    상기 라미네이트 기판 위에 호일(foil)을 도포하는 단계;
    상기 호일 위에 레지스트를 도포하는 단계;
    상기 호일의 부분을 노출시켜 상기 채널 위치의 윤곽이 형성되도록 상기 레지스트를 노광 및 현상하는 단계;
    상기 호일의 노출된 부분을 에칭하는 단계; 및,
    상기 채널들을 형성하기 위해 플라즈마 에칭을 수행하는 단계에 의하여 상기 트레이스 채널들을 형성하는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  6. 제 1 항에 있어서,
    수지 리치(resin rich)의 촉매 프리프레그 재료를 상기 라미네이트 기판 상에 적층하는 단계;
    비아(vias)를 형성하는 단계; 및,
    비아 내에 트레이스를 형성하는 것을 포함하여, 상기 수지 리치의 촉매 프리 프레그 재료의 표면 상에 추가의 트레이스를 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  7. 제 1 항에 있어서,
    상기 라미네이트 기판 내에 트레이스 채널을 형성하는 단계는, 상기 라미네이트 기판의 양 측면 상에 트레이스 채널을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  8. 제 1 항에 있어서,
    상기 라미네이트 기판은 팔라듐 촉매 입자를 포함하는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  9. 제 1 항에 있어서,
    상기 라미네이트 기판은 에폭시 수지에 잘 분산되는 촉매 분말을 포함하는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  10. 제 1 항에 있어서,
    상기 채널이 삭마된 라미네이트 기판의 영역들은 수지 리치인 것을 특징으로 하는 인쇄 회로 기판 형성방법.
  11. 제 1 항에 있어서,
    상기 트레이스 채널들은 다음 중 하나에 의해 형성되는 것을 특징으로 하는 인쇄 회로 기판 형성방법.
    고압수 커팅;
    드릴링;
    라우팅(routing).
  12. 촉매 재료를 포함하고, 상기 촉매 재료가 삭마되는 표면을 제외하고 금속 도금에 저항성을 가지는 라미네이트 기판과,
    상기 라미네이트 기판에 형성되는 트레이스 채널 내에 구비되는 금속 트레이스를 포함하여 구성되고,
    상기 트레이스 채널은 상기 촉매 재료의 표면 아래로 연장되는 것을 특징으로 하는 인쇄 회로 기판.
  13. 제 12 항에 있어서,
    상기 라미네이트 기판 상의 촉매 재료;
    상기 촉매 재료를 관통하는 비아; 및,
    상기 비아 내의 트레이스를 포함하여 상기 촉매 재료의 표면상에 위치하는 추가의 트레이스를 포함하는 것을 특징으로 하는 인쇄 회로 기판.
  14. 제 13 항에 있어서,
    상기 촉매 재료는 다음 중 하나를 포함하는 것을 특징으로 하는 인쇄 회로 기판.
    수지 리치의 촉매 프리프레그 재료;
    촉매 접착성 재료.
  15. 제 12 항에 있어서,
    상기 라미네이트 기판은 팔라듐 촉매 입자를 포함하는 것을 특징으로 하는 인쇄 회로 기판.
  16. 제 12 항에 있어서,
    상기 라미네이트 기판은 에폭시 수지에 잘 분산되는 촉매 분말을 포함하는 것을 특징으로 하는 인쇄 회로 기판.
  17. 촉매 재료를 포함하고, 상기 촉매 재료가 삭마(削磨:ablated)되는 표면을 제외하고 금속 도금에 저항성을 가지는 라미네이트 기판에 있어서, 상기 촉매 재료의 표면 아래로 채널이 삭마되어 트레이스 채널(trace channel)을 형성하는 단계;
    상기 트레이스 채널 내에 구리 트레이스를 위치시키기 위하여 무전해 구리조 처리를 행하는 단계; 및,
    상기 구리 트레이스가 상기 라미네이트 기판의 표면과 동일 높이가 되도록 상기 라미네이트 기판을 평탄화하는 단계를 포함하여 구성되는 것을 특징으로 하는 인쇄 회로 기판의 트레이스 형성방법.
  18. 제 17 항에 있어서,
    상기 라미네이트 기판 위에 레지스트를 도포하는 단계;
    상기 채널 위치의 윤곽을 형성하기 위하여 상기 레지스트를 노광 및 현상하는 단계; 및,
    상기 채널들을 형성하기 위해 플라즈마 에칭을 수행하는 단계에 의하여 상기 트레이스 채널들을 형성하는 것을 특징으로 하는 인쇄 회로 기판의 트레이스 형성방법.
  19. 제 17 항에 있어서,
    상기 라미네이트 기판 위에 호일(foil)을 도포하는 단계;
    상기 호일 위에 레지스트를 도포하는 단계;
    상기 호일의 부분을 노출시켜 상기 채널 위치의 윤곽이 형성되도록 상기 레지스트를 노광 및 현상하는 단계;
    상기 호일의 노출된 부분을 에칭하는 단계; 및,
    상기 채널들을 형성하기 위해 플라즈마 에칭을 수행하는 단계에 의하여 상기 트레이스 채널들을 형성하는 것을 특징으로 하는 인쇄 회로 기판의 트레이스 형성방법.
  20. 제 17 항에 있어서,
    상기 트레이스 채널들은 다음 중 하나에 의해 형성되는 것을 특징으로 하는 인쇄 회로 기판의 트레이스 형성방법.
    레이저 어블레이션;
    고압수 커팅;
    드릴링;
    라우팅.
KR1020167034801A 2014-05-19 2015-02-05 매립 트레이스 KR102215778B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/281,631 US9380700B2 (en) 2014-05-19 2014-05-19 Method for forming traces of a printed circuit board
US14/281,631 2014-05-19
PCT/US2015/014599 WO2015178970A1 (en) 2014-05-19 2015-02-05 Embedded traces

Publications (2)

Publication Number Publication Date
KR20170005474A true KR20170005474A (ko) 2017-01-13
KR102215778B1 KR102215778B1 (ko) 2021-02-15

Family

ID=52669650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167034801A KR102215778B1 (ko) 2014-05-19 2015-02-05 매립 트레이스

Country Status (7)

Country Link
US (1) US9380700B2 (ko)
EP (1) EP3146809A1 (ko)
JP (1) JP6612330B2 (ko)
KR (1) KR102215778B1 (ko)
CN (2) CN111970841A (ko)
TW (1) TWI686109B (ko)
WO (1) WO2015178970A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049736A (ko) * 2016-08-18 2019-05-09 씨에라 써킷스 인코포레이티드 트레이스 및 비아를 갖는 플라스마 에칭 촉매 라미네이트
US10849233B2 (en) 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US9706650B1 (en) 2016-08-18 2017-07-11 Sierra Circuits, Inc. Catalytic laminate apparatus and method
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
US10349520B2 (en) 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
US10765012B2 (en) 2017-07-10 2020-09-01 Catlam, Llc Process for printed circuit boards using backing foil
CN108411286B (zh) * 2018-01-31 2023-11-24 华东师范大学 任意构型三维导电金属微纳结构的制造方法
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199289A (ja) * 1987-10-13 1989-04-18 Hitachi Chem Co Ltd 配線板及びその製造法
JP2005175116A (ja) * 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd 回路基板の製造方法
JP2009081211A (ja) * 2007-09-25 2009-04-16 Panasonic Electric Works Co Ltd めっき核入り絶縁樹脂組成物及びプリント配線板の製造方法
US20090301997A1 (en) * 2008-06-05 2009-12-10 Unimicron Technology Corp. Fabricating process of structure with embedded circuit
KR20100049842A (ko) * 2008-11-04 2010-05-13 삼성전기주식회사 인쇄회로기판의 제조방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3259559A (en) 1962-08-22 1966-07-05 Day Company Method for electroless copper plating
US3546009A (en) 1967-01-03 1970-12-08 Kollmorgen Corp Metallization of insulating substrates
US4287253A (en) 1975-04-08 1981-09-01 Photocircuits Division Of Kollmorgen Corp. Catalytic filler for electroless metallization of hole walls
US4859571A (en) * 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
US5260170A (en) * 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
US5162144A (en) 1991-08-01 1992-11-10 Motorola, Inc. Process for metallizing substrates using starved-reaction metal-oxide reduction
US5272600A (en) 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5340746A (en) 1993-01-08 1994-08-23 Minnesota Mining And Manufacturing Company Composite reactive articles for the determination of cyanide
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
GB0212632D0 (en) 2002-05-31 2002-07-10 Shipley Co Llc Laser-activated dielectric material and method for using the same in an electroless deposition process
JP2004216784A (ja) * 2003-01-17 2004-08-05 Matsushita Electric Works Ltd プリプレグの製造方法、プリプレグ、内層回路入り積層板及び金属箔張り積層板
JP4266310B2 (ja) 2003-01-31 2009-05-20 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
JP4146826B2 (ja) 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060068173A1 (en) 2004-09-30 2006-03-30 Ebara Corporation Methods for forming and patterning of metallic films
JP2006210891A (ja) * 2004-12-27 2006-08-10 Mitsuboshi Belting Ltd ポリイミド樹脂の無機薄膜パターン形成方法
US7271099B2 (en) 2005-06-06 2007-09-18 Ffei Limited Forming a conductive pattern on a substrate
JP2007027312A (ja) 2005-07-14 2007-02-01 Fujifilm Holdings Corp 配線基板の製造方法および配線基板
EP1767663A1 (en) 2005-09-23 2007-03-28 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method for partially metallizing a product
CN101321813B (zh) * 2005-12-01 2012-07-04 住友电木株式会社 预成型料、预成型料的制造方法、基板及半导体装置
US8059415B2 (en) 2006-12-15 2011-11-15 Finisar Corporation Molded communications module having integrated plastic circuit structures
US7752752B1 (en) * 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
CN101687218A (zh) 2007-07-02 2010-03-31 3M创新有限公司 图案化基底的方法
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
KR100936078B1 (ko) 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
TWI466604B (zh) * 2008-12-08 2014-12-21 Unimicron Technology Corp 線路板及其製程
TWI388122B (zh) * 2009-04-20 2013-03-01 Unimicron Technology Corp 形成複合材料電路板結構的方法
JP4957838B2 (ja) * 2009-08-06 2012-06-20 日立化成工業株式会社 導電性微粒子及び異方性導電材料
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
KR101607045B1 (ko) 2009-12-17 2016-03-28 비와이디 컴퍼니 리미티드 표면 금속화 방법, 플라스틱 제품 제조 방법 및 이로부터 제조된 플라스틱 제품
CN102071411B (zh) * 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
TWI423750B (zh) * 2010-09-24 2014-01-11 Kuang Hong Prec Co Ltd 非導電性載體形成電路結構之製造方法
GB2489042A (en) * 2011-03-18 2012-09-19 Conductive Inkjet Technology Ltd Photo-patternable structure
US8648277B2 (en) 2011-03-31 2014-02-11 Electro Scientific Industries, Inc. Laser direct ablation with picosecond laser pulses at high pulse repetition frequencies
US8784952B2 (en) 2011-08-19 2014-07-22 Earthone Circuit Technologies Corporation Method of forming a conductive image on a non-conductive surface
KR20140127803A (ko) * 2012-02-28 2014-11-04 스미토모 베이클리트 컴퍼니 리미티드 프리프레그 및 프리프레그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199289A (ja) * 1987-10-13 1989-04-18 Hitachi Chem Co Ltd 配線板及びその製造法
JP2005175116A (ja) * 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd 回路基板の製造方法
JP2009081211A (ja) * 2007-09-25 2009-04-16 Panasonic Electric Works Co Ltd めっき核入り絶縁樹脂組成物及びプリント配線板の製造方法
US20090301997A1 (en) * 2008-06-05 2009-12-10 Unimicron Technology Corp. Fabricating process of structure with embedded circuit
KR20100049842A (ko) * 2008-11-04 2010-05-13 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
CN106471873A (zh) 2017-03-01
TW201603661A (zh) 2016-01-16
JP6612330B2 (ja) 2019-11-27
JP2017517157A (ja) 2017-06-22
US20150334826A1 (en) 2015-11-19
KR102215778B1 (ko) 2021-02-15
TWI686109B (zh) 2020-02-21
CN111970841A (zh) 2020-11-20
US9380700B2 (en) 2016-06-28
WO2015178970A1 (en) 2015-11-26
EP3146809A1 (en) 2017-03-29

Similar Documents

Publication Publication Date Title
JP7355663B2 (ja) 埋め込まれたトレース
KR102215778B1 (ko) 매립 트레이스
CN111094621B (zh) 用于印刷电路板的半加成方法
US20160278206A1 (en) Printed circuit board
US10573610B2 (en) Method for wafer level packaging
US11653453B2 (en) Electroless and electrolytic deposition process for forming traces on a catalytic laminate
JP2011171528A (ja) 多層配線基板の製造方法
TWI538595B (zh) 製造印刷電路板之裝置及方法
KR101373330B1 (ko) Ｒ.ｔ.ｒ 노광 및 슬리팅 공법을 이용한 ｆｐｃｂ의 제조 방법
KR101987367B1 (ko) 인쇄회로기판 및 그의 제조 방법
US9433107B2 (en) Printed circuit board and method of manufacturing the same
TWI686115B (zh) 嵌入跡線
KR100754061B1 (ko) 인쇄회로기판의 제조방법
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
JP2001257475A (ja) 多層プリント配線板の製造方法
JP6270629B2 (ja) 端面電極を有するプリント配線板の製造方法
TWI574593B (zh) 製造印刷電路板的裝置及方法
KR20140016569A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant