JP2017514393A - スキュー補正を有するｓｅｒｄｅｓ電圧モードドライバ - Google Patents
スキュー補正を有するｓｅｒｄｅｓ電圧モードドライバ Download PDFInfo
- Publication number
- JP2017514393A JP2017514393A JP2016563427A JP2016563427A JP2017514393A JP 2017514393 A JP2017514393 A JP 2017514393A JP 2016563427 A JP2016563427 A JP 2016563427A JP 2016563427 A JP2016563427 A JP 2016563427A JP 2017514393 A JP2017514393 A JP 2017514393A
- Authority
- JP
- Japan
- Prior art keywords
- current
- current source
- output node
- driver circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012937 correction Methods 0.000 title description 7
- 238000004891 communication Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 23
- 238000005259 measurement Methods 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000012986 modification Methods 0.000 abstract description 3
- 230000004048 modification Effects 0.000 abstract description 3
- 230000003750 conditioning effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
Abstract
通信リンク上でシリアルデータを送出するためのドライバ回路は、電圧モードドライバと電流モードドライバとを組み合わせる。ドライバ回路は、電圧モードドライバを主出力ドライバとして使用する。１つ又は複数の補助電流モードドライバは、電流を出力に注入することで出力信号を調整するために、電圧モードドライバと並列して接続される。電圧モードドライバは、出力ドライブの大半を供給する。故に、出力ドライバ回路は、電圧モードドライバに関連付けられた電力効率利益をもたらすことができる。電流モードドライバは、例えば、プリエンファシス、レベル調整、スキュー補償、及び出力信号の他の修正をすることができる。故に、ドライバ回路はまた、電流モードドライバに関連付けられた信号調整能力を提供することができる。【選択図】 図１
Description
[0001]本発明は、電子回路に関し、より具体的には、通信リンク上でシリアルデータ信号を駆動するための電子回路に関する。
[0002]電子システムにおける高速シリアル通信リンクの使用は、成長し続けてきた。高速シリアル通信リンクは、ユニバーサルシリアルバス（ＵＳＢ）、高精細度マルチメディアインターフェース（ＨＤＭＩ（登録商標））、シリアルアドバンスドテクノロジアタッチメント（ＳＡＴＡ）、及び周辺構成要素相互接続エクスプレス（ＰＣＩｅ）インターフェースのような様々な規格に従って動作し得る。シリアライザ／デシリアライザ（ＳＥＲＤＥＳ）は、送信及びシリアル通信リンクから受信するために使用される。
[0003]シリアル通信リンクのための出力ドライバは典型的に、高速で（例えば、３ＧＨｚ）切り替わる一対の差動信号を生成する。出力ドライバは、電圧モードドライバ又は電流モードドライバであり得る。電圧モードドライバは、電流モードドライバよりも低い電力で動作し得る。しかしながら、スキュー補正（skew correction）、振幅調整（amplitude adjustment）、プリエンファシス（pre-emphasis）、及び出力信号の他の調整を提供することは、電圧モードドライバでは難しいであろう。追加的に、大きな出力電圧振幅（voltage swing）を達成することは、高度プロセス技術ノードにおいて電源電圧が低減されるにつれてますます難しくなるだろう。
[0004]一態様では、正の出力ノード及び負の出力ノードを含む差動出力上でデータ値をドライブするためのドライバ回路が提供される。ドライバ回路は、電圧モードドライバモジュールの入力上の値に基づいて正の出力ノード及び負の出力ノード上で電圧をドライブするように構成された電圧モードドライバモジュールと、第１の電流を供給(source)するように動作可能なヘッド電流源、第２の電流を吸収する(sink)ように動作可能なテール電流源、並びに第１の電流モードドライバモジュールの入力上の値に基づいて正の出力ノード及び負の出力ノードにヘッド電流源及びテール電流源を選択的に結合するように動作可能なスイッチを含む第１の電流モードドライバモジュールとを含み、ここにおいて、第１の電流及び第２の電流の大きさは、独立して選択可能である。
[0005]一態様では、通信リンク上でシリアルデータ信号を駆動するための方法が提供される。方法は、正の出力ノード及び負の出力ノードに結合された差動出力を有する電圧モードドライバモジュールを使用して通信リンクを駆動することと、ここにおいて、電圧モードドライバモジュールは、電圧モードドライバモジュールの入力上の値に基づいて出力上で電圧をドライブするように構成される、正の出力ノード及び負の出力ノードに結合された出力を有する電流モードドライバモジュールを使用して通信リンクを駆動することと、ここにおいて、電流モードドライバは、正の出力ノード及び負の出力ノードにヘッド電流源及びテール電流源を選択的に結合するように動作可能である、正の出力ノード及び負の出力ノード上のスキューを補正することに少なくとも部分的に基づいてヘッド電流源及びテール電流源の電流を選択することとを含む。
[0006]一態様では、正の出力ノード及び負の出力ノードを含む差動出力上で電圧をドライブするための手段と、ここにおいて、された電圧は、電圧回路を駆動するための手段の入力上の値に基づいており、第１の電流を供給するように動作可能なヘッド電流源、第２の電流を吸収するように動作可能なテール電流源、並びに電流をドライブするための手段の入力上の値に基づいて正の出力ノード及び負の出力ノードにヘッド電流源及びテール電流源を選択的に結合するように構成されたスイッチを含む、差動出力上で電流を駆動するための手段とを含むドライバ回路が提供され、ここにおいて、第１の電流及び第２の電流の大きさは、独立して選択可能である。
[0070]本発明の他の特徴及び利点は、例として、本発明の態様を例示する以下の説明から明らかであるべきである。
[0008]本発明の詳細は、その構造及び動作の両方について、一部は、添付の図面の検討によって得られ得、そこでは、同様の参照番号が同様の部分を指す。
[0014]添付の図面に関連して以下に示される詳細な説明は、様々な構成の説明を意図しており、本明細書で説明される概念が実施され得る唯一の構成を表すことを意図したものではない。詳細な説明は、様々な概念の完全な理解を提供するために特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしに実施され得ることは当業者には明らかであろう。幾つかの事例では、そのような概念を曖昧にしないために、周知の構造及び構成要素は簡略化された形式で示される。
[0015]図１は、本明細書で開示される実施形態に係る、ドライバ回路の機能ブロック図である。ドライバ回路は、通信リンク上でドライブされるべき値を含むデータ入力信号を受ける。ドライバ回路はまた、多くの実施形態において、データ入力のタイミングをシグナリングするクロック入力信号を受ける。クロック入力信号は、データ入力信号のデータレートと一致する周波数において発振し得るか、又はそのデータレートの高調波又は低調波において発振し得る。ドライバ回路は、例えば、ＣＭＯＳ集積回路に実装され得る。
[0016]ドライバ回路は、データ入力信号上の値に基づいてデータ出力信号を駆動する。図１の実施形態では、データ出力信号は、正の出力ノード及び負の出力ノード上の差動信号である。他の実施形態では、データ出力信号は、シングルエンドであり得る。データ出力信号の特性（例えば、信号レベル及びタイミング）は、多くの場合、例えば、ＵＳＢ又はＨＤＭＩといった通信規格に基づく。ドライバ回路によって駆動される通信リンクは、特性インピーダンスを有することとなり、ドライバ回路の出力インピーダンスは、通信リンクの特性インピーダンスとほぼ一致（例えば、２０％の誤差で）するように設計され得る。
[0017]ドライバ回路は、ドライバ回路によって出力されるべきデータをシグナリングするデータ入力信号を受けるプリドライバモジュール１３０を含む。プリドライバモジュール１３０は、電圧モードドライバモジュール１１０、第１の電流モードドライバモジュール１２１、及び第２の電流モードドライバモジュール１２２に信号を供給する。電圧モードドライバモジュール１１０は、出力駆動の大半を供給し、主ドライバモジュールと称され得る。電流モードドライバモジュール１２１、１２２は、補助ドライバモジュールと称され得る。様々な実装形態では、ドライバ回路は、例えば、ドライバ回路によって提供される機能に依存して、異なる数の電流モードドライバモジュールを含み得る。
[0018]プリドライバモジュール１３０によって電圧モードドライバモジュール１１０、第１の電流モードドライバモジュール１２１、及び第２の電流モードドライバモジュール１２２に供給される信号は、データ入力信号の修正バージョンであり得る。例えば、第２の電流モードドライバモジュール１２２が、プリエンファシスを提供するために使用されるとき、それが受ける信号は、データ入力信号の遅延（１単位インターバル分）及び反転された複製であり得る。プリドライバモジュール１３０は、データ入力信号の遅延された複製を生成するためにクロック入力信号によってクロックされる一連のフリップフロップを使用し得る。図１に例示される実施形態では、電圧モードドライバモジュール１１０への入力及び第１の電流モードドライバモジュール１２１への入力は、互いに結合され、プリドライバモジュール１３０は、両方のモジュールに信号を供給する。他の実施形態では、プリドライバモジュール１３０は、電圧モードドライバモジュール１１０及び第１の電流モードドライバモジュール１２１に異なる信号を供給する。
[0019]主電圧モードドライバモジュール１１０、第１の電流モードドライバモジュール１２１、及び第２の電流モードドライバモジュール１２２の出力は、並列して接続される。電圧モードドライバモジュール１１０は、駆動されるべき送信線に一致するように、制御された出力インピーダンス（例えば、１００オーム）を提供し得る。電圧モードドライバモジュール１１０の制御された出力インピーダンスは、較正を通じて獲得され得る。第１の電流モードドライバモジュール１２１及び第２の電流モードドライバモジュール１２２は、高出力インピーダンス（例えば、１０ｋオーム）を有する。故に、ドライバモジュールが並列して接続されるとき、組み合わせられた出力インピーダンスは根本的に、電圧モードドライバモジュール１１０の出力インピーダンスと同一である。追加的に、電流モードドライバモジュールの高出力インピーダンスは、出力信号の対称性を大して混乱せず、出力共通モード電圧をそのままに保つ。
[0020]電流モードドライバモジュールは、様々な機能を提供することができる。図１の実施形態では、第１の電流モードドライバモジュールは、スキュー及び振幅補正の両方を提供することができ、第２の電流モードドライバモジュール１２２は、プリエンファシスを提供することができる。電流モードドライバモジュールは、ドライバ回路の出力に電流を注入しているとみなされ得る。注入される電流の極性は、電流が正の出力に注入されようと負の出力に注入されようと、電流モードドライバモジュールが受けたデータ入力に基づく。注入される電流の大きさも制御される。追加的に、注入される電流の大きさは、電流が出力ノードに供給されるときと出力ノードから吸収されるときとで異なり得る。
[0021]第１の電流モードドライバモジュール１２１は、電流が出力ノードに供給されるか吸収されるかに依存して異なる量の電流を注入することで、差動出力の正の信号成分と負の信号成分との間のスキューを補正することができる。例えば、正の出力ノードと負の出力ノードとの間の１ｐｓのスキューを補正するために、供給される電流と吸収される電流との間の５０μＡの電流オフセットが印加され得る。
[0022]第１の電流モードドライバモジュール１２１は、追加の電流を差動出力に注入することで、出力振幅（信号レベル）を変えることができる。追加の電流は、供給されるべき追加の電圧振幅と、出力上のインピーダンスとに基づいて決定され得る。例えば、５０ｍＶを出力レベル１００オームの出力に加えるために、５００μＡの電流が注入され得る。
[0023]第２の電流モードドライバモジュール１２２は、ドライバ回路の出力信号にプリエンファシスをかけることができる。それは、出力の振幅がデータ値の変更後の第１のビットに対してより大きくなる（強調される）ときに使用される。例えば、ＺＥＲＯ出力後の第１のＯＮＥ出力は、１．２Ｖのレベルを有し、次の連続したＯＮＥ出力は、０．８Ｖのレベルを有し得る。このプリエンファシスを提供するために、第２の電流モードドライバモジュール１２２は、電圧モードドライバモジュール１１０によって使用される、遅延されたデータ入力信号を受け、注入される電流の大きさ及び極性は、プリエンファシスの量に基づいて決定される。
[0024]図２は、本明細書で開示される実施形態に係る、電圧モードドライバモジュールの概略図である。図２の電圧モードドライバモジュールは、図１のドライバ回路の電圧モードドライバモジュール１１０を実装するために使用され得る。他の電圧モードドライバモジュールもまた、図１のドライバ回路で使用され得る。
[0025]図２の電圧モードドライバモジュールは、正の出力ノード（データ出力Ｐ）を駆動する第１の複数のｐ型トランジスタ２２１及び第１の複数のｎ型トランジスタ２２２と、負の出力ノード（データ出力Ｎ）を駆動する第２の複数のｐ型トランジスタ２２３及び第２の複数のｎ型トランジスタ２２４とを含む。これら複数のトランジスタ内の個々のトランジスタは、トランジスタレッグと呼ばれ得る。各複数のトランジスタは、例えば、7０個のトランジスタレッグを含み得る。
[0026]第１の複数のｐ型トランジスタ２２１内のトランジスタレッグは、電圧源（ＶＤＤ）に接続されたそれらのソースと、正の出力ノードに接続されたそれらのドレインとを有する。第２の複数のｐ型トランジスタ２２３内のトランジスタレッグは、電圧源（ＶＤＤ）に接続されたそれらのソースと、負の出力ノードに接続されたそれらのドレインとを有する。第１の複数のｎ型トランジスタ２２２内のトランジスタレッグは、接地基準（ground reference）に接続されたそれらのソースと、正の出力ノードに接続されたそれらのドレインとを有する。第２の複数のｎ型トランジスタ２２４内のトランジスタレッグは、接地基準に接続されたそれらのソースと、負の出力ノードに接続されたそれらのドレインとを有する。トランジスタレッグのゲートは、電圧モードプリドライバモジュール２１０からの信号によって制御される。
[0027]電圧モードプリドライバモジュール２１０は、データ入力信号及びインピーダンス制御信号を受ける。電圧モードプリドライバモジュール２１０は、データ入力信号の値に部分的に基づいて、第１及び第２の複数のｐ型トランジスタ及びｎ型トランジスタのゲートを駆動するための制御信号を生成する。例えば、データ入力信号が１のとき、第１の複数のｐ型トランジスタ２２１のための制御信号（Ｇ１，Ｇ３，．．．Ｇｎ）は、トランジスタレッグのうちの１つ又は複数をオンにして、電圧源に対して正の出力にし、第２の複数のｎ型トランジスタ２２４のための制御信号（Ｈ２，Ｈ４，．．．Ｈｍ）は、トランジスタレッグのうちの１つ又は複数をオンにして、接地基準に対して負の出力をドライブし、その結果、差動出力において正の電圧となる。同様に、データ入力信号が０のとき、第２の複数のｐ型トランジスタ２２３のための制御信号（Ｈ１，Ｈ３，．．．Ｈｎ）は、トランジスタレッグのうちの１つ又は複数をオンにして、電圧源に対して負の出力をドライブし、第１の複数のｎ型トランジスタ２２２のための制御信号（Ｇ２，Ｇ４，．．．Ｇｍ）は、トランジスタレッグのうちの１つ又は複数をオンにして、接地基準に対して正の出力をドライブし、結果として、差動出力において負の電圧となる。
[0028]インピーダンス制御信号は、ドライバ回路の所望の出力インピーダンスを提供するために、トランジスタレッグのうち幾つが並行して使用されるべきかをシグナリングする。インピーダンス制御信号は、較正プロセスによって決定され得る。例えば、較正プロセスは、所望の出力インピーダンスを提供するためには４０個のトランジスタレッグが並行して使用されるべきであると決定し得る。追加的に、第１の複数のｐ型トランジスタ２２１内のトランジスタレッグ及び第１の複数のｎ型トランジスタ２２２内のトランジスタレッグは、抵抗分圧器として機能することで出力振幅を制御するために同時にオンにされ得る。例えば、第１の複数のｐ型トランジスタ２２１内の３８個のトランジスタレッグと、第１の複数のｎ型トランジスタ２２２内の２つのトランジスタレッグとをイネーブルにすることは、電圧源のレベルよって許される最大値よりも約５％少ない出力レベルを提供することができる。第２の複数のｐ型トランジスタ２２３及び第２の複数のｎ型トランジスタ２２４のゲートのための制御信号（Ｈ１−Ｈｍ）は、第１の複数のｐ型トランジスタ２２１及び第１の複数のｎ型トランジスタ２２２のための制御信号（Ｇ１−Ｇｎ）に対して相補的であり得る。
[0029]図３は、本明細書で開示される実施形態に係る、電流モードドライバモジュールの概略図である。図２の電流モードドライバモジュールは、図１のドライバ回路の電流モードドライバモジュール１２１、１２２を実装するために使用され得る。他の電流モードドライバモジュールもまた、図１のドライバ回路で使用され得る。電流モードドライバモジュールは、差動入力電圧を差動出力電流に変換するトランスコンダクタとみなされ得る。
[0030]図３の電流モードドライバモジュールは、ヘッド電流源３１０及びテール電流源３１５を含む。ヘッド電流源３１０は、電圧源（ＶＤＤ）から電流を供給する。テール電流源３１５は、接地基準に電流を吸収する。
[0031]電流モードドライバモジュールは、ヘッド電流源３１０から正の出力ノード（データ出力Ｐ）に電流を供給し、負の出力ノード（データ出力Ｎ）からテール電流源３１５に電流を吸収することと、ヘッド電流源３１０から負の出力ノードに電流を供給し、正の出力ノードからテール電流源３１５に電流を吸収することとを切り替える。この切替えは、電流モードドライバモジュールへのデータ入力に基づく。データ入力が１のとき、電流は、正の出力ノードに供給され、負の出力ノードからされ、データ入力が０のとき、電流は、負の出力ノードに供給され、正の出力ノードから吸収される。図３の実施形態では、データ入力は、正の入力ノード（ｄａｔａ）及び負の入力ノード（ｄａｔａｂ）を有する相補信号である。相補入力は、例えば、図１のドライバ回路のプリドライバモジュール１３０によって供給され得る。
[0032]電流モードドライバモジュールは、データ出力にヘッド電流源３１０及びテール電流源３１５を選択的に結合するためにスイッチ（３２０，３２５，３３０，３３５）を使用する。図３の実施形態では、スイッチは、トランジスタが実装される。第１のｐ型トランジスタ（スイッチ３２０）は、負の入力ノードに接続されたそのゲートと、正の出力ノードに接続されたそのドレインと、ヘッド電流源３１０に接続されたそのソースとを有する。第１のｎ型トランジスタ（スイッチ３２５）は、負の入力ノードに接続されたそのゲートと、正の出力ノードに接続されたそのドレインと、テール電流源３１５に接続されたそのソースとを有する。第２のｐ型トランジスタ（スイッチ３３０）は、正の入力ノードに接続されたそのゲートと、負の出力ノードに接続されたそのドレインと、ヘッド電流源３１０に接続されたそのソースとを有する。第２のｎ型トランジスタ（スイッチ３３５）は、正の入力ノードに接続されたそのゲートと、負の出力ノードに接続されたそのドレインと、テール電流源３１５に接続されたそのソースとを有する。
[0033]ヘッド電流源３１０及びテール電流源３１５は、調整可能な高インピーダンス電流源である。電流源は、例えば、電流モードのデジタル／アナログ変換器であり得る。代替的に、電流源は、別個の電流源の電流を制御するデジタル／アナログ変換器を含み得る。ヘッド電流源３１０及びテール電流源３１５の電流の大きさは、電流モードドライバモジュールの機能に従って調整される。ヘッド電流源３１０及びテール電流源３１５の電流は、独立して制御され得る。ヘッド電流源３１０及びテール電流源３１５の電流は、出力スキューを補償するために異なる値に設定されることができる。
[0034]図３の電流モードドライバモジュールの同一又は同様の実装形態は、異なる目的で、例えば、スキューを補償又は補正するために、ドライバ回路の出力信号振幅を変更するために、及びプリエンファシスを提供するために使用され得る。
[0035]図４は、本明細書で開示される実施形態に係る、別のドライバ回路の機能ブロック図である。図４のドライバ回路は、図１のドライバ回路に類似し、プリドライバモジュール４３０、電流モードドライバモジュール４２１、及び電圧モードドライバモジュール４１０を含み、ここで、同様に参照される要素は、説明される相違点を除き同様の方式で動作する。図２の電圧モードドライバモジュール及び図３の電流モードドライバモジュールが、図４のドライバ回路で使用され得る。
[0036]図４のドライバ回路は、スキュー測定モジュール４３３を含む。スキュー測定モジュール４３３は、ドライバ回路の差動データ出力信号（データ出力）を受ける。スキュー測定モジュール４３３は、データ出力信号上のスキューを測定し、この測定値を評価して、電流モードドライバモジュール４２１を使用して実行されるべき補正又は補償を決定する。測定は、正の出力ノード及び負の出力ノード上の値を何度もサンプリング及び比較することを含み得る。電流モードドライバモジュール４２１が、図３の電流モードドライバモジュールを使用して実装されるとき、スキュー補正は、ヘッド電流源３１０の電流及びテール電流源３１５の電流を独立して調整することで実行され得る。例えば、スキュー測定モジュール４３３は、ヘッド電流源３１０の電流及びテール電流源３１５の電流を選択するために、デジタル／アナログ変換器に制御信号を供給し得る。スキュー測定モジュール４３３はまた、データ出力信号の他の測定（例えば、振幅）及び調整に使用され得る。
[0037]スキュー測定モジュール４３３は、ドライバ回路の他のモジュールと同一の集積回路に統合され得る。次に、スキュー測定及び補正は、原位置で動作するドライバ回路を用いて実行され得る。代替的に又は追加的に、スキュー測定モジュールは、例えば、ドライバ回路の他のモジュールを含む集積回路を製造する際に使用されるテスト機器のようなテスト機器によって実行され得る。次に、スキュー補正のための電流を示す値が、後の使用のために記憶され得る。
[0038]図５は、本明細書で開示される実施形態に係る、シリアルデータ信号を駆動するためのプロセスのフローチャートである。プロセスは、上述されたドライバ回路及びモジュールを使用して実行され得る。
[0039]ステップ５１０において、シリアルデータは、電圧モードドライバを使用して通信リンク上で駆動される。例えば、図２の電圧モードドライバは、特定の振幅でかつ特定の出力インピーダンスで、通信リンク上でデータを駆動するために使用され得る。ステップ５２０において、シリアルデータは、電流モードドライバを使用して通信リンク上で駆動される。例えば、図３の電流モードドライバは、出力に供給される及び出力から吸収される特定の電流で、通信リンク上でデータをドライブするために使用され得る。ステップ５１０及びステップ５２０は一般に、同時に実行される。
[0040]ステップ５３０において、ドライブされたデータ出力上のスキューを補正するために、電流モードドライバによって供給及び吸収される電流が選択される。スキューを補正するための電流を選択することは、ドライブされたデータ出力上のスキューを測定することと、測定されたスキューを使用して電流を選択することとを含み得る。追加的に、ステップ５４０において、電流モードドライバの電流は、駆動されたデータ出力の出力レベルを制御するように更に調整され得る。電流の大きさは、図１のドライバ回路に関連して上述したように独立して選択され得る。電流がスキューを補正するため及びレベル調整を提供するために選択されるため、電流は、各考慮すべき事項に少なくとも部分的に基づいていると考えらえ得る。
[0041]ステップ５５０において、シリアルデータは、第２の電流モードドライバを用いて通信リンク上で駆動される。図１のドライバ回路の第２の電流モードドライバモジュール１２２は、例えば、ステップ５５０を実行するために使用され得る。ステップ５５０は一般に、ステップ５１０及びステップ５２０と同時に実行される。ステップ５６０において、ステップ５５０において第２の電流モードドライバによって供給及び吸収された電流が、ドライブされたデータ出力に対する所望のプリエンファシスに従って選択される。
[0042]図５のプロセスは、例えば、ステップを追加、変更、又は並び替えることで修正され得る。
[0043]本発明の実施形態は、特定の実施形態について上述されたが、本発明の様々な変更例が可能であり、例えば、異なる信号極性を有するもの又は追加のドライバモジュールを有するものを含む。追加的に、実施形態は、ＣＭＯＳ技術について説明されているが、他の技術で同様の回路が使用され得る。追加的に、様々な実施形態の特徴は、上述されたものとは異なる組み合わせで組み合わせられ得る。ドライバ回路は差動信号で動作すると説明されているが、同一又は同様の回路は、シングルエンド信号と使用され得る。
[0044]開示された実施形態についての以上の説明は、当業者が本発明を製造又は使用できるように提供されている。これらの実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書で説明された包括的な原理は、本発明の精神又は範囲から逸脱することなく、他の実施形態に適用され得る。故に、本明細書において提示される説明及び図面が、本発明の現時点で好ましい実施形態を表し、よって、本発明によって広く想定される主題を代表することは理解されるべきである。本発明の範囲が、当業者に自明となり得る他の実施形態を完全に包含すること、及び、本発明の範囲が、相当して、添付の特許請求の範囲以外のものによって限定されないことは更に理解される。
[0044]開示された実施形態についての以上の説明は、当業者が本発明を製造又は使用できるように提供されている。これらの実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書で説明された包括的な原理は、本発明の精神又は範囲から逸脱することなく、他の実施形態に適用され得る。故に、本明細書において提示される説明及び図面が、本発明の現時点で好ましい実施形態を表し、よって、本発明によって広く想定される主題を代表することは理解されるべきである。本発明の範囲が、当業者に自明となり得る他の実施形態を完全に包含すること、及び、本発明の範囲が、相当して、添付の特許請求の範囲以外のものによって限定されないことは更に理解される。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
正の出力ノード及び負の出力ノードを含む差動出力上でデータ値をドライブするためのドライバ回路であって、
電圧モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノード上で電圧をドライブするように構成された前記電圧モードドライバモジュールと、
第１の電流モードドライバモジュールと
を備え、前記第１の電流モードドライバモジュールは、
第１の電流を供給するように動作可能なヘッド電流源と、
第２の電流を吸収するように動作可能なテール電流源と
前記第１の電流モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記ヘッド電流源及び前記テール電流源を選択的に結合するように構成されたスイッチと
を含み、
前記第１の電流及び前記第２の電流の前記大きさは、独立して選択可能である、ドライバ回路。
［Ｃ２］
前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の前記出力上のスキューを補正することに少なくとも部分的に基づいて選択される、Ｃ１に記載のドライバ回路。
［Ｃ３］
前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の出力振幅を調整することに少なくとも部分的に基づいて更に選択される、Ｃ２に記載のドライバ回路。
［Ｃ４］
前記ヘッド電流源は、前記第１の電流を決定するためのデジタル／アナログ変換器を含み、前記テール電流源は、前記第２の電流を決定するためのデジタル／アナログ変換器を含む、Ｃ１に記載のドライバ回路。
［Ｃ５］
前記ドライバ回路の前記出力に結合され、前記ドライバ回路の前記差動出力上のスキューを測定することと、前記測定されたスキューに少なくとも部分的に基づいて前記ヘッド電流源の前記デジタル／アナログ変換器及び前記テール電流源の前記デジタル／アナログ変換器を制御することとを行うように構成された、スキュー測定モジュールを更に備える、Ｃ４に記載のドライバ回路。
［Ｃ６］
前記電圧モードドライバモジュールの前記入力は、前記第１の電流モードドライバ回路の前記入力に結合される、Ｃ１に記載のドライバ回路。
［Ｃ７］
前記第１の電流モードドライバモジュールの前記入力は、正の入力ノード及び負の入力ノードを含み、前記第１の電流モードドライバモジュールの前記スイッチは、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第１のｐ型トランジスタ、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第１のｎ型トランジスタ、
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第２のｐ型トランジスタ、及び
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第２のｎ型トランジスタ、
を含む、Ｃ１に記載のドライバ回路。
［Ｃ８］
第３の電流を供給するように動作可能な第２のヘッド電流源と、
第４の電流を吸収するように動作可能な第２のテール電流源と、
第２の電流モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記第２のヘッド電流源及び前記第２のテール電流源を選択的に結合するように構成されたスイッチと
を含む前記第２の電流モードドライバモジュール
を更に備え、
前記第３の電流及び前記第４の電流の前記大きさは、前記ドライバ回路の前記出力に対してかけるべきプリエンファシスに少なくとも部分的に基づいて選択される、
Ｃ１に記載のドライバ回路。
［Ｃ９］
前記第２の電流モードドライバモジュールの前記入力上の前記値は、前記電圧モードドライバモジュールの前記入力上の前記値の遅延されたコピーである、Ｃ８に記載のドライバ回路。
［Ｃ１０］
前記ドライバ回路の入力に基づいて、前記電圧モードドライバモジュールへの前記入力及び前記第１の電流モードドライバモジュールへの前記入力を供給するように構成されたプリドライバモジュールを更に備える、Ｃ１に記載のドライバ回路。
［Ｃ１１］
前記電圧モードドライバモジュールは、並列して結合されたソース及びドレインを有する複数のトランジスタと、前記電圧モードドライバの選択された出力インピーダンスを生成するために前記複数のトランジスタのゲートを駆動するための信号を供給するように構成された電圧モードプリドライバモジュールとを含む、Ｃ１に記載のドライバ回路。
［Ｃ１２］
通信リンク上でシリアルデータ信号をドライブするための方法であって、
正の出力ノード及び負の出力ノードに結合された差動出力を有する電圧モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記電圧モードドライバモジュールは、前記電圧モードドライバモジュールの入力上の値に基づいて前記出力上で電圧をドライブするように構成され、
前記正の出力ノード及び前記負の出力ノードに結合された出力を有する電流モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記電流モードドライバモジュールは、前記正の出力ノード及び前記負の出力ノードにヘッド電流源及びテール電流源を選択的に結合するように動作可能であり、
前記正の出力ノード及び前記負の出力ノード上のスキューを補正することに少なくとも部分的に基づいて前記ヘッド電流源及び前記テール電流源の電流を選択することと
を備える、方法。
［Ｃ１３］
前記ヘッド電流源の前記電流及び前記テール電流源の前記電流は異なる、Ｃ１２に記載の方法。
［Ｃ１４］
前記正の出力ノード及び前記負の出力ノードの出力振幅を調整することに少なくとも部分的に基づいて、前記ヘッド電流源及び前記テール電流源の前記電流を選択することを更に備える、Ｃ１２に記載の方法。
［Ｃ１５］
前記正の出力ノード及び前記負の出力ノード上の前記スキューを測定することを更に備え、ここにおいて、スキューを補正することに少なくとも部分的に基づいて前記ヘッド電流源及び前記テール電流源の電流を選択することは、前記測定されたスキューを使用する、Ｃ１２に記載の方法。
［Ｃ１６］
前記正の出力ノード及び前記負の出力ノードに結合された出力を有する第２の電流モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記第２の電流モードドライバモジュールは、前記正の出力ノード及び前記負の出力ノードに第２のヘッド電流源及び第２のテール電流源を選択的に結合するように動作可能であり、
前記正の出力ノード及び前記負の出力ノードに対してかけるべきプリエンファシスに少なくとも部分的に基づいて前記第２のヘッド電流源及び前記第２のテール電流源の電流を選択することと
を更に備える、Ｃ１２に記載の方法。
［Ｃ１７］
ドライバ回路であって、
正の出力ノード及び負の出力ノードを含む差動出力上で電圧をドライブするための手段と、ここにおいて、前記駆動された電圧は、電圧回路を駆動するための前記手段の入力上の値に基づく、
前記差動出力上で電流を駆動するための手段と
を備え、前記差動出力上で電流を駆動するための前記手段は、
第１の電流を供給するように動作可能なヘッド電流源、
第２の電流を吸収するように動作可能なテール電流源、及び
電流をドライブするための前記手段の入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記ヘッド電流源及び前記テール電流源を選択的に結合するように構成されたスイッチ
を含み、
前記第１の電流及び前記第２の電流の前記大きさは、独立して選択可能である、ドライバ回路。
［Ｃ１８］
前記第１の電流の前記大きさ及び前記第２の電流の前記大きさは、前記ドライバ回路の前記出力上のスキューを補正することに少なくとも部分的に基づいて選択される、Ｃ１７に記載のドライバ回路。
［Ｃ１９］
前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の出力振幅を調整することに少なくとも部分的に基づいて更に選択される、Ｃ１８に記載のドライバ回路。
［Ｃ２０］
前記ヘッド電流源は、前記第１の電流を供給するためのデジタル／アナログ変換器を含み、前記テール電流源は、前記第２の電流を吸収するためのデジタル／アナログ変換器を含む、Ｃ１７に記載のドライバ回路。
［Ｃ２１］
前記ドライバ回路の前記出力に結合され、前記ドライバ回路の前記出力上のスキューを測定することと、前記測定されたスキューに少なくとも部分的に基づいて前記ヘッド電流源の前記デジタル／アナログ変換器及び前記テール電流源の前記デジタル／アナログ変換器を制御することとを行うための、スキューを測定するための手段を更に備える、Ｃ２０に記載のドライバ回路。
［Ｃ２２］
電圧を駆動するための前記手段の前記入力は、電流をドライブするための前記手段の前記入力に結合される、Ｃ１７に記載のドライバ回路。
［Ｃ２３］
電流をドライブするための前記手段の前記入力は、正の入力ノード及び負の入力ノードを含み、電流をドライブするための前記手段の前記スイッチは、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第１のｐ型トランジスタ、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第１のｎ型トランジスタ、
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第２のｐ型トランジスタ、及び
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第２のｎ型トランジスタ
を含む、Ｃ１７に記載のドライバ回路。
［Ｃ２４］
前記差動出力上で電流をドライブするための第２の手段
を更に備え、電流をドライブするための前記第２の手段は、
第３の電流を供給するように動作可能な第２のヘッド電流源と、
第４の電流を吸収するように動作可能な第２のテール電流源と、
電流をドライブするための前記第２の手段の入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記第２のヘッド電流源及び前記第２のテール電流源を選択的に結合するように構成されたスイッチと
を含み、
前記第３の電流及び前記第４の電流の前記大きさは、前記ドライバ回路の前記出力に対してかけられるべきプリエンファシスに少なくとも部分的に基づいて選択される、
Ｃ１７に記載のドライバ回路。
［Ｃ２５］
電流を駆動するための前記第２の手段の前記入力上の前記値は、電圧を駆動するための前記手段の前記入力上の前記値の遅延されたコピーである、Ｃ２４に記載のドライバ回路。
［Ｃ２６］
前記ドライバ回路の入力に基づいて、電圧をドライブするための前記手段及び電流をドライブするための前記手段に前記入力を供給するように構成されたプリドライバモジュールを更に備える、Ｃ１７に記載のドライバ回路。
［Ｃ２７］
電圧をドライブするための前記手段は、並列して結合されたソース及びドレインを有する複数のトランジスタと、前記電圧モードドライバの選択された出力インピーダンスを生成するために前記複数のトランジスタの前記ゲートを駆動するために信号を供給するように構成された電圧モードプリドライバモジュールとを含む、Ｃ１７に記載のドライバ回路。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
正の出力ノード及び負の出力ノードを含む差動出力上でデータ値をドライブするためのドライバ回路であって、
電圧モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノード上で電圧をドライブするように構成された前記電圧モードドライバモジュールと、
第１の電流モードドライバモジュールと
を備え、前記第１の電流モードドライバモジュールは、
第１の電流を供給するように動作可能なヘッド電流源と、
第２の電流を吸収するように動作可能なテール電流源と
前記第１の電流モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記ヘッド電流源及び前記テール電流源を選択的に結合するように構成されたスイッチと
を含み、
前記第１の電流及び前記第２の電流の前記大きさは、独立して選択可能である、ドライバ回路。
［Ｃ２］
前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の前記出力上のスキューを補正することに少なくとも部分的に基づいて選択される、Ｃ１に記載のドライバ回路。
［Ｃ３］
前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の出力振幅を調整することに少なくとも部分的に基づいて更に選択される、Ｃ２に記載のドライバ回路。
［Ｃ４］
前記ヘッド電流源は、前記第１の電流を決定するためのデジタル／アナログ変換器を含み、前記テール電流源は、前記第２の電流を決定するためのデジタル／アナログ変換器を含む、Ｃ１に記載のドライバ回路。
［Ｃ５］
前記ドライバ回路の前記出力に結合され、前記ドライバ回路の前記差動出力上のスキューを測定することと、前記測定されたスキューに少なくとも部分的に基づいて前記ヘッド電流源の前記デジタル／アナログ変換器及び前記テール電流源の前記デジタル／アナログ変換器を制御することとを行うように構成された、スキュー測定モジュールを更に備える、Ｃ４に記載のドライバ回路。
［Ｃ６］
前記電圧モードドライバモジュールの前記入力は、前記第１の電流モードドライバ回路の前記入力に結合される、Ｃ１に記載のドライバ回路。
［Ｃ７］
前記第１の電流モードドライバモジュールの前記入力は、正の入力ノード及び負の入力ノードを含み、前記第１の電流モードドライバモジュールの前記スイッチは、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第１のｐ型トランジスタ、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第１のｎ型トランジスタ、
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第２のｐ型トランジスタ、及び
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第２のｎ型トランジスタ、
を含む、Ｃ１に記載のドライバ回路。
［Ｃ８］
第３の電流を供給するように動作可能な第２のヘッド電流源と、
第４の電流を吸収するように動作可能な第２のテール電流源と、
第２の電流モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記第２のヘッド電流源及び前記第２のテール電流源を選択的に結合するように構成されたスイッチと
を含む前記第２の電流モードドライバモジュール
を更に備え、
前記第３の電流及び前記第４の電流の前記大きさは、前記ドライバ回路の前記出力に対してかけるべきプリエンファシスに少なくとも部分的に基づいて選択される、
Ｃ１に記載のドライバ回路。
［Ｃ９］
前記第２の電流モードドライバモジュールの前記入力上の前記値は、前記電圧モードドライバモジュールの前記入力上の前記値の遅延されたコピーである、Ｃ８に記載のドライバ回路。
［Ｃ１０］
前記ドライバ回路の入力に基づいて、前記電圧モードドライバモジュールへの前記入力及び前記第１の電流モードドライバモジュールへの前記入力を供給するように構成されたプリドライバモジュールを更に備える、Ｃ１に記載のドライバ回路。
［Ｃ１１］
前記電圧モードドライバモジュールは、並列して結合されたソース及びドレインを有する複数のトランジスタと、前記電圧モードドライバの選択された出力インピーダンスを生成するために前記複数のトランジスタのゲートを駆動するための信号を供給するように構成された電圧モードプリドライバモジュールとを含む、Ｃ１に記載のドライバ回路。
［Ｃ１２］
通信リンク上でシリアルデータ信号をドライブするための方法であって、
正の出力ノード及び負の出力ノードに結合された差動出力を有する電圧モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記電圧モードドライバモジュールは、前記電圧モードドライバモジュールの入力上の値に基づいて前記出力上で電圧をドライブするように構成され、
前記正の出力ノード及び前記負の出力ノードに結合された出力を有する電流モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記電流モードドライバモジュールは、前記正の出力ノード及び前記負の出力ノードにヘッド電流源及びテール電流源を選択的に結合するように動作可能であり、
前記正の出力ノード及び前記負の出力ノード上のスキューを補正することに少なくとも部分的に基づいて前記ヘッド電流源及び前記テール電流源の電流を選択することと
を備える、方法。
［Ｃ１３］
前記ヘッド電流源の前記電流及び前記テール電流源の前記電流は異なる、Ｃ１２に記載の方法。
［Ｃ１４］
前記正の出力ノード及び前記負の出力ノードの出力振幅を調整することに少なくとも部分的に基づいて、前記ヘッド電流源及び前記テール電流源の前記電流を選択することを更に備える、Ｃ１２に記載の方法。
［Ｃ１５］
前記正の出力ノード及び前記負の出力ノード上の前記スキューを測定することを更に備え、ここにおいて、スキューを補正することに少なくとも部分的に基づいて前記ヘッド電流源及び前記テール電流源の電流を選択することは、前記測定されたスキューを使用する、Ｃ１２に記載の方法。
［Ｃ１６］
前記正の出力ノード及び前記負の出力ノードに結合された出力を有する第２の電流モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記第２の電流モードドライバモジュールは、前記正の出力ノード及び前記負の出力ノードに第２のヘッド電流源及び第２のテール電流源を選択的に結合するように動作可能であり、
前記正の出力ノード及び前記負の出力ノードに対してかけるべきプリエンファシスに少なくとも部分的に基づいて前記第２のヘッド電流源及び前記第２のテール電流源の電流を選択することと
を更に備える、Ｃ１２に記載の方法。
［Ｃ１７］
ドライバ回路であって、
正の出力ノード及び負の出力ノードを含む差動出力上で電圧をドライブするための手段と、ここにおいて、前記駆動された電圧は、電圧回路を駆動するための前記手段の入力上の値に基づく、
前記差動出力上で電流を駆動するための手段と
を備え、前記差動出力上で電流を駆動するための前記手段は、
第１の電流を供給するように動作可能なヘッド電流源、
第２の電流を吸収するように動作可能なテール電流源、及び
電流をドライブするための前記手段の入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記ヘッド電流源及び前記テール電流源を選択的に結合するように構成されたスイッチ
を含み、
前記第１の電流及び前記第２の電流の前記大きさは、独立して選択可能である、ドライバ回路。
［Ｃ１８］
前記第１の電流の前記大きさ及び前記第２の電流の前記大きさは、前記ドライバ回路の前記出力上のスキューを補正することに少なくとも部分的に基づいて選択される、Ｃ１７に記載のドライバ回路。
［Ｃ１９］
前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の出力振幅を調整することに少なくとも部分的に基づいて更に選択される、Ｃ１８に記載のドライバ回路。
［Ｃ２０］
前記ヘッド電流源は、前記第１の電流を供給するためのデジタル／アナログ変換器を含み、前記テール電流源は、前記第２の電流を吸収するためのデジタル／アナログ変換器を含む、Ｃ１７に記載のドライバ回路。
［Ｃ２１］
前記ドライバ回路の前記出力に結合され、前記ドライバ回路の前記出力上のスキューを測定することと、前記測定されたスキューに少なくとも部分的に基づいて前記ヘッド電流源の前記デジタル／アナログ変換器及び前記テール電流源の前記デジタル／アナログ変換器を制御することとを行うための、スキューを測定するための手段を更に備える、Ｃ２０に記載のドライバ回路。
［Ｃ２２］
電圧を駆動するための前記手段の前記入力は、電流をドライブするための前記手段の前記入力に結合される、Ｃ１７に記載のドライバ回路。
［Ｃ２３］
電流をドライブするための前記手段の前記入力は、正の入力ノード及び負の入力ノードを含み、電流をドライブするための前記手段の前記スイッチは、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第１のｐ型トランジスタ、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第１のｎ型トランジスタ、
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第２のｐ型トランジスタ、及び
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第２のｎ型トランジスタ
を含む、Ｃ１７に記載のドライバ回路。
［Ｃ２４］
前記差動出力上で電流をドライブするための第２の手段
を更に備え、電流をドライブするための前記第２の手段は、
第３の電流を供給するように動作可能な第２のヘッド電流源と、
第４の電流を吸収するように動作可能な第２のテール電流源と、
電流をドライブするための前記第２の手段の入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記第２のヘッド電流源及び前記第２のテール電流源を選択的に結合するように構成されたスイッチと
を含み、
前記第３の電流及び前記第４の電流の前記大きさは、前記ドライバ回路の前記出力に対してかけられるべきプリエンファシスに少なくとも部分的に基づいて選択される、
Ｃ１７に記載のドライバ回路。
［Ｃ２５］
電流を駆動するための前記第２の手段の前記入力上の前記値は、電圧を駆動するための前記手段の前記入力上の前記値の遅延されたコピーである、Ｃ２４に記載のドライバ回路。
［Ｃ２６］
前記ドライバ回路の入力に基づいて、電圧をドライブするための前記手段及び電流をドライブするための前記手段に前記入力を供給するように構成されたプリドライバモジュールを更に備える、Ｃ１７に記載のドライバ回路。
［Ｃ２７］
電圧をドライブするための前記手段は、並列して結合されたソース及びドレインを有する複数のトランジスタと、前記電圧モードドライバの選択された出力インピーダンスを生成するために前記複数のトランジスタの前記ゲートを駆動するために信号を供給するように構成された電圧モードプリドライバモジュールとを含む、Ｃ１７に記載のドライバ回路。
Claims (27)
- 正の出力ノード及び負の出力ノードを含む差動出力上でデータ値をドライブするためのドライバ回路であって、
電圧モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノード上で電圧をドライブするように構成された前記電圧モードドライバモジュールと、
第１の電流モードドライバモジュールと
を備え、前記第１の電流モードドライバモジュールは、
第１の電流を供給するように動作可能なヘッド電流源と、
第２の電流を吸収するように動作可能なテール電流源と
前記第１の電流モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記ヘッド電流源及び前記テール電流源を選択的に結合するように構成されたスイッチと
を含み、
前記第１の電流及び前記第２の電流の前記大きさは、独立して選択可能である、ドライバ回路。 - 前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の前記出力上のスキューを補正することに少なくとも部分的に基づいて選択される、請求項１に記載のドライバ回路。
- 前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の出力振幅を調整することに少なくとも部分的に基づいて更に選択される、請求項２に記載のドライバ回路。
- 前記ヘッド電流源は、前記第１の電流を決定するためのデジタル／アナログ変換器を含み、前記テール電流源は、前記第２の電流を決定するためのデジタル／アナログ変換器を含む、請求項１に記載のドライバ回路。
- 前記ドライバ回路の前記出力に結合され、前記ドライバ回路の前記差動出力上のスキューを測定することと、前記測定されたスキューに少なくとも部分的に基づいて前記ヘッド電流源の前記デジタル／アナログ変換器及び前記テール電流源の前記デジタル／アナログ変換器を制御することとを行うように構成された、スキュー測定モジュールを更に備える、請求項４に記載のドライバ回路。
- 前記電圧モードドライバモジュールの前記入力は、前記第１の電流モードドライバ回路の前記入力に結合される、請求項１に記載のドライバ回路。
- 前記第１の電流モードドライバモジュールの前記入力は、正の入力ノード及び負の入力ノードを含み、前記第１の電流モードドライバモジュールの前記スイッチは、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第１のｐ型トランジスタ、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第１のｎ型トランジスタ、
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第２のｐ型トランジスタ、及び
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第２のｎ型トランジスタ、
を含む、請求項１に記載のドライバ回路。 - 第３の電流を供給するように動作可能な第２のヘッド電流源と、
第４の電流を吸収するように動作可能な第２のテール電流源と、
第２の電流モードドライバモジュールの入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記第２のヘッド電流源及び前記第２のテール電流源を選択的に結合するように構成されたスイッチと
を含む前記第２の電流モードドライバモジュール
を更に備え、
前記第３の電流及び前記第４の電流の前記大きさは、前記ドライバ回路の前記出力に対してかけるべきプリエンファシスに少なくとも部分的に基づいて選択される、
請求項１に記載のドライバ回路。 - 前記第２の電流モードドライバモジュールの前記入力上の前記値は、前記電圧モードドライバモジュールの前記入力上の前記値の遅延されたコピーである、請求項８に記載のドライバ回路。
- 前記ドライバ回路の入力に基づいて、前記電圧モードドライバモジュールへの前記入力及び前記第１の電流モードドライバモジュールへの前記入力を供給するように構成されたプリドライバモジュールを更に備える、請求項１に記載のドライバ回路。
- 前記電圧モードドライバモジュールは、並列して結合されたソース及びドレインを有する複数のトランジスタと、前記電圧モードドライバの選択された出力インピーダンスを生成するために前記複数のトランジスタのゲートを駆動するための信号を供給するように構成された電圧モードプリドライバモジュールとを含む、請求項１に記載のドライバ回路。
- 通信リンク上でシリアルデータ信号をドライブするための方法であって、
正の出力ノード及び負の出力ノードに結合された差動出力を有する電圧モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記電圧モードドライバモジュールは、前記電圧モードドライバモジュールの入力上の値に基づいて前記出力上で電圧をドライブするように構成され、
前記正の出力ノード及び前記負の出力ノードに結合された出力を有する電流モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記電流モードドライバモジュールは、前記正の出力ノード及び前記負の出力ノードにヘッド電流源及びテール電流源を選択的に結合するように動作可能であり、
前記正の出力ノード及び前記負の出力ノード上のスキューを補正することに少なくとも部分的に基づいて前記ヘッド電流源及び前記テール電流源の電流を選択することと
を備える、方法。 - 前記ヘッド電流源の前記電流及び前記テール電流源の前記電流は異なる、請求項１２に記載の方法。
- 前記正の出力ノード及び前記負の出力ノードの出力振幅を調整することに少なくとも部分的に基づいて、前記ヘッド電流源及び前記テール電流源の前記電流を選択することを更に備える、請求項１２に記載の方法。
- 前記正の出力ノード及び前記負の出力ノード上の前記スキューを測定することを更に備え、ここにおいて、スキューを補正することに少なくとも部分的に基づいて前記ヘッド電流源及び前記テール電流源の電流を選択することは、前記測定されたスキューを使用する、請求項１２に記載の方法。
- 前記正の出力ノード及び前記負の出力ノードに結合された出力を有する第２の電流モードドライバモジュールを使用して前記通信リンクを駆動することと、ここにおいて、前記第２の電流モードドライバモジュールは、前記正の出力ノード及び前記負の出力ノードに第２のヘッド電流源及び第２のテール電流源を選択的に結合するように動作可能であり、
前記正の出力ノード及び前記負の出力ノードに対してかけるべきプリエンファシスに少なくとも部分的に基づいて前記第２のヘッド電流源及び前記第２のテール電流源の電流を選択することと
を更に備える、請求項１２に記載の方法。 - ドライバ回路であって、
正の出力ノード及び負の出力ノードを含む差動出力上で電圧をドライブするための手段と、ここにおいて、前記駆動された電圧は、電圧回路を駆動するための前記手段の入力上の値に基づく、
前記差動出力上で電流を駆動するための手段と
を備え、前記差動出力上で電流を駆動するための前記手段は、
第１の電流を供給するように動作可能なヘッド電流源、
第２の電流を吸収するように動作可能なテール電流源、及び
電流をドライブするための前記手段の入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記ヘッド電流源及び前記テール電流源を選択的に結合するように構成されたスイッチ
を含み、
前記第１の電流及び前記第２の電流の前記大きさは、独立して選択可能である、ドライバ回路。 - 前記第１の電流の前記大きさ及び前記第２の電流の前記大きさは、前記ドライバ回路の前記出力上のスキューを補正することに少なくとも部分的に基づいて選択される、請求項１７に記載のドライバ回路。
- 前記第１の電流及び前記第２の電流の前記大きさは、前記ドライバ回路の出力振幅を調整することに少なくとも部分的に基づいて更に選択される、請求項１８に記載のドライバ回路。
- 前記ヘッド電流源は、前記第１の電流を供給するためのデジタル／アナログ変換器を含み、前記テール電流源は、前記第２の電流を吸収するためのデジタル／アナログ変換器を含む、請求項１７に記載のドライバ回路。
- 前記ドライバ回路の前記出力に結合され、前記ドライバ回路の前記出力上のスキューを測定することと、前記測定されたスキューに少なくとも部分的に基づいて前記ヘッド電流源の前記デジタル／アナログ変換器及び前記テール電流源の前記デジタル／アナログ変換器を制御することとを行うための、スキューを測定するための手段を更に備える、請求項２０に記載のドライバ回路。
- 電圧を駆動するための前記手段の前記入力は、電流をドライブするための前記手段の前記入力に結合される、請求項１７に記載のドライバ回路。
- 電流をドライブするための前記手段の前記入力は、正の入力ノード及び負の入力ノードを含み、電流をドライブするための前記手段の前記スイッチは、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第１のｐ型トランジスタ、
前記負の入力ノードに結合されたゲートと、前記正の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第１のｎ型トランジスタ、
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記ヘッド電流源に結合されたソースとを有する第２のｐ型トランジスタ、及び
前記正の入力ノードに結合されたゲートと、前記負の出力ノードに結合されたドレインと、前記テール電流源に結合されたソースとを有する第２のｎ型トランジスタ
を含む、請求項１７に記載のドライバ回路。 - 前記差動出力上で電流をドライブするための第２の手段
を更に備え、電流をドライブするための前記第２の手段は、
第３の電流を供給するように動作可能な第２のヘッド電流源と、
第４の電流を吸収するように動作可能な第２のテール電流源と、
電流をドライブするための前記第２の手段の入力上の値に基づいて、前記正の出力ノード及び前記負の出力ノードに前記第２のヘッド電流源及び前記第２のテール電流源を選択的に結合するように構成されたスイッチと
を含み、
前記第３の電流及び前記第４の電流の前記大きさは、前記ドライバ回路の前記出力に対してかけられるべきプリエンファシスに少なくとも部分的に基づいて選択される、
請求項１７に記載のドライバ回路。 - 電流を駆動するための前記第２の手段の前記入力上の前記値は、電圧を駆動するための前記手段の前記入力上の前記値の遅延されたコピーである、請求項２４に記載のドライバ回路。
- 前記ドライバ回路の入力に基づいて、電圧をドライブするための前記手段及び電流をドライブするための前記手段に前記入力を供給するように構成されたプリドライバモジュールを更に備える、請求項１７に記載のドライバ回路。
- 電圧をドライブするための前記手段は、並列して結合されたソース及びドレインを有する複数のトランジスタと、前記電圧モードドライバの選択された出力インピーダンスを生成するために前記複数のトランジスタの前記ゲートを駆動するために信号を供給するように構成された電圧モードプリドライバモジュールとを含む、請求項１７に記載のドライバ回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/257,848 US9264263B2 (en) | 2014-04-21 | 2014-04-21 | Serdes voltage-mode driver with skew correction |
| US14/257,848 | 2014-04-21 | ||
| PCT/US2015/019915 WO2015163986A1 (en) | 2014-04-21 | 2015-03-11 | Serdes voltage-mode driver with skew correction |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017514393A true JP2017514393A (ja) | 2017-06-01 |
| JP6250839B2 JP6250839B2 (ja) | 2017-12-20 |
Family
ID=52780577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016563427A Active JP6250839B2 (ja) | 2014-04-21 | 2015-03-11 | スキュー補正を有するｓｅｒｄｅｓ電圧モードドライバ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9264263B2 (ja) |
| EP (1) | EP3134969B1 (ja) |
| JP (1) | JP6250839B2 (ja) |
| KR (1) | KR101759340B1 (ja) |
| CN (1) | CN106233627B (ja) |
| BR (1) | BR112016024452B1 (ja) |
| WO (1) | WO2015163986A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020039103A (ja) * | 2018-09-06 | 2020-03-12 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI594608B (zh) | 2015-11-27 | 2017-08-01 | 智原科技股份有限公司 | 積體電路以及其串化器/解串化器實體層電路的操作方法 |
| TWI787166B (zh) * | 2016-03-01 | 2022-12-21 | 日商新力股份有限公司 | 信號之發送裝置、信號之發送方法及通信系統 |
| CN107846207B (zh) * | 2016-09-21 | 2021-12-14 | 瑞昱半导体股份有限公司 | 差动信号偏斜检测电路 |
| CN111279659B (zh) * | 2017-11-02 | 2023-07-14 | 索尼半导体解决方案公司 | 电子电路和电子设备 |
| CN112394763A (zh) * | 2019-08-15 | 2021-02-23 | 成都纳能微电子有限公司 | 通用串行总线2.0高速驱动器输出幅度自动校准系统 |
| US20230198562A1 (en) * | 2021-12-22 | 2023-06-22 | Xilinx, Inc. | Dac-based transmit driver architecture with improved bandwidth |
| US11923835B2 (en) * | 2022-06-20 | 2024-03-05 | Key Asic Inc. | Driving module |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812733B1 (en) * | 2002-08-02 | 2004-11-02 | Pmc-Sierra, Inc. | High-efficiency mixed voltage/current mode output driver |
| JP2004350273A (ja) * | 2003-05-23 | 2004-12-09 | Agilent Technol Inc | 電圧モード電流補助式プリエンファシスドライバ |
| JP2011508570A (ja) * | 2007-12-28 | 2011-03-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 差動通信リンク経由で通信するのに用いられる電圧モードドライバのためのデエンファシス回路 |
| US20140062594A1 (en) * | 2012-08-30 | 2014-03-06 | Infineon Technologies Ag | Chip card |
Family Cites Families (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294947B1 (en) * | 1998-05-29 | 2001-09-25 | Agere Systems Guradian Corp. | Asymmetrical current steering output driver with compact dimensions |
| KR100317281B1 (ko) * | 1998-11-20 | 2002-01-15 | 구자홍 | 자체발광소자의구동방법 |
| US6697205B2 (en) * | 2001-05-25 | 2004-02-24 | Infineon Technologies Ag | Write output driver with internal programmable pull-up resistors |
| US6665347B2 (en) * | 2001-06-28 | 2003-12-16 | Cicada Semiconductor, Inc. | Output driver for high speed Ethernet transceiver |
| US6735030B2 (en) * | 2001-10-29 | 2004-05-11 | Texas Instruments Incorporated | Method to write servo on multi-channels with voltage mode data and single channel with current mode data |
| US6847232B2 (en) * | 2001-11-08 | 2005-01-25 | Texas Instruments Incorporated | Interchangeable CML/LVDS data transmission circuit |
| US20030085737A1 (en) * | 2001-11-08 | 2003-05-08 | Tinsley Steven J. | Innovative high speed LVDS driver circuit |
| US7010637B2 (en) * | 2002-05-02 | 2006-03-07 | Intel Corporation | Single-ended memory interface system |
| US7072135B2 (en) * | 2002-11-12 | 2006-07-04 | Fujitsu Limited | Disk apparatus, head retracting method and head actuator control circuit |
| US7253680B2 (en) * | 2003-05-21 | 2007-08-07 | World Energy Labs (2), Inc. | Amplifier system with current-mode servo feedback |
| TWI253248B (en) * | 2003-08-04 | 2006-04-11 | Realtek Semiconductor Corp | Network device with hybrid mode transmission unit |
| US7643563B2 (en) * | 2003-08-04 | 2010-01-05 | Realtek Semiconductor Corp. | Transmission line driver |
| TWI271962B (en) * | 2003-12-01 | 2007-01-21 | Realtek Semiconductor Corp | Network transmission unit with compensation feature |
| US7149845B2 (en) * | 2003-12-12 | 2006-12-12 | Micron Technology, Inc. | Current mode logic scheme and circuit for matchline sense amplifier design using constant current bias cascode current mirrors |
| US7215156B1 (en) * | 2005-06-20 | 2007-05-08 | Ami Semiconductor, Inc. | Differential signal driver having complimentary and current-aided pre-emphasis |
| US7711939B2 (en) * | 2005-06-30 | 2010-05-04 | Intel Corporation | Serial link apparatus, method, and system |
| US7615978B2 (en) * | 2005-07-22 | 2009-11-10 | Fairchild Semiconductor Corporation | Current mode control with feed-forward for power devices |
| US7639954B2 (en) * | 2005-10-11 | 2009-12-29 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Driver for an optical transmitter |
| US7279937B2 (en) * | 2006-01-25 | 2007-10-09 | Lsi Corporation | Programmable amplitude line driver |
| US7817727B2 (en) * | 2006-03-28 | 2010-10-19 | GlobalFoundries, Inc. | Hybrid output driver for high-speed communications interfaces |
| WO2007136764A2 (en) * | 2006-05-19 | 2007-11-29 | The Trustees Of The University Of Pennsylvania | A cmos linear voltage/current dual-mode imager |
| US7501851B2 (en) * | 2006-05-26 | 2009-03-10 | Pmc Sierra Inc. | Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis |
| US20080106297A1 (en) * | 2006-11-03 | 2008-05-08 | Mediatek Inc. | Slew rate controlled circuits |
| US7619448B2 (en) * | 2007-12-17 | 2009-11-17 | Omnivision Technologies, Inc. | Replica bias circuit for high speed low voltage common mode driver |
| US7965121B2 (en) * | 2008-01-03 | 2011-06-21 | Mediatek Inc. | Multifunctional output drivers and multifunctional transmitters using the same |
| US8638125B2 (en) * | 2008-03-14 | 2014-01-28 | Texas Instruments Incorporated | Low voltage differential signal driver with reduced power consumption |
| US7990182B2 (en) * | 2008-03-18 | 2011-08-02 | Standard Microsystems Corporation | Electrical physical layer activity detector |
| US8183885B2 (en) * | 2009-04-08 | 2012-05-22 | Broadcom Corporation | Circuit for digitally controlling line driver current |
| US7893746B1 (en) * | 2009-10-14 | 2011-02-22 | Texas Instruments Incorporated | High speed intra-pair de-skew circuit |
| US8149024B2 (en) * | 2009-12-08 | 2012-04-03 | Advanced Micro Devices, Inc. | Dual function voltage and current mode differential driver |
| KR20110132864A (ko) * | 2010-06-03 | 2011-12-09 | 삼성전자주식회사 | 와이드 랜지 주파수 입력에 적합한 위상 보간 회로 및 그에 따른 출력 특성안정화 방법 |
| US8446184B2 (en) * | 2010-08-12 | 2013-05-21 | Broadcom Corporation | Mode dependent driving of the center tap in ethernet communications |
| US8415986B2 (en) | 2010-12-28 | 2013-04-09 | Texas Instruments Incorporated | Voltage-mode driver with pre-emphasis |
| JP5653787B2 (ja) | 2011-02-10 | 2015-01-14 | オリンパス株式会社 | 接続構造及び接続方法 |
| TWI430598B (zh) * | 2011-04-07 | 2014-03-11 | Ralink Technology Corp | 電流模式傳輸線驅動器 |
| US8564326B2 (en) * | 2011-05-24 | 2013-10-22 | Advanced Micro Devices, Inc. | Circuit and method to control slew rate of a current-mode logic output driver |
| US8587339B2 (en) * | 2011-06-06 | 2013-11-19 | Pmc-Sierra Us, Inc. | Multi-mode driver with multiple transmitter types and method therefor |
| US9071243B2 (en) * | 2011-06-30 | 2015-06-30 | Silicon Image, Inc. | Single ended configurable multi-mode driver |
| US20130057319A1 (en) * | 2011-09-06 | 2013-03-07 | Xin Liu | Method and circuit for precisely controlling amplitude of current-mode logic output driver for high-speed serial interface |
| US8604829B2 (en) * | 2011-09-07 | 2013-12-10 | Advanced Micro Devices, Inc. | Low-power wide-tuning range common-mode driver for serial interface transmitters |
| US8497707B2 (en) | 2011-09-07 | 2013-07-30 | Advanced Micro Devices, Inc. | Transmitter equalization method and circuit using unit-size and fractional-size subdrivers in output driver for high-speed serial interface |
| US8760189B2 (en) * | 2011-09-29 | 2014-06-24 | Qualcomm Incorporated | Apparatus to implement symmetric single-ended termination in differential voltage-mode drivers |
| JP2013098599A (ja) * | 2011-10-28 | 2013-05-20 | Advantest Corp | ドライバ回路および試験装置 |
| WO2013089773A1 (en) * | 2011-12-16 | 2013-06-20 | Intel Corporation | Low voltage transmitter with variable output swing |
| US8558597B2 (en) * | 2012-02-10 | 2013-10-15 | International Business Machines Corporation | High-resolution phase interpolators |
| TW201351880A (zh) * | 2012-06-13 | 2013-12-16 | Novatek Microelectronics Corp | 預驅動器及其差動訊號傳輸器 |
| US8836381B2 (en) * | 2012-06-20 | 2014-09-16 | Mosys, Inc. | Pseudo-supply hybrid driver |
| US9054578B2 (en) * | 2012-06-20 | 2015-06-09 | Mosys, Inc. | Hybrid driver including a turbo mode |
| JP5792690B2 (ja) * | 2012-07-26 | 2015-10-14 | 株式会社東芝 | 差動出力回路および半導体集積回路 |
| US8847628B1 (en) * | 2012-09-29 | 2014-09-30 | Integrated Device Technology Inc. | Current mode logic circuits with automatic sink current adjustment |
| US8928365B2 (en) * | 2012-10-23 | 2015-01-06 | Qualcomm Incorporated | Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors |
| US9024665B2 (en) * | 2013-03-13 | 2015-05-05 | Intel Corporation | Transmitter with voltage and current mode drivers |
| US8994399B2 (en) * | 2013-04-29 | 2015-03-31 | Broadcom Corporation | Transmission line driver with output swing control |
| US9312846B2 (en) * | 2013-07-16 | 2016-04-12 | Mediatek Inc. | Driver circuit for signal transmission and control method of driver circuit |
| US9065464B2 (en) * | 2013-09-24 | 2015-06-23 | Broadcom Corporation | Phase adjustment scheme for time-interleaved ADCS |
-
2014
- 2014-04-21 US US14/257,848 patent/US9264263B2/en active Active
-
2015
- 2015-03-11 WO PCT/US2015/019915 patent/WO2015163986A1/en active Application Filing
- 2015-03-11 BR BR112016024452-4A patent/BR112016024452B1/pt active IP Right Grant
- 2015-03-11 CN CN201580020496.1A patent/CN106233627B/zh active Active
- 2015-03-11 EP EP15713353.9A patent/EP3134969B1/en active Active
- 2015-03-11 JP JP2016563427A patent/JP6250839B2/ja active Active
- 2015-03-11 KR KR1020167028899A patent/KR101759340B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812733B1 (en) * | 2002-08-02 | 2004-11-02 | Pmc-Sierra, Inc. | High-efficiency mixed voltage/current mode output driver |
| JP2004350273A (ja) * | 2003-05-23 | 2004-12-09 | Agilent Technol Inc | 電圧モード電流補助式プリエンファシスドライバ |
| JP2011508570A (ja) * | 2007-12-28 | 2011-03-10 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 差動通信リンク経由で通信するのに用いられる電圧モードドライバのためのデエンファシス回路 |
| US20140062594A1 (en) * | 2012-08-30 | 2014-03-06 | Infineon Technologies Ag | Chip card |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020039103A (ja) * | 2018-09-06 | 2020-03-12 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106233627A (zh) | 2016-12-14 |
| EP3134969B1 (en) | 2019-11-06 |
| BR112016024452A2 (pt) | 2017-08-15 |
| JP6250839B2 (ja) | 2017-12-20 |
| KR101759340B1 (ko) | 2017-07-18 |
| WO2015163986A1 (en) | 2015-10-29 |
| BR112016024452B1 (pt) | 2022-09-20 |
| EP3134969A1 (en) | 2017-03-01 |
| KR20160127141A (ko) | 2016-11-02 |
| US9264263B2 (en) | 2016-02-16 |
| CN106233627B (zh) | 2019-02-22 |
| US20150304134A1 (en) | 2015-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6250839B2 (ja) | スキュー補正を有するｓｅｒｄｅｓ電圧モードドライバ | |
| TWI593232B (zh) | 單端可建置式多模式驅動器 | |
| US10298238B2 (en) | Differential driver with pull up and pull down boosters | |
| JP4267655B2 (ja) | 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機） | |
| US8659329B2 (en) | Pre-emphasis circuit and differential current signaling system having the same | |
| US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
| US8198912B1 (en) | Driver circuit correction arm decoupling resistance in steady state mode | |
| JP6250873B1 (ja) | デジタル／位相コンバータ | |
| US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
| US9419616B2 (en) | LVDS driver | |
| US9118321B2 (en) | Differential output buffer having mixing and output stages | |
| US9559697B2 (en) | Transmitter circuit and semiconductor integrated circuit | |
| US7902872B2 (en) | Data transmitters and methods thereof | |
| JP2009010544A (ja) | 信号波形等化回路及び受信回路 | |
| KR20120047385A (ko) | 출력버퍼 | |
| TWI493874B (zh) | 位準轉換器以及運算放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6250839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |