CN112394763A - 通用串行总线2.0高速驱动器输出幅度自动校准系统 - Google Patents
通用串行总线2.0高速驱动器输出幅度自动校准系统 Download PDFInfo
- Publication number
- CN112394763A CN112394763A CN201910751689.4A CN201910751689A CN112394763A CN 112394763 A CN112394763 A CN 112394763A CN 201910751689 A CN201910751689 A CN 201910751689A CN 112394763 A CN112394763 A CN 112394763A
- Authority
- CN
- China
- Prior art keywords
- circuit
- switch signal
- terminal
- calibration
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Abstract
本发明涉及一种通用串行总线2.0高速驱动器输出幅度自动校准系统，包括检测判决电路、与所述检测判决电路相连的校准电路、与所述校准电路相连的参考电压端、与所述检测判决电路及所述校准电路相连的幅度补偿电路、用于数据驱动的高速驱动电路、用于为所述高速驱动电路提供负载的负载电路及系统输出端，所述检测判决电路通过检测所述系统输出端的输出幅度，开启或关闭所述幅度补偿电路，当所述幅度补偿电路被开启，所述校准电路通过比较所述参考电压端与所述系统输出端的输出幅度，调整所述系统输出端的电流值，以使所述系统输出端的电压值接近所述参考电压端的电压值。
Description
技术领域
本发明涉及驱动器领域，尤其涉及一种通用串行总线2.0高速驱动器输出幅度自动校准系统。
背景技术
现有的驱动器结构由于受工艺、温度和电压等因素的影响，其输出幅度变化较大，如果高速驱动器采用源串联终端结构，其输出幅度受电源影响的偏差为正负百分之十，另外加上温度和工艺失配等影响因素，其输出幅度的偏差甚至会达到正负百分之二十，由于通用串行总线2.0通讯协议对高速驱动器的输出幅度有严格的要求，具体为360mv到440mv之间，因此现有的结构无法满足要求，然而，此要求是通用串行总线2.0通讯协议必须要通过的测试项目，若不进行输出幅度的校准，则无法通过测试。
因此，有必要提供一种能够对通用串行总线2.0高速驱动器输出幅度进行自动校准的系统。
发明内容
本发明提供一种通用串行总线2.0高速驱动器输出幅度自动校准系统，其主要目的在于自动校准高速驱动器的输出幅度，以满足通讯协议要求。
为实现上述目的，本发明提供一种通用串行总线2.0高速驱动器输出幅度自动校准系统，包括检测判决电路、与所述检测判决电路相连的校准电路、与所述校准电路相连的参考电压端、与所述检测判决电路及所述校准电路相连的幅度补偿电路、用于数据驱动的高速驱动电路、用于为所述高速驱动电路提供负载的负载电路及系统输出端，所述检测判决电路通过检测所述系统输出端的输出幅度，开启或关闭所述幅度补偿电路，当所述幅度补偿电路被开启，所述校准电路通过比较所述参考电压端与所述系统输出端的输出幅度，调整所述系统输出端的电流值，以使所述系统输出端的电压值接近所述参考电压端的电压值。
可选地，所述系统输出端分别与所述检测判决电路、所述校准电路、所述幅度补偿电路、所述高速驱动电路及所述负载电路相连。
可选地，所述检测判决电路包括开关信号输入端、第一参考电压输入端、第二参考电压输入端、第一开关信号控制端及第二开关信号控制端；所述开关信号输入端、所述系统输出端、所述第一参考电压输入端及所述第二参考电压输入端为所述检测判决电路的输入；所述第一开关信号控制端及所述第二开关信号控制端为所述检测判决电路的输出，当所述开关信号输入端为低电平时，所述检测判决电路处于关闭状态，当所述开关信号输入端为高电平时，所述检测判决电路被启动。
可选地，当所述系统输出端的输出幅度低于所述第二参考电压输入端的电压时，所述第一开关信号控制端为高电平，所述第二开关信号控制端为低电平；当所述系统输出端的输出幅度高于所述第二参考电压输入端的电压且低于所述第一参考电压输入端的电压时，所述第一开关信号控制端为低电平，所述第二开关信号控制端为低电平；当所述系统输出端的输出幅度高于所述第一参考电压输入端的电压时，所述第一开关信号控制端为低电平，所述第二开关信号控制端为高电平。
可选地，所述校准电路与所述检测判决电路的所述开关信号输入端相连，所述校准电路包括数字总线信号端；所述开关信号输入端、所述系统输出端及所述参考电压端为所述校准电路的输入，所述数字总线信号端为所述校准电路的输出，所述开关信号输入端为所述校准电路的开关信号；当所述开关信号输入端为低电平时，所述校准电路处于关闭状态，当所述开关信号输入端为高电平时，所述校准电路被启动。
可选地，当所述开关信号输入端为高电平时，所述校准电路开始校准，将所述系统输出端的电压和所述参考电压端的电压进行比较，将比较结果转换为数字信号，输出至所述数字总线信号端。
可选地，所述高速驱动电路包括数据输入端，所述数据输入端与所述幅度补偿电路相连；所述数据输入端为所述高速驱动电路的输入，所述系统输出端为所述高速驱动电路的输出，所述高速驱动电路为高速驱动器，负责将所述数据输入端的数据驱动到所述系统输出端。
可选地，所述幅度补偿电路包括参考电流端，所述幅度补偿电路与所述检测判决电路的第一开关信号控制端及第二开关信号控制端相连，所述幅度补偿电路还与所述校准电路的数字总线信号端相连；所述第一开关信号控制端、所述第二开关信号控制端、所述参考电流端、所述数字总线信号端及所述数据输入端为所述幅度补偿电路的输入，所述系统输出端为所述幅度补偿电路的输出，所述第一开关信号控制端及所述第二开关信号控制端为所述幅度补偿电路的开关信号。
可选地，当所述第一开关信号控制端及所述第二开关信号控制端均为低电平时，所述幅度补偿电路处于关闭状态，当所述第一开关信号控制端及所述第二开关信号控制端之一为高电平时，所述幅度补偿电路被开启。
可选地，所述负载电路包括45ohm的到地电阻。
本发明提供的通用串行总线2.0高速驱动器输出幅度自动校准系统可以实现通用串行总线2.0在通讯过程中自动校准其高速驱动器输出幅度，以满足通讯协议要求，提供了一种稳定可行的幅度校准方法，可以保证在任何通讯场景中均能满足协议要求，不随驱动器电源、工艺和温度的变化。
附图说明
图1为本发明一实施例提供的通用串行总线2.0高速驱动器输出幅度自动校准系统的系统架构图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。
本发明提供一种通用串行总线2.0高速驱动器输出幅度自动校准系统。参照图1所示，为本发明一实施例提供的通用串行总线2.0高速驱动器输出幅度自动校准系统的系统架构图。
如图1所示，本发明通用串行总线2.0高速驱动器输出幅度自动校准系统包括检测判决电路、与所述检测判决电路相连的校准电路、与所述校准电路相连的参考电压端Vref、与所述检测判决电路及所述校准电路相连的幅度补偿电路、用于数据驱动的高速驱动电路、用于为所述高速驱动电路提供负载的负载电路及系统输出端Vtx，所述检测判决电路通过检测所述系统输出端 Vtx的输出幅度，开启或关闭所述幅度补偿电路，当所述幅度补偿电路被开启，所述校准电路通过比较所述参考电压端Vref与所述系统输出端Vtx的输出幅度，调整所述系统输出端Vtx的电流值，以使所述系统输出端Vtx的电压值接近所述参考电压端Vref的电压值。
所述系统输出端Vtx分别与所述检测判决电路、所述校准电路、所述幅度补偿电路、所述高速驱动电路及所述负载电路相连。
所述检测判决电路包括开关信号输入端start、第一参考电压输入端Vrup、第二参考电压输入端Vrdn、第一开关信号控制端Pben及第二开关信号控制端 Nben。其中，所述开关信号输入端start、所述系统输出端Vtx、所述第一参考电压输入端Vrup及所述第二参考电压输入端Vrdn为所述检测判决电路的输入；所述第一开关信号控制端Pben及所述第二开关信号控制端Nben为所述检测判决电路的输出，当所述开关信号输入端start为低电平时，所述检测判决电路处于关闭状态，当所述开关信号输入端start为高电平时，所述检测判决电路被启动，所述第一参考电压输入端Vrup及所述第二参考电压输入端 Vrdn输入参考电压，其电压值可设置为Vrup＝420mV，Vrdn＝380mV，也可以设置为其他值，所述系统输出端Vtx为高速驱动器的输出幅度：当所述系统输出端Vtx的输出幅度低于所述第二参考电压输入端Vrdn的电压时，所述第一开关信号控制端Pben为高电平，所述第二开关信号控制端Nben为低电平；当所述系统输出端Vtx的输出幅度高于所述第二参考电压输入端Vrdn的电压且低于所述第一参考电压输入端Vrup的电压时，所述第一开关信号控制端 Pben为低电平，所述第二开关信号控制端Nben为低电平；当所述系统输出端Vtx的输出幅度高于所述第一参考电压输入端Vrup的电压时，所述第一开关信号控制端Pben为低电平，所述第二开关信号控制端Nben为高电平。
所述校准电路与所述检测判决电路的所述开关信号输入端start相连，所述校准电路包括数字总线信号端code。其中，所述开关信号输入端start、所述系统输出端Vtx及所述参考电压端Vref为所述校准电路的输入，所述数字总线信号端code为所述校准电路的输出，所述开关信号输入端start为所述校准电路的开关信号；当所述开关信号输入端start为低电平时，所述校准电路处于关闭状态，当所述开关信号输入端start为高电平时，所述校准电路被启动，所述参考电压端Vref输入参考电压，其电压值可设置为400mV，也可以设置为其他值，所述数字总线信号端code为数字总线信号，位宽可自定义；当所述开关信号输入端start为高电平时，所述校准电路开始校准，将所述系统输出端Vtx的电压和所述参考电压端Vref的电压进行比较，将比较结果转换为数字信号，输出至所述数字总线信号端code。
所述高速驱动电路包括数据输入端data，所述数据输入端data与所述幅度补偿电路相连。其中，所述数据输入端data为所述高速驱动电路的输入，所述系统输出端Vtx为所述高速驱动电路的输出，所述高速驱动电路为高速驱动器，负责将所述数据输入端data的数据驱动到所述系统输出端Vtx。
所述幅度补偿电路包括参考电流端Iref，所述幅度补偿电路与所述检测判决电路的第一开关信号控制端Pben及第二开关信号控制端Nben相连，所述幅度补偿电路还与所述校准电路的数字总线信号端code相连。其中，所述第一开关信号控制端Pben、所述第二开关信号控制端Nben、所述参考电流端 Iref、所述数字总线信号端code及所述数据输入端data为所述幅度补偿电路的输入，所述系统输出端Vtx为所述幅度补偿电路的输出，所述第一开关信号控制端Pben及所述第二开关信号控制端Nben为所述幅度补偿电路的开关信号；当所述第一开关信号控制端Pben及所述第二开关信号控制端Nben均为低电平时，所述幅度补偿电路处于关闭状态，当所述第一开关信号控制端 Pben及所述第二开关信号控制端Nben之一为高电平时，所述幅度补偿电路被开启，所述参考电流端Iref输入参考电流，用于在所述系统输出端Vtx产生补偿幅度，所述数字总线信号端code为所述校准电路的输入信号，用于调整输出到所述系统输出端Vtx的电流值，所述数据输入端data为需要发送的高速数据。
所述负载电路为所述高速驱动器提供所需负载，在本实施例的通用串行总线2.0高速驱动器输出幅度自动校准系统中所述负载电路包括45ohm的到地电阻。
本发明通用串行总线2.0高速驱动器输出幅度自动校准系统的工作原理具体如下：
1、所述系统输出端Vtx的电压小于所述第二参考电压输入端Vrdn的电压：
当所述开关信号输入端start为高电平时，所述通用串行总线2.0高速驱动器输出幅度自动校准系统开始工作，所述检测判决电路检测到所述系统输出端Vtx的初始幅度小于所述第二参考电压输入端Vrdn的初始幅度，所述第一开关信号控制端Pben为高电平，所述第二开关信号控制端Nben为低电平，所述幅度补偿电路被开启，向所述系统输出端Vtx进行充电，以提高所述系统输出端Vtx的输出幅度，同时所述校准电路开始校准，不断比较所述系统输出端Vtx的电压和所述参考电压端Vref的电压，并将比较结果通过所述数字总线信号端code发送至所述幅度补偿电路，以调整输入至所述系统输出端 Vtx的电流值，使得所述系统输出端Vtx的输出幅度与所述参考电压端Vref 的电压值相近，经过数次调整之后，校准完成。
2、所述系统输出端Vtx的电压大于所述第二参考电压输入端Vrdn的电压小于所述第一参考电压输入端Vrup的电压：
当所述开关信号输入端start为高电平时，所述通用串行总线2.0高速驱动器输出幅度自动校准系统开始工作，所述检测判决电路检测到所述系统输出端Vtx的初始幅度小于所述第一参考电压输入端Vrup的初始幅度且大于所述第二参考电压输入端Vrdn的初始幅度，所述第一开关信号控制端Pben为低电平，所述第二开关信号控制端Nben为低电平，所述幅度补偿电路处于关闭状态，不做校准。
3、所述系统输出端Vtx的电压大于所述第一参考电压输入端Vrup的电压：
当所述开关信号输入端start为高电平时，所述通用串行总线2.0高速驱动器输出幅度自动校准系统开始工作，所述检测判决电路检测到所述系统输出端Vtx的初始幅度大于所述第一参考电压输入端Vrup的初始幅度，所述第一开关信号控制端Pben为低电平，所述第二开关信号控制端Nben为高电平，所述幅度补偿电路被开启，从所述系统输出端Vtx进行放电，以降低所述系统输出端Vtx的输出幅度，同时所述校准电路开始校准，不断比较所述系统输出端Vtx的电压和所述参考电压端Vref的电压，并将比较结果通过所述数字总线信号端code发送至所述幅度补偿电路，以调整从所述系统输出端Vtx 输出的的电流值，使得所述系统输出端Vtx的输出幅度与所述参考电压端Vref 的电压值相近，经过数次调整之后，校准完成。
由上述可知，本发明通用串行总线2.0高速驱动器输出幅度自动校准系统可以实现通用串行总线2.0在通讯过程中自动校准其高速驱动器输出幅度，以满足通讯协议要求，此系统也可以应用于其他类似的通讯协议中，如USB3.0， PCIE，SATA等，由于通用串行总线2.0通讯协议对高速驱动器的输出幅度有严格的要求，具体为360mv到440mv之间，实际应用中此范围还会因为噪声、失配等因素而缩小，由于驱动器电源、工艺和温度的变化，传统结构很难满足，本发明提供了一种稳定可行的幅度校准方法，可以保证在任何通讯场景中均能满足协议要求，不随驱动器电源、工艺和温度的变化。
以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于：所述通用串行总线2.0高速驱动器输出幅度自动校准系统包括检测判决电路、与所述检测判决电路相连的校准电路、与所述校准电路相连的参考电压端、与所述检测判决电路及所述校准电路相连的幅度补偿电路、用于数据驱动的高速驱动电路、用于为所述高速驱动电路提供负载的负载电路及系统输出端，所述检测判决电路通过检测所述系统输出端的输出幅度，开启或关闭所述幅度补偿电路，当所述幅度补偿电路被开启，所述校准电路通过比较所述参考电压端与所述系统输出端的输出幅度，调整所述系统输出端的电流值，以使所述系统输出端的电压值接近所述参考电压端的电压值。
2.如权利要求1所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，所述系统输出端分别与所述检测判决电路、所述校准电路、所述幅度补偿电路、所述高速驱动电路及所述负载电路相连。
3.如权利要求1所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，所述检测判决电路包括开关信号输入端、第一参考电压输入端、第二参考电压输入端、第一开关信号控制端及第二开关信号控制端；所述开关信号输入端、所述系统输出端、所述第一参考电压输入端及所述第二参考电压输入端为所述检测判决电路的输入；所述第一开关信号控制端及所述第二开关信号控制端为所述检测判决电路的输出，当所述开关信号输入端为低电平时，所述检测判决电路处于关闭状态，当所述开关信号输入端为高电平时，所述检测判决电路被启动。
4.如权利要求3所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，当所述系统输出端的输出幅度低于所述第二参考电压输入端的电压时，所述第一开关信号控制端为高电平，所述第二开关信号控制端为低电平；当所述系统输出端的输出幅度高于所述第二参考电压输入端的电压且低于所述第一参考电压输入端的电压时，所述第一开关信号控制端为低电平，所述第二开关信号控制端为低电平；当所述系统输出端的输出幅度高于所述第一参考电压输入端的电压时，所述第一开关信号控制端为低电平，所述第二开关信号控制端为高电平。
5.如权利要求4所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，所述校准电路与所述检测判决电路的所述开关信号输入端相连，所述校准电路包括数字总线信号端；所述开关信号输入端、所述系统输出端及所述参考电压端为所述校准电路的输入，所述数字总线信号端为所述校准电路的输出，所述开关信号输入端为所述校准电路的开关信号；当所述开关信号输入端为低电平时，所述校准电路处于关闭状态，当所述开关信号输入端为高电平时，所述校准电路被启动。
6.如权利要求5所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，当所述开关信号输入端为高电平时，所述校准电路开始校准，将所述系统输出端的电压和所述参考电压端的电压进行比较，将比较结果转换为数字信号，输出至所述数字总线信号端。
7.如权利要求6所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，所述高速驱动电路包括数据输入端，所述数据输入端与所述幅度补偿电路相连；所述数据输入端为所述高速驱动电路的输入，所述系统输出端为所述高速驱动电路的输出，所述高速驱动电路为高速驱动器，负责将所述数据输入端的数据驱动到所述系统输出端。
8.如权利要求7所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，所述幅度补偿电路包括参考电流端，所述幅度补偿电路与所述检测判决电路的第一开关信号控制端及第二开关信号控制端相连，所述幅度补偿电路还与所述校准电路的数字总线信号端相连；所述第一开关信号控制端、所述第二开关信号控制端、所述参考电流端、所述数字总线信号端及所述数据输入端为所述幅度补偿电路的输入，所述系统输出端为所述幅度补偿电路的输出，所述第一开关信号控制端及所述第二开关信号控制端为所述幅度补偿电路的开关信号。
9.如权利要求8所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，当所述第一开关信号控制端及所述第二开关信号控制端均为低电平时，所述幅度补偿电路处于关闭状态，当所述第一开关信号控制端及所述第二开关信号控制端之一为高电平时，所述幅度补偿电路被开启。
10.如权利要求1所述的通用串行总线2.0高速驱动器输出幅度自动校准系统，其特征在于，所述负载电路包括45ohm的到地电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910751689.4A CN112394763A (zh) | 2019-08-15 | 2019-08-15 | 通用串行总线2.0高速驱动器输出幅度自动校准系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910751689.4A CN112394763A (zh) | 2019-08-15 | 2019-08-15 | 通用串行总线2.0高速驱动器输出幅度自动校准系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112394763A true CN112394763A (zh) | 2021-02-23 |
Family
ID=74602744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910751689.4A Pending CN112394763A (zh) | 2019-08-15 | 2019-08-15 | 通用串行总线2.0高速驱动器输出幅度自动校准系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112394763A (zh) |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313776B1 (en) * | 1999-11-22 | 2001-11-06 | National Semiconductor Corporation | Calibrated line driver with digital-to-analog converter |
| EP1239575A2 (en) * | 2001-03-08 | 2002-09-11 | Shindengen Electric Manufacturing Company, Limited | DC stabilised power supply |
| US20040008016A1 (en) * | 2002-07-10 | 2004-01-15 | Marvell World Trade Ltd. | Output regulator |
| US20050030068A1 (en) * | 2003-07-12 | 2005-02-10 | Rory Dickman | Output driver for an integrated circuit and method for driving an output driver |
| US20050052200A1 (en) * | 2003-09-08 | 2005-03-10 | Nguyen Huy M. | Calibration methods and circuits for optimized on-die termination |
| US20050163203A1 (en) * | 2004-01-28 | 2005-07-28 | Rambus, Inc. | Communication channel calibration for drift conditions |
| US20060258306A1 (en) * | 2005-05-10 | 2006-11-16 | Balteanu Florinel G | Amplitude calibration element for an enhanced data rates for GSM evolution (EDGE) polar loop transmitter |
| JP2008227991A (ja) * | 2007-03-14 | 2008-09-25 | Hitachi Ulsi Systems Co Ltd | シリアル伝送回路 |
| US20110050280A1 (en) * | 2009-08-31 | 2011-03-03 | John Maddux | Methods and systems to calibrate push-pull drivers |
| CN102420588A (zh) * | 2011-12-13 | 2012-04-18 | 四川和芯微电子股份有限公司 | 信号调节电路及方法 |
| CN103383582A (zh) * | 2013-07-05 | 2013-11-06 | 成都锐成芯微科技有限责任公司 | 动态补偿低压差线性稳压器的相位裕度的系统 |
| US20140210545A1 (en) * | 2011-09-02 | 2014-07-31 | Brian S. Leibowitz | On-chip regulator with variable load compensation |
| CN106233627A (zh) * | 2014-04-21 | 2016-12-14 | 高通股份有限公司 | 带有偏斜校正的serdes电压模式驱动器 |
| CN106647909A (zh) * | 2016-12-21 | 2017-05-10 | 北京时代民芯科技有限公司 | 一种输出可调驱动器电路 |
| US9870014B1 (en) * | 2017-02-03 | 2018-01-16 | SK Hynix Inc. | Digital low drop-out regulator |
| CN107608443A (zh) * | 2017-10-16 | 2018-01-19 | 中国科学院上海高等研究院 | 一种交流信号幅度精确控制电路及方法 |
| WO2018026578A1 (en) * | 2016-08-03 | 2018-02-08 | Xilinx, Inc. | Impedance and swing control for voltage-mode driver |
-
2019
- 2019-08-15 CN CN201910751689.4A patent/CN112394763A/zh active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313776B1 (en) * | 1999-11-22 | 2001-11-06 | National Semiconductor Corporation | Calibrated line driver with digital-to-analog converter |
| EP1239575A2 (en) * | 2001-03-08 | 2002-09-11 | Shindengen Electric Manufacturing Company, Limited | DC stabilised power supply |
| US20040008016A1 (en) * | 2002-07-10 | 2004-01-15 | Marvell World Trade Ltd. | Output regulator |
| US20050030068A1 (en) * | 2003-07-12 | 2005-02-10 | Rory Dickman | Output driver for an integrated circuit and method for driving an output driver |
| US20050052200A1 (en) * | 2003-09-08 | 2005-03-10 | Nguyen Huy M. | Calibration methods and circuits for optimized on-die termination |
| US20050163203A1 (en) * | 2004-01-28 | 2005-07-28 | Rambus, Inc. | Communication channel calibration for drift conditions |
| US20060258306A1 (en) * | 2005-05-10 | 2006-11-16 | Balteanu Florinel G | Amplitude calibration element for an enhanced data rates for GSM evolution (EDGE) polar loop transmitter |
| JP2008227991A (ja) * | 2007-03-14 | 2008-09-25 | Hitachi Ulsi Systems Co Ltd | シリアル伝送回路 |
| US20110050280A1 (en) * | 2009-08-31 | 2011-03-03 | John Maddux | Methods and systems to calibrate push-pull drivers |
| US20140210545A1 (en) * | 2011-09-02 | 2014-07-31 | Brian S. Leibowitz | On-chip regulator with variable load compensation |
| CN102420588A (zh) * | 2011-12-13 | 2012-04-18 | 四川和芯微电子股份有限公司 | 信号调节电路及方法 |
| CN103383582A (zh) * | 2013-07-05 | 2013-11-06 | 成都锐成芯微科技有限责任公司 | 动态补偿低压差线性稳压器的相位裕度的系统 |
| CN106233627A (zh) * | 2014-04-21 | 2016-12-14 | 高通股份有限公司 | 带有偏斜校正的serdes电压模式驱动器 |
| WO2018026578A1 (en) * | 2016-08-03 | 2018-02-08 | Xilinx, Inc. | Impedance and swing control for voltage-mode driver |
| CN106647909A (zh) * | 2016-12-21 | 2017-05-10 | 北京时代民芯科技有限公司 | 一种输出可调驱动器电路 |
| US9870014B1 (en) * | 2017-02-03 | 2018-01-16 | SK Hynix Inc. | Digital low drop-out regulator |
| CN107608443A (zh) * | 2017-10-16 | 2018-01-19 | 中国科学院上海高等研究院 | 一种交流信号幅度精确控制电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595656B2 (en) | Interface circuit and semiconductor integrated circuit | |
| US9568927B2 (en) | Current modulation circuit | |
| US7705573B2 (en) | Constant voltage circuit | |
| US8519738B2 (en) | Impedance calibration circuit and semiconductor apparatus using the same | |
| US20190097681A1 (en) | Ringing suppression circuit | |
| EP3134969B1 (en) | Serdes voltage-mode driver with skew correction | |
| KR101938608B1 (ko) | 패스 트랜지스터 게이트 전압에 대한 다중 레벨 제어 | |
| US20180269870A1 (en) | Gate potential control device | |
| US11848678B2 (en) | Comparator low power response | |
| US7876857B2 (en) | Data receiving apparatus | |
| US20070285293A1 (en) | On-die termination apparatus for semiconductor memory having exact comparison voltage characteristic and method of controlling the same | |
| US10816946B2 (en) | Signal processing device | |
| CN112394763A (zh) | 通用串行总线2.0高速驱动器输出幅度自动校准系统 | |
| CN107666308B (zh) | 发送装置和收发系统 | |
| CN104836548A (zh) | 能够对输入信号的占空比失真进行补偿的输入电路 | |
| CN109470293B (zh) | 一种自适应编码器输出的检测装置和检测方法 | |
| US7633318B2 (en) | Data receiver of semiconductor integrated circuit and method for controlling the same | |
| US20110140756A1 (en) | Analog circuit having improved response time | |
| CN204578496U (zh) | 能够对输入信号的占空比失真进行补偿的输入电路 | |
| CN105453435B (zh) | 一种集成电路芯片及其阻抗校准方法 | |
| US8390499B2 (en) | Analog-to-digital converter | |
| CN117149689B (zh) | 一种低功耗检测电路及其检测方法 | |
| KR20200018998A (ko) | 전자 장치 및 그의 동작 방법 | |
| CN219394818U (zh) | 一种双电平输出电路及双电平输出系统 | |
| CN202488435U (zh) | Lin发射机 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210223 |
|
| WD01 | Invention patent application deemed withdrawn after publication |