JP2017227854A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2017227854A
JP2017227854A JP2016149173A JP2016149173A JP2017227854A JP 2017227854 A JP2017227854 A JP 2017227854A JP 2016149173 A JP2016149173 A JP 2016149173A JP 2016149173 A JP2016149173 A JP 2016149173A JP 2017227854 A JP2017227854 A JP 2017227854A
Authority
JP
Japan
Prior art keywords
transistor
light receiving
display
electrode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016149173A
Other languages
English (en)
Other versions
JP2017227854A5 (ja
Inventor
行徳 島
Yukinori Shima
行徳 島
秋元 健吾
Kengo Akimoto
健吾 秋元
佑樹 岡本
Yuki Okamoto
佑樹 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017227854A publication Critical patent/JP2017227854A/ja
Publication of JP2017227854A5 publication Critical patent/JP2017227854A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318Circuits comprising a photodetector
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/14Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00Specific applications
    • G09G2380/02Flexible displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】外光の照度に依らず視認性の高い表示装置を提供する。消費電力を低減可能な表示装置を提供する。【解決手段】同一基板上に形成された第1の受光素子を有する第1の受光回路と、表示素子を有する画素回路を有する表示装置とする。表示素子は第1の受光素子の露光量の変化に応じて、その階調が変化する。特に、露光量が減少することに応じて、表示素子の階調が低くなるような構成とする。【選択図】図1

Description

本発明の一態様は、表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、トランジスタ、半導体回路、演算装置、記憶装置、撮像装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は半導体装置の一態様である。
有機EL(Electro Luminescence)素子や、発光ダイオード(LED:Light Emitting Diode)等の発光素子を備える発光装置が適用された表示装置が知られている。またそのほかにも、液晶素子が適用された表示装置が知られている。また電気泳動方式などにより表示を行う電子ペーパなども、表示装置の一例として挙げることができる。
例えば、有機EL素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機EL素子が適用された表示装置は、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。
特許文献1には、有機EL素子が適用されたフレキシブルな発光装置が開示されている。
特開2014−197522号公報
表示装置の視認性は、これを使用する環境における外光の照度に大きく依存する場合がある。例えば表示装置が表示する画像の輝度が同じ場合であっても、外光の照度が高い環境下では、表示装置の輝度が低く感じられて画像が見にくくなり、一方、外光の照度が低い環境下では、表示装置の輝度が高く、眩しく感じられてしまう場合がある。
本発明の一態様は、外光の照度に依らず視認性の高い表示装置を提供することを課題の一とする。または、消費電力を低減可能な表示装置を提供することを課題の一とする。または、部品点数が低減された表示装置、または電子機器を提供することを課題の一とする。または、信頼性の高い表示装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出できる。
本発明の一態様は、第1の受光素子を有する第1の受光回路と、表示素子を有する画素回路を有し、第1の受光素子における露光量の変化に応じて、表示素子の階調が変化する、表示装置である。
また、上記において、露光量が減少することに応じて、表示素子の階調が低くなることが好ましい。
また、上記において、表示素子は、発光素子または液晶素子であることが好ましい。
また、上記において、画素回路と、第1の受光回路とは、同一基板上に形成されていることが好ましい。
また、本発明の他の一態様は、第1の受光回路と、画素回路を有する表示装置である。第1の受光回路は、第1の受光素子と、第1の受光素子と直列に接続された第1のトランジスタを有する。画素回路は、発光素子と、発光素子と直列に接続された第2のトランジスタを有する。第2のトランジスタは、第1のゲート及び第2のゲートを有する。また第1の受光素子と第1のトランジスタの間の第1のノードと、第2のトランジスタの第1のゲートまたは第2のゲートのいずれか一方とが、電気的に接続されている。
また、本発明の他の一態様は、第1の受光回路と、画素回路を有する表示装置である。第1の受光回路は、第1の受光素子と、第1の受光素子と直列に接続された第1のトランジスタを有する。画素回路は、液晶素子と、液晶素子と直列に接続された第3のトランジスタを有する。第1の受光素子と第1のトランジスタの間の第1のノードと、第3のトランジスタと液晶素子との間の第3のノードとが、電気的に接続されている。
また、上記第1の受光回路は、第1の受光素子と第1のトランジスタとの間に直列に接続された第4のトランジスタを有することが好ましい。このとき第1のノードは、第1のトランジスタと第4のトランジスタの間のノードである。また第1のトランジスタが導通状態であり、且つ第4のトランジスタが非導通状態であるときに、第1のノードの電位がリセットされ、第1のトランジスタが非導通状態であり、且つ第4のトランジスタが導通状態のときに、第1のノードの電位が第1の受光素子における露光量に応じた電位に更新され、第1のトランジスタ及び第4のトランジスタが非導通状態のときに、第1のノードの電位が保持されることが好ましい。。
また、上記第4のトランジスタは、チャネルが形成される半導体に酸化物半導体を含むことが好ましい。また、上記第1のトランジスタは、チャネルが形成される半導体に酸化物半導体を含むことが好ましい。
また、上記において、第2の受光素子を有する第2の受光回路と、回路と、を有することが好ましい。ここで第2の受光回路は、第2の受光素子の露光量に基づく信号を出力する機能を有する。また上記回路は、当該信号に基づいてタッチ動作を検出する機能を有する。
本発明の一態様によれば、外光の照度に依らず視認性の高い表示装置を提供できる。または、消費電力を低減可能な表示装置を提供できる。または、部品点数が低減された表示装置、または電子機器を提供できる。または、信頼性の高い表示装置を提供できる。
なお、本発明の一態様は、必ずしもこれらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
実施の形態に係る、表示装置を説明する図。 実施の形態に係る、表示装置を説明する図。 実施の形態に係る、表示装置を説明する図。 実施の形態に係る、表示装置を説明する図。 実施の形態に係る、表示装置を説明する図。 実施の形態に係る、表示装置を説明する図。 実施の形態に係る、表示装置を説明する図。 実施の形態に係る、表示装置を説明する図。 実施の形態に係る、トランジスタの一形態を説明する断面図。 実施の形態に係る、トランジスタの一形態を説明する断面図。 実施の形態に係る、トランジスタの一形態を説明する断面図。 実施の形態に係る表示モジュールを説明する図。 実施の形態に係る電子機器を説明する図。 実施の形態に係る電子機器を説明する図。 実施の形態に係る電子機器を説明する図。 実施の形態に係る電子機器を説明する図。 実施の形態に係る電子機器を説明する図。 試料のXRDスペクトルの測定結果を説明する図。 試料のTEM像、および電子線回折パターンを説明する図。 試料のEDXマッピングを説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、IGFET(Insulated Gate Field Effect Transistor)や薄膜トランジスタ(TFT:Thin Film Transistor)を含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のことを「第1電極」と呼び、ソース、又はドレインの他方を「第2電極」とも呼ぶことがある。なお、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。
なお、本明細書等において、ダイオードの2つの電極をそれぞれ「第1の電極」、「第2の電極」や、「第1電極」、「第2電極」、または「第1端子」、「第2端子」、若しくは「アノード」、「カソード」などと呼ぶことがある。ここで、第1電極から第2電極に向かって電流が流れる向きをダイオードの順方向、その逆を逆方向とする。また、これらの電極の一つを単純に「端子」や「一端」、「一方」などと呼ぶこともある。
また、本明細書等において、コイルや抵抗、容量などの2端子素子の2つの端子をそれぞれ「第1の端子」、「第2の端子」や、「第1端子」、「第2端子」、または「第1の電極」、「第2の電極」や、「第1電極」、「第2電極」、などと呼ぶことがある。また、これらの端子の一つを単純に「端子」、「電極」、「一端」、「一方」などと呼ぶこともある。
また、本明細書等において、「接続」及び「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素子などが含まれる。
なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とする素子(例えば、配線など)のことをいう。したがって、”Aが接続されたノード”とは、Aと電気的に接続され、且つAと同電位と見なせる配線のことをいう。なお、配線の途中に電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど)が1個以上配置されていても、Aと同電位であれば、その配線はAが接続されたノードと見なせる。
なお、本明細書等において、EL層とは発光素子の一対の電極間に設けられ、少なくとも発光性の物質を含む層(発光層とも呼ぶ)、または発光層を含む積層体を示すものとする。
なお、本明細書等において、表示パネルは表示面に画像等を表示(出力)する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばFPC(Flexible Printed Circuit)もしくはTCP(Tape Carrier Package)などのコネクターが取り付けられたもの、または基板にCOG(Chip On Glass)方式等によりIC(集積回路)が実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、または近接することを検知する機能を有するものである。したがってタッチセンサは入力装置の一態様である。
また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、または単にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基板に、例えばFPCもしくはTCPなどのコネクターが取り付けられたもの、または基板にCOG方式等によりICが実装されたものを、タッチセンサパネルモジュール、タッチセンサモジュール、センサモジュール、または単にタッチセンサなどと呼ぶ場合がある。
なお、本明細書等において、タッチパネルは表示面に画像等を表示(出力)する機能と、表示面に指やスタイラスなどの被検知体が触れる、または近接することを検知するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル(または表示装置)、タッチセンサ機能つき表示パネル(または表示装置)とも呼ぶことができる。
タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部にタッチセンサとしての機能を有する構成とすることもできる。
また、本明細書等では、タッチパネルの基板に、例えばFPCもしくはTCPなどのコネクターが取り付けられたもの、または基板にCOG方式等によりICが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様の表示装置の構成例及び駆動方法について説明する。
[表示装置の構成例]
図1(A)は、本発明の一態様の表示装置10のブロック図である。表示装置10は、表示領域12、回路13、回路14及び回路15を有する。表示領域12には、複数の画素ユニット11が配置されている。
図1(B)は、画素ユニット11の構成を説明する図である。画素ユニット11は、受光回路20と、画素回路30を有する。受光回路20は、少なくとも受光素子21を有する。また、画素回路30は、少なくとも表示素子31を有する。
表示素子31としては、代表的には有機EL素子などの発光素子や、液晶素子などを用いることができる。
回路13及び回路14は、画素回路30に信号や電源電位等を供給する回路である。例えば回路13及び回路14の一方に信号線駆動回路として機能する回路を適用し、他方に走査線駆動回路として機能する回路を適用することができる。
回路15は、受光回路20に信号や電源電位等を供給する回路である。受光回路20は回路15から供給された信号に基づいて駆動することができる。回路15は画素ユニット11の構成に応じた回路を用いることができる。また受光回路20を駆動するための特別な信号を必要としない場合には、回路15を設けなくてもよい。例えば画素回路30を駆動するための信号や電源電位を受光回路20と共有できる場合には、回路15を設けなくてもよい。
受光回路20と画素回路30とは、電気的に接続されている。図1(B)に示すように、受光回路20は、受光素子21への露光量(受光素子21の受光量と言い換えることもできる)に応じた信号を画素回路30に出力する機能を有する。画素回路30は当該信号に応じて、表示素子31の階調を変化させることができる。すなわち、表示素子31からの光の強度を変化させることができる。ここで表示素子31からの光とは、表示素子31が自発光可能な発光素子であれば表示素子31が発する光に相当し、表示素子31が光の偏光、反射、透過、屈折、回折、散乱、吸収など、発光以外の光学的な現象を利用した光学素子であれば、表示素子31を介して外部に発せられる光に相当する。
表示素子としては、LEDやOLED(Organic Light Emitting Diode)、またはQLED(Quantum−dot Light Emitting Diode)等の発光素子や、液晶素子等の光学素子など、電流又は電圧によって素子からの光の輝度が制御される素子を用いることができる。
そのほかにも、表示素子としてMEMS(Micro Electro Mechanical Systems)素子や、電子放出素子、そのほかの光学素子などを用いることができる。MEMSを用いた表示素子としては、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子などが挙げられる。電子放出素子としては、カーボンナノチューブを用いてもよい。また、そのほかの光学素子として、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体(登録商標)方式等を適用した素子を用いることができる。
図1(C)は、外光の照度に対する表示素子31の階調の変化を説明する図である。実線は本発明の一態様の表示装置10に対応し、点線は外光の照度に依らず常に一定の階調の表示を行う場合に対応する。
外光の照度に比例して受光素子21の受光量は大きくなる。表示装置10は、外光の照度に応じて表示素子31の階調を高めるように動作する。すなわち、表示装置10は、外光の照度が高い場合には、表示素子31の階調を高めて輝度の高い表示を行い、外光の照度が低い場合には、表示素子31の階調を低くして輝度の低い表示を行うことができる。これにより、表示装置10が曝される外光の照度に依らず、使用者は常に最適な輝度で表示された画像等を見ることができる。また表示装置10は、プロセッサなどによる画像処理を要することなく、このような階調を変換する処理を表示装置10自体で行うことができる。
また、表示領域12中に受光回路20を有する画素ユニット11が複数配置されていることで、表示領域12内の一つ一つの画素ユニット11で、外光の照度に応じて階調を補正することができる。その結果、表示領域12全体に亘って階調を補正するのではなく、表示領域12内の複数の箇所で、それぞれ独自に階調を補正することができる。例えば表示領域12内で局所的に外光が当たっている箇所のみ、輝度の高い表示を行うこともできる。
以下では、画素ユニット11のより具体的な例について説明する。
[画素ユニット11の構成例1]
図2(A)に、画素ユニット11の回路図の例を示す。画素ユニット11は受光回路20と画素回路30が電気的に接続された構成を有する。本構成例では、画素回路30の表示素子31として発光素子を適用した場合の例を示す。図2(A)等に示す回路では、発光素子だけでなく、素子に流れる電流、または素子にかかる電圧によりその階調が変化する様々な素子を適用することができる。
受光回路20は受光素子21、トランジスタ22、トランジスタ23、及び容量素子24を有する。受光素子21は、カソードが配線VPOに接続され、アノードがトランジスタ22のソース又はドレインの一方と接続されている。トランジスタ22は、ゲートが配線TXに接続され、ソース又はドレインの他方がトランジスタ23のソース又はドレインの一方、及び容量素子24の一方の電極と接続されている。トランジスタ23はゲートが配線PRに接続され、ソース又はドレインの他方が配線VPRに接続されている。容量素子24は、他方の電極が配線VCと接続されている。ここでトランジスタ22のソース又はドレインの他方、トランジスタ23のソース又はドレインの一方、及び容量素子24の一方の電極が接続されるノードをノードnとする。
画素回路30は、表示素子31、トランジスタ32、トランジスタ33、容量素子34を有する。トランジスタ33は第1のゲート及び第2のゲートを有する。表示素子31はカソードが配線VLに接続され、アノードがトランジスタ33のソース又はドレインの一方と接続されている。トランジスタ32はゲートが配線GLに接続され、ソース又はドレインの一方が配線SLに接続され、ソース又はドレインの他方が容量素子34の一方の電極、及びトランジスタ33の第1のゲートと接続されている。トランジスタ33はソース又はドレインの他方が配線VHと接続され、第2のゲートが受光回路20のノードnと接続されている。容量素子34は、他方の電極が配線VCと接続されている。
受光回路20において、配線VPOには電位VVPOが与えられ、配線VPRには電位VVPRが与えられる。また配線TX、配線PRにはそれぞれ回路15から信号が与えられる。ここで、電位VVPOは電位VVPRよりも高いことが好ましい。
画素回路30において、配線GL及び配線SLにはそれぞれ回路13または回路14からの信号が供給される。例えば配線GLには走査信号が与えられ、配線SLにはビデオ信号が与えられる。配線VH、配線VL、及び配線VCにはそれぞれ所定の電位が与えられる。配線VHに与えられる電位は、配線VLに与えられる電位よりも高い電位とする。なお、表示素子31のダイオード特性の向きに応じて、これらの大小関係を反転させた電位を与えてもよい。また表示素子31は、トランジスタ33と配線VHとの間に接続される構成としてもよい。
ここで、図2(A)では受光回路20の容量素子24と、画素回路30の容量素子34の両方に接続される配線として、配線VCを用いる構成としたが、それぞれ別の配線に接続される構成としてもよい。またこれら別々の配線には、同じ電位が供給されてもよいし、異なる電位が供給されてもよい。また容量素子24はノードnの電位を保持するための容量であり、ノードnの配線容量等の容量成分を利用することで容量素子24を省略してもよい。
続いて、図2(B)、(C)を用いて画素ユニット11の駆動方法の一例について説明する。ここではトランジスタ22、トランジスタ23、トランジスタ32、トランジスタ33が全てnチャネル型のトランジスタである場合について説明する。
図2(B)は画素ユニット11の動作に係るタイミングチャートであり、図2(C)はトランジスタ33の第1のゲート−ソース間電圧(Vgs)に対するソース−ドレイン間に流れる電流(Ids)を模式的に示した図である。図2(C)において、横軸はVgsをリニアスケールで示し、縦軸はIdsの平方根(√Ids)をリニアスケールで示している。
図2(B)に示すように、フレーム期間は表示期間と帰線期間を有する。表示期間は画素回路30のデータを更新(書き換える)期間である。帰線期間は2つの表示期間の間に設けられる期間である。
表示期間において、配線GLにハイレベル電位が与えられることにより画素回路30が選択されると、トランジスタ32が導通状態となり、配線SLに入力される信号に対応する電位が、トランジスタ32を介してトランジスタ33の第1のゲート、及び容量素子34の一方の電極に与えられる。その後配線GLにローレベル電位が与えられ、トランジスタ32は非導通状態に遷移する。トランジスタ33の第1のゲートに与えられた電位に応じてトランジスタ33の導通状態が変化し、表示素子31に流れる電流の大きさを制御することができる。これにより、表示素子31の階調を制御することができる。
続いて、帰線期間において、まず配線GLにハイレベル電位が与えられることにより、トランジスタ32が導通状態に遷移する。このとき、配線SLにはローレベル電位、すなわちトランジスタ33を非導通状態とする電位が供給されることが好ましい。これにより、表示素子31が最も低い階調の表示がなされる。このとき、表示装置10の表示領域12には、その全面に黒色が表示される。または、配線SLに入力する信号を変えることにより、帰線期間において表示領域12の全面に単一色の表示(例えば白色、赤色、緑色、青色等)を行ってもよい。その場合、帰線期間内であって期間t2よりも後に、表示領域12全面に黒色表示を行う期間を設けることがより好ましい。
続いて、図2(B)における期間t1に示すように、配線PRにトランジスタ23を導通状態とするハイレベル電位が与えられる。これにより、ノードnの電位は電位VVPRに近い電位となる。すなわち、ノードnの電位をリセット(初期化)することができる。具体的には、ノードnの電位は電位VVPRからトランジスタ23のしきい値電圧を差し引いた電位となる。
続いて、図2(B)における期間t2に示すように、配線TXにトランジスタ22を導通状態とするハイレベル電位が与えられ、配線PRにトランジスタ23を非導通状態とするローレベル電位が与えられる。
期間t2の初期において、ノードnの電位Vnは電位VVPRに近い電位に保たれており、配線VPOにはこれよりも高い電位VVPOが与えられている。このときトランジスタ22は導通状態であるため、受光素子21には逆方向バイアスの電圧が印加された状態となる。
受光素子21に逆方向バイアスの電圧が印加された状態で受光素子21に光が入射すると、受光素子21のカソードからアノードに向かって電流が流れる。上記電流値は光の強さ、すなわち受光素子21の露光量(受光量ともいう)に応じて変化する。具体的に、受光素子21の露光量が大きいほど上記電流値は大きくなり、ノードnに流入する電荷量は大きくなる。逆に、受光素子21の露光量が小さいほど上記電流値は小さくなり、ノードnに流入する電荷量が小さくなる。その結果、受光素子21の露光量が大きいほど、ノードnの電位の変化は大きく、その逆に受光素子21の露光量が小さいほど、ノードnの電位の変化は小さい。
図2(B)では、ノードnの電位Vnの例として、受光素子21の露光量が小さい順から実線、一点鎖線、破線でそれぞれ示している。実線で示すように露光量が小さいほどノードnの電位Vnは電位VVPRに近い電位となり、一方、破線で示すように、露光量が大きいほどノードnの電位Vnは電位VVPOに近い電位となる。
続いて、配線TXにトランジスタ22を非導通状態とするローレベル電位が与えられる。これにより、その後の期間において、ノードnの電位Vnは保持される。
このような動作により、帰線期間中に設けられた期間t1によって、ノードnの電位をリセットし、続く期間t2によって、ノードnの電位を更新することができる。したがって表示装置10にあたる外光の照度が変化した場合であっても、常にその照度をモニタすることができる。
ここで、配線PRの電位がローレベル電位であり、且つ配線TXの電位がハイレベル電位である期間t2の期間中、ノードnの電位Vnの変化が継続する。そのため、期間t2の長さが長すぎると、露光量の違いに対するノードnの電位Vnの差が小さくなる。一方、期間t2の長さが短すぎても、露光量の違いに対するノードnの電位Vnの差が小さくなってしまう。したがって、期間t2の長さは、受光素子21の感度及び電気的特性、想定される使用環境における外光の照度の上限値及び下限値、配線VPO及び配線VPRの電位、ノードnの時定数、トランジスタ33の電気的特性、階調の変化量の上限値及び下限値などを考慮して定めることができる。
ノードnはトランジスタ33の第2のゲートと接続されている。そのため、トランジスタ33の第1のゲートを用いて駆動した場合のしきい値電圧は、ノードnの電位Vnによって変化する。
図2(C)では、トランジスタ33のVgs−Ids特性を、受光素子21の露光量が小さい順から実線、一点鎖線、破線の順で示している。露光量が小さいほどノードnの電位Vnが低く、実線で示すようにしきい値電圧はプラス側に位置する。一方露光量が大きいほどノードnの電位Vnが高く、破線で示すようにしきい値電圧はマイナス側に位置する。したがって、トランジスタ33の第1のゲートにある電位が与えられたとき、露光量が小さいほどトランジスタ33のソース−ドレイン間に流れる電流は小さく、露光量が大きいほど当該電流は大きくなる。その結果、露光量が小さいほど表示素子31が発する光の輝度は低く、一方露光量が大きいほど表示素子31が発する光の輝度が高くなる。
したがって、画素ユニット11を有する表示装置10は、外光が強い場所ではその輝度が高められることで視認性が向上し、一方外光が弱い場所では、その輝度が低減されて目にやさしい表示を行うことができる。またこのような表示装置10は、外光の強さに応じて輝度を調整できるため、消費電力を削減することができる。また表示装置10は、このような機能を外部の演算装置や特別なICなどを用いることなく実現することができるため、表示装置10やこれを用いた電子機器の部品点数を増やすことなく、このような機能を実現できる。
ここで、トランジスタ33のしきい値電圧の変動幅は、電位VVPOと、電位VVPRによって定めることができる。例えば電位VVPRを負の電位とし、電位VVPOをこれよりも高い負の電位とすることで、トランジスタ33のしきい値電圧はプラス方向にシフトするため、トランジスタ33をノーマリーオフとすることができる。または、電位VVPRを負の電位とし、電位VVPOを正の電位とすることで、トランジスタ33をノーマリーオフとノーマリーオンのいずれにもすることができる。
また、ノードnの電位Vnは1フレーム期間中にできるだけ変動しないことが好ましい。例えば、トランジスタ22及びトランジスタ23が、非導通状態において、ソースとドレイン間に0.5×10−14A程度の電流が流れるものとし、受光素子21にはこれ以上の電流(例えば1.0×10−14A程度の電流)が流れるとする。なお、配線VPOと配線VPR間の電圧が固定されていると仮定すると、受光素子21に流れる電流は、受光素子21における露光量に応じて定まり、トランジスタ22のソースとドレイン間に流れる電流は、配線TXの電位に応じて定まり、トランジスタ23のソースとドレイン間に流れる電流は、配線PRの電位に応じて定めることができる。このとき、ノードnに流れる電流は合わせて1.0×10−14A程度となる。ノードnに付加されている各種容量の総容量値が10−14F程度であるとすれば、ノードnの電位が0.1秒の期間で0.1Vだけ変化することとなる。
ここで、トランジスタ22及びトランジスタ23は、チャネルが形成される半導体に酸化物半導体を用いたトランジスタであることが望ましい。例えばシリコンをチャネル形成領域に有するトランジスタでは、ゲート電圧の調整により、ドレイン電流が10−14A程度となるように制御することが困難である。一方、酸化物半導体をチャネル形成領域に有するトランジスタでは、ゲート電圧を調整することで、ドレイン電流を10−23A程度まで下げることができる。そのため、1フレーム期間中にノードnの電位の変化がほとんど生じないように制御することが、シリコンをチャネル形成領域に有するトランジスタに比べて、容易である。
またこのとき、トランジスタ22及びトランジスタ23以外のトランジスタ(例えばトランジスタ32、トランジスタ33、またはそのほかの回路に含まれるトランジスタ)も、トランジスタ22及びトランジスタ23同様、チャネルが形成される半導体に酸化物半導体を用いたトランジスタとすることが好ましい。
また、図2(A)等では、トランジスタ33以外の各トランジスタが、ゲート電極を半導体膜の片側にのみ有している場合を示している。各トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一対のゲート電極に、同じ高さの電位が与えられていても良いし、どちらか一方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。どちらか一方のゲート電極に与える電位の高さを制御することで、各トランジスタの閾値電圧を制御することができる。
なお、図2(A)等において、トランジスタ22、トランジスタ23、トランジスタ32、トランジスタ33は、その半導体膜に、酸化物半導体が用いられていてもよいし、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコンまたはゲルマニウムなどの半導体が用いられていてもよい。画素ユニット11内の全てのトランジスタの半導体膜に、同じ材料の半導体を用いることで、プロセスを簡略化することができる。
特に、トランジスタ22、トランジスタ23、及びトランジスタ32は、これと接続されたノードにおいて蓄積された電荷を保持する機能を有するため、オフ電流は小さいほうが好ましい。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い酸化物半導体膜に、チャネル形成領域が形成されるトランジスタは、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を著しく小さくすることが可能であるため、トランジスタ22、トランジスタ23、及びトランジスタ32として用いるのに好適である。
[変形例1]
図3には、図2(A)で例示した画素ユニット11と比較し、受光回路20の一部が異なる例を示している。具体的には、図2(A)で示した例におけるトランジスタ22が設けられず、受光素子21のアノードがノードnに接続されている。
図3に示す構成では、配線PRにトランジスタ23を飽和領域で動作する電位を与えることができる。これにより、受光素子21の露光量に応じてノードnの電位が定まる。また、例えば1フレーム毎など、定期的に配線PRにトランジスタ23を線形領域で動作する電位を与えることで、ノードnの電位をリセットすることができる。このような構成とすることで、受光回路20及び周辺回路の構成を簡略化できる。
[変形例2]
上記では、画素ユニット11において、1つの受光回路20が1つの画素回路30と接続する例を示したが、1つの受光回路20に、複数の画素回路30を接続する構成とすることができる。
図4では、受光回路20が、6つの画素回路(画素回路30a乃至30f)と接続する例を示している。
画素回路30a、画素回路30b、及び画素回路30cは、配線GL1を共有する。画素回路30d、画素回路30e、及び画素回路30fは、配線GL2を共有する。画素回路30a及び画素回路30dは、配線SL1を共有する。画素回路30b及び画素回路30eは、配線SL2を共有する。画素回路30c及び画素回路30fは、配線SL3を共有する。
受光回路20のノードnは、6つの画素回路(画素回路30a乃至30f)のそれぞれのトランジスタ33の第2のゲートと接続されている。そのため受光回路20のノードnの電位の変化に応じて、各々の画素回路が有する表示素子31の輝度を変化させることができる。
[変形例3]
表示素子31に発光素子を適用した画素回路30としては、図2(A)等に示した構成に限られず、様々な回路を用いることができる。
図5(A)には、図2(A)等とは異なる構成の画素回路30の例を示している。図5(A)に示す画素回路30は、表示素子31、トランジスタ32、トランジスタ33、容量素子34、トランジスタ35、トランジスタ36、及びトランジスタ37を有する。
表示素子31は、アノードがトランジスタ37のソース又はドレインの一方と接続され、カソードが配線VLと接続されている。トランジスタ32は、ゲートが配線GL1と接続され、ソース又はドレインの一方が配線SLと接続され、ソース又はドレインの他方がトランジスタ36のソース又はドレインの一方、及び容量素子34の一方の電極と接続されている。トランジスタ33は、第1のゲートがトランジスタ35のソース又はドレインの一方、及びトランジスタ36のソース又はドレインの他方と接続され、第2のゲートが受光回路20のノードnと接続され、ソース又はドレインの一方が配線VHと接続され、ソース又はドレインの他方が容量素子34の他方の電極、及びトランジスタ37のソース又はドレインの他方と接続されている。トランジスタ35は、ゲートが配線GL1と接続され、ソース又はドレインの他方が配線V0と接続されている。トランジスタ36は、ゲートが配線GL2と接続されている。
配線GL1、配線GL2、及び配線GL3はそれぞれ回路13または回路14の一方と接続され、配線SLは回路13または回路14の他方と接続されている。配線V0には所定の電位(例えばハイレベル電位)が供給される。
このような構成とすることで、トランジスタ33のしきい値電圧が継時的に変化してしまった場合でも、その変化を補正することができる。なお、画素回路30と受光回路20の駆動方法としては、例えば、まず画素回路30においてトランジスタ33のしきい値電圧の補正を行った後に、受光回路20を動作させてトランジスタ33の第2のゲートにノードnの電位を供給する駆動を行えばよい。
また、図5(B)には、異なる構成の画素回路30を示している。図5(B)に示す画素回路30は、表示素子31、トランジスタ32、トランジスタ33、容量素子34、及びトランジスタ35を有する。
[画素ユニット11の構成例2]
以下では、図6(A)を用いて表示素子31に液晶素子を適用した場合の画素ユニット11の構成例を説明する。なお図6(A)に示す回路では、液晶素子だけでなく、素子にかかる電圧によりその階調が変化する様々な素子を適用することができる。
図6(A)では、液晶素子41を有する4つの画素回路(画素回路40a乃至40d)に、受光回路20が接続されている例を示している。なお1つの受光回路20に接続される画素回路の数はこれに限られない。
画素回路40aは、液晶素子41、トランジスタ42、容量素子43、及び容量素子44を有する。また画素回路40b、画素回路40c及び画素回路40dも同様の構成を有している。
画素回路40aにおいて、液晶素子41は、一方の電極がトランジスタ42のソース又はドレインの一方、容量素子43の一方の電極、及び容量素子44の一方の電極と接続され、他方の電極が配線VCと接続されている。トランジスタ42は、ゲートが配線GL1と接続され、ソース又はドレインの他方が配線SL1と接続されている。容量素子43は他方の電極が配線VCsと接続されている。容量素子44の他方の電極は、他の画素回路の容量素子44の他方の電極、及び受光回路20のノードnと接続されている。ここで、液晶素子41の一方の電極が接続されるノードをノードn1とする。
画素回路40aと画素回路40bは、配線GL1を共有する。画素回路40cと画素回路40dは、配線GL2を共有する。画素回路40aと画素回路40cは、配線SL1を共有する。画素回路40bと画素回路40dは、配線SL2を共有する。配線VC、及び配線VCsには、それぞれ所定の電位が与えられる。
画素回路40aにおいて、配線SL1にビデオ信号が入力されると、導通状態のトランジスタ42を介してノードn1に所定の階調に応じた電位が与えられる。液晶素子41には、ノードn1と配線VCの間の電圧が与えられることで、液晶の配向が制御され、液晶素子41を介して射出される光の輝度が変化する。このようにして液晶素子41の階調を制御することができる。
また、受光回路20のノードnと、画素回路40aのノードn1とは、容量素子44を介して容量性の結合が形成されている。したがって、トランジスタ42を非導通状態とすることでノードn1を電気的にフローティングとした状態で、受光回路20の電位が変化すると、これに伴ってノードn1の電位が変化する。その結果、液晶素子41にかかる電圧が変化し、液晶素子41の階調を変化させることができる。
図6(A)で例示した画素ユニット11を有する表示装置では、受光回路20による補正動作を帰線期間中に行うのではなく、表示期間中に行うことが好ましい。特に、1つの受光回路20に接続される複数の画素回路30の全てにビデオ信号が入力された直後に、補正動作を行うことが好ましい。
図6(B)に、駆動方法の一例を説明するためのタイミングチャートを示す。ここで、走査する向きに対してn番目に配置される画素ユニットを画素ユニット11[n]、その次のn+1番目に配置される画素ユニットを画素ユニット11[n+1]とする。また、それぞれの画素ユニットに接続される配線に、[n]または[n+1]の符号を付している。
図6(B)に示すように、配線GL1[n]及び配線GL2[n]に順次ハイレベル電位が供給されることで、これらの配線に接続された各画素回路に配線SLから信号が供給される。続いて、配線TX[n]にハイレベル電位を供給して、各々の画素回路の階調を補正する。この動作を順次繰り返すことで、外光の照度に応じて階調が補正された画像をタイムラグが生じることなく表示することができる。
ここで、n番目の画素ユニット11[n]に接続される配線TX[n]と、n+1番目の画素ユニット11[n+1]に接続される配線GL1[n+1]には、同じ信号を供給してもよい。これにより、配線TXに信号を供給する回路を別途設ける必要がないため、構成を簡略化できる。
なお、図6(A)では、1つの画素ユニット11に2本のゲート線(配線GL1、GL2)が接続される構成を示したが、これに限られず、1本でもよいし、3本以上であってもよい。
また、図6(A)では容量素子43と容量素子44の2つの容量素子を有する例を示したが、容量素子43およびこれと接続する配線VCsを無くすこともできる。このような構成とすると、ノードnの電位の変化量に対する液晶素子41の階調の変化量の割合をより大きくすることができ、より広範囲に亘って液晶素子41の階調を変化させることができる。
液晶素子41として、ノーマリーブラックの(電圧を印加しない状態で黒表示となる)素子を用い、配線SLから入力される電位以下の電位が、配線VCに供給されるとする。このとき、液晶素子41の階調は、ノードn1の電位が高くなると高階調側にシフトし、当該電位が低くなると、低階調側にシフトすることとなる。
なお、配線SLから入力される電位よりも配線VCに与える電位が高い場合や、液晶素子41としてノーマリーホワイトの(電圧を印加しない状態で白表示となる)素子を用いた場合などでは、上記とは反対に、液晶素子41の階調はノードn1の電位が低くなるほど低階調側にシフトし、当該電位が高くなるほど高階調側にシフトすることとなる。したがって、受光素子21の露光量が大きくなるほど、ノードnの電位が低くなるように、受光回路20の構成を変更すればよい。例えば、受光素子21のアノード及びカソードを反転し、且つ配線VPRと配線VPOに与える電位の大小関係を入れ替えることなどが挙げられる。
[表示装置の変形例]
以下では、被検知体の近接または接触を検知するタッチパネルとしての機能を付加した表示装置の構成例について説明する。
図7(A)に示す表示装置50は、図1(A)で例示した表示装置10に加えて、表示領域12内に複数の回路16と、複数の受光素子51を有する。また表示装置50は、回路17、回路18、及び回路19を有する。
回路16は、それぞれ1以上の受光素子51を有する。回路16は、受光素子51の露光量に応じた信号を回路18に出力する機能を有する。回路17は、複数の回路16のそれぞれを駆動するための信号や電位を出力する回路である。回路18は、複数の回路16の2つから入力される信号の差分の情報を、出力信号として回路19に出力する機能を有する。回路19は、回路18から入力された信号に基づいて、位置情報を外部に出力する機能を有する。なお、ここでは回路17、回路18及び回路19を分けて説明したが、これらの機能を有するICを用いてもよい。または、これらのうち1以上の回路を画素ユニットと同一基板上に形成し、残りをICとして当該基板に実装してもよい。
図7(B)に、回路16及び回路18のより具体的な例を示す。ここでは簡単のために、回路18に2つの回路16(回路16[1]、回路16[2])が接続された例を示している。実際には図7(B)に示す構成が複数配置される。
まず、回路16の構成を説明する。ここで回路16[1]と回路16[2]は同様の構成を用いることができるため、これらを総称して回路16と呼ぶこととする。
回路16は、n個(nは1以上の整数)の受光素子51(受光素子51[1]乃至受光素子51[n])、トランジスタ52、トランジスタ53、トランジスタ54、及びトランジスタ55を有する。ここでn個の受光素子はそれぞれ同様の構成を用いることができるため、これらを区別せずに受光素子51と呼ぶこととする。n個の受光素子51はそれぞれ並列に接続されている。
回路16は、配線PR1に与えられる信号に従って、トランジスタ54のゲートの電位が配線VPR1に与えられる電位にリセットされる。また配線TX1に与えられる信号に従って、トランジスタ54のゲートの電位はn個の受光素子51の露光量に応じた電位に定まる。また配線SE1に与えられる信号に従って、トランジスタ54のゲートの電位に応じた電位が配線PO1(または配線PO2)を介して回路18に出力される。
回路18は、トランジスタ61乃至トランジスタ66、及び抵抗素子67を有する。
回路18は、配線BRに与えられる信号に従って、トランジスタ61及びトランジスタ62のゲートの電位が配線VPO2に与えられる電位にリセットされる。また配線S0及び配線S1に交互に与えられる信号にしたがって、配線PO1及び配線PO2から入力される電位に応じた信号が、配線READOUTに出力される。配線READOUTからの出力信号は、例えば回路19が有するアナログデジタル変換回路等に供給され、デジタル信号として処理することができる。
このような構成により、例えば指等の被検知体が表示装置50の表示面に触れたときに、その位置情報を検出することができる。例えば、回路16[1]において、画素を黒表示したときの検出を行うと、被検知体により外光が遮光された位置を特定できる。また回路16[2]において、画素を特定の色の表示をしたときの検出を行うと、被検知体による反射光が強い、すなわち被検知体が最も近づいている位置を検出できる。この動作を交互に行い、それぞれの位置情報の差分を取ることにより、より精度の高い位置検出を行うことができる。
なお、図7等において、回路16及び回路18に適用されるトランジスタは、その半導体膜に、酸化物半導体が用いられていてもよいし、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコンまたはゲルマニウムなどの半導体が用いられていてもよい。回路16及び回路18内の全てのトランジスタの半導体膜に、同じ材料の半導体を用いることで、プロセスを簡略化することができる。
特に、トランジスタ52やトランジスタ53は、これと接続されたノードにおいて蓄積された電荷を保持する機能を有するため、オフ電流は小さいほうが好ましい。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い酸化物半導体膜に、チャネル形成領域が形成されるトランジスタを、トランジスタ52やトランジスタ53も用いることが好ましい。また、トランジスタ54、トランジスタ55、及び回路18を構成するトランジスタ61乃至トランジスタ66のそれぞれの半導体膜に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、回路16からの信号の読み出しを高速で行うことができる。
なお、特に断りがない限り、本明細書等においてオフ電流とは、遮断領域においてトランジスタのソースとドレイン間に流れる電流を意味する。
[半導体表示装置の断面構造]
図8に、本発明の一態様の表示装置の、表示領域の断面構造を一例として示す。なお、図8では、図2(A)における受光素子21、表示素子31、トランジスタ33、及び容量素子34の断面構造を例示している。
図8に示す表示装置は、基板400上にトランジスタ33と、容量素子34と、受光素子21を有する。トランジスタ33は、第1のゲートとして機能する導電層401と、導電層401上の絶縁層402と、絶縁層402を間に挟んで導電層401と重なる半導体層403と、半導体層403に電気的に接続されたソース又はドレインとして機能する導電層404及び導電層405と、半導体層403、導電層404、及び導電層405上の絶縁層411と、絶縁層411を間に挟んで半導体層403と重なり、なおかつ第2のゲートとして機能する導電層412と、を有する。
容量素子34は、電極として機能する導電層401と、導電層401上の絶縁層402と、絶縁層402を間に挟んで導電層401と重なり、なおかつ電極として機能する導電層405と、を有する。
絶縁層402としては、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
また、半導体層403として酸化物半導体を用いる場合、絶縁層411は半導体層403に酸素を供給させることが可能な材料を用いることが好ましい。上記材料を絶縁層411に用いることで、絶縁層411に含まれる酸素を半導体層403に移動させることが可能であり、半導体層403の酸素欠損量を低減することができる。絶縁層411に含まれる酸素の半導体層403への移動は、絶縁層411を形成した後に、加熱処理を行うことで効率的に行うことができる。
また、受光素子21は、順次積層されたp型の半導体層406と、i型の半導体層407と、n型の半導体層408と、を有している。導電層409は、受光素子21の陽極として機能するp型の半導体層406に接続されている。そして、基板400と受光素子21の間には、受光素子21を透過した光を反射する機能を有する、導電層410が設けられている。
なお、受光素子21には、単結晶基板にpn型やpin型の接合が形成されたダイオード素子を用いてもよい。または非晶質シリコン膜や微結晶シリコン膜などを用いたpin型ダイオード素子などを用いてもよい。なお、上記においては、フォトダイオードを有する構成を例示したが、他の光電変換素子であってもよい。例えば、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。また、アバランシェ増倍を利用したセレンを用いたフォトダイオードを用いてもよい。当該フォトダイオードでは、入射する光量に対する電子の増幅が大きい高感度の受光素子とすることができる。
具体的に、導電層410上には絶縁層402が設けられており、絶縁層402上には導電層409が設けられており、導電層409上には絶縁層411が設けられており、絶縁層411上には受光素子21の半導体層406が設けられている。そして、絶縁層411には開口部が設けられており、当該開口部において、導電層409と半導体層406とが接続されている。
トランジスタ33、容量素子34、受光素子21上には絶縁層420が設けられており、絶縁層420上には導電層421、導電層422及び導電層413が設けられている。導電層421は、絶縁層411及び絶縁層420に設けられた開口部において、導電層405に接続されている。また、導電層422は、絶縁層420に設けられた開口部において、受光素子21の半導体層408に接続されている。また導電層413は、絶縁層420に設けられた開口部において、トランジスタ33の導電層412と接続されている。
絶縁層420、導電層421、導電層422、及び導電層413上には絶縁層423が設けられており、絶縁層423上には導電層424が設けられている。導電層424は絶縁層423に設けられた開口部において、導電層421に接続されている。
絶縁層423及び導電層424の上に絶縁層425が設けられている。絶縁層425は、導電層424と重なる位置に開口部を有し、受光素子21と重なる位置に開口部を有する。また、絶縁層425上において、絶縁層425の開口部とは異なる位置に、絶縁層426が設けられている。そして、絶縁層425及び絶縁層426上には、EL層427及び導電層428が、順に積層するように設けられている。導電層424及び導電層428が、EL層427を間に挟んで重なり合う部分が、表示素子31として機能する。そして、導電層424及び導電層428は、一方がアノード、他方がカソードとして機能する。
また、表示装置は、表示素子31を間に挟んで基板400と対向する、基板430を有する。基板430上、すなわち基板430の表示素子31に近い側の面上には、光を遮蔽する機能を有する遮蔽層431が設けられている。そして、遮蔽層431は、表示素子31に重なる領域と、受光素子21に重なる領域とに、それぞれ開口部を有している。表示素子31に重なる開口部において、基板430上には特定の波長範囲の可視光を透過する着色層432が設けられている。なお、基板430を透過して受光素子21に入射する光の強度を高めるために、着色層432は、受光素子21と重ならない位置に設けることが好ましい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、上記実施の形態に示した各種トランジスタに置き換えて用いることができるトランジスタの一例について、図面を用いて説明する。
本発明の一態様の表示装置10は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
〔ボトムゲート型トランジスタ〕
図9(A1)は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ810の断面図である。図9(A1)において、トランジスタ810は基板771上に形成されている。また、トランジスタ810は、基板771上に絶縁層772を介して電極746を有する。また、電極746上に絶縁層726を介して半導体層742を有する。電極746はゲート電極として機能できる。絶縁層726はゲート絶縁層として機能できる。
また、半導体層742のチャネル形成領域上に絶縁層741を有する。また、半導体層742の一部と接して、絶縁層726上に電極744aおよび電極744bを有する。電極744aは、ソース電極またはドレイン電極の一方として機能できる。電極744bは、ソース電極またはドレイン電極の他方として機能できる。電極744aの一部、および電極744bの一部は、絶縁層741上に形成される。
絶縁層741は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層741を設けることで、電極744aおよび電極744bの形成時に生じる半導体層742の露出を防ぐことができる。よって、電極744aおよび電極744bの形成時に、半導体層742のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ810は、電極744a、電極744bおよび絶縁層741上に絶縁層728を有し、絶縁層728の上に絶縁層729を有する。
例えば、絶縁層772は、絶縁層722や絶縁層705と同様の材料および方法を用いて形成することができる。なお、絶縁層772は複数の絶縁層の積層であってもよい。また、例えば、半導体層742は、半導体層708と同様の材料および方法を用いて形成することができる。なお、半導体層742は複数の半導体層の積層であってもよい。また、例えば、電極746は、電極706と同様の材料および方法を用いて形成することができる。なお、電極746は複数の導電層の積層であってもよい。また、例えば、絶縁層726は、絶縁層707と同様の材料および方法を用いて形成することができる。なお、絶縁層726は複数の絶縁層の積層であってもよい。また、例えば、電極744aおよび電極744bは、電極714または電極715と同様の材料および方法を用いて形成することができる。なお、電極744aおよび電極744bは複数の導電層の積層であってもよい。また、例えば、絶縁層741は、絶縁層726と同様の材料および方法を用いて形成することができる。なお、絶縁層741は複数の絶縁層の積層であってもよい。また、例えば、絶縁層728は、絶縁層710と同様の材料および方法を用いて形成することができる。なお、絶縁層728は複数の絶縁層の積層であってもよい。また、例えば、絶縁層729は、絶縁層711と同様の材料および方法を用いて形成することができる。なお、絶縁層729は複数の絶縁層の積層であってもよい。
本実施の形態で開示するトランジスタを構成する電極、半導体層、絶縁層などは、他の実施の形態に開示した材料および方法を用いて形成することができる。
半導体層742に酸化物半導体を用いる場合、電極744aおよび電極744bの、少なくとも半導体層742と接する部分に、半導体層742の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層742中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はn型化し、n型領域(n層)となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層742に酸化物半導体を用いる場合、半導体層742から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
半導体層742にソース領域およびドレイン領域が形成されることにより、電極744aおよび電極744bと半導体層742の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
半導体層742にシリコンなどの半導体を用いる場合は、半導体層742と電極744aの間、および半導体層742と電極744bの間に、n型半導体またはp型半導体として機能する層を設けることが好ましい。n型半導体またはp型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層729は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層729を省略することもできる。
なお、半導体層742に酸化物半導体を用いる場合、絶縁層729の形成前または形成後、もしくは絶縁層729の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、絶縁層729や他の絶縁層中に含まれる酸素を半導体層742中に拡散させ、半導体層742中の酸素欠損を補填することができる。または、絶縁層729を加熱しながら成膜することで、半導体層742中の酸素欠損を補填することができる。
なお、一般に、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、MBE(Molecular Beam Epitaxy)法、PLD(Pulsed Laser Deposition)法、IBAD(Ion Beam Assisted Deposition)法、ALD(Atomic Layer Deposition)法などに分類できる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。また、MOCVD法や蒸着法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、DCスパッタリング法、マグネトロンスパッタリング法、RFスパッタリング法、イオンビームスパッタリング法、ECR(Electron Cyclotron Resonance)スパッタリング法、対向ターゲットスパッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
図9(A2)に示すトランジスタ811は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ810と異なる。電極723は、電極746と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位(GND電位)や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極746および電極723は、どちらもゲート電極として機能することができる。よって、絶縁層726、絶縁層728、および絶縁層729は、それぞれがゲート絶縁層として機能することができる。なお、電極723は、絶縁層728と絶縁層729の間に設けてもよい。
なお、電極746または電極723の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ811において、電極723を「ゲート電極」と言う場合、電極746を「バックゲート電極」と言う。また、電極723を「ゲート電極」として用いる場合は、トランジスタ811をトップゲート型のトランジスタの一種と考えることができる。また、電極746および電極723のどちらか一方を、「第1のゲート電極」といい、他方を「第2のゲート電極」という場合がある。
半導体層742を挟んで電極746および電極723を設けることで、更には、電極746および電極723を同電位とすることで、半導体層742においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ811のオン電流が大きくなる共に、電界効果移動度が高くなる。
したがって、トランジスタ811は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ811の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気などに対する電界遮蔽機能)を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、電極746および電極723は、それぞれが外部からの電界を遮蔽する機能を有するため、絶縁層772側もしくは電極723上方に生じる荷電粒子等の電荷が半導体層742のチャネル形成領域に影響しない。この結果、ストレス試験(例えば、ゲートに負の電荷を印加する−GBT(Gate Bias−Temperature)ストレス試験)による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流れ始めるゲート電圧(立ち上がり電圧)が変化する現象を軽減することができる。なお、この効果は、電極746および電極723が、同電位、または異なる電位の場合において生じる。
なお、BTストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化(経年変化)を短時間で評価することができる。特に、BTストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極746および電極723を有し、且つ電極746および電極723を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する+GBTストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。
図9(B1)に、ボトムゲート型のトランジスタの1つであるチャネル保護型のトランジスタ820の断面図を示す。トランジスタ820は、トランジスタ810とほぼ同様の構造を有しているが、絶縁層741が半導体層742の端部を覆っている点が異なる。また、半導体層742と重なる絶縁層741の一部を選択的に除去して形成した開口部において、半導体層742と電極744aが電気的に接続している。また、半導体層742と重なる絶縁層741の一部を選択的に除去して形成した他の開口部において、半導体層742と電極744bが電気的に接続している。絶縁層741の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
図9(B2)に示すトランジスタ821は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ820と異なる。
絶縁層741を設けることで、電極744aおよび電極744bの形成時に生じる半導体層742の露出を防ぐことができる。よって、電極744aおよび電極744bの形成時に半導体層742の薄膜化を防ぐことができる。
また、トランジスタ820およびトランジスタ821は、トランジスタ810およびトランジスタ811よりも、電極744aと電極746の間の距離と、電極744bと電極746の間の距離が長くなる。よって、電極744aと電極746の間に生じる寄生容量を小さくすることができる。また、電極744bと電極746の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。
図9(C1)に示すトランジスタ825は、ボトムゲート型のトランジスタの1つであるチャネルエッチング型のトランジスタである。トランジスタ825は、絶縁層741を用いずに電極744aおよび電極744bを形成する。このため、電極744aおよび電極744bの形成時に露出する半導体層742の一部がエッチングされる場合がある。一方、絶縁層741を設けないため、トランジスタの生産性を高めることができる。
図9(C2)に示すトランジスタ826は、絶縁層729上にバックゲート電極として機能できる電極723を有する点が、トランジスタ825と異なる。
〔トップゲート型トランジスタ〕
図10(A1)に、トップゲート型のトランジスタの一種であるトランジスタ830の断面図を示す。トランジスタ830は、絶縁層772の上に半導体層742を有し、半導体層742および絶縁層772上に、半導体層742の一部に接する電極744a、および半導体層742の一部に接する電極744bを有し、半導体層742、電極744a、および電極744b上に絶縁層726を有し、絶縁層726上に電極746を有する。
トランジスタ830は、電極746および電極744a、並びに、電極746および電極744bが重ならないため、電極746および電極744aの間に生じる寄生容量、並びに、電極746および電極744bの間に生じる寄生容量を小さくすることができる。また、電極746を形成した後に、電極746をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合(セルフアライメント)的に不純物領域を形成することができる(図10(A3)参照)。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。
なお、不純物755の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。
不純物755としては、例えば、第13族元素または第15族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層742に酸化物半導体を用いる場合は、不純物755として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。
図10(A2)に示すトランジスタ831は、電極723および絶縁層727を有する点がトランジスタ830と異なる。トランジスタ831は、絶縁層772の上に形成された電極723を有し、電極723上に形成された絶縁層727を有する。電極723は、バックゲート電極として機能することができる。よって、絶縁層727は、ゲート絶縁層として機能することができる。絶縁層727は、絶縁層726と同様の材料および方法により形成することができる。
トランジスタ811と同様に、トランジスタ831は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ831の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図10(B1)に例示するトランジスタ840は、トップゲート型のトランジスタの1つである。トランジスタ840は、電極744aおよび電極744bを形成した後に半導体層742を形成する点が、トランジスタ830と異なる。また、図10(B2)に例示するトランジスタ841は、電極723および絶縁層727を有する点が、トランジスタ840と異なる。トランジスタ840およびトランジスタ841において、半導体層742の一部は電極744a上に形成され、半導体層742の他の一部は電極744b上に形成される。
トランジスタ811と同様に、トランジスタ841は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ841の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
図11(A1)に例示するトランジスタ842は、トップゲート型のトランジスタの1つである。トランジスタ842は、絶縁層729を形成した後に電極744aおよび電極744bを形成する点がトランジスタ830やトランジスタ840と異なる。電極744aおよび電極744bは、絶縁層728および絶縁層729に形成した開口部において半導体層742と電気的に接続する。
また、電極746と重ならない絶縁層726の一部を除去し、電極746と残りの絶縁層726をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合(セルフアライメント)的に不純物領域を形成することができる(図11(A3)参照)。トランジスタ842は、絶縁層726が電極746の端部を越えて延伸する領域を有する。不純物755を半導体層742に導入する際に、半導体層742の絶縁層726を介して不純物755が導入された領域の不純物濃度は、絶縁層726を介さずに不純物755が導入された領域よりも小さくなる。よって、半導体層742中の電極746と重なる部分に隣接する領域にLDD(Lightly Doped Drain)領域が形成される。
図11(A2)に示すトランジスタ843は、電極723を有する点がトランジスタ842と異なる。トランジスタ843は、基板771の上に形成された電極723を有し、絶縁層772を介して半導体層742と重なる。電極723は、バックゲート電極として機能することができる。
また、図11(B1)に示すトランジスタ844および図11(B2)に示すトランジスタ845のように、電極746と重ならない領域の絶縁層726を全て除去してもよい。また、図11(C1)に示すトランジスタ846および図11(C2)に示すトランジスタ847のように、絶縁層726を残してもよい。
トランジスタ842乃至トランジスタ847も、電極746を形成した後に、電極746をマスクとして用いて不純物755を半導体層742に導入することで、半導体層742中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
<CAC−OSの構成>
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud Aligned Complementary)−OSの構成について説明する。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
本明細書において、金属酸化物が、導電体の機能を有する領域と、誘電体の機能を有する領域とが混合し、金属酸化物全体では半導体としての機能する場合、CAC(Cloud Aligned Complementary)−OS(Oxide Semiconductor)、またはCAC−metal oxideと定義する。
つまり、CAC−OSとは、例えば、酸化物半導体を構成する元素が、0.5nm以上10nm以下、好ましくは、0.5nm以上3nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の元素が偏在し、該元素を有する領域が、0.5nm以上10nm以下、好ましくは、0.5nm以上3nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材(matrix composite)、または金属マトリックス複合材(metal matrix composite)の一種である。
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素M(Mは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)が含まれていてもよい。
例えば、In−Ga−Zn酸化物におけるCAC−OS(CAC−OSの中でもIn−Ga−Zn酸化物を、特にCAC−IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。
つまり、CAC−OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1−x0)(ZnO)m0(−1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa−b面においては配向せずに連結した結晶構造である。
一方、CAC−OSは、酸化物半導体の材料構成に関する。CAC−OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC−OSにおいて、結晶構造は副次的な要素である。
なお、CAC−OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC−OSは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にInを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。
<CAC−OSの解析>
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。
≪試料の構成と作製方法≫
以下では、本発明の一態様に係る9個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ100nmのIn−Ga−Zn酸化物を形成する。成膜条件は、チャンバー内の圧力を0.6Paとし、ターゲットには、酸化物ターゲット(In:Ga:Zn=4:2:4.1[原子数比])を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに2500WのAC電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度(以下、室温またはR.T.ともいう。)、130℃、または170℃とした。また、Arと酸素の混合ガスに対する酸素ガスの流量比(以下、酸素ガス流量比ともいう。)を、10%、30%、または100%とすることで、9個の試料を作製する。
≪X線回折による解析≫
本項目では、9個の試料に対し、X線回折(XRD:X−ray diffraction)測定を行った結果について説明する。なお、XRD装置として、Bruker社製D8 ADVANCEを用いた。また、条件は、Out−of−plane法によるθ/2θスキャンにて、走査範囲を15deg.乃至50deg.、ステップ幅を0.02deg.、走査速度を3.0deg./分とした。
図18にOut−of−plane法を用いてXRDスペクトルを測定した結果を示す。なお、図18において、上段には成膜時の基板温度条件が170℃の試料における測定結果、中段には成膜時の基板温度条件が130℃の試料における測定結果、下段には成膜時の基板温度条件がR.T.の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が10%の試料における測定結果、中央の列には酸素ガス流量比の条件が30%の試料における測定結果、右側の列には酸素ガス流量比の条件が100%の試料における測定結果、を示す。
図18に示すXRDスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、2θ=31°付近のピーク強度が高くなる。なお、2θ=31°付近のピークは、被形成面または上面に略垂直方向に対してc軸に配向した結晶性IGZO化合物(CAAC(c−axis aligned crystalline)−IGZOともいう。)であることに由来することが分かっている。
また、図18に示すXRDスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のa−b面方向、およびc軸方向の配向は見られないことが分かる。
≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料を、HAADF(High−Angle Annular Dark Field)−STEM(Scanning Transmission Electron Microscope)によって観察、および解析した結果について説明する(以下、HAADF−STEMによって取得した像は、TEM像ともいう。)。
HAADF−STEMによって取得した平面像(以下、平面TEM像ともいう。)、および断面像(以下、断面TEM像ともいう。)の画像解析を行った結果について説明する。なお、TEM像は、球面収差補正機能を用いて観察した。なお、HAADF−STEM像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fを用いて、加速電圧200kV、ビーム径約0.1nmφの電子線を照射して行った。
図19(A)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の平面TEM像である。図19(B)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面TEM像である。
≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料に、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで、電子線回折パターンを取得した結果について説明する。
図19(A)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の平面TEM像において、黒点a1、黒点a2、黒点a3、黒点a4、および黒点a5で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら0秒の位置から35秒の位置まで一定の速度で移動させながら行う。黒点a1の結果を図19(C)、黒点a2の結果を図19(D)、黒点a3の結果を図19(E)、黒点a4の結果を図19(F)、および黒点a5の結果を図19(G)に示す。
図19(C)、図19(D)、図19(E)、図19(F)、および図19(G)より、円を描くように(リング状に)輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
また、図19(B)に示す、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面TEM像において、黒点b1、黒点b2、黒点b3、黒点b4、および黒点b5で示す電子線回折パターンを観察する。黒点b1の結果を図19(H)、黒点b2の結果を図19(I)、黒点b3の結果を図19(J)、黒点b4の結果を図19(K)、および黒点b5の結果を図19(L)に示す。
図19(H)、図19(I)、図19(J)、図19(K)、および図19(L)より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
ここで、例えば、InGaZnOの結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、InGaZnOの結晶の(009)面に起因するスポットが含まれる回折パターンが見られる。つまり、CAAC−OSは、c軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させると、リング状の回折パターンが確認される。つまり、CAAC−OSは、a軸およびb軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体(nano crystalline oxide semiconductor。以下、nc−OSという。)に対し、大きいプローブ径(例えば50nm以上)の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、nc−OSに対し、小さいプローブ径の電子線(例えば50nm未満)を用いるナノビーム電子線回折を行うと、輝点(スポット)が観測される。また、nc−OSに対しナノビーム電子線回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。
成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料は、電子線回折パターンが、nc−OSになり、平面方向、および断面方向において、配向性は有さない。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。
≪元素分析≫
本項目では、エネルギー分散型X線分光法(EDX:Energy Dispersive X−ray spectroscopy)を用い、EDXマッピングを取得し、評価することによって、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の元素分析を行った結果について説明する。なお、EDX測定には、元素分析装置として日本電子株式会社製エネルギー分散型X線分析装置JED−2300Tを用いる。なお、試料から放出されたX線の検出にはSiドリフト検出器を用いる。
EDX測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性X線のエネルギーと発生回数を測定し、各点に対応するEDXスペクトルを得る。本実施の形態では、各点のEDXスペクトルのピークを、In原子のL殻への電子遷移、Ga原子のK殻への電子遷移、Zn原子のK殻への電子遷移及びO原子のK殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたEDXマッピングを得ることができる。
図20には、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面におけるEDXマッピングを示す。図20(A)は、Ga原子のEDXマッピング(全原子に対するGa原子の比率は1.18乃至18.64[atomic%]の範囲とする。)である。図20(B)は、In原子のEDXマッピング(全原子に対するIn原子の比率は9.28乃至33.74[atomic%]の範囲とする。)である。図20(C)は、Zn原子のEDXマッピング(全原子に対するZn原子の比率は6.69乃至24.99[atomic%]の範囲とする。)である。また、図20(A)、図20(B)、および図20(C)は、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料の断面において、同範囲の領域を示している。なお、EDXマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図20に示すEDXマッピングの倍率は720万倍である。
図20(A)、図20(B)、および図20(C)に示すEDXマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度R.T.、および酸素ガス流量比10%で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図20(A)、図20(B)、および図20(C)に示す実線で囲む範囲と破線で囲む範囲に注目する。
図20(A)では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図20(B)では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はIn原子が相対的に多い領域であり、破線で囲む範囲はIn原子が相対的に少ない領域である。ここで、図20(C)では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、InX2ZnY2Z2、またはInOX1などが主成分である領域である。
また、実線で囲む範囲はGa原子が相対的に少ない領域であり、破線で囲む範囲はGa原子が相対的に多い領域である。図20(C)では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。従って、破線で囲む範囲は、GaOX3、またはGaX4ZnY4Z4などが主成分である領域である。
また、図20(A)、図20(B)、および図20(C)より、In原子の分布は、Ga原子よりも、比較的、均一に分布しており、InOX1が主成分である領域は、InX2ZnY2Z2が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、InX2ZnY2Z2、またはInOX1が主成分である領域は、クラウド状に広がって形成されている。
このように、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有するIn−Ga−Zn酸化物を、CAC−OSと呼称することができる。
また、CAC−OSにおける結晶構造は、nc構造を有する。CAC−OSが有するnc構造は、電子線回折像において、単結晶、多結晶、またはCAAC構造を含むIGZOに起因する輝点(スポット)以外にも、数か所以上の輝点(スポット)を有する。または、数か所以上の輝点(スポット)に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。
また、図20(A)、図20(B)、および図20(C)より、GaOX3が主成分である領域、及びInX2ZnY2Z2、またはInOX1が主成分である領域のサイズは、0.5nm以上10nm以下、または1nm以上3nm以下で観察される。なお、好ましくは、EDXマッピングにおいて、各元素が主成分である領域の径は、1nm以上2nm以下とする。
以上より、CAC−OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC−OSは、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、InX2ZnY2Z2、またはInOX1が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、CAC−OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。
また、CAC−OSを用いた半導体素子は、信頼性が高い。従って、CAC−OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
本実施の形態では、本発明の一態様の表示装置を有する表示モジュール及び電子機器について、図12乃至図17を用いて説明を行う。
図12に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、フレーム8009、プリント基板8010、バッテリ8011を有する。
本発明の一態様の表示パネル、タッチパネル、またはタッチパネルモジュールは、例えば、タッチパネル8004に用いることができる。
上部カバー8001及び下部カバー8002は、タッチパネル8004のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネルに重畳して用いることができる。また、タッチパネル8004の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、タッチパネル8004の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
また、透過型、または半透過型の液晶素子を用いた場合には、タッチパネル8004とフレーム8009の間にバックライトを設けてもよい。バックライトは、光源を有する。なお、バックライト上に光源を配置する構成としてもよいし、バックライトの端部に光源を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライトを設けない構成としてもよい。
フレーム8009は、タッチパネル8004の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。
また、タッチパネル8004は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本発明の一態様の表示パネル、発光パネル、センサパネル、タッチパネル、タッチパネルモジュール、入力装置、表示装置、または入出力装置を用いて、電子機器や照明装置を作製できる。本発明の一態様の入力装置、表示装置、または入出力装置を用いて、曲面を有し、信頼性の高い電子機器や照明装置を作製できる。また、本発明の一態様の入力装置、表示装置、または入出力装置を用いて、可撓性を有し、信頼性の高い電子機器や照明装置を作製できる。また本発明の一態様の入力装置、または入出力装置を用いて、タッチセンサの検出感度が向上した電子機器や照明装置を作製できる。
電子機器としては、例えば、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
また、本発明の一態様の電子機器又は照明装置は可撓性を有する場合、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。
また、本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池(リチウムイオンポリマー電池)等のリチウムイオン二次電池、リチウムイオン電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器が二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
図13(A)乃至図13(H)、及び図14(A)、(B)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。
図13(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。
図13(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。
図13(C)はテレビジョン装置であり、上述したものの他に、スタンド5012等を有することができる。また、テレビジョン装置の操作は、筐体5000が備える操作スイッチや、別体のリモコン操作機5013により行うことができる。リモコン操作機5013が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部5001に表示される映像を操作することができる。また、リモコン操作機5013に、当該リモコン操作機5013から出力する情報を表示する表示部を設ける構成としてもよい。
図13(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。
図13(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。
図13(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。
図13(G)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。
図13(H)は腕時計型情報端末であり、上述したもののほかに、バンド5018、留め金5019、等を有することができる。ベゼル部分を兼ねる筐体5000に搭載された表示部5001は、非矩形状の表示領域を有している。表示部5001は、時刻を表すアイコン5020、その他のアイコン5021等を表示することができる。
図14(A)はデジタルサイネージ(Digital Signage:電子看板)である。図14(B)は円柱状の柱に取り付けられたデジタルサイネージである。
図13(A)乃至図13(H)、及び図14(A)、(B)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図13(A)乃至図13(H)、及び図14(A)、(B)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図15(A)、(B)、(C1)、(C2)、(D)、(E)に、湾曲した表示部7000を有する電子機器の一例を示す。表示部7000はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。なお、表示部7000は可撓性を有していてもよい。
表示部7000は、本発明の一態様の機能パネル、表示パネル、発光パネル、センサパネル、タッチパネル、表示装置、または入出力装置等を用いて作製される。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い電子機器を提供できる。
図15(A)に携帯電話機の一例を示す。携帯電話機7100は、筐体7101、表示部7000、操作ボタン7103、外部接続ポート7104、スピーカ7105、マイク7106等を有する。
図15(A)に示す携帯電話機7100は、表示部7000にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部7000に触れることで行うことができる。
また、操作ボタン7103の操作により、電源のON、OFF動作や、表示部7000に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
図15(B)にテレビジョン装置の一例を示す。テレビジョン装置7200は、筐体7201に表示部7000が組み込まれている。ここでは、スタンド7203により筐体7201を支持した構成を示している。
図15(B)に示すテレビジョン装置7200の操作は、筐体7201が備える操作スイッチや、別体のリモコン操作機7211により行うことができる。または、表示部7000にタッチセンサを備えていてもよく、指等で表示部7000に触れることで操作してもよい。リモコン操作機7211は、当該リモコン操作機7211から出力する情報を表示する表示部を有していてもよい。リモコン操作機7211が備える操作キー又はタッチパネルにより、チャンネルや音量の操作を行うことができ、表示部7000に表示される映像を操作することができる。
なお、テレビジョン装置7200は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
図15(C1)、(C2)、(D)、(E)に携帯情報端末の一例を示す。各携帯情報端末は、筐体7301及び表示部7000を有する。さらに、操作ボタン、外部接続ポート、スピーカ、マイク、アンテナ、又はバッテリ等を有していてもよい。表示部7000にはタッチセンサを備える。携帯情報端末の操作は、指やスタイラスなどで表示部7000に触れることで行うことができる。
図15(C1)は、携帯情報端末7300の斜視図であり、図15(C2)は携帯情報端末7300の上面図である。図15(D)は、携帯情報端末7310の斜視図である。図15(E)は、携帯情報端末7320の斜視図である。
本実施の形態で例示する携帯情報端末は、例えば、電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることができる。本実施の形態で例示する携帯情報端末は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
携帯情報端末7300、携帯情報端末7310及び携帯情報端末7320は、文字や画像情報をその複数の面に表示することができる。例えば、図15(C1)、(D)に示すように、3つの操作ボタン7302を一の面に表示し、矩形で示す情報7303を他の面に表示することができる。図15(C1)、(C2)では、携帯情報端末の上側に情報が表示される例を示し、図15(D)では、携帯情報端末の横側に情報が表示される例を示す。また、携帯情報端末の3面以上に情報を表示してもよく、図15(E)では、情報7304、情報7305、情報7306がそれぞれ異なる面に表示されている例を示す。
なお、情報の例としては、SNS(ソーシャル・ネットワーキング・サービス)の通知、電子メールや電話などの着信を知らせる表示、電子メールなどの題名もしくは送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報が表示されている位置に、情報の代わりに、操作ボタン、アイコンなどを表示してもよい。
例えば、携帯情報端末7300の使用者は、洋服の胸ポケットに携帯情報端末7300を収納した状態で、その表示(ここでは情報7303)を確認することができる。
具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末7300の上方から観察できる位置に表示する。使用者は、携帯情報端末7300をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図15(F)〜(H)に、湾曲した発光部を有する照明装置の一例を示している。
図15(F)〜(H)に示す各照明装置が有する発光部は、本発明の一態様の機能パネル、表示パネル、発光パネル、センサパネル、タッチパネル、表示装置、または入出力装置等を用いて作製される。本発明の一態様により、湾曲した発光部を備え、且つ信頼性の高い照明装置を提供できる。
図15(F)に示す照明装置7400は、波状の発光面を有する発光部7402を備える。したがってデザイン性の高い照明装置となっている。
図15(G)に示す照明装置7410の備える発光部7412は、凸状に湾曲した2つの発光部が対称的に配置された構成となっている。したがって照明装置7410を中心に全方位を照らすことができる。
図15(H)に示す照明装置7420は、凹状に湾曲した発光部7422を備える。したがって、発光部7422からの発光を、照明装置7420の前面に集光するため、特定の範囲を明るく照らす場合に適している。また、このような形態とすることで、影ができにくいという効果を奏する。
また、照明装置7400、照明装置7410及び照明装置7420の備える各々の発光部は可撓性を有していてもよい。発光部を可塑性の部材や可動なフレームなどの部材で固定し、用途に合わせて発光部の発光面を自在に湾曲可能な構成としてもよい。
照明装置7400、照明装置7410及び照明装置7420は、それぞれ、操作スイッチ7403を備える台部7401と、台部7401に支持される発光部を有する。
なおここでは、台部によって発光部が支持された照明装置について例示したが、発光部を備える筐体を天井に固定する、又は天井からつり下げるように用いることもできる。発光面を湾曲させて用いることができるため、発光面を凹状に湾曲させて特定の領域を明るく照らす、又は発光面を凸状に湾曲させて部屋全体を明るく照らすこともできる。
図16(A1)、(A2)、(B)〜(I)に、可撓性を有する表示部7001を有する携帯情報端末の一例を示す。
表示部7001は、本発明の一態様の機能パネル、表示パネル、発光パネル、センサパネル、タッチパネル、表示装置、または入出力装置等を用いて作製される。例えば、曲率半径0.01mm以上150mm以下で曲げることができる表示装置、または入出力装置等を適用できる。また、表示部7001はタッチセンサを備えていてもよく、指等で表示部7001に触れることで携帯情報端末を操作することができる。本発明の一態様により、可撓性を有する表示部を備え、且つ信頼性の高い電子機器を提供できる。
図16(A1)は、携帯情報端末の一例を示す斜視図であり、図16(A2)は、携帯情報端末の一例を示す側面図である。携帯情報端末7500は、筐体7501、表示部7001、引き出し部材7502、操作ボタン7503等を有する。
携帯情報端末7500は、筐体7501内にロール状に巻かれた可撓性を有する表示部7001を有する。
また、携帯情報端末7500は内蔵された制御部によって映像信号を受信可能で、受信した映像を表示部7001に表示することができる。また、携帯情報端末7500にはバッテリが内蔵されている。また、筐体7501にコネクターを接続する端子部を備え、映像信号や電力を有線により外部から直接供給する構成としてもよい。
また、操作ボタン7503によって、電源のON、OFF動作や表示する映像の切り替え等を行うことができる。なお、図16(A1)、(A2)、(B)では、携帯情報端末7500の側面に操作ボタン7503を配置する例を示すが、これに限られず、携帯情報端末7500の表示面と同じ面(おもて面)や、裏面に配置してもよい。
図16(B)には、表示部7001を引き出し部材7502により引き出した状態の携帯情報端末7500を示す。この状態で表示部7001に映像を表示することができる。また、表示部7001の一部がロール状に巻かれた図16(A1)の状態と表示部7001を引き出し部材7502により引き出した図16(B)の状態とで、携帯情報端末7500が異なる表示を行う構成としてもよい。例えば、図16(A1)の状態のときに、表示部7001のロール状に巻かれた部分を非表示とすることで、携帯情報端末7500の消費電力を下げることができる。
なお、表示部7001を引き出した際に表示部7001の表示面が平面状となるように固定するため、表示部7001の側部に補強のためのフレームを設けていてもよい。
なお、この構成以外に、筐体にスピーカを設け、映像信号と共に受信した音声信号によって音声を出力する構成としてもよい。
図16(C)〜(E)に、折りたたみ可能な携帯情報端末の一例を示す。図16(C)では、展開した状態、図16(D)では、展開した状態又は折りたたんだ状態の一方から他方に変化する途中の状態、図16(E)では、折りたたんだ状態の携帯情報端末7600を示す。携帯情報端末7600は、折りたたんだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により一覧性に優れる。
表示部7001はヒンジ7602によって連結された3つの筐体7601に支持されている。ヒンジ7602を介して2つの筐体7601間を屈曲させることにより、携帯情報端末7600を展開した状態から折りたたんだ状態に可逆的に変形させることができる。
図16(F)、(G)に、折りたたみ可能な携帯情報端末の一例を示す。図16(F)では、表示部7001が内側になるように折りたたんだ状態、図16(G)では、表示部7001が外側になるように折りたたんだ状態の携帯情報端末7650を示す。携帯情報端末7650は表示部7001及び非表示部7651を有する。携帯情報端末7650を使用しない際に、表示部7001が内側になるように折りたたむことで、表示部7001の汚れや傷つきを抑制できる。
図16(H)に、可撓性を有する携帯情報端末の一例を示す。携帯情報端末7700は、筐体7701及び表示部7001を有する。さらに、入力手段であるボタン7703a、7703b、音声出力手段であるスピーカ7704a、7704b、外部接続ポート7705、マイク7706等を有していてもよい。また、携帯情報端末7700は、可撓性を有するバッテリ7709を搭載することができる。バッテリ7709は例えば表示部7001と重ねて配置してもよい。
筐体7701、表示部7001、及びバッテリ7709は可撓性を有する。そのため、携帯情報端末7700を所望の形状に湾曲させることや、携帯情報端末7700に捻りを加えることが容易である。例えば、携帯情報端末7700は、表示部7001が内側又は外側になるように折り曲げて使用することができる。または、携帯情報端末7700をロール状に巻いた状態で使用することもできる。このように筐体7701及び表示部7001を自由に変形することが可能であるため、携帯情報端末7700は、落下した場合、又は意図しない外力が加わった場合であっても、破損しにくいという利点がある。
また、携帯情報端末7700は軽量であるため、筐体7701の上部をクリップ等で把持してぶら下げて使用する、又は、筐体7701を磁石等で壁面に固定して使用するなど、様々な状況において利便性良く使用することができる。
図16(I)に腕時計型の携帯情報端末の一例を示す。携帯情報端末7800は、バンド7801、表示部7001、入出力端子7802、操作ボタン7803等を有する。バンド7801は、筐体としての機能を有する。また、携帯情報端末7800は、可撓性を有するバッテリ7805を搭載することができる。バッテリ7805は例えば表示部7001やバンド7801と重ねて配置してもよい。
バンド7801、表示部7001、及びバッテリ7805は可撓性を有する。そのため、携帯情報端末7800を所望の形状に湾曲させることが容易である。
操作ボタン7803は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末7800に組み込まれたオペレーティングシステムにより、操作ボタン7803の機能を自由に設定することもできる。
また、表示部7001に表示されたアイコン7804に指等で触れることで、アプリケーションを起動することができる。
また、携帯情報端末7800は、通信規格に準拠した近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。
また、携帯情報端末7800は入出力端子7802を有していてもよい。入出力端子7802を有する場合、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子7802を介して充電を行うこともできる。なお、本実施の形態で例示する携帯情報端末の充電動作は、入出力端子を介さずに非接触電力伝送により行ってもよい。
図17(A)、(B)、(C)に折り畳み可能な腕時計型の携帯情報端末の一例を示す。携帯情報端末7900は、表示部7901、筐体7902、第2の筐体7903、バンド7904、操作ボタン7905等を有する。
携帯情報端末7900は、図17(A)に示すように筐体7902が筐体7903上に重ねられた状態から、図17(B)に示すように筐体7902を持ち上げることにより、図17(C)に示すように、表示部7901が展開された状態に可逆的に変形させることができる。そのため携帯情報端末7900は、例えば通常は表示部7901を折り畳んだ状態で使用することが可能で、また表示部7901を展開することにより表示領域を広げて使用することができる。
また、表示部7901がタッチパネルとしての機能を有することで、表示部7901を触れることで携帯情報端末7900を操作することができる。また操作ボタン7905を押す、回す、若しくは上下方向、手前方向、または奥行方向にずらすなどの操作により、携帯情報端末7900を操作することができる。
図17(A)に示すように、筐体7902と筐体7903とが重なった状態のとき、筐体7902と筐体7903とが意図せずに離れないようにロック機構を有することが好ましい。このとき、例えば操作ボタン7905を押すなどの操作により、ロック状態を解除できる構成とすることが好ましい。また、バネなどの復元力を利用して、ロック状態を解除したときに、図17(A)に示す状態から図17(C)に示す状態に自動的に変形する機構を有していてもよい。または、ロック機構に代えて磁石を用い、磁力により筐体7902と筐体7903の相対的な位置を固定してもよい。磁力を用いることで容易に筐体7902と筐体7903とを脱着させることができる。
図17(A)、(B)、(C)では、バンド7904の曲がる向きに対して概略垂直な方向に表示部7901が展開できる構成を示したが、図17(D)、(E)に示すように、バンド7904の曲がる向きに概略平行な方向に表示部7901を展開できる構成としてもよい。またこのとき、バンド7904に巻きつけるように、表示部7901を湾曲させて用いてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、本発明の一態様の表示装置、タッチパネル、またはタッチパネルモジュール等を適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
10 表示装置
11 画素ユニット
12 表示領域
13 回路
14 回路
15 回路
16 回路
17 回路
18 回路
19 回路
20 受光回路
21 受光素子
22 トランジスタ
23 トランジスタ
24 容量素子
30 画素回路
30a 画素回路
30b 画素回路
30c 画素回路
30d 画素回路
30e 画素回路
30f 画素回路
31 表示素子
32 トランジスタ
33 トランジスタ
34 容量素子
35 トランジスタ
36 トランジスタ
37 トランジスタ
40a 画素回路
40b 画素回路
40c 画素回路
40d 画素回路
41 液晶素子
42 トランジスタ
43 容量素子
44 容量素子
50 表示装置
51 受光素子
52 トランジスタ
53 トランジスタ
54 トランジスタ
55 トランジスタ
61 トランジスタ
62 トランジスタ
66 トランジスタ
67 抵抗素子
400 基板
401 導電層
402 絶縁層
403 半導体層
404 導電層
405 導電層
406 半導体層
407 半導体層
408 半導体層
409 導電層
410 導電層
411 絶縁層
412 導電層
413 導電層
420 絶縁層
421 導電層
422 導電層
423 絶縁層
424 導電層
425 絶縁層
426 絶縁層
427 EL層
428 導電層
430 基板
431 遮蔽層
432 着色層
705 絶縁層
706 電極
707 絶縁層
708 半導体層
710 絶縁層
711 絶縁層
714 電極
715 電極
722 絶縁層
723 電極
726 絶縁層
727 絶縁層
728 絶縁層
729 絶縁層
741 絶縁層
742 半導体層
744a 電極
744b 電極
746 電極
755 不純物
771 基板
772 絶縁層
810 トランジスタ
811 トランジスタ
820 トランジスタ
821 トランジスタ
825 トランジスタ
826 トランジスタ
830 トランジスタ
831 トランジスタ
840 トランジスタ
841 トランジスタ
842 トランジスタ
843 トランジスタ
844 トランジスタ
845 トランジスタ
846 トランジスタ
847 トランジスタ
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 スタンド
5013 リモコン操作機
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
5018 バンド
5019 留め金
5020 アイコン
5021 アイコン
7000 表示部
7001 表示部
7100 携帯電話機
7101 筐体
7103 操作ボタン
7104 外部接続ポート
7105 スピーカ
7106 マイク
7200 テレビジョン装置
7201 筐体
7203 スタンド
7211 リモコン操作機
7300 携帯情報端末
7301 筐体
7302 操作ボタン
7303 情報
7304 情報
7305 情報
7306 情報
7310 携帯情報端末
7320 携帯情報端末
7400 照明装置
7401 台部
7402 発光部
7403 操作スイッチ
7410 照明装置
7412 発光部
7420 照明装置
7422 発光部
7500 携帯情報端末
7501 筐体
7502 部材
7503 操作ボタン
7600 携帯情報端末
7601 筐体
7602 ヒンジ
7650 携帯情報端末
7651 非表示部
7700 携帯情報端末
7701 筐体
7703a ボタン
7703b ボタン
7704a スピーカ
7704b スピーカ
7705 外部接続ポート
7706 マイク
7709 バッテリ
7800 携帯情報端末
7801 バンド
7802 入出力端子
7803 操作ボタン
7804 アイコン
7805 バッテリ
7900 携帯情報端末
7901 表示部
7902 筐体
7903 筐体
7904 バンド
7905 操作ボタン
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8009 フレーム
8010 プリント基板
8011 バッテリ

Claims (10)

  1. 第1の受光素子を有する第1の受光回路と、表示素子を有する画素回路を有し、
    前記第1の受光素子の露光量の変化に応じて、前記表示素子の階調が変化する、
    表示装置。
  2. 請求項1において、
    前記露光量が減少することに応じて、前記表示素子の階調が低くなる、
    表示装置。
  3. 請求項1または請求項2において、
    前記表示素子は、発光素子または液晶素子である、
    表示装置。
  4. 請求項1乃至請求項3のいずれか一において、
    前記画素回路と、前記第1の受光回路とは、同一基板上に形成された、
    表示装置。
  5. 第1の受光回路と、画素回路を有する表示装置であって、
    前記第1の受光回路は、第1の受光素子と、前記第1の受光素子と直列に接続された第1のトランジスタを有し、
    前記画素回路は、発光素子と、前記発光素子と直列に接続された第2のトランジスタを有し、
    前記第2のトランジスタは、第1のゲート及び第2のゲートを有し、
    前記第1の受光素子と前記第1のトランジスタの間の第1のノードと、前記第2のトランジスタの前記第1のゲートまたは前記第2のゲートのいずれか一方とが、電気的に接続された、
    表示装置。
  6. 第1の受光回路と、画素回路を有する表示装置であって、
    前記第1の受光回路は、第1の受光素子と、前記第1の受光素子と直列に接続された第1のトランジスタを有し、
    前記画素回路は、液晶素子と、前記液晶素子と直列に接続された第3のトランジスタを有し、
    前記第1の受光素子と前記第1のトランジスタの間の第1のノードと、前記第3のトランジスタと前記液晶素子との間の第3のノードとが、電気的に接続された、
    表示装置。
  7. 請求項5または請求項6において、
    前記第1の受光回路は、前記第1の受光素子と前記第1のトランジスタとの間に直列に接続された第4のトランジスタを有し、
    前記第1のノードは、前記第1のトランジスタと前記第4のトランジスタの間のノードであり、
    前記第1のトランジスタが導通状態であり、且つ前記第4のトランジスタが非導通状態であるときに、前記第1のノードの電位がリセットされ、
    前記第1のトランジスタが非導通状態であり、且つ前記第4のトランジスタが導通状態であるときに、前記第1のノードの電位が前記第1の受光素子における露光量に応じた電位に更新され、
    前記第1のトランジスタ及び前記第4のトランジスタが非導通状態のときに、前記第1のノードの電位が保持される、
    表示装置。
  8. 請求項7において、
    前記第4のトランジスタは、チャネルが形成される半導体に酸化物半導体を含む、
    表示装置。
  9. 請求項5乃至請求項8のいずれか一において、
    前記第1のトランジスタは、チャネルが形成される半導体に酸化物半導体を含む、
    表示装置。
  10. 請求項1乃至請求項9のいずれか一において、
    第2の受光素子を有する第2の受光回路と、回路と、を有し、
    前記第2の受光回路は、前記第2の受光素子の露光量に基づく信号を出力する機能を有し、
    前記回路は、前記信号に基づいてタッチ動作を検出する機能を有する、
    表示装置。
JP2016149173A 2015-07-30 2016-07-29 表示装置 Withdrawn JP2017227854A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015150945 2015-07-30
JP2015150945 2015-07-30
JP2016119606 2016-06-16
JP2016119606 2016-06-16

Publications (2)

Publication Number Publication Date
JP2017227854A true JP2017227854A (ja) 2017-12-28
JP2017227854A5 JP2017227854A5 (ja) 2019-09-05

Family

ID=57883309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016149173A Withdrawn JP2017227854A (ja) 2015-07-30 2016-07-29 表示装置

Country Status (2)

Country Link
US (1) US10585506B2 (ja)
JP (1) JP2017227854A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020024411A (ja) * 2018-08-07 2020-02-13 エルジー ディスプレイ カンパニー リミテッド 表示装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6854670B2 (ja) 2016-03-04 2021-04-07 株式会社半導体エネルギー研究所 半導体装置、表示パネル、表示モジュール及び電子機器
US10431164B2 (en) * 2016-06-16 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
KR102607697B1 (ko) * 2017-02-07 2023-11-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10101632B1 (en) 2017-05-22 2018-10-16 Sony Corporation Dual layer eScreen to compensate for ambient lighting
US10186178B2 (en) 2017-05-22 2019-01-22 Sony Corporation Tunable lenticular screen to control luminosity and pixel-based contrast
US10574953B2 (en) 2017-05-23 2020-02-25 Sony Corporation Transparent glass of polymer window pane as a projector screen
US10613428B2 (en) 2017-05-30 2020-04-07 Sony Corporation Wallpaper-based lenticular projection screen
US10429727B2 (en) 2017-06-06 2019-10-01 Sony Corporation Microfaceted projection screen
US10798331B2 (en) 2017-07-21 2020-10-06 Sony Corporation Multichromic reflective layer to enhance screen gain
US10795252B2 (en) 2017-07-21 2020-10-06 Sony Corporation Multichromic filtering layer to enhance screen gain
US10634988B2 (en) 2017-08-01 2020-04-28 Sony Corporation Tile-based lenticular projection screen
CN113692613B (zh) * 2019-04-18 2023-03-21 华为技术有限公司 像素电路和像素控制方法
EP3970135A4 (en) * 2019-05-31 2022-04-13 Huawei Technologies Co., Ltd. PIXEL CIRCUIT AND PIXEL CONTROL METHOD
JP2021026187A (ja) * 2019-08-08 2021-02-22 株式会社ジャパンディスプレイ 表示装置
TW202114264A (zh) * 2019-08-29 2021-04-01 日商半導體能源研究所股份有限公司 顯示裝置
CN115485758A (zh) * 2020-05-01 2022-12-16 株式会社半导体能源研究所 显示装置、显示模块及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005507512A (ja) * 2001-10-31 2005-03-17 ケンブリッジ ディスプレイ テクノロジー リミテッド ディスプレイドライバ回路
JP2005340265A (ja) * 2004-05-24 2005-12-08 Seiko Epson Corp 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器
JP2006244407A (ja) * 2005-03-07 2006-09-14 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2008209886A (ja) * 2007-02-23 2008-09-11 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
JP2008262204A (ja) * 2008-04-11 2008-10-30 Sony Corp 画像表示装置
JP2009145446A (ja) * 2007-12-12 2009-07-02 Seiko Epson Corp 発光装置及び電子機器
JP2012220723A (ja) * 2011-04-08 2012-11-12 Sony Corp 表示パネル、表示装置および電子機器
JP2013076994A (ja) * 2011-09-14 2013-04-25 Semiconductor Energy Lab Co Ltd 発光装置
JP2013257863A (ja) * 2012-05-16 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置及びタッチパネル
JP2014006508A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 発光装置

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6337675B1 (en) 1997-10-30 2002-01-08 Ut Automotive Dearborn, Inc Display system with automatic and manual brightness control
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100317281B1 (ko) 1998-11-20 2002-01-15 구자홍 자체발광소자의구동방법
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW480727B (en) 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
TWM244584U (en) 2000-01-17 2004-09-21 Semiconductor Energy Lab Display system and electrical appliance
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
GB0318613D0 (en) * 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Electroluminescent display devices
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5313853B2 (ja) 2008-12-24 2013-10-09 株式会社半導体エネルギー研究所 センサを有する装置、及び表示装置
WO2010106897A1 (en) 2009-03-18 2010-09-23 Semiconductor Energy Laboratory Co., Ltd. Lighting device
JP6081162B2 (ja) 2011-11-30 2017-02-15 株式会社半導体エネルギー研究所 駆動回路及び該駆動回路を具備する表示装置
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
WO2016108122A1 (en) 2014-12-29 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005507512A (ja) * 2001-10-31 2005-03-17 ケンブリッジ ディスプレイ テクノロジー リミテッド ディスプレイドライバ回路
JP2005340265A (ja) * 2004-05-24 2005-12-08 Seiko Epson Corp 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器
JP2006244407A (ja) * 2005-03-07 2006-09-14 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2008209886A (ja) * 2007-02-23 2008-09-11 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
JP2009145446A (ja) * 2007-12-12 2009-07-02 Seiko Epson Corp 発光装置及び電子機器
JP2008262204A (ja) * 2008-04-11 2008-10-30 Sony Corp 画像表示装置
JP2012220723A (ja) * 2011-04-08 2012-11-12 Sony Corp 表示パネル、表示装置および電子機器
JP2013076994A (ja) * 2011-09-14 2013-04-25 Semiconductor Energy Lab Co Ltd 発光装置
JP2013257863A (ja) * 2012-05-16 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置及びタッチパネル
JP2014006508A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020024411A (ja) * 2018-08-07 2020-02-13 エルジー ディスプレイ カンパニー リミテッド 表示装置

Also Published As

Publication number Publication date
US10585506B2 (en) 2020-03-10
US20170032728A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US10585506B2 (en) Display device with high visibility regardless of illuminance of external light
US11018201B2 (en) Display device
US11835809B2 (en) Touch panel
US11644918B2 (en) Display device and input/output device
US11043543B2 (en) Touch sensor and touch panel
US10101867B2 (en) Display device and operation method thereof
US10304919B2 (en) Display device
US10073571B2 (en) Touch sensor and touch panel including capacitor
WO2017064584A1 (en) Display device and driving method of the same
KR20200018281A (ko) 반도체 장치의 제작 방법
JP2023017043A (ja) 半導体装置
US20220127713A1 (en) Metal oxide film, semiconductor device, and method for evaluating metal oxide film
TW202121692A (zh) 半導體裝置及半導體裝置的製造方法
US20230413630A1 (en) Semiconductor Device, Display Device, Display Module, and Electronic Device
US20240144879A1 (en) Semiconductor device, display apparatus, and electronic device
JP2018059983A (ja) 表示装置、表示モジュール、及び、電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210914

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20211206