JP2017212271A5 - - Google Patents

Download PDF

Info

Publication number
JP2017212271A5
JP2017212271A5 JP2016103017A JP2016103017A JP2017212271A5 JP 2017212271 A5 JP2017212271 A5 JP 2017212271A5 JP 2016103017 A JP2016103017 A JP 2016103017A JP 2016103017 A JP2016103017 A JP 2016103017A JP 2017212271 A5 JP2017212271 A5 JP 2017212271A5
Authority
JP
Japan
Prior art keywords
connection pad
insulating layer
wiring board
board according
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016103017A
Other languages
English (en)
Other versions
JP2017212271A (ja
JP6619294B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2016103017A priority Critical patent/JP6619294B2/ja
Priority claimed from JP2016103017A external-priority patent/JP6619294B2/ja
Priority to US15/601,225 priority patent/US10129980B2/en
Publication of JP2017212271A publication Critical patent/JP2017212271A/ja
Publication of JP2017212271A5 publication Critical patent/JP2017212271A5/ja
Application granted granted Critical
Publication of JP6619294B2 publication Critical patent/JP6619294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

以下の開示の一観点によれば、表面に突出部を備えた絶縁層と、前記突出部の上面に設けられた接続パッドとを有し、前記接続パッドの上面および側面が前記絶縁層から露出し、前記接続パッドの下面の周縁部が前記突出部から露出している配線基板が提供される。
次いで、図10(b)に示すように、接続パッドPが配置される領域に開口部35aが設けられためっきレジスト層35をシード層24の上に形成する。
続いて、図11(b)に示すように、めっきレジスト層35を除去する。さらに、金属めっき層26をマスクにしてシード層24をエッチングして除去する。シード層24の銅層24bはウェットエッチングにより除去される。
このようにして、チタン層24a及び銅層24bからなるシード層24と、シード層24の上に配置された金属めっき層26とにより接続パッドPが形成される。接続パッドPとビア導体VCとが金属めっき層26により一体的に形成される。
接続パッドPの大きさは、突出部33aの上面の大きさよりも大きく形成される。具体的には、接続パッドPの径が突出部33aの上面の径より大きく設定される。また、接続パッドPの下面の周縁部と第3絶縁層33の表面とが離間した状態となる。
接続パッドPの下角部Eでは、接続パッドP及びアンダーフィル樹脂38の2つの異なる材料が接しているだけである。これに対して、予備的事項で説明した図1の構造の接続パッドPの下角部Eでは、接続パッドP、樹脂層300及びアンダーフィル樹脂500との3つの異なる材料が接している。

Claims (12)

  1. 表面に突出部を備えた絶縁層と、
    前記突出部の上面に設けられた接続パッドと
    を有し、
    前記接続パッドの上面および側面が前記絶縁層から露出し、
    前記接続パッドの下面の周縁部が前記突出部から露出していることを特徴とする配線基板。
  2. 前記接続パッドの大きさは、前記突出部の上面の大きさよりも大きいことを特徴とする請求項1に記載の配線基板。
  3. 前記接続パッドの下面の周縁部と前記絶縁層の表面とが離間していることを特徴とする請求項1又は2に記載の配線基板。
  4. 前記突出部を貫通するビア導体が配置されており、前記接続パッドは前記ビア導体を介して前記絶縁層の下に配置された配線層に接続されていることを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
  5. 前記絶縁層は、感光性樹脂から形成されることを特徴とする請求項1乃至4のいずれか一項に記載の配線基板。
  6. 表面に突出部を備えた絶縁層と、
    前記突出部の上面に設けられた接続パッドと
    を有し、前記接続パッドの上面および側面が前記絶縁層から露出し、前記接続パッドの下面の周縁部が前記突出部から露出している配線基板と、
    前記配線基板の接続パッドにフリップチップ接続された電子部品と、
    前記配線基板と前記電子部品との間に充填されたアンダーフィル樹脂と
    を有することを特徴とする電子部品装置。
  7. 絶縁層の上に接続パッドを形成する工程と、
    前記接続パッドをマスクにして前記絶縁層を厚みの途中まで除去することにより、前記接続パッドの下面に前記絶縁層の突出部を設けると共に、前記接続パッドの下面の周縁部を前記突出部から露出させることを特徴とする配線基板の製造方法。
  8. 前記接続パッドを形成する工程の前に、
    配線層の上に、前記配線層に到達するビアホールを備えた前記絶縁層を形成する工程を有し、
    前記接続パッドを形成する工程において、
    前記接続パッドは、前記ビアホール内のビア導体を介して前記配線層に接続されることを特徴とする請求項7に記載の配線基板の製造方法。
  9. 前記接続パッドの大きさは、前記突出部の上面の大きさよりも大きいことを特徴とする請求項7又は8に記載の配線基板の製造方法。
  10. 前記絶縁層を除去する工程において、
    前記接続パッドの下面の周縁部と前記絶縁層の表面とが離間することを特徴とする請求項7乃至9のいずれか一項に記載の配線基板の製造方法。
  11. 前記絶縁層は、感光性樹脂から形成されることを特徴とする請求項7乃至10のいずれか一項に記載の配線基板の製造方法。
  12. 前記絶縁層は樹脂から形成され、
    前記絶縁層を除去する工程は、等方性ドライエッチングで行われ、前記等方性ドライエッチングは、酸素ガス又はフッ素系ガス、あるいは、酸素ガスとフッ素系ガスの混合ガスを使用することを特徴とする請求項7乃至11のいずれか一項に記載の配線基板の製造方法。
JP2016103017A 2016-05-24 2016-05-24 配線基板及びその製造方法と電子部品装置 Active JP6619294B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016103017A JP6619294B2 (ja) 2016-05-24 2016-05-24 配線基板及びその製造方法と電子部品装置
US15/601,225 US10129980B2 (en) 2016-05-24 2017-05-22 Circuit board and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016103017A JP6619294B2 (ja) 2016-05-24 2016-05-24 配線基板及びその製造方法と電子部品装置

Publications (3)

Publication Number Publication Date
JP2017212271A JP2017212271A (ja) 2017-11-30
JP2017212271A5 true JP2017212271A5 (ja) 2019-01-31
JP6619294B2 JP6619294B2 (ja) 2019-12-11

Family

ID=60420799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016103017A Active JP6619294B2 (ja) 2016-05-24 2016-05-24 配線基板及びその製造方法と電子部品装置

Country Status (2)

Country Link
US (1) US10129980B2 (ja)
JP (1) JP6619294B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7032148B2 (ja) * 2018-01-17 2022-03-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP7001530B2 (ja) * 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
JP7183582B2 (ja) 2018-06-19 2022-12-06 凸版印刷株式会社 ガラス配線基板
US11688706B2 (en) * 2020-09-15 2023-06-27 Micron Technology, Inc. Semiconductor device assembly with embossed solder mask having non-planar features and associated methods and systems
JP2023043862A (ja) * 2021-09-16 2023-03-29 方略電子股▲ふん▼有限公司 電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195764A (ja) * 1998-01-05 1999-07-21 Nec Corp 半導体装置
JP3903249B2 (ja) * 2002-02-20 2007-04-11 富士通株式会社 半導体集積回路装置
JP4330367B2 (ja) * 2003-04-03 2009-09-16 新光電気工業株式会社 インターポーザー及びその製造方法ならびに電子装置
JP4480431B2 (ja) * 2004-03-18 2010-06-16 京セラ株式会社 多層配線基板
JP2005268672A (ja) * 2004-03-22 2005-09-29 Mitsubishi Electric Corp 基板
US7525189B2 (en) * 2004-05-21 2009-04-28 Nec Corporation Semiconductor device, wiring board, and manufacturing method thereof
JP4769056B2 (ja) 2005-10-07 2011-09-07 日本特殊陶業株式会社 配線基板及びその製法方法
JP2011044527A (ja) * 2009-08-20 2011-03-03 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5886617B2 (ja) 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2013247201A (ja) * 2012-05-24 2013-12-09 Shinko Electric Ind Co Ltd 配線基板、実装構造、及び配線基板の製造方法
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP2017212271A5 (ja)
JP2014154800A5 (ja)
JP2017108019A5 (ja)
TWI525769B (zh) 封裝基板及其製法
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
JP2014154800A (ja) 配線基板及びその製造方法
JP2009124130A (ja) 半導体チップに形成される銅柱−錫バンプ及びその形成方法
JP2012134500A5 (ja)
TWI558288B (zh) 中介基板及其製法
TWI530238B (zh) 晶片封裝基板及其製作方法
TWI552282B (zh) 封裝結構及其製法
JP2014013810A5 (ja)
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
JP2016213238A5 (ja)
JP2017050310A5 (ja)
JP2015149325A5 (ja)
JP2015165533A5 (ja)
JP2015149325A (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
JP2017005074A5 (ja)
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US10141266B2 (en) Method of fabricating semiconductor package structure
TWI567888B (zh) 封裝結構及其製法
TWI666746B (zh) 覆晶式封裝基板、覆晶式封裝件及其製法
TWI392073B (zh) 嵌埋有半導體元件之封裝基板之製法
TWI530240B (zh) 電路板及其製作方法