JP2017208912A - インバータ制御基板 - Google Patents

Abstract

【課題】高圧検出回路とアクティブショート制御回路とを実装したインバータ制御基板において、小型化を図るとともに配線構造の複雑化を回避する。【解決手段】インバータ制御基板（１）は、複数のドライブ回路（３６）と高圧検出回路（５０）とアクティブショート制御回路（４０）とを高圧回路領域（６５）に備え、複数のスイッチング電源（３３）を低圧回路領域（６３）と高圧回路領域（６５）とに跨る状態で備える。高圧検出回路（５０）は、下段用ドライブ回路（３６Ｌ）の１つである対象ドライブ回路（３６Ｔ）に隣接して、アクティブショート制御回路（４０）よりも低圧回路領域（６３）に近い位置に配置されている。【選択図】図５

Description

本発明は、インバータ制御基板に関する。

例えば高圧直流電源を用いて交流の電気機器（例えば車両駆動用の回転電機）を駆動するのに、両者間に設けられて直流と交流との間で電力を変換するインバータが利用される。インバータは、高圧直流電源に接続される上下複数相の複数のスイッチング素子を有しており、それらのスイッチング素子を制御する制御信号は、インバータ制御回路によって生成される。このようなインバータ制御回路は、一般に交流電気機器を駆動するために必要な電力に比べて遙かに小さい電力で駆動されるため、インバータとインバータ制御回路との間には、制御信号に駆動力を付与するためのドライブ回路が設けられる。そして、電力源の電源電圧が大きく異なるインバータ制御回路とドライブ回路とは、インバータ制御基板上において、絶縁領域によって区分された異なる回路領域（低圧回路領域／高圧回路領域）に分かれて配置される。

一方、例えば特開２０１２−１８６８７１号公報（特許文献１）には、低圧直流電源の異常時に高圧直流電源の過電圧を防止するため、上段側のスイッチング素子及び下段側のスイッチング素子のいずれか一方を全てオン状態とすることが開示されている。さらに、高圧直流電源の電位の情報を利用して、例えばベクトル制御と呼ばれる手法等を用いて、インバータの制御を行う場合がある。このようなアクティブショート制御のための回路や、高圧直流電源の電位を検出するための検出回路は、インバータ制御基板に実装される場合、高圧回路領域に設けられる場合が多い。このとき、アクティブショート制御回路や高圧検出回路をインバータ制御基板の高圧回路領域のいかなる部位に設けるかは重要である。アクティブショート制御回路は、周囲に絶縁領域を広く取る必要があるため、インバータ制御基板の大型化につながりやすい。また、高圧検出回路で検出された高圧直流電源の電位の情報は、低圧回路領域側に出力されるため、アクティブショート制御回路や他の回路との位置関係次第では、配線構造が複雑化する可能性がある。特許文献１には、これらの点を考慮したインバータ制御基板上の各回路の好適なレイアウトについて、一切記載されていなかった。

特開２０１２−１８６８７１号公報

高圧検出回路とアクティブショート制御回路とを実装したインバータ制御基板において、小型化を図るとともに配線構造の複雑化を回避することが望まれている。

本開示に係るインバータ制御基板は、
高圧直流電源に接続される上下複数相の複数のスイッチング素子を有するインバータを制御するインバータ制御基板であって、
前記高圧直流電源よりも低圧の低圧直流電源の負極を基準電位とする低圧回路領域と、
前記高圧直流電源の負極を基準電位とし、前記低圧回路領域とは絶縁された高圧回路領域と、を含み、
複数の前記スイッチング素子のそれぞれを制御する各スイッチング制御信号に対して個別に駆動力を付与する複数のドライブ回路と、高圧検出回路と、アクティブショート制御回路と、を前記高圧回路領域に備え、
前記低圧直流電源に接続されて複数の前記ドライブ回路に個別に電力を供給する複数のスイッチング電源を、各スイッチング電源が有する１次コイルが前記低圧回路領域に配置され、且つ、２次コイルが前記高圧回路領域に配置される状態で備え、
上段側の複数のスイッチング素子に対応する複数の上段用ドライブ回路が所定の配列方向に沿って配置されているとともに、前記低圧回路領域を挟んで、下段側の複数のスイッチング素子に対応する複数の下段用ドライブ回路が前記配列方向に沿って配置され、
前記高圧検出回路及び前記アクティブショート制御回路の配置領域が、複数の前記下段用ドライブ回路に対して前記配列方向に並んで配置され、
前記高圧検出回路は、
複数の前記ドライブ回路のうち、下段側の複数のスイッチング素子に対応する複数の下段用ドライブ回路の１つである対象ドライブ回路に隣接して、前記アクティブショート制御回路よりも前記低圧回路領域に近い位置に配置されており、
前記対象ドライブ回路に接続されている前記スイッチング電源の前記２次コイルからの電力供給を受けて前記高圧直流電源の電位を検出し、当該検出電位を絶縁型信号伝達素子を介して前記低圧回路領域側に伝達し、
前記アクティブショート制御回路は、
複数の前記下段用ドライブ回路のうち、前記対象ドライブ回路以外の前記下段用ドライブ回路に接続されている前記スイッチング電源の前記２次コイルの電位に基づいて、当該電位が低下した場合に下段側の全てのスイッチング素子をオン状態とする。

この構成によれば、高圧検出回路及びアクティブショート制御回路の配置領域が相対的に低電位の下段用ドライブ回路に隣接するので、相対的に高電位の上段用ドライブ回路に隣接する場合に比べて、確保すべき絶縁距離が短くて済む。よって、インバータ制御基板の小型化を図ることができる。また、高圧検出回路を下段用ドライブ回路の１つ（対象ドライブ回路）に隣接配置することで、当該高圧検出回路に、対象ドライブ回路に接続されているスイッチング電源の２次コイルから直線に近い経路で電力を供給することができる。加えて、高圧検出回路をアクティブショート制御回路よりも低圧回路領域に近い位置に配置することで、当該高圧検出回路で検出した電位情報を直線に近い経路で低圧回路領域側に伝達することができる。よって、配線構造の複雑化を回避することができる。

本開示に係る技術のさらなる特徴と利点は、図面を参照して記述する以下の例示的かつ非限定的な実施形態の説明によってより明確になるであろう。

インバータを中心として見た回転電機制御装置のブロック図 インバータ制御基板を中心として見た回転電機制御装置のブロック図 スイッチング電源の回路図 アクティブショート制御回路の回路図 インバータ制御基板上の各回路の配置図 別態様のインバータ制御基板の配置図

インバータ制御基板の実施形態について、図面を参照して説明する。本実施形態のインバータ制御基板１は、高圧直流電源２と交流の電気機器との間に設けられるインバータ４を制御するための基板である。本実施形態では、ハイブリッド自動車や電気自動車等の車両の車輪の駆動力源となる回転電機３（交流の電気機器の一例）を駆動制御するための回転電機制御装置１００の中核となるインバータ制御基板１を例として説明する。なお、図１のブロック図では、回転電機制御装置１００の構成を、インバータ４を中心として模式的に示しており、図２のブロック図では、回転電機制御装置１００の構成を、インバータ制御基板１を中心として模式的に示している。

なお、図１及び図２では、回転電機制御装置１００が車輪駆動用の１つの回転電機３だけを制御する例を示しているが、回転電機制御装置１００は、車輪駆動用、回生用、又は補機駆動用等の他の用途の第２の回転電機を含む、複数の回転電機３を制御するように構成されても良い。

走行中に外部から電力供給を受けることができない車両では、回転電機３を駆動するための電力源として、ニッケル水素電池やリチウムイオン電池等の二次電池（バッテリ）や、電気二重層キャパシタ等の直流電源を搭載している。本実施形態では、回転電機３に駆動電力を供給するための大電圧大容量の直流電源として、高圧直流電源２が備えられている。この高圧直流電源２の電源電圧は、例えば２００〜４００［Ｖ］である。高圧直流電源２は、回転電機３により発電された電力を蓄電することも可能である。

高圧直流電源２と交流駆動式の回転電機３との間には、直流と交流との間で電力変換を行うインバータ４が設けられている。回転電機制御装置１００が複数の回転電機３を制御するように構成される場合には、各回転電機３に１対１に対応させてインバータ４が設けられる。この場合、複数のインバータ４は、高圧直流電源２に対して互いに並列に接続される。

高圧直流電源２とインバータ４との間には、直流電圧を平滑化する平滑コンデンサ５が設けられている。平滑コンデンサ５は、回転電機３の消費電力の変動に応じて変動する直流電圧を安定化させる。また、高圧直流電源２と平滑コンデンサ５との間には、高圧直流電源２と、平滑コンデンサ５から回転電機３までの回路との電気的な接続を切り離すことが可能なコンタクタ６が設けられている。本実施形態のコンタクタ６は、一例として、車両の最も上位の制御装置の１つである車両ＥＣＵ（Electronic Control Unit）９からの指令に基づいて開閉するメカニカルリレーである。

図１に示すように、インバータ４は、高圧直流電源２に接続される上下複数相（本例では上下３相）の複数（本例では計６つ）のスイッチング素子１１を有する。図１には、スイッチング素子１１として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を利用する形態を例示している。本実施形態では、インバータ４は、スイッチング素子１１によるブリッジ回路が１つの筐体内に構築されたＩＰＭ（Intelligent Power Module）として構成されている。ＩＰＭには、高圧直流電源２の正極Ｐ側に接続される上段側のスイッチング素子１１と高圧直流電源２の負極Ｎ側に接続される下段側のスイッチング素子１１とが直列接続されたアームが、複数相並列接続されてブリッジ回路が構成されている。

本実施形態では、第一スイッチング素子１１ａ〜第六スイッチング素子１１ｆの計６つのスイッチング素子１１が設けられている。第一スイッチング素子１１ａはＷ相上段側のスイッチング素子１１であり、第二スイッチング素子１１ｂはＶ相上段側のスイッチング素子１１であり、第三スイッチング素子１１ｃはＵ相上段側のスイッチング素子１１である。第四スイッチング素子１１ｄはＷ相下段側のスイッチング素子１１であり、第五スイッチング素子１１ｅはＶ相下段側のスイッチング素子１１であり、第六スイッチング素子１１ｆはＵ相下段側のスイッチング素子１１である。

インバータ４が有するスイッチング素子１１は、インバータ制御回路２７（図２を参照）によって生成されるスイッチング制御信号によって制御される。インバータ制御回路２７は、マイクロコンピュータ等の論理演算プロセッサを中核とした電子回路によって構成されている。多くの場合、このような電子回路の電源電圧は、高圧直流電源２の電源電圧（上述したように２００〜４００［Ｖ］）に比べて遙かに低電圧の１．５〜５［Ｖ］程度である。このため、インバータ制御回路２７から出力されたスイッチング制御信号では、直接、インバータ４のスイッチング素子１１を駆動することができない。このため、図２に示すように、インバータ制御回路２７とインバータ４との間には、ドライブ回路３６が設けられている。

また、低電圧の電源電圧を高圧直流電源２の出力から生成するとエネルギーのロスが大きくなるため、インバータ制御回路２７の電源用に、高圧直流電源２よりも低圧の低圧直流電源７も設けられている。低圧直流電源７の電源電圧は、例えば１２〜２４［Ｖ］である。低圧直流電源７は、例えば一般に車両に搭載される、オーディオシステムや灯火装置、室内照明、計器類のイルミネーション、パワーウィンドウ等の電装品や、これらを制御する制御装置に電力を供給するための低圧バッテリによって兼用されると好適である。但し、そのような構成に限定されることなく、車両に搭載された低圧バッテリとは別に低圧直流電源７が設けられても良い。なお、低圧直流電源７と高圧直流電源２とは、互いに絶縁されており、互いに電気的にフローティングの関係にある。

低圧直流電源７は、インバータ制御基板１に接続されている。図２に示すように、インバータ制御基板１は、電源入力回路２１と、電圧調整回路２３と、電源制御回路２５と、インバータ制御回路２７と、通信制御回路２９とを備えている。また、インバータ制御基板１は、アイソレーション素子３１と、スイッチング電源３３と、ドライブ回路３６とを備えている。アイソレーション素子３１、スイッチング電源３３、及びドライブ回路３６は、上下複数相の複数のスイッチング素子１１のそれぞれに対して個別に設けられている。さらに、本実施形態のインバータ制御基板１は、アクティブショート制御回路４０と、高圧検出回路５０と、アイソレーション素子５１とを備えている。

電源入力回路２１には、低圧直流電源７からの電源電圧（例えば１２〜２４［Ｖ］）が入力される。電源入力回路２１は、ノイズフィルタや平滑コンデンサ、レギュレータ回路等を有して構成されている。電圧調整回路２３は、低圧直流電源７から入力される電圧をインバータ制御回路２７の動作電圧（例えば１．５〜５［Ｖ］程度）に調整する。電圧調整回路２３は、レギュレータ素子を中核として構成されている。電源制御回路２５は、制御回路２５Ａとトランジスタ２５Ｂとを含んで構成されており（図３を参照）、スイッチング電源３３が有する絶縁トランス３４を制御する。

インバータ制御回路２７は、電圧調整回路２３によって調整された電圧（Ｖ１−Ｇ間電圧）を動作電圧として動作する。インバータ制御回路２７は、車両の運行を制御する車両ＥＣＵ９等からＣＡＮ（Controller Area Network）等を介した通信によって取得する指令に従って、回転電機３を制御する。本実施形態では、インバータ制御回路２７は、通信制御回路２９を介して、車両ＥＣＵ９との通信を行う。インバータ制御回路２７は、電流センサ１３や回転センサ１５、高圧検出回路５０等の検出結果を利用して、回転電機３をフィードバック制御する。電流センサ１３は、回転電機３のステータコイルを流れる電流を検出する。レゾルバ等の回転センサ１５は、回転電機３の回転（回転速度や磁極位置）を検出する。高圧検出回路５０は、高圧直流電源２の電位を検出する。

アイソレーション素子３１は、インバータ制御回路２７により生成されたスイッチング制御信号を、ドライブ回路３６に伝達する。アイソレーション素子３１は、フォトカプラや磁気カプラを用いて構成される。アイソレーション素子３１は、一次側回路と二次側回路との絶縁を保ちつつ、ドライブ回路３６へスイッチング制御信号を伝達することができる。アイソレーション素子３１は、インバータ４を構成するスイッチング素子１１やそれらに対応するドライブ回路３６の個数と同じ数だけ（本例では６つ）設けられており、複数のドライブ回路３６に個別にスイッチング制御信号を伝達する。

スイッチング電源３３は、ドライブ回路３６に対する電源として機能する。図３に示すように、スイッチング電源３３は、低圧直流電源７（Ｂ）に接続されているとともに、絶縁トランス３４を含んで構成されている。なお、図３では、下段側のスイッチング素子１１に対応するスイッチング電源３３だけを示しているが、上段側のスイッチング素子１１に対しても同様にスイッチング電源３３がそれぞれ設けられている。絶縁トランス３４は、１次コイル３４Ｐと２次コイル３４Ｓとを有する。絶縁トランス３４は、１次コイル３４Ｐと２次コイル３４Ｓとの間を電磁結合して信号やエネルギーを伝送する公知の電子部品である。絶縁トランス３４は、一次側回路と二次側回路との絶縁を保ちつつ、ドライブ回路３６等へ電力を供給することができる。図２に示すように、スイッチング電源３３（絶縁トランス３４）は、スイッチング素子１１やドライブ回路３６、アイソレーション素子３１の個数と同じ数だけ（本例では６つ）設けられており、複数のドライブ回路３６に個別に電力を供給する。

本実施形態では、第一スイッチング電源３３ａ〜第六スイッチング電源３３ｆの計６つのスイッチング電源３３が設けられている。第一スイッチング電源３３ａはＷ相上段側のスイッチング電源３３であり、第二スイッチング電源３３ｂはＶ相上段側のスイッチング電源３３であり、第三スイッチング電源３３ｃはＵ相上段側のスイッチング電源３３である。これら第一スイッチング電源３３ａ〜第三スイッチング電源３３ｃを総称して、“上段用スイッチング電源３３Ｕ”と言う場合がある。また、第四スイッチング電源３３ｄはＷ相下段側のスイッチング電源３３であり、第五スイッチング電源３３ｅはＶ相下段側のスイッチング電源３３であり、第六スイッチング電源３３ｆはＵ相下段側のスイッチング電源３３である。これら第四スイッチング電源３３ｄ〜第六スイッチング電源３３ｆを総称して、“下段用スイッチング電源３３Ｌ”と言う場合がある。

ドライブ回路３６は、アイソレーション素子３１を介して入力されるスイッチング制御信号に基づき、スイッチング電源３３から供給される電力を電源として、ＩＧＢＴのゲート端子とエミッタ端子との間にゲートをオン状態にするために必要な電圧を印加する。ドライブ回路３６は、スイッチング素子１１やアイソレーション素子３１、スイッチング電源３３の個数と同じ数だけ（本例では６つ）設けられており、複数のスイッチング素子１１に個別にゲート駆動電圧を印加する。すなわち、複数のドライブ回路３６は、複数のスイッチング素子１１のそれぞれを制御する各スイッチング制御信号に対して個別に駆動力を付与する。

本実施形態では、第一ドライブ回路３６ａ〜第六ドライブ回路３６ｆの計６つのドライブ回路３６が設けられている。第一ドライブ回路３６ａはＷ相上段側のドライブ回路３６であり、第二ドライブ回路３６ｂはＶ相上段側のドライブ回路３６であり、第三ドライブ回路３６ｃはＵ相上段側のドライブ回路３６である。これら第一ドライブ回路３６ａ〜第三ドライブ回路３６ｃを総称して、“上段用ドライブ回路３６Ｕ”と言う場合がある。また、第四ドライブ回路３６ｄはＷ相下段側のドライブ回路３６であり、第五ドライブ回路３６ｅはＶ相下段側のドライブ回路３６であり、第六ドライブ回路３６ｆはＵ相下段側のドライブ回路３６である。これら第四ドライブ回路３６ｄ〜第六ドライブ回路３６ｆを総称して、“下段用ドライブ回路３６Ｌ”と言う場合がある。

アクティブショート制御回路４０は、低圧直流電源７の異常時に高圧直流電源２の過電圧を防止するために設けられている。アクティブショート制御回路４０は、ドライブ回路３６に対してスイッチング電源３３から十分な電力が供給されなくなった場合に、上段側のスイッチング素子１１（１１ａ〜１１ｃ）及び下段側のスイッチング素子１１（１１ｄ〜１１ｆ）のうちのいずれかを、全てオン状態とする。本実施形態では、アクティブショート制御回路４０は、上段側のスイッチング素子１１（１１ａ〜１１ｃ）ではなく、下段側の全てのスイッチング素子１１（１１ｄ〜１１ｆ）をオン状態とするように構成されている。また、本実施形態のアクティブショート制御回路４０は、複数の下段用ドライブ回路３６Ｌのうちの１つに接続されているスイッチング電源３３の２次コイル３４Ｓの電位に基づいて、下段側の全てのスイッチング素子１１ｄ〜１１ｆをオン状態とする。

高圧検出回路５０は、高圧直流電源２の電位（負極Ｎを基準電位とする正極Ｐの電位；高圧直流電源電圧）を検出するために設けられている。高圧検出回路５０は、例えば抵抗素子や電圧センサ等を含んで構成されている。本実施形態の高圧検出回路５０は、複数の下段用ドライブ回路３６Ｌのうちの１つに接続されているスイッチング電源３３の２次コイル３４Ｓからの電力供給を受けて、高圧直流電源２の電位を検出する。そして、高圧検出回路５０は、その検出した高圧直流電源２の電位を、アイソレーション素子５１を介して低圧回路領域６３側に伝達する。アイソレーション素子５１は、上述したアイソレーション素子３１と同様のフォトカプラや磁気カプラを用いて構成することができる。本実施形態では、アイソレーション素子５１が「絶縁型信号伝達素子」に相当する。低圧回路領域６３側に伝達された高圧直流電源２の電位の情報は、インバータ制御回路２７に伝達される。

本実施形態では、３つの下段用スイッチング電源３３Ｌは、図３に示すように、低圧直流電源７の正極Ｂに対して、当該正極Ｂに近い側から、第四スイッチング電源３３ｄ→第五スイッチング電源３３ｅ→第六スイッチング電源３３ｆの順に接続されている。そして、本実施形態では、高圧検出回路５０は、これらの中で低圧直流電源７の正極Ｂに最も近付けて接続された第四スイッチング電源３３ｄの２次コイル３４Ｓからの電力供給を受けて、当該電力を電源として高圧直流電源２の電位を検出する。また、アクティブショート制御回路４０は、これらの中で低圧直流電源７の正極Ｂに２番目に近付けて接続された第五スイッチング電源３３ｅの２次コイル３４Ｓの電位（ＶＬ＋）に基づいて、アクティブショート制御を実行する。アクティブショート制御回路４０は、高圧検出回路５０には電力を供給しない第五スイッチング電源３３ｅ及び第六スイッチング電源３３ｆの中で、低圧直流電源７の正極Ｂに最も近付けて接続された第五スイッチング電源３３ｅの２次コイル３４Ｓの電位（ＶＬ＋）に基づいて、アクティブショート制御を実行する。

アクティブショート制御回路４０は、公知の構成のものを用いることができる。図４には、一例として、第一起動スイッチ４１と、ツェナーダイオード４３と、第二起動スイッチ４５とを含んで構成されるアクティブショート制御回路４０を示している。この例のアクティブショート制御回路４０には、参照電位として第五スイッチング電源３３ｅの２次コイル３４Ｓの電位（ＶＬ＋）が入力されるとともに、高圧直流電源２の正極Ｐの電位が入力される。第一起動スイッチ４１は通常時はオフ状態であり、参照電位（ＶＬ＋）が予め定められた低圧判定閾値未満となるとオン状態となる。すると、ツェナー電圧が低下して第二起動スイッチ４５がオン状態となり、高圧直流電源２の電力を電源としてバックアップ電力ＢＰが生成される。

なお、低圧判定閾値は、低圧直流電源７の電圧が低下していること又は低下しつつあることを判定するためのしきい値である。この低圧判定閾値は、正常時における第五スイッチング電源３３ｅの２次コイル３４Ｓの電位と、低圧直流電源７の負極Ｇの電位との電位差（正常時電圧）の、例えば７０％〜８０％程度の値に設定される。

アクティブショート制御回路４０の出力端子は、下段用ドライブ回路３６Ｌ（第四ドライブ回路３６ｄ〜第六ドライブ回路３６ｆ）にそれぞれ接続されている。アクティブショート制御回路４０にてバックアップ電力ＢＰが生成されると、そのバックアップ電力ＢＰが各下段用ドライブ回路３６Ｌに供給される。これにより、低圧直流電源７が十分な電力を供給することができない場合にも、高圧直流電源２から生成されるバックアップ電力ＢＰを各下段用ドライブ回路３６Ｌに供給して、下段側の全てのスイッチング素子１１（１１ｄ〜１１ｆ）をオン状態とすることができる。

ここで、第四スイッチング電源３３ｄは高圧検出回路５０への電力供給源として機能するため、その分、当該第四スイッチング電源３３ｄの電位は低くなる。一方、図３に破線にて概念的に示すように、低圧直流電源７の正極Ｂと各スイッチング電源３３とを接続する電気配線には配線抵抗３８が存在し、これらの配線抵抗３８で不可避的に多少なりとも電圧降下が生じる。しかし、配線抵抗３８による電圧降下は高圧検出回路５０への電力供給による電圧降下に比べて降下幅が小さいため、第四スイッチング電源３３ｄの電位に比べて、第五スイッチング電源３３ｅの電位が高くなる。

さらに本実施形態では、第四スイッチング電源３３ｄ及び第五スイッチング電源３３ｅ以外の第六スイッチング電源３３ｆの２次コイル３４Ｓに、抵抗負荷３９が接続されている。このため、抵抗負荷３９でより積極的に電圧降下を生じさせる分、第五スイッチング電源３３ｅの電位に比べて、第六スイッチング電源３３ｆの電位が低くなる。こうして、本実施形態では、第五スイッチング電源３３ｅの端子間電圧は、第四スイッチング電源３３ｄの端子間電圧や第六スイッチング電源３３ｆの端子間電圧に比べて有意に高い値となる。そして、それらの中で端子間電圧が最大となる第五スイッチング電源３３ｅの２次コイル３４Ｓの電位（ＶＬ＋）を参照電位とすることで、必要な場合に適切にアクティブショート制御を実行することができる。

その際、他のスイッチング電源３３の電位が残った状態でアクティブショート制御を実行することを回避することができる。例えば対象相（Ｖ相）以外のいずれかの相の電位が低下しておらず、仮に上段側のスイッチング素子１１がオン状態のままでアクティブショート制御を実行すると、その相で上下両方のスイッチング素子１１がオン状態となり、短絡する可能性がある。この点、上記のように第五スイッチング電源３３ｅの２次コイル３４Ｓの電位（ＶＬ＋）を参照電位とすることで、そのような短絡が生じるのを回避することができる。

図５に示すように、インバータ制御基板１は、Ｘ方向に沿う長辺とＹ方向に沿う短辺とを有する矩形状（長方形状）に形成されている。上述したように、回転電機制御装置１００は、互いにフローティングの関係にある高圧直流電源２及び低圧直流電源７の両方に接続されている。このため、本実施形態のインバータ制御基板１は、絶縁領域６１によって互いに絶縁された低圧回路領域６３と高圧回路領域６５とを含んでいる。

低圧回路領域６３は、低圧直流電源７の負極Ｇを基準電位とする回路領域である。低圧回路領域６３には、少なくともインバータ制御回路２７と電源制御回路２５とが配置されている。また、低圧回路領域６３には、各アイソレーション素子３１，５１の一部と、各スイッチング電源３３の一部（具体的には１次コイル３４Ｐ；図３を参照）とが配置されている。電源制御回路２５と各スイッチング電源３３とが、第一配線パターン７１によって接続され、インバータ制御回路２７と各アイソレーション素子３１とが、第二配線パターン７２によって接続されている。これらの第一配線パターン７１と第二配線パターン７２とは、開口方向が対向する方向を向いたＵ字状に形成されている。そして、電源制御回路２５及びインバータ制御回路２７は、それぞれのＵ字の底部付近に配置されている。よって、Ｕ字の両側腕部に対してほぼ等価な位置に電源制御回路２５及びインバータ制御回路２７を配置することが可能となっている。また、インバータ制御回路２７は、第六配線パターン７６によってアイソレーション素子５１にも接続されている。

高圧回路領域６５は、高圧直流電源２の負極Ｎを基準電位とする回路領域である。高圧回路領域６５には、少なくとも各ドライブ回路３６とアクティブショート制御回路４０とが配置されている。また、高圧回路領域６５には、各アイソレーション素子３１，５１の一部と、各スイッチング電源３３の一部（具体的には２次コイル３４Ｓ；図３を参照）とが配置されている。すなわち、各アイソレーション素子３１，５１及び各スイッチング電源３３は、それぞれ、低圧回路領域６３と高圧回路領域６５とに跨るように配置されている。これらのうち、特に各スイッチング電源３３に関して言及すれば、１次コイル３４Ｐが低圧回路領域６３に配置され、且つ、２次コイル３４Ｓが高圧回路領域６５に配置されている（図３を参照）。

高圧回路領域６５は、上段用ドライブ回路３６Ｕが配置される第一配置領域６６と、下段用ドライブ回路３６Ｌが配置される第二配置領域６７と、アクティブショート制御回路４０及び高圧検出回路５０が配置される第三配置領域６８とを含む。第一配置領域６６は、矩形状のインバータ制御基板１の１辺（本例では対向する一対の長辺のうちの一方）に沿って設けられている。第二配置領域６７は、インバータ制御基板１の第一配置領域６６とは反対側の１辺（対向する一対の長辺のうちの他方）に沿って設けられている。第一配置領域６６と第二配置領域６７とは、Ｘ方向における同一の領域に設けられている。第三配置領域６８は、第二配置領域６７に隣接するとともに、インバータ制御基板１の他の１辺（本例では対向する一対の短辺のうちの一方）に沿うように、Ｌ字状に設けられている。

なお、低圧回路領域６３は、第一配置領域６６と第二配置領域６７との間において両配置領域６６，６７に挟まれるとともに、インバータ制御基板１の残余の１辺（本例では対向する一対の短辺のうちの他方）に沿うように、Ｔ字状に設けられている。

複数の上段用ドライブ回路３６Ｕは、第一配置領域６６においてＸ方向に沿って配置されている。複数の下段用ドライブ回路３６Ｌは、複数の上段用ドライブ回路３６Ｕと平行に、低圧回路領域６３を挟んで、第二配置領域６７においてＸ方向に沿って配置されている。本実施形態では、Ｘ方向が「配列方向」に相当する。なお、各相の上段用ドライブ回路３６Ｕどうしの間には絶縁領域６１がそれぞれ設けられており、各相の上段用ドライブ回路３６Ｕどうしは互いに絶縁されている。同様に、各相の下段用ドライブ回路３６Ｌどうしの間には絶縁領域６１がそれぞれ設けられており、各相の下段用ドライブ回路３６Ｌどうしは互いに絶縁されている。このとき、相対的に低電位となる下段用ドライブ回路３６Ｌが配置される第二配置領域６７における絶縁領域６１は、相対的に高電位となる上段用ドライブ回路３６Ｕが配置される第一配置領域６６における絶縁領域６１に比べて、絶縁距離が短く設定されている。

上述したように、第三配置領域６８は、その一部が第二配置領域６７に対してＸ方向に隣接して設けられている。本実施形態では、第三配置領域６８における第二配置領域６７に隣接する領域に、高圧検出回路５０及びアクティブショート制御回路４０が配置されている。すなわち、高圧検出回路５０及びアクティブショート制御回路４０の配置領域が、複数の下段用ドライブ回路３６Ｌに対してＸ方向に並んで配置されている。このような構成では、高圧検出回路５０及びアクティブショート制御回路４０の配置領域が相対的に低電位の下段用ドライブ回路３６Ｌに隣接するので、相対的に高電位の上段用ドライブ回路３６Ｕに隣接する場合に比べて、確保すべき絶縁距離が短くて済む。これにより、第二配置領域６７と第三配置領域６８との間の絶縁領域６１も、比較的狭く設定することができる。よって、インバータ制御基板１の小型化を図ることができる。

さらに、高圧検出回路５０とアクティブショート制御回路４０との位置関係について言及すると、高圧検出回路５０は、アクティブショート制御回路４０よりも第二配置領域６７及び低圧回路領域６３に近い位置に配置されている。高圧検出回路５０は、第二配置領域６７に配置された複数の下段用ドライブ回路３６Ｌのうち一端側に位置している第四ドライブ回路３６ｄに隣接して配置されている。「隣接」とは、離間距離が所定距離以下であることを意味し、例えば２ｍｍ〜２０ｍｍ以下であることを意味する。離間距離が上記範囲内である限り、各回路５０，３６ｄの適正な動作を担保するための他の要素が間に介在されていても良い。本実施形態では、高圧検出回路５０は、第二配置領域６７と第三配置領域６８とを区画する絶縁領域６１を挟んで第四ドライブ回路３６ｄとＸ方向に対向するように、第四ドライブ回路３６ｄに近接配置されている。こうして、高圧検出回路５０は、第二配置領域６７においてＸ方向に沿って配置された複数の下段用ドライブ回路３６Ｌに対して、さらにＸ方向に並んで配置されている。

本実施形態では、下段用ドライブ回路３６Ｌの１つであるとともに、複数の下段用ドライブ回路３６Ｌの中で高圧検出回路５０に隣接して配置された第四ドライブ回路３６ｄが、「対象ドライブ回路３６Ｔ」に相当する。

また、高圧検出回路５０は、Ｌ字状の第三配置領域６８のうち、長辺部分から突出する短辺部分に配置されている。高圧検出回路５０は、低圧回路領域６３に対してＹ方向に隣接して配置されている。本実施形態では、高圧検出回路５０は、平面視で重ねて配置される絶縁領域６１及びアイソレーション素子５１を挟んで低圧回路領域６３とＹ方向に対向するように、低圧回路領域６３に近接配置されている。高圧検出回路５０は、Ｌ字状の第三配置領域６８のうち長辺部分と短辺部分との交差部分に配置されるアクティブショート制御回路４０よりも、低圧回路領域６３に近い位置に配置されている。

このように、高圧検出回路５０は、対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）に隣接して、アクティブショート制御回路４０よりも低圧回路領域６３に近い位置に配置されている。このような配置構成は、対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）に接続されているスイッチング電源３３からの電力供給を受けて高圧直流電源２の電位を検出し、当該検出電位をアイソレーション素子５１を介して低圧回路領域６３側に伝達するという、高圧検出回路５０の機能に即したものとなっている。高圧検出回路５０を対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）に隣接配置することで、当該高圧検出回路５０に、対象ドライブ回路３６Ｔに接続されているスイッチング電源３３の２次コイル３４Ｓから直線に近い経路（第五配線パターン７５）で電力を供給することができる。加えて、高圧検出回路５０をアクティブショート制御回路４０よりも低圧回路領域６３に近い位置に配置することで、当該高圧検出回路５０で検出した電位情報を直線に近い経路で低圧回路領域６３側に伝達することができる。よって、高圧検出回路５０をインバータ制御基板１に実装するに際して、配線構造の複雑化を回避することができる。

アクティブショート制御回路４０は、第三配置領域６８のうち第二配置領域６７に隣接する領域において、高圧検出回路５０に隣接して配置されている。本実施形態では、アクティブショート制御回路４０は、高圧検出回路５０に対してＸ方向に隣接して配置されている。アクティブショート制御回路４０は、高圧検出回路５０に対してＸ方向における対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）側とは反対側に配置されている。なお、アクティブショート制御回路４０は、Ｙ方向において、高圧検出回路５０の配置領域を包含する状態に配置されている。複数の下段用ドライブ回路３６Ｌ（第六ドライブ回路３６ｆ、第五ドライブ回路３６ｅ、第四ドライブ回路３６ｄ）、高圧検出回路５０、アクティブショート制御回路４０は、Ｘ方向に沿って記載の順に並んで配置されている。このような配置構成を採用することで、アクティブショート制御回路４０及び高圧検出回路５０をそれぞれ構成する回路構成素子の配置自由度を高めることができる。

アクティブショート制御回路４０は、第三配線パターン７３により、高圧検出回路５０側とは反対側で対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）に隣接する第五ドライブ回路３６ｅに接続されたスイッチング電源３３の２次コイル３４Ｓに接続されている。高圧検出回路５０及びその電力供給源となる対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）だけをＸ方向に挟んで、アクティブショート制御回路４０とそのトリガ電源となる第五ドライブ回路３６ｅとが接続されるので、上述したように配線構造の複雑化を回避しつつ、第三配線パターン７３の長さを極力短く抑えることができる。第三配線パターン７３の長さを極力短く抑えることで、第三配線パターン７３がスイッチングノイズや高圧ノイズ等のノイズを拾う可能性を低減することができる。よって、アクティブショート制御回路４０において第五スイッチング電源３３ｅの２次コイル３４Ｓの電位（ＶＬ＋）を安定的に取得することができ、アクティブショート制御に係る誤動作を抑制することができる。

アクティブショート制御回路４０と各下段用ドライブ回路３６Ｌとは、第四配線パターン７４を介して接続されている。第四配線パターン７４は、アクティブショート制御回路４０によって生成されたバックアップ電力ＢＰを、各下段用ドライブ回路３６Ｌに供給する。本実施形態では、第四配線パターン７４は、アクティブショート制御回路４０、高圧検出回路５０、及び各下段用ドライブ回路３６Ｌよりもインバータ制御基板１の端縁側において、当該端縁に沿ってＸ方向に延びるように配置されている。

〔その他の実施形態〕
（１）上記の実施形態では、アクティブショート制御回路４０が、対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）に隣接する下段用ドライブ回路３６Ｌ（第五ドライブ回路３６ｅ）に接続されたスイッチング電源３３の２次コイル３４Ｓの電位を検出する構成を例として説明した。しかし、そのような構成に限定されることなく、例えばアクティブショート制御回路４０が、対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）には隣接していない下段用ドライブ回路３６Ｌ（第六ドライブ回路３６ｆ）に接続されているスイッチング電源３３の２次コイル３４Ｓの電位を検出するように構成されても良い。このような構成でも、少なくともインバータ制御基板１の小型化を図ることができるとともに、配線構造の複雑化を回避することができる。

（２）上記の実施形態では、第六ドライブ回路３６ｆに接続される下段用スイッチング電源３３Ｌ（絶縁トランス３４）の２次コイル３４Ｓに抵抗負荷３９が接続されている構成を例として説明した。しかし、そのような構成に限定されることなく、配線抵抗３８によってだけでも多少なりとも電圧降下が生じるので、第六ドライブ回路３６ｆの２次コイル３４Ｓに抵抗負荷３９が接続されなくても良い。

（３）上記の実施形態では、アクティブショート制御回路４０が、高圧検出回路５０に対してＸ方向における対象ドライブ回路３６Ｔ（第四ドライブ回路３６ｄ）側とは反対側に配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば図６に模式的に示すように、アクティブショート制御回路４０が、高圧検出回路５０に対してＹ方向における低圧回路領域６３側とは反対側に配置されても良い。すなわち、アクティブショート制御回路４０は、高圧検出回路５０に対して、複数の下段用ドライブ回路３６Ｌの並び方向に直交する方向における低圧回路領域６３側とは反対側に配置されても良い。この場合、アクティブショート制御回路４０は、Ｘ方向において、高圧検出回路５０の配置領域を包含する状態に配置されると好適である。このような構成では、上記の実施形態に比べて、アクティブショート制御回路４０と第五ドライブ回路３６ｅに接続されたスイッチング電源３３の２次コイル３４Ｓとを接続する第三配線パターン７３の長さをさらに短く抑えることができる。よって、第三配線パターン７３がスイッチングノイズや高圧ノイズ等のノイズを拾う可能性をさらに低減することができ、アクティブショート制御に係る誤動作をさらに有効に抑制することができる。

（４）上記の実施形態では、回転電機３が３相交流式に構成され、インバータ４が上下３相の計６つのスイッチング素子１１を有する構成を例として説明した。しかし、そのような構成に限定されることなく、回転電機３の相数は２相であっても良いし、４相以上であっても良い。インバータ４に備えられるスイッチング素子１１の相数及び個数は、回転電機３の相数に応じて決定される。

（５）上記の実施形態では、車両の駆動力源となる回転電機３を駆動制御するための回転電機制御装置１００に設けられるインバータ制御基板１を例として説明した。しかし、そのような構成に限定されることなく、例えば回転電機３以外の他の交流電気機器の制御のために、本開示に係る技術を適用することができる。

（６）上述した各実施形態（上記の実施形態及びその他の実施形態を含む；以下同様）で開示される構成は、矛盾が生じない限り、他の実施形態で開示される構成と組み合わせて適用することも可能である。その他の構成に関しても、本明細書において開示された実施形態は全ての点で例示であって、本開示の趣旨を逸脱しない範囲内で適宜改変することが可能である。

〔実施形態の概要〕
以上をまとめると、本開示に係るインバータ制御基板は、好適には、以下の各構成を備える。

高圧直流電源（２）に接続される上下複数相の複数のスイッチング素子（１１）を有するインバータ（４）を制御するインバータ制御基板（１）であって、
前記高圧直流電源（２）よりも低圧の低圧直流電源（７）の負極（Ｇ）を基準電位とする低圧回路領域（６３）と、
前記高圧直流電源（２）の負極（Ｎ）を基準電位とし、前記低圧回路領域（６３）とは絶縁された高圧回路領域（６５）と、を含み、
複数の前記スイッチング素子（１１）のそれぞれを制御する各スイッチング制御信号に対して個別に駆動力を付与する複数のドライブ回路（３６）と、高圧検出回路（５０）と、アクティブショート制御回路（４０）と、を前記高圧回路領域（６５）に備え、
前記低圧直流電源（７）に接続されて複数の前記ドライブ回路（３６）に個別に電力を供給する複数のスイッチング電源（３３）を、各スイッチング電源（３３）が有する１次コイル（３４Ｐ）が前記低圧回路領域（６３）に配置され、且つ、２次コイル（３４Ｓ）が前記高圧回路領域（６５）に配置される状態で備え、
上段側の複数のスイッチング素子（１１）に対応する複数の上段用ドライブ回路（３６Ｕ）が所定の配列方向（Ｘ）に沿って配置されているとともに、前記低圧回路領域（６３）を挟んで、下段側の複数のスイッチング素子（１１）に対応する複数の下段用ドライブ回路（３６Ｌ）が前記配列方向（Ｘ）に沿って配置され、
前記高圧検出回路（５０）及び前記アクティブショート制御回路（４０）の配置領域（６８）が、複数の前記下段用ドライブ回路（３６Ｌ）に対して前記配列方向（Ｘ）に並んで配置され、
前記高圧検出回路（５０）は、
複数の前記ドライブ回路（３６）のうち、下段側の複数のスイッチング素子（１１）に対応する複数の下段用ドライブ回路（３６Ｌ）の１つである対象ドライブ回路（３６Ｔ）に隣接して、前記アクティブショート制御回路（４０）よりも前記低圧回路領域（６３）に近い位置に配置されており、
前記対象ドライブ回路（３６Ｔ）に接続されている前記スイッチング電源（３３）の前記２次コイル（３４Ｓ）からの電力供給を受けて前記高圧直流電源（２）の電位を検出し、当該検出電位を絶縁型信号伝達素子（５１）を介して前記低圧回路領域（６３）側に伝達し、
前記アクティブショート制御回路（４０）は、
複数の前記下段用ドライブ回路（３６Ｌ）のうち、前記対象ドライブ回路（３６Ｔ）以外の前記下段用ドライブ回路（３６Ｌ）に接続されている前記スイッチング電源（３３）の前記２次コイル（３４Ｓ）の電位に基づいて、当該電位が低下した場合に下段側の全てのスイッチング素子（１１）をオン状態とする。

この構成によれば、高圧検出回路（５０）及びアクティブショート制御回路（４０）の配置領域（６８）が相対的に低電位の下段用ドライブ回路（３６Ｌ）に隣接するので、相対的に高電位の上段用ドライブ回路（３６Ｕ）に隣接する場合に比べて、確保すべき絶縁距離が短くて済む。よって、インバータ制御基板（１）の小型化を図ることができる。また、高圧検出回路（５０）を下段用ドライブ回路（３６Ｌ）の１つ（対象ドライブ回路（３６Ｔ））に隣接配置することで、当該高圧検出回路（５０）に、対象ドライブ回路（３６Ｔ）に接続されているスイッチング電源（３３）の２次コイル（３４Ｓ）から直線に近い経路で電力を供給することができる。加えて、高圧検出回路（５０）をアクティブショート制御回路（４０）よりも低圧回路領域（６３）に近い位置に配置することで、当該高圧検出回路（５０）で検出した電位情報を直線に近い経路で低圧回路領域（６３）側に伝達することができる。よって、配線構造の複雑化を回避することができる。

一態様として、
前記アクティブショート制御回路（４０）は、前記対象ドライブ回路（３６Ｔ）以外の前記下段用ドライブ回路（３６Ｌ）のうち、前記高圧検出回路（５０）側とは反対側で前記対象ドライブ回路（３６Ｔ）に隣接する前記下段用ドライブ回路（３６Ｌ）に接続されている前記スイッチング電源（３３）の前記２次コイル（３４Ｓ）の電位を検出することが好ましい。

この構成によれば、配線構造の複雑化を回避しつつ、アクティブショート制御回路（４０）とそれに電源を供給するスイッチング電源（３３）の２次コイル（３４Ｓ）とを接続する配線を極力短く抑えることができる。よって、当該配線がノイズの影響を受ける可能性を低減することができる。

一態様として、
前記アクティブショート制御回路（４０）は、前記対象ドライブ回路（３６Ｔ）以外の前記下段用ドライブ回路（３６Ｌ）に接続されている前記スイッチング電源（３３）のうち、最も前記低圧直流電源（７）の正極（Ｂ）に近い側に接続された前記スイッチング電源（３３）の前記２次コイル（３４Ｓ）の電位を検出することが好ましい。

対象ドライブ回路（３６Ｔ）に接続されたスイッチング電源（３３）は高圧検出回路（５０）に電源を供給するため、その分だけ相対的に低電位となるのに対して、他の下段用ドライブ回路（３６Ｌ）に接続されたスイッチング電源（３３）の電位は比較的高く保たれる。さらに、当該他の下段用ドライブ回路（３６Ｌ）に接続されたスイッチング電源（３３）のうち、低圧直流電源（７）の正極（Ｂ）に最も近い側に接続されたスイッチング電源（３３）の２次コイル（３４Ｓ）の電位は、配線抵抗の関係で最も高電位となる。このため、上記のように対象ドライブ回路（３６Ｔ）以外の下段用ドライブ回路（３６Ｌ）に接続されているスイッチング電源（３３）の中で低圧直流電源（７）の正極（Ｂ）に最も近い側に接続されたスイッチング電源（３３）をトリガ電源とすることで、電位が最も高くなるスイッチング電源（３３）の２次コイル（３４Ｓ）の電位に基づいて、アクティブショート制御の必要性を的確に判定することができる。よって、必要な場合に適切にアクティブショート制御を実行することができる。

一態様として、
前記アクティブショート制御回路（４０）が、前記高圧検出回路（５０）に対して前記配列方向（Ｘ）における前記対象ドライブ回路（３６Ｔ）側とは反対側に配置されていることが好ましい。

この構成によれば、回路構成素子の配置に関して、アクティブショート制御回路（４０）及び高圧検出回路（５０）をそれぞれ高い配置自由度で構成することができる。

一態様として、
前記アクティブショート制御回路（４０）が、前記高圧検出回路（５０）に対して前記配列方向（Ｘ）に直交する方向（Ｙ）における前記低圧回路領域（６３）側とは反対側に配置されていることが好ましい。

この構成によれば、アクティブショート制御回路（４０）とそれに電源を供給するスイッチング電源（３３）の２次コイル（３４Ｓ）とを接続する配線を大幅に短く抑えることができ、アクティブショート制御に係る誤動作を効果的に抑制することができる。

本開示に係るインバータ制御基板は、上述した各効果のうち、少なくとも１つを奏することができれば良い。

１ インバータ制御基板
２ 高圧直流電源
４ インバータ
７ 低圧直流電源
１１ スイッチング素子
３３ スイッチング電源
３３Ｌ 下段用スイッチング電源
３３ｄ 第四スイッチング電源
３３ｅ 第五スイッチング電源
３３ｆ 第六スイッチング電源
３４Ｐ １次コイル
３４Ｓ ２次コイル
３６ ドライブ回路
３６Ｕ 上段用ドライブ回路
３６Ｌ 下段用ドライブ回路
３６Ｔ 対象ドライブ回路
３６ａ 第一ドライブ回路
３６ｂ 第二ドライブ回路
３６ｃ 第三ドライブ回路
３６ｄ 第四ドライブ回路
３６ｅ 第五ドライブ回路
３６ｆ 第六ドライブ回路
３８ 配線抵抗
３９ 抵抗負荷
４０ アクティブショート制御回路
５０ 高圧検出回路
５１ アイソレーション素子（絶縁型信号伝達素子）
６３ 低圧回路領域
６５ 高圧回路領域
６８ 第三配置領域（高圧検出回路及びアクティブショート制御回路の配置領域）
Ｐ 高圧電源の正極
Ｎ 高圧電源の負極
Ｂ 低圧電源の正極
Ｇ 低圧電源の負極

Claims (5)

1. 高圧直流電源に接続される上下複数相の複数のスイッチング素子を有するインバータを制御するインバータ制御基板であって、
   前記高圧直流電源よりも低圧の低圧直流電源の負極を基準電位とする低圧回路領域と、
   前記高圧直流電源の負極を基準電位とし、前記低圧回路領域とは絶縁された高圧回路領域と、を含み、
   複数の前記スイッチング素子のそれぞれを制御する各スイッチング制御信号に対して個別に駆動力を付与する複数のドライブ回路と、高圧検出回路と、アクティブショート制御回路と、を前記高圧回路領域に備え、
   前記低圧直流電源に接続されて複数の前記ドライブ回路に個別に電力を供給する複数のスイッチング電源を、各スイッチング電源が有する１次コイルが前記低圧回路領域に配置され、且つ、２次コイルが前記高圧回路領域に配置される状態で備え、
   上段側の複数のスイッチング素子に対応する複数の上段用ドライブ回路が所定の配列方向に沿って配置されているとともに、前記低圧回路領域を挟んで、下段側の複数のスイッチング素子に対応する複数の下段用ドライブ回路が前記配列方向に沿って配置され、
   前記高圧検出回路及び前記アクティブショート制御回路の配置領域が、複数の前記下段用ドライブ回路に対して前記配列方向に並んで配置され、
   前記高圧検出回路は、
   複数の前記ドライブ回路のうち、下段側の複数のスイッチング素子に対応する複数の下段用ドライブ回路の１つである対象ドライブ回路に隣接して、前記アクティブショート制御回路よりも前記低圧回路領域に近い位置に配置されており、
   前記対象ドライブ回路に接続されている前記スイッチング電源の前記２次コイルからの電力供給を受けて前記高圧直流電源の電位を検出し、当該検出電位を絶縁型信号伝達素子を介して前記低圧回路領域側に伝達し、
   前記アクティブショート制御回路は、
   複数の前記下段用ドライブ回路のうち、前記対象ドライブ回路以外の前記下段用ドライブ回路に接続されている前記スイッチング電源の前記２次コイルの電位に基づいて、当該電位が低下した場合に下段側の全てのスイッチング素子をオン状態とするインバータ制御基板。
2. 前記アクティブショート制御回路は、前記対象ドライブ回路以外の前記下段用ドライブ回路のうち、前記高圧検出回路側とは反対側で前記対象ドライブ回路に隣接する前記下段用ドライブ回路に接続されている前記スイッチング電源の前記２次コイルの電位を検出する請求項１に記載のインバータ制御基板。
3. 前記アクティブショート制御回路は、前記対象ドライブ回路以外の前記下段用ドライブ回路に接続されている前記スイッチング電源のうち、最も前記低圧直流電源の正極に近い側に接続された前記スイッチング電源の前記２次コイルの電位を検出する請求項１又は２に記載のインバータ制御基板。
4. 前記アクティブショート制御回路が、前記高圧検出回路に対して前記配列方向における前記対象ドライブ回路側とは反対側に配置されている請求項１から３のいずれか一項に記載のインバータ制御基板。
5. 前記アクティブショート制御回路が、前記高圧検出回路に対して前記配列方向に直交する方向における前記低圧回路領域側とは反対側に配置されている請求項１から３のいずれか一項に記載のインバータ制御基板。

Images