JPWO2020080043A1 - 制御モジュールおよび半導体装置 - Google Patents

Abstract

制御モジュールは、複数の電子部品と、コネクタと、回路基板とを備えている。前記回路基板は、上アーム端子接続部と、下アーム端子接続部と、を含んでいる。前記上アーム端子接続部は、前記回路基板の厚さ方向に見て、前記下アーム端子接続部よりも、第１方向の一方側かつ第２方向の一方側に位置する。前記回路基板は、第１配線パターンが形成される第１パターン領域と、第２配線パターンが形成される第２パターン領域と、第３配線パターンが形成される第３パターン領域とを含んでいる。前記第３パターン領域は、前記コネクタを接合する接合領域を含み、かつ、前記厚さ方向に見て、前記第１パターン領域と前記第２パターン領域との間に位置する。前記接合領域は、前記第１方向および前記第２方向のそれぞれにおいて、前記上アーム端子接続部と前記下アーム端子接続部との間に配置されている。

Description

本開示は、複数のスイッチング素子の動作を制御する制御モジュールおよび当該制御モジュールを備える半導体装置に関する。

複数のスイッチング素子が電気的に接合されたパワーモジュールが知られている。スイッチング素子は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などである。各スイッチング素子は、その制御端子（ＭＯＳＦＥＴの場合、ゲート端子）に制御モジュールからの制御信号が入力されて、オン（導通状態）とオフ（遮断状態）とが切り替えられる。たとえば、特許文献１には、パワーモジュールおよび制御モジュール（コントローラを実装するプリント基板）を備える電力変換装置が開示されている。この電力変換装置においては、制御モジュールは、パワーモジュールの上方に配置されている。

特開２０１７−１０８５２１号公報

本開示は、複数のスイッチング素子を備えるパワーモジュールを制御する上で、より好ましい制御モジュールおよび当該制御モジュールを備える半導体装置を提供することを主たる課題とする。

本開示の第１の側面によって提供される制御モジュールは、第１スイッチング素子および第２スイッチング素子の動作を制御する制御モジュールであって、複数の電子部品と、前記制御モジュールの動作電力および入力信号を入力されるコネクタと、前記複数の電子部品および前記コネクタが実装された回路基板と、を備えており、前記回路基板は、第１配線パターンが形成される第１パターン領域と、第２配線パターンが形成される第２パターン領域と、第３配線パターンが形成される第３パターン領域と、前記第１配線パターンおよび前記第１スイッチング素子に導通する第１接続部と、前記第２配線パターンおよび前記第２スイッチング素子に導通する第２接続部と、を含んでおり、前記第１パターン領域、前記第２パターン領域、および、前記第３パターン領域は、厚さ方向に見て、互いに離間しており、前記第１接続部は、前記厚さ方向に見て、前記第２接続部よりも、前記厚さ方向に直交する第１方向の一方側に位置し、かつ、前記厚さ方向に見て、前記第２接続部よりも、前記厚さ方向および前記第１方向の両方に直交する第２方向の一方側に位置し、前記第１パターン領域および前記第２パターン領域はそれぞれ、前記厚さ方向に見て、前記第１方向の一方側の第１端縁と、前記第１方向の他方側の第２端縁と、前記第２方向の一方側の第３端縁と、前記第２方向の他方側の第４端縁と、を含んでおり、前記第１パターン領域の第１端縁は、前記第２パターン領域の第１端縁よりも、前記第１方向の一方側に位置し、前記第１パターン領域の第２端縁は、前記第２パターン領域の第２端縁よりも、前記第１方向の一方側に位置し、前記第１パターン領域の第３端縁は、前記第２パターン領域の第３端縁よりも、前記第２方向の一方側に位置し、前記第３パターン領域は、前記コネクタを接合する接合領域を含み、かつ、前記厚さ方向に見て前記第１パターン領域と前記第２パターン領域との間に位置し、前記接合領域は、前記第１方向および前記第２方向のそれぞれにおいて、前記第１接続部と前記第２接続部との間に配置されている。

本開示の第２の側面によって提供される半導体装置は、前記第１の側面によって提供される制御モジュールと、前記第１スイッチング素子および前記第２スイッチング素子を有するパワーモジュールと、を備える。

本開示によれば、パワーモジュールを制御する上で、より好ましい制御モジュールを提供できる。また、当該制御モジュールを備える半導体装置を提供できる。

第１実施形態にかかる半導体装置の回路構成を示す概要図である。 第１実施形態にかかる上アーム駆動回路の回路図である。 第１実施形態にかかる下アーム駆動回路の回路図である。 第１実施形態にかかる共通回路の回路図である。 第１実施形態にかかるパワーモジュールを示す斜視図である。 第１実施形態にかかる回路基板上の部品レイアウト図である。 第１実施形態にかかる回路基板上の配線レイアウト図である。 第１実施形態にかかる回路基板の分解斜視図である。 第１実施形態にかかる第１配線層を示す平面図である。 第１実施形態にかかる第２配線層を示す平面図である。 第１実施形態にかかる第３配線層を示す平面図である。 第１実施形態にかかる第４配線層を示す平面図である。 第１実施形態にかかる第５配線層を示す平面図である。 第１実施形態にかかる第６配線層を示す平面図である。 第２実施形態にかかる半導体装置の回路構成を示す概要図である。 第２実施形態にかかる上アーム駆動回路の回路図である。 第２実施形態にかかる下アーム駆動回路の回路図である。 第２実施形態にかかる共通回路の回路図である。 第２実施形態にかかる回路基板上の部品レイアウト図である。 第２実施形態にかかる回路基板上の配線レイアウト図である。 第２実施形態にかかる第１配線層を示す平面図である。 第２実施形態にかかる第２配線層を示す平面図である。 第２実施形態にかかる第３配線層を示す平面図である。 第２実施形態にかかる第４配線層を示す平面図である。 第３実施形態にかかる上アーム駆動回路の回路図（一部抜粋）である。 第３実施形態にかかる下アーム駆動回路の回路図（一部抜粋）である。 第３実施形態にかかる回路基板上の部品レイアウト図である。 第４実施形態にかかる上アーム駆動回路の回路図である。 第４実施形態にかかる下アーム駆動回路の回路図である。 第４実施形態にかかる回路基板上の部品レイアウト図である。 第４実施形態にかかる回路基板上の配線レイアウト図である。 第５実施形態にかかる回路基板上の部品レイアウト図である。 第５実施形態にかかる回路基板上の配線レイアウト図である。

本開示の制御モジュールおよび半導体装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明において、同一あるいは類似の構成要素については、同じ符号を付して、その説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。

本開示の制御モジュールは、パワーモジュールを制御するものである。パワーモジュールは、たとえばインバータやコンバータなどの電力変換器に用いられる。以下の説明においては、パワーモジュールと制御モジュールとを備えた半導体装置を例に説明する。

＜第１実施形態＞
本開示の第１実施形態にかかる半導体装置Ａ１について、図１〜図１４を参照して説明する。

図１は、半導体装置Ａ１を示す概要図である。図１に示すように、半導体装置Ａ１は、パワーモジュールＰＭおよび制御モジュールＣＭ１を備えている。

パワーモジュールＰＭは、制御モジュールＣＭ１によって制御され、たとえば直流電力を交流電力に変換する。パワーモジュールＰＭは、直流電力を交流電力に変換するＤＣ／ＡＣインバータに限定されず、交流電力を直流電力に変換するＡＣ／ＤＣコンバータ、直流電力を直流電力に変換（降圧あるいは昇圧）するＤＣ／ＤＣコンバータものであってもよい。パワーモジュールＰＭは、図１に示すように、スイッチング回路ＳＷを備えている。図１に示すパワーモジュールＰＭの回路構成は、一例である。

スイッチング回路ＳＷは、図１に示すように、２つのスイッチング素子Ｑ１，Ｑ２を備えている。各スイッチング素子Ｑ１，Ｑ２に、ダイオードが逆並列に接続されていてもよい。

スイッチング素子Ｑ１，Ｑ２は、たとえば、図１に示すように、ＭＯＳＦＥＴである。各スイッチング素子Ｑ１，Ｑ２は、ＭＯＳＦＥＴに限定されず、ＩＧＢＴやバイポーラトランジスタなど他のトランジスタであってもよい。各スイッチング素子Ｑ１，Ｑ２の構成材料は、たとえばＳｉＣ（炭化ケイ素）である。当該構成材料は、ＳｉＣに限定されず、Ｓｉ（ケイ素）、ＧａＮ（窒化ガリウム）、あるいは、ＧａＡｓ（ヒ化ガリウム）などであってもよい。

スイッチング素子Ｑ１，Ｑ２はそれぞれ、入力信号端子、出力信号端子および制御信号端子を含んでいる。本実施形態においては、スイッチング素子Ｑ１，Ｑ２は、ＭＯＳＦＥＴであるので、入力信号端子はドレイン端子、出力信号端子はソース端子、そして、制御信号端子はゲート端子である。

スイッチング素子Ｑ１の入力信号端子は、端子Ｐに接続されている。端子Ｐは、外部の直流電源（図示略）の高電位側の接続線に接続される。スイッチング素子Ｑ１の出力信号端子は、スイッチング素子Ｑ２の入力信号端子に接続されている。スイッチング素子Ｑ１の出力信号端子とスイッチング素子Ｑ２の入力信号端子との接続点は、２つの端子Ｏ１，Ｏ２に接続されている。２つの端子Ｏ１，Ｏ２は、たとえば１つの端子であってもよいし、３つ以上の端子であってもよい。スイッチング素子Ｑ２の出力信号端子は、端子Ｎに接続されている。端子Ｎは、外部の直流電源の低電位側の接続線に接続される。よって、スイッチング回路ＳＷにおいて、スイッチング素子Ｑ１を上アームとして、スイッチング素子Ｑ２を下アームとして、直列に接続されている。スイッチング素子Ｑ１，Ｑ２の各制御信号端子は、制御モジュールＣＭ１に接続されている。

制御モジュールＣＭ１は、パワーモジュールＰＭ、特に、スイッチング素子Ｑ１，Ｑ２の動作を制御する。制御モジュールＣＭ１は、図１に示す外部電源ＤＣから供給される電力によって、動作する。制御モジュールＣＭ１は、図１に示すように、上アーム駆動回路１０Ａ、下アーム駆動回路２０Ａ、および、共通回路３０Ａを含んでいる。

上アーム駆動回路１０Ａは、上アームであるスイッチング素子Ｑ１の動作を制御する。上アーム駆動回路１０Ａは、スイッチング素子Ｑ１の制御信号端子に制御信号を入力することで、スイッチング素子Ｑ１のオン（導通状態）とオフ（遮断状態）とを切り替える。

下アーム駆動回路２０Ａは、下アームであるスイッチング素子Ｑ２の動作を制御する。下アーム駆動回路２０Ａは、スイッチング素子Ｑ２の制御信号端子に制御信号を入力することで、スイッチング素子Ｑ２のオン（導通状態）とオフ（遮断状態）とを切り替える。

共通回路３０Ａは、制御モジュールＣＭ１において、上アーム駆動回路１０Ａおよび下アーム駆動回路２０Ａに共通して用いられる回路部分である。

図２〜図４は、制御モジュールＣＭ１の回路構成を説明するための図である。図２は、上アーム駆動回路１０Ａの回路構成例を示している。図３は、下アーム駆動回路２０Ａの回路構成例を示している。図４は、共通回路３０Ａの回路構成例を示している。

上アーム駆動回路１０Ａは、図２に示すように、その機能構成として、絶縁電源部１１、ゲートドライバ部１２、駆動補助部１３、サージ保護部１４、短絡保護部１５、二次側電源部１６および電圧保護部１７を含んでいる。下アーム駆動回路２０Ａは、図３に示すように、その機能構成として、絶縁電源部２１、ゲートドライバ部２２、駆動補助部２３、サージ保護部２４、短絡保護部２５、二次側電源部２６および電圧保護部２７を含んでいる。

絶縁電源部１１，２１はそれぞれ、上アーム駆動回路１０Ａ、下アーム駆動回路２０Ａが動作するための電力を生じさせる。絶縁電源部１１は、絶縁トランス１１１および電源ＩＣ１１２を含んでおり、絶縁電源部２１は、絶縁トランス２１１および電源ＩＣ２１２を含んでいる。絶縁トランス１１１，２１１はそれぞれ、変圧を行うとともに、入力側と出力側とを絶縁する。電源ＩＣ１１２，２１２はそれぞれ、絶縁トランス１１１，２１１の入力側（図２，３の左側）に配置され、絶縁電源部１１，２１において、電圧の制御を行う。

ゲートドライバ部１２，２２はそれぞれ、上アームのスイッチング素子Ｑ１、下アームのスイッチング素子Ｑ２を動作させるための制御信号を発生させる。ゲートドライバ部１２は、制御ＩＣ１２１を含んでおり、ゲートドライバ部２２は、制御ＩＣ２２１を含んでいる。制御ＩＣ１２１，２２１はともに、スイッチング素子Ｑ１，Ｑ２の動作を制御するための専用ＩＣである。制御ＩＣ１２１，２２１はともに、その内部において絶縁されている。よって、制御ＩＣ１２１，２２１は、絶縁型のゲートドライバＩＣである。また、制御ＩＣ１２１，２２１は、ミラークランプ回路を内蔵している。なお、ミラークランプ回路が内蔵されていない場合には、制御ＩＣ１２１，２２１の外方にミラークランプ回路を設けてもよい。

駆動補助部１３，２３はそれぞれ、ゲートドライバ部１２，２２を補助し、各スイッチング素子Ｑ１，Ｑ２の駆動を補助する。駆動補助部１３，２３はそれぞれ、ゲートドライバ部１２，２２によって発生された制御信号をスイッチング素子Ｑ１，Ｑ２の各制御信号端子に入力するのに適した信号に変換する。そして、当該変換した信号をスイッチング素子Ｑ１，Ｑ２に出力する。駆動補助部１３は、電流制限回路１３１、トランジスタ１３２，１３３および複数のバイアスコンデンサ１３４，１３５を含んでおり、駆動補助部２３は、電流制限回路２３１、トランジスタ２３２，２３３および複数のバイアスコンデンサ２３４，２３５を含んでいる。

電流制限回路１３１，２３１は、スイッチング素子Ｑ１，Ｑ２の制御信号端子に接続される。電流制限回路１３１，２３１はともに、図２および図３に示すように、複数のダイオードと複数の抵抗器との組み合わせで構成されている。電流制限回路１３１，２３１は、複数の抵抗器の抵抗値を調整することで、スイッチング素子Ｑ１，Ｑ２のスイッチング速度を調整する。図２および図３の例示においては、ダイオードを用いることで、スイッチング素子Ｑ１，Ｑ２のオン時とオフ時とにおける各スイッチング速度を個別に調整できるように構成されている。電流制限回路１３１，２３１はそれぞれ、複数のダイオードと複数の抵抗器とを組み合わせた構成に限定されず、複数の抵抗器のみあるいは単体の抵抗器のみによって構成されていてもよい。電流制限回路１３１，２３１は、スイッチング素子Ｑ１，Ｑ２のゲート抵抗である。

トランジスタ１３２，１３３は、スイッチング素子Ｑ１のオンとオフとを切り替えるための素子である。トランジスタ１３２，１３３は、いわゆるプリドライバである。トランジスタ１３２，１３３は、制御ＩＣ１２１によって、オンとオフとの切り替えが制御される。トランジスタ１３２，１３３は、たとえば、図２に示すように、バイポーラトランジスタであるが、これに限定されず、他のトランジスタであってもよい。トランジスタ１３２がオンで、トランジスタ１３３がオフであるとき、スイッチング素子Ｑ１の制御信号端子の電位を上げて、制御電圧（ゲート電圧）を高くする。これにより、スイッチング素子Ｑ１がオンになる。一方、トランジスタ１３２がオフで、トランジスタ１３３がオンであるとき、スイッチング素子Ｑ１の制御信号端子の電位を下げて、制御電圧（ゲート電圧）を低くする。これにより、スイッチング素子Ｑ１がオフになる。

トランジスタ２３２，２３３は、スイッチング素子Ｑ２のオンとオフとを切り替えるための素子である。トランジスタ２３２，２３３は、いわゆるプリドライバである。トランジスタ２３２，２３３は、制御ＩＣ２２１によって、オンとオフとの切り替えが制御される。トランジスタ２３２，２３３は、たとえば、図３に示すように、バイポーラトランジスタであるが、これに限定されず、他のトランジスタであってもよい。トランジスタ２３２がオンで、トランジスタ２３３がオフであるとき、スイッチング素子Ｑ２の制御信号端子の電位を上げて、制御電圧（ゲート電圧）を高くする。これにより、スイッチング素子Ｑ２がオンになる。一方、トランジスタ２３２がオフで、トランジスタ２３３がオンであるとき、スイッチング素子Ｑ２の制御信号端子の電位を下げて、制御電圧（ゲート電圧）を低くする。これにより、スイッチング素子Ｑ２がオフになる。

バイアスコンデンサ１３４，２３４はそれぞれ、正バイアス側の電流を供給するものである。バイアスコンデンサ１３５，２３５はそれぞれ、負バイアス側の電流を供給するものである。

駆動補助部１３において、スイッチング素子Ｑ１がオンのとき、上記するようにトランジスタ１３２がオンであり、トランジスタ１３３がオフである。このとき、スイッチング素子Ｑ１の出力信号端子からバイアスコンデンサ１３４、トランジスタ１３２、そして、電流制限回路１３１（図２の上側のダイオードと複数の抵抗器）を通って、スイッチング素子Ｑ１の制御信号端子に電流が流れる。一方、スイッチング素子Ｑ１がオフのとき、上記するようにトランジスタ１３２がオフであり、トランジスタ１３３がオンである。このとき、スイッチング素子Ｑ１の制御信号端子から電流制限回路１３１（図２の下側のダイオードと複数の抵抗器）、トランジスタ１３３、そして、バイアスコンデンサ１３５を通って、スイッチング素子Ｑ１の出力信号端子に電流が流れる。駆動補助部２３においても同様である。

サージ保護部１４，２４はそれぞれ、スイッチング素子Ｑ１，Ｑ２の制御信号端子をサージ電圧から保護するためのものである。

短絡保護部１５，２５はそれぞれ、スイッチング素子Ｑ１，Ｑ２における短絡保護のためのものである。短絡保護部１５は、図２に示すように、２つのダイオード１５１を含んでおり、短絡保護部２５は、図３に示すように、２つのダイオード２５１を含んでいる。２つのダイオード１５１のアノード側の端子電圧を２つの抵抗Ｒ１によって分圧した電圧が、制御ＩＣ１２１のＳＣＰＩＮ端子に入力される。同様に、２つのダイオード２５１のアノード側の端子電圧を２つの抵抗Ｒ２によって分圧した電圧が、制御ＩＣ２２１のＳＣＰＩＮ端子に入力される。短絡保護部１５，２５は、制御ＩＣ１２１，２２１が電圧検知型の短絡検出を行うためのものである。たとえば、スイッチング素子Ｑ１，Ｑ２において、短絡が発生すると、スイッチング素子Ｑ１，Ｑ２に大きな電流が流れる。このとき、短絡保護部１５，２５のアノード側の端子電圧が上昇する。よって、制御ＩＣ１２１，２２１は、ＳＣＰＩＮ端子に入力される電圧の値を監視することで、スイッチング素子Ｑ１，Ｑ２の過電流、つまり、短絡を検出できる。

二次側電源部１６，２６はそれぞれ、絶縁電源部１１，２１の後段（図２，３の右側）に設けられている。二次側電源部１６，２６はそれぞれ、絶縁電源部１１，２１の出力を適当な電圧に変換する。二次側電源部１６は、図２に示すように、ＬＤＯ１６１を含んでおり、二次側電源部２６は、図３に示すように、ＬＤＯ２６１を含んでいる。ＬＤＯ１６１，２６１はともに、低ドロップアウトリニアレギュレータである。

電圧保護部１７，２７はそれぞれ、電源保護のために、過電圧および低電圧などを監視する。電圧保護部１７，２７は、過電圧および低電圧が発生すると、ゲートドライバ部１２，２２に、制御ＩＣ１２１，２２１を強制シャットダウンさせる。電圧保護部１７は、図２に示すように、複数のコンパレータ１７１を含んでおり、電圧保護部２７は、図３に示すように、複数のコンパレータ２７１を含んでいる。

共通回路３０Ａは、制御モジュールＣＭ１において、上アーム駆動回路１０Ａおよび下アーム駆動回路２０Ａに共通して用いられる回路部分である。図４は、共通回路３０Ａの詳細な回路構成を示している。共通回路３０Ａは、図４に示すように、入力フィルタ部３１、一次側電源部３２、論理回路部３３およびサーミスタ出力部３４を含んでいる。

入力フィルタ部３１は、外部電源ＤＣから供給される直流電圧ＶＣＣを安定させる。

一次側電源部３２は、入力フィルタ部３１の後段（図４の右側）に配置されている。一次側電源部３２は、入力フィルタ部３１の出力を適当な電圧に変換する。一次側電源部３２は、図４に示すように、ＬＤＯ３２１を含んでいる。ＬＤＯ３２１は、低ドロップアウトリニアレギュレータである。ＬＤＯ３２１は、論理回路部３３などの電源として機能する。

論理回路部３３は、イネーブル信号、上アーム駆動回路１０Ａからのフォールト信号、および、下アーム駆動回路２０Ａからのフォールト信号などが入力される。論理回路部３３は、入力される信号に基づいて、たとえば、上アーム駆動回路１０Ａが異常状態となった場合に、下アーム駆動回路２０Ａを停止させる。逆もまた同様である。

サーミスタ出力部３４は、端子ＴＨ１、ＴＨ２を介して外部に取り付けられたサーミスタからの信号が入力され、温度異常状態を検出するためのものである。

図２〜図４における複数の端子ＣＰは、制御モジュールＣＭ１に、制御モジュールＣＭ１の動作電力および制御モジュールＣＭ１への入力信号を入力するための外部端子である。複数の端子ＣＰは、後述するコネクタＣＮＴ１の一部である。

図５〜図１４は、第１実施形態にかかる半導体装置Ａ１のデバイス構造を説明するための図である。説明の便宜上、図５〜図１４において、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向と定義する。必要に応じて、ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。ｚ方向は、半導体装置Ａ１における厚さ方向である。また、ｚ１方向を下、ｚ２方向を上という場合もある。

図５は、パワーモジュールＰＭのデバイス構造を示す斜視図である。パワーモジュールＰＭは、図５に示すように、そのデバイス構造において、複数の電力端子５１、複数の信号端子５２、ケース５３および天板５４を含んでいる。パワーモジュールＰＭには、スイッチング素子Ｑ１，Ｑ２が内蔵されている。

複数の電力端子５１は、２つの電源端子５１１，５１２および２つの出力端子５１３，５１４を含んでいる。

２つの電源端子５１１，５１２は、半導体装置Ａ１の外部に配置された直流電源（図示略）に接続される。２つの電源端子５１１，５１２は、ケース５３に支持されている。各電源端子５１１，５１２の構成材料はともに、たとえば銅である金属薄板である。当該金属薄板の表面には、ニッケル（Ｎｉ）めっきが施されてもよい。電源端子５１１は、パワーモジュールＰＭの正極（Ｐ端子）である。電源端子５１２は、パワーモジュールＰＭの負極（Ｎ端子）である。２つの電源端子５１１，５１２は、ｙ方向において互いに離間して配置されている。各電源端子５１１，５１２はともに、同一形状である。各電源端子５１１，５１２は、その一部がパワーモジュールＰＭの外部に露出し、かつ、ｚ方向に対して直交する部分には、ｚ方向に貫通する接続孔が設けられている。当該接続孔には、ボルトなどの締結部材が挿入される。また、電源端子５１１は、パワーモジュールＰＭの内部において、スイッチング素子Ｑ１の入力信号端子に接続されて、電源端子５１２は、パワーモジュールＰＭの内部において、スイッチング素子Ｑ２の出力信号端子に接続されている。電源端子５１１は、図１に示す回路構成における端子Ｐに相当し、電源端子５１２は、図１に示す回路構成における端子Ｎに相当する。

２つの出力端子５１３，５１４は、半導体装置Ａ１の外部に配置されたモータなどの負荷に接続される。２つの出力端子５１３，５１４は、ケース５３に支持されている。各出力端子５１３，５１４の構成材料はともに、電源端子５１１，５１２と同一の金属薄板である。当該金属薄板の表面には、ニッケルめっきが施されていてもよい。２つの出力端子５１３，５１４は、ｘ方向において電源端子５１１，５１２とは反対側に位置する。２つの出力端子５１３，５１４は、ｙ方向において互いに離間して配置されている。２つの出力端子５１３，５１４は、複数に分割されていない単一である構成でもよい。２つの出力端子５１３，５１４はともに、同一形状である。各出力端子５１３，５１４はともに、その一部がパワーモジュールＰＭの外部に露出し、かつ、ｚ方向に対して直交する部分には、ｚ方向に貫通する接続孔が設けられている。当該接続孔には、ボルトなどの締結部材が挿入される。また、出力端子５１３，５１４はともに、スイッチング素子Ｑ１の出力信号端子とスイッチング素子Ｑ２の入力信号端子との接続点に導通している。出力端子５１３は、図１に示す回路構成における端子Ｏ１に相当し、出力端子５１４は、図１に示す回路構成における端子Ｏ２に相当する。

複数の信号端子５２は、パワーモジュールＰＭのスイッチング素子Ｑ１，Ｑ２を制御するための各種信号の入力端子あるいは出力端子である。複数の信号端子５２には、一対の制御信号端子５２１Ａ，５２１Ｂ、一対の素子電流検出端子５２２Ａ，５２２Ｂ、一対の出力信号端子５２３Ａ，５２３Ｂ、電源電流検出端子５２４および２つのサーミスタ端子５２５を含んでいる。

一対の制御信号端子５２１Ａ，５２１Ｂは、パワーモジュールＰＭの外部接続端子の一要素である。一対の制御信号端子５２１Ａ，５２１Ｂは、制御モジュールＣＭ１に接続される。一対の制御信号端子５２１Ａ，５２１Ｂは、ケース５３に支持されている。一対の制御信号端子５２１Ａ，５２１Ｂはそれぞれ、その一部がパワーモジュールＰＭの外部に露出しており、当該露出した部分は、天板５４からｚ２方向に向けて突出している。一対の制御信号端子５２１Ａ，５２１Ｂは、たとえば銅を構成材料とする金属棒である。当該金属棒の表面には、錫（Ｓｎ）めっきが施されている。当該金属棒の表面と錫めっきとの間に、ニッケルめっきが施されていてもよい。制御信号端子５２１Ａは、スイッチング素子Ｑ１の制御信号端子（ゲート端子）に導通しており、制御信号端子５２１Ｂは、スイッチング素子Ｑ２の制御信号端子（ソース端子）に導通している。制御信号端子５２１Ａは、図１に示す回路構成における端子Ｇ１に相当し、制御信号端子５２１Ｂは、図１に示す回路構成における端子Ｇ２に相当する。

一対の素子電流検出端子５２２Ａ，５２２Ｂは、パワーモジュールＰＭの外部接続端子の一要素である。一対の素子電流検出端子５２２Ａ，５２２Ｂは、制御モジュールＣＭ１に接続される。一対の素子電流検出端子５２２Ａ，５２２Ｂは、ケース５３に支持されている。一対の素子電流検出端子５２２Ａ，５２２Ｂはともに、ｚ方向において、一対の制御信号端子５２１Ａ，５２１Ｂが突出する側に向けて突出している。一対の素子電流検出端子５２２Ａ，５２２Ｂはともに、一対の制御信号端子５２１Ａ，５２１Ｂと同一の構成材料に基づく金属棒から構成される。一対の素子電流検出端子５２２Ａ，５２２Ｂの形状はともに、一対の制御信号端子５２１Ａ，５２１Ｂの形状と同一である。素子電流検出端子５２２Ａは、スイッチング素子Ｑ１の出力信号端子（ソース端子）に導通しており、素子電流検出端子５２２Ｂは、スイッチング素子Ｑ２の出力信号端子（ソース端子）に導通している。素子電流検出端子５２２Ａは、図１に示す回路構成における端子Ｓ１に相当し、素子電流検出端子５２２Ｂは、図１に示す回路構成における端子Ｓ２に相当する。

一対の出力信号端子５２３Ａ，５２３Ｂは、パワーモジュールＰＭの外部接続端子の一要素である。一対の出力信号端子５２３Ａ，５２３Ｂは、制御モジュールＣＭ１に接続される。一対の出力信号端子５２３Ａ，５２３Ｂは、ケース５３に支持されている。一対の出力信号端子５２３Ａ，５２３Ｂはともに、ｚ方向において、一対の制御信号端子５２１Ａ，５２１Ｂが突出する側に向けて突出している。一対の出力信号端子５２３Ａ，５２３Ｂはともに、一対の制御信号端子５２１Ａ，５２１Ｂと同一の構成材料に基づく金属棒から構成される。一対の出力信号端子５２３Ａ，５２３Ｂの形状はともに、一対の制御信号端子５２１Ａ，５２１Ｂの形状と同一である。出力信号端子５２３Ａは、スイッチング素子Ｑ１の出力信号端子（ソース端子）に導通しており、出力信号端子５２３Ｂは、スイッチング素子Ｑ２の出力信号端子（ソース端子）に導通している。出力信号端子５２３Ａは、図１に示す回路構成における端子ＳＳ１に相当し、出力信号端子５２３Ｂは、図１に示す回路構成における端子ＳＳ２に相当する。

電源電流検出端子５２４は、パワーモジュールＰＭの外部接続端子の一要素である。電源電流検出端子５２４は、制御モジュールＣＭ１に接続される。電源電流検出端子５２４は、ケース５３に支持されている。電源電流検出端子５２４は、ｚ方向において、一対の制御信号端子５２１Ａ，５２１Ｂが突出する側に向けて突出している。電源電流検出端子５２４は、一対の制御信号端子５２１Ａ，５２１Ｂと同一の構成材料に基づく金属棒から構成される。電源電流検出端子５２４の形状は、一対の制御信号端子５２１Ａ，５２１Ｂの形状と同一である。電源電流検出端子５２４は、スイッチング素子Ｑ１の入力信号端子（ドレイン端子）に導通している。電源電流検出端子５２４は、図１に示す回路構成における端子ＤＳ１に相当する。

２つのサーミスタ端子５２５は、パワーモジュールＰＭの外部接続端子の一要素である。２つのサーミスタ端子５２５は、制御モジュールＣＭ１に接続される。２つのサーミスタ端子５２５は、ケース５３に支持されている。２つのサーミスタ端子５２５はともに、ｚ方向において、一対の制御信号端子５２１Ａ，５２１Ｂが突出する側に向けて突出している。２つのサーミスタ端子５２５はともに、一対の制御信号端子５２１Ａ，５２１Ｂと同一の構成材料に基づく金属棒から構成される。２つのサーミスタ端子５２５の形状はともに、一対の制御信号端子５２１Ａ，５２１Ｂの形状と同一である。２つのサーミスタ端子５２５は、図４に示す回路構成における端子ＴＨ１，ＴＨ２に相当する。

ケース５３は、スイッチング素子Ｑ１，Ｑ２を覆う容器である。ケース５３は、電気絶縁部材であって、たとえばＰＰＳ（ポリフェニレンサルファイド）など、電気絶縁性を有し、かつ耐熱性に優れた合成樹脂から構成される。

天板５４は、ケース５３によって形成されたパワーモジュールＰＭの内部領域を塞いでいる。天板５４は、電気絶縁性を有する合成樹脂から構成される。制御モジュールＣＭ１は、天板５４上に搭載される。

パワーモジュールＰＭにおいて、制御信号端子５２１Ａ、素子電流検出端子５２２Ａおよび出力信号端子５２３Ａは、図５に示すように、ｘ方向に並んでおり、かつ、平面視において、ｙ１方向側に配置されている。これらの端子は、隣接している。また、制御信号端子５２１Ａ、素子電流検出端子５２２Ａおよび出力信号端子５２３Ａは、平面視において、パワーモジュールＰＭのｘ方向の中央よりも、ｘ１方向側に位置する。

パワーモジュールＰＭにおいて、制御信号端子５２１Ｂ、素子電流検出端子５２２Ｂおよび出力信号端子５２３Ｂは、図５に示すように、ｘ方向に並んでおり、かつ、平面視において、ｙ２方向側に配置されている。これらの端子は、隣接している。制御信号端子５２１Ｂ、素子電流検出端子５２２Ｂおよび出力信号端子５２３Ｂは、平面視において、パワーモジュールＰＭのｘ方向の中央よりも、ｘ２方向側に位置する。

パワーモジュールＰＭにおいて、制御信号端子５２１Ａと制御信号端子５２１Ｂとは、図５に示すように、平面視において、パワーモジュールＰＭの中心点Ｐ１を基準におよそ点対称に配置されている。素子電流検出端子５２２Ａと素子電流検出端子５２２Ｂとは、平面視において、図５に示すように、パワーモジュールＰＭの中心点Ｐ１を基準におよそ点対称に配置されている。出力信号端子５２３Ａと出力信号端子５２３Ｂとは、平面視において、図５に示すように、パワーモジュールＰＭの中心点Ｐ１を基準におよそ点対称に配置されている。中心点Ｐ１は、パワーモジュールＰＭのｘ方向両端の中点を通る中央線とｙ方向両端の中点を通る中央線との交点である。

パワーモジュールＰＭにおいて、電源電流検出端子５２４は、図５に示すように、パワーモジュールＰＭのｙ１方向側に配置され、かつ、ｘ１方向側に配置されている。２つのサーミスタ端子５２５は、図５に示すように、パワーモジュールＰＭのｙ１方向側に配置され、かつ、ｘ２方向側に配置されている。２つのサーミスタ端子５２５は、隣接している。制御信号端子５２１Ａ、素子電流検出端子５２２Ａ、出力信号端子５２３Ａ、電源電流検出端子５２４および２つのサーミスタ端子５２５は、ｘ方向に見て、重なる。

制御モジュールＣＭ１は、そのデバイス構造において、回路基板６０と、コネクタＣＮＴ１と、複数の電子部品とを備えている。複数の電子部品とコネクタＣＮＴ１とは、回路基板６０に実装されている。複数の電子部品は、第１部品群、第２部品群および第３部品群を含んでいる。第１部品群は、図２に示す上アーム駆動回路１０Ａを構成する電子部品の集合である。よって、第１部品群によって、スイッチング素子Ｑ１の動作が制御される。第２部品群は、図３に示す下アーム駆動回路２０Ａを構成する電子部品の集合である。よって、第２部品群によって、スイッチング素子Ｑ２の動作が制御される。第３部品群は、図４に示す共通回路３０Ａを構成する電子部品の集合である。

図６および図７は、制御モジュールＣＭ１のデバイス構造を示す平面図である。図６は、回路基板６０上の部品レイアウトを示している。図７は、回路基板６０上の配線レイアウトを示している。図７においては、複数の電子部品およびコネクタＣＮＴ１を想像線（破線）で示している。

コネクタＣＮＴ１は、制御モジュールＣＭ１に、その動作電力および入力信号を入力するためのハードウェアインタフェースである。コネクタＣＮＴ１は、回路基板６０のｚ２方向側の面に搭載されている。コネクタＣＮＴ１の外形は、略直方体である。コネクタＣＮＴ１は、図６に示すように、コネクタＣＮＴ１の長辺方向と回路基板６０の短辺方向とが、略同じとなるように、配置されている。コネクタＣＮＴ１は、平面視において、ｙ方向に延びる矩形状である。コネクタＣＮＴ１は、ｚ２方向側から外部端子が接続されるように搭載されている。よって、コネクタＣＮＴ１の挿入口は上方（ｚ２方向）を向いている。

コネクタＣＮＴ１は、図６に示すように、平面視において、回路基板６０のｘ方向における中央線ＬＣｘに重なり、かつ、平面視において、回路基板６０のｙ方向における中央線ＬＣｙに重なる。また、コネクタＣＮＴ１は、平面視において回路基板６０の２つの対角線ＬＤ１，ＬＤ２の交点Ｐ２に重なっている。本実施形態においては、回路基板６０が平面視矩形状であり、中央線ＬＣｘおよび中央線ＬＣｙは、平面視において、回路基板６０の２つの対角線ＬＤ１，ＬＤ２の交点Ｐ２を通る。よって、コネクタＣＮＴ１は、平面視において、回路基板６０の中央に配置されている。コネクタＣＮＴ１を基準として、第１部品群と第２部品群とがおよそ点対称に配置されている。

図６に示すように、絶縁電源部１１は、平面視において、回路基板６０のｘ１方向側であり、かつ、ｙ２方向側に配置されている。絶縁電源部１１のｘ２方向の隣には、ゲートドライバ部１２が配置されている。ゲートドライバ部１２のｙ１方向側には、電圧保護部１７、駆動補助部１３およびサージ保護部１４がこの順序で配置されている。また、絶縁電源部１１のｙ１方向側には、二次側電源部１６が配置されている。

図６に示すように、絶縁電源部２１は、平面視において、回路基板６０のｘ２方向側であり、かつ、ｙ１方向側に配置されている。絶縁電源部２１のｘ１方向の隣には、ゲートドライバ部２２が配置されている。ゲートドライバ部２２のｙ２方向側には、駆動補助部２３およびサージ保護部２４がこの順序で配置されている。また、絶縁電源部２１のｙ２方向側には、二次側電源部２６および電圧保護部２７がこの順序で配置されている。

図６に示すように、短絡保護部１５，２５は、平面視において、回路基板６０のｘ１方向側であり、かつ、ｙ１方向側に配置されている。

回路基板６０は、図６および図７に示すように、平面視において、略矩形状である。回路基板６０は、平面視において、各々がｘ方向に延びる一対の第１端縁６０ａと、各々がｙ方向に延びる一対の第２端縁６０ｂとを有している。各第１端縁６０ａは、各第２端縁６０ｂよりも長い。回路基板６０は、ｘ方向に延びた矩形である。

回路基板６０は、多層基板である。回路基板６０は、互いに絶縁層を介して積層された複数の配線層Ｌｙを含んでいる。本実施形態においては、回路基板６０は、第１配線層Ｌｙ１、第２配線層Ｌｙ２、第３配線層Ｌｙ３、第４配線層Ｌｙ４、第５配線層Ｌｙ５および第６配線層Ｌｙ６を含んでいる。図８は、回路基板６０の多層構造を示した、各配線層Ｌｙ１〜Ｌｙ６の分解斜視図である。図示は省略するが、これらの各配線層Ｌｙ１〜Ｌｙ６の間にはそれぞれ絶縁層が挟まれている。第１配線層Ｌｙ１は、回路基板６０のｚ２方向側の表層である。第６配線層Ｌｙ６は、回路基板６０のｚ１方向側の表層である。

図９は、第１配線層Ｌｙ１を示す平面図である。第１配線層Ｌｙ１は、たとえば図９に示すように、配線がパターニングされている。図１０は、第２配線層Ｌｙ２を示す平面図である。第２配線層Ｌｙ２は、たとえば図１０に示すように、配線がパターニングされている。図１１は、第３配線層Ｌｙ３を示す平面図である。第３配線層Ｌｙ３は、たとえば図１１に示すように、配線がパターニングされている。図１２は、第４配線層Ｌｙ４を示す平面図である。第４配線層Ｌｙ４は、たとえば図１２に示すように、配線がパターニングされている。図１３は、第５配線層Ｌｙ５を示す平面図である。第５配線層Ｌｙ５は、たとえば図１３に示すように、配線がパターニングされている。図１４は、第６配線層Ｌｙ６を示す平面図である。第６配線層Ｌｙ６は、たとえば図１４に示すように、配線がパターニングされている。

回路基板６０は、図６〜図１４に示すように、複数の端子接続部７０、第１パターン領域８１、第２パターン領域８２、第３パターン領域８３、第１絶縁領域９１および第２絶縁領域９２を含んでいる。

複数の端子接続部７０はそれぞれ、回路基板６０をｚ方向に貫通しており、パワーモジュールＰＭの各信号端子５２が挿通される。本実施形態においては、複数の端子接続部７０は、一対の制御信号接続部７１Ａ，７１Ｂ、一対の素子電流検出接続部７２Ａ，７２Ｂ、一対の出力信号接続部７３Ａ，７３Ｂ、電源電流検出接続部７４および２つのサーミスタ接続部７５を含んでいる。制御信号接続部７１Ａ、素子電流検出接続部７２Ａおよび出力信号接続部７３Ａを合わせて、上アーム端子接続部７０Ａという。また、制御信号接続部７１Ｂ、素子電流検出接続部７２Ｂおよび出力信号接続部７３Ｂを合わせて、下アーム端子接続部７０Ｂという。

制御信号接続部７１Ａは、制御信号端子５２１Ａが挿通され、スイッチング素子Ｑ１の制御信号端子（ゲート端子）に導通する。制御信号接続部７１Ａは、第１パターン領域８１に形成されている。第１パターン領域８１に導通する。制御信号接続部７１Ｂは、制御信号端子５２１Ｂが挿通され、スイッチング素子Ｑ２の制御信号端子（ゲート端子）に導通する。また、制御信号接続部７１Ｂは、第２パターン領域８２に導通する。制御信号接続部７１Ａは、平面視において、制御信号接続部７１Ｂよりも、ｘ１方向に位置し、かつ、ｙ１方向に位置する。

素子電流検出接続部７２Ａは、素子電流検出端子５２２Ａが挿通され、スイッチング素子Ｑ１の出力信号端子（ソース端子）に導通する。また、素子電流検出接続部７２Ａは、第１パターン領域８１に導通する。素子電流検出接続部７２Ｂは、素子電流検出端子５２２Ｂが挿通され、スイッチング素子Ｑ２の出力信号端子（ソース端子）に導通する。また、素子電流検出接続部７２Ｂは、第２パターン領域８２に導通する。素子電流検出接続部７２Ａは、平面視において、素子電流検出接続部７２Ｂよりも、ｘ１方向に位置し、かつ、ｙ１方向に位置する。

出力信号接続部７３Ａは、出力信号端子５２３Ａが挿通され、スイッチング素子Ｑ１の出力信号端子（ソース端子）に導通する。また、出力信号接続部７３Ａは、第１パターン領域８１に導通する。出力信号接続部７３Ｂは、出力信号端子５２３Ｂが挿通され、スイッチング素子Ｑ２の出力信号端子（ソース端子）に導通する。また、出力信号接続部７３Ｂは、第２パターン領域８２に導通する。出力信号接続部７３Ａは、平面視において、出力信号接続部７３Ｂよりも、ｘ１方向に位置し、かつ、ｙ１方向に位置する。

電源電流検出接続部７４は、電源電流検出端子５２４が挿通され、スイッチング素子Ｑ１の入力信号端子（ドレイン端子）に導通する。電源電流検出接続部７４は、平面視において、回路基板６０のうち、ｘ１方向寄りであって、かつ、ｙ１方向寄りに配置されている。図６に示すように、短絡保護部１５，２５は、電源電流検出接続部７４の近くに配置される。電源電流検出接続部７４には、高電圧が印加されうるため、短絡保護部１５，２５を構成するダイオード１５１，２５１は、比較的耐電圧が高いものが利用される。

２つのサーミスタ接続部７５はそれぞれ、２つのサーミスタ端子５２５が１つずつ挿通される。２つのサーミスタ接続部７５は、第３パターン領域８３に導通する。２つのサーミスタ接続部７５は、ｘ方向に並んでいる。２つのサーミスタ接続部７５は、回路基板６０のうち、ｘ２方向寄りであって、かつ、ｙ１方向寄りに配置されている。

制御モジュールＣＭ１において、制御信号接続部７１Ａ、素子電流検出接続部７２Ａ、出力信号接続部７３Ａ、電源電流検出接続部７４および２つのサーミスタ接続部７５は、ｘ方向に見て、重なっている。

制御モジュールＣＭ１において、上アーム端子接続部７０Ａ（制御信号接続部７１Ａ、素子電流検出接続部７２Ａおよび出力信号接続部７３Ａ）は、回路基板６０のｙ１方向側の第１端縁６０ａに沿って配置されている。下アーム端子接続部７０Ｂ（制御信号接続部７１Ｂ、素子電流検出接続部７２Ｂおよび出力信号接続部７３Ｂ）は回路基板６０のｙ２方向側の第１端縁６０ａに沿って配置されている。

制御モジュールＣＭ１において、制御信号接続部７１Ａ、素子電流検出接続部７２Ａおよび出力信号接続部７３Ａは、ｘ方向に隣接している。素子電流検出接続部７２Ａと出力信号接続部７３Ａとは、制御信号接続部７１Ａを挟んで反対側に配置されている。素子電流検出接続部７２Ａは、制御信号接続部７１Ａよりもｘ２方向側に位置し、出力信号接続部７３Ａは、制御信号接続部７１Ａよりもｘ１方向側に位置する。また、制御信号接続部７１Ａ、素子電流検出接続部７２Ａおよび出力信号接続部７３Ａは、ｘ方向における、回路基板６０の中央線ＬＣｘよりもｘ１方向側に位置する。

制御モジュールＣＭ１において、制御信号接続部７１Ｂ、素子電流検出接続部７２Ｂおよび出力信号接続部７３Ｂは、ｘ方向に隣接している。素子電流検出接続部７２Ｂと出力信号接続部７３Ｂとは、制御信号接続部７１Ｂを挟んで反対側に配置されている。素子電流検出接続部７２Ｂは、制御信号接続部７１Ｂよりもｘ１方向側に位置し、出力信号接続部７３Ｂは、制御信号接続部７１Ｂよりもｘ２方向側に位置する。また、制御信号接続部７１Ｂ、素子電流検出接続部７２Ｂおよび出力信号接続部７３Ｂは、ｘ方向において、回路基板６０の中央線ＬＣｘよりもｘ２方向側に位置する。

第１パターン領域８１、第２パターン領域８２および第３パターン領域８３は、平面視において、互いに離間している。第１パターン領域８１には、第１配線パターンが形成される。第２パターン領域８２には、第２配線パターンが形成される。第３パターン領域８３には、第３配線パターンが形成される。第１パターン領域８１、第２パターン領域８２および第３パターン領域８３は、各配線層Ｌｙ１〜Ｌｙ６に跨っており、第１配線パターン、第２配線パターンおよび第３配線パターンは、各配線層Ｌｙ１〜Ｌｙ６にそれぞれ形成されている。第１配線パターン、第２配線パターンおよび第３配線パターンは、各配線層Ｌｙ１〜Ｌｙ６の間の絶縁層においては、たとえば各絶縁層に設けられたビアによって導通している。第１配線パターン、第２配線パターンおよび第３配線パターンは、たとえば図１４に示す第６配線層Ｌｙ６において、ベタパターンである。このベタパターン（第６配線層Ｌｙ６における第１配線パターン、第２配線パターンおよび第３配線パターン）は、グラウンド接続されていてもよいし、されていなくてもよい。第１配線パターン、第２配線パターンおよび第３配線パターンはそれぞれ、各配線層Ｌｙ１〜Ｌｙ６において、連続した１つの物体である必要はなく、互いに離間した複数の金属層を含んで構成されていてもよい。たとえば、図１２に示す第４配線層Ｌｙ４においては、第１配線パターン、第２配線パターンおよび第３配線パターンは、複数の金属層に分割されており、これらの金属層によって電気経路がパターニングされている。

第１パターン領域８１には、上記第１部品群の一部が配置される。この第１部品群の一部は、第１配線パターンに導通する。第１パターン領域８１は、平面視において、回路基板６０の、ｘ１方向側であり、かつ、ｙ１方向側に位置する。第１パターン領域８１は、図７に示すように、第１端縁８１１、第２端縁８１２、第３端縁８１３および第４端縁８１４を含んでいる。

第１端縁８１１は、平面視におけるｘ１方向側の端縁である。第２端縁８１２は、平面視におけるｘ２方向側の端縁である。第３端縁８１３は、平面視におけるｙ１方向側の端縁である。第４端縁８１４は、平面視におけるｙ２方向側の端縁である。

第２パターン領域８２には、上記第２部品群の一部が配置される。この第２部品群の一部は、第２配線パターンに導通する。第２パターン領域８２は、平面視において、回路基板６０の、ｘ２方向側であり、かつ、ｙ２方向側に形成されている。第２パターン領域８２は、図７に示すように、第１端縁８２１、第２端縁８２２、第３端縁８２３および第４端縁８２４を含んでいる。

第１端縁８２１は、平面視におけるｘ１方向側の端縁である。第２端縁８２２は、平面視におけるｘ２方向側の端縁である。第３端縁８２３は、平面視におけるｙ１方向側の端縁である。第４端縁８２４は、平面視におけるｙ２方向側の端縁である。

第３パターン領域８３には、第１部品群の一部と、第２部品群の一部と、上記第３部品群が配置される。これらの第１部品群の一部、第２部品群の一部および第３部品群は、第３配線パターンに導通する。第３パターン領域８３は、回路基板６０の対角線ＬＤ１に沿う方向に延びている。第３パターン領域８３は、図７に示すように、第１部８３１、第２部８３２および第３部８３３を含んでいる。

第１部８３１は、第１パターン領域８１の第４端縁８１４よりもｙ２方向に配置された部分である。本実施形態において、第１部８３１は、ｙ方向の寸法よりもｘ方向の寸法が大きい。第１部８３１は、ｘ方向に見て、第２パターン領域８２に重なる。第１部８３１は、平面視において、回路基板６０のうち、ｘ１方向側かつｙ２方向側に位置する。

第２部８３２は、第２パターン領域８２の第３端縁８２３よりもｙ１方向に配置された部分である。本実施形態において、第２部８３２は、ｙ方向の寸法よりもｘ方向の寸法が大きい。第２部８３２は、ｘ方向に見て、第１パターン領域８１に重なる。第２部８３２は、平面視において、回路基板６０のうち、ｘ２方向側かつｙ２方向側に位置する。第２部８３２には、一次側電源部３２、論理回路部３３およびサーミスタ出力部３４が実装されている。

第３部８３３は、第１部８３１と第２部８３２とに繋がる部分である。本実施形態においては、第３部８３３は、ｘ方向の寸法よりもｙ方向の寸法が大きい。第３部８３３は、平面視において、回路基板６０のうち、ｘ方向およびｙ方向の各中央部分に位置する。第３部８３３は、接合領域８３４を含んでいる。

接合領域８３４は、コネクタＣＮＴ１が接合される領域である。接合領域８３４は、平面視において第３部８３３に重なる。接合領域８３４は、平面視において、回路基板６０の２つの対角線ＬＤ１，ＬＤ２の交点Ｐ２に重なる。本実施形態においては、特に、平面視において、接合領域８３４の中心と、当該対角線ＬＤ１，ＬＤ２の交点Ｐ２とが、略一致する。

制御モジュールＣＭ１においては、第１パターン領域８１の第１端縁８１１は、第２パターン領域８２の第１端縁８２１よりも、ｘ１方向側に位置する。第１パターン領域８１の第２端縁８１２は、第２パターン領域８２の第２端縁８２２よりも、ｘ１方向側に位置する。第１パターン領域８１の第３端縁８１３は、第２パターン領域８２の第３端縁８２３よりも、ｙ１方向側に位置する。第１パターン領域８１の第４端縁８１４は、第２パターン領域８２の第４端縁８２４よりも、ｙ１方向側に位置する。

制御モジュールＣＭ１においては、上アーム端子接続部７０Ａは、図７に示すように、平面視において、第１パターン領域８１に重なる。上アーム端子接続部７０Ａは、図７に示すように、平面視において、第１パターン領域８１のうち、ｘ方向において、第２端縁８１２寄りに配置されている。また、上アーム端子接続部７０Ａは、平面視において、第１パターン領域８１のうち、ｙ方向において、第３端縁８１３寄りに配置されている。下アーム端子接続部７０Ｂは、図７に示すように、平面視において、第２パターン領域８２に重なる。下アーム端子接続部７０Ｂは、図７に示すように、平面視において、第２パターン領域８２のうち、ｘ方向において、第１端縁８２１寄りに配置されている。また、下アーム端子接続部７０Ｂは、平面視において、第２パターン領域８２のうち、ｙ方向において、第４端縁８２４寄りに配置されている。

制御モジュールＣＭ１において、第１パターン領域８１の第２端縁８１２は、平面視において、第２パターン領域８２の第１端縁８２１よりも、ｘ１方向に位置する。本実施形態においては、第１パターン領域８１の第２端縁８１２は、回路基板６０のｘ方向の中央線ＬＣｘよりも、ｘ１方向側に位置する。第２パターン領域８２の第１端縁８２１は、回路基板６０のｘ方向の中央線ＬＣｘよりも、ｘ２方向側に位置する。したがって、第１パターン領域８１と第２パターン領域８２とは、ｘ方向において、中央線ＬＣｘを挟んで、互いに反対側に形成されている。本実施形態においては、平面視において、接合領域８３４のｘ方向の中央を結ぶ直線は、中央線ＬＣｘと略一致するので、第１パターン領域８１と第２パターン領域８２とは、ｘ方向において、接合領域８３４のｘ方向の中央を結ぶ直線を挟んで、互いに反対側に配置されている。

制御モジュールＣＭ１において、第１パターン領域８１の第４端縁８１４および第２パターン領域８２の第３端縁８２３はともに、ｘ方向に見て、第３部８３３に重なっており、特に、接合領域８３４に重なる。

第１絶縁領域９１は、第１パターン領域８１と第３パターン領域８３とを絶縁する領域である。第１絶縁領域９１は、各配線層Ｌｙ１〜Ｌｙ６に形成されている。各配線層Ｌｙ１〜Ｌｙ６に形成された複数の第１絶縁領域９１は、平面視において、互いに重なる。

第２絶縁領域９２は、第２パターン領域８２と第３パターン領域８３とを絶縁する領域である。第２絶縁領域９２は、各配線層Ｌｙ１〜Ｌｙ６に形成されている。各配線層Ｌｙ１〜Ｌｙ６に形成された複数の第２絶縁領域９２は、平面視において、互いに重なる。

制御モジュールＣＭ１において、サージ保護部１４は、図６に示すように、上アーム端子接続部７０Ａ（制御信号接続部７１Ａ、素子電流検出接続部７２Ａおよび出力信号接続部７３Ａ）の近くに配置されている。同様に、サージ保護部２４は、図６に示すように、下アーム端子接続部７０Ｂ（制御信号接続部７１Ｂ、素子電流検出接続部７２Ｂおよび出力信号接続部７３Ｂ）の近くに配置されている。

制御モジュールＣＭ１において、駆動補助部１３と駆動補助部２３とが、平面視において、コネクタＣＮＴ１（接合領域８３４）を基準におよそ点対称で配置されている。同様に、絶縁トランス１１１と絶縁トランス２１１とが、および、制御ＩＣ１２１と制御ＩＣ２２１とが、コネクタＣＮＴ１（接合領域８３４）を基準におよそ点対称で配置されている。

制御モジュールＣＭ１において、上アーム端子接続部７０Ａと制御ＩＣ１２１との間に、駆動補助部１３およびサージ保護部１４とが配置されている。駆動補助部１３およびサージ保護部１４はともに、ゲートドライバ部１２よりも、上アーム端子接続部７０Ａの近くに配置されている。サージ保護部１４は、図６に示すように、駆動補助部１３よりも、上アーム端子接続部７０Ａの近くに配置されている。下アーム端子接続部７０Ｂと制御ＩＣ２２１との間に、駆動補助部２３およびサージ保護部２４とが配置されている。駆動補助部２３およびサージ保護部２４はともに、ゲートドライバ部２２よりも、下アーム端子接続部７０Ｂの近くに配置されている。サージ保護部２４は、図６に示すように、駆動補助部２３よりも、下アーム端子接続部７０Ｂの近くに配置されている。

制御モジュールＣＭ１において、電流制限回路１３１は、図６に示すように、平面視において、上アーム端子接続部７０Ａとトランジスタ１３２，１３３との間に配置されている。また、バイアスコンデンサ１３４，１３５は、電流制限回路１３１およびトランジスタ１３２，１３３の双方の近くに配置されている。同様に、電流制限回路２３１は、図６に示すように、平面視において、下アーム端子接続部７０Ｂとトランジスタ２３２，２３３との間に配置されている。また、バイアスコンデンサ２３４，２３５は、電流制限回路２３１およびトランジスタ２３２，２３３の双方の近くに配置されている。

制御モジュールＣＭ１において、図７に示すように、絶縁トランス１１１および制御ＩＣ１２１はそれぞれ、平面視において、第１パターン領域８１、第３パターン領域８３および第１絶縁領域９１に重なっている。よって、第１パターン領域８１と第３パターン領域８３とに跨るように配置されている。このとき、絶縁トランス１１１および制御ＩＣ１２１は、その内部の絶縁された部分を挟んで、一方側が第１配線パターンに接続され、他方側が第３配線パターンに接続されている。同様に、絶縁トランス２１１および制御ＩＣ２２１はそれぞれ、平面視において、第２パターン領域８２、第３パターン領域８３および第２絶縁領域９２に重なっている。よって、第２パターン領域８２と第３パターン領域８３とに跨るように配置されている。このとき、絶縁トランス２１１および制御ＩＣ２２１は、その内部の絶縁された部分を挟んで、一方側が第２配線パターンに接続され、他方側が第３配線パターンに接続されている。

次に、第１実施形態にかかる制御モジュールＣＭ１の作用効果について、説明する。

制御モジュールＣＭ１では、上アーム端子接続部７０Ａは、平面視において、下アーム端子接続部７０Ｂよりもｘ１方向に位置し、かつ、下アーム端子接続部７０Ｂよりもｙ１方向に位置している。また、第１パターン領域８１の第１端縁８１１は、第２パターン領域８２の第１端縁８２１よりもｘ１方向に位置し、第１パターン領域８１の第２端縁８１２は、第２パターン領域８２の第２端縁８２２よりもｘ１方向に位置し、第１パターン領域８１の第３端縁８１３は、第２パターン領域８２の第３端縁８２３よりもｙ１方向に位置し、第１パターン領域８１の第４端縁８１４は、第２パターン領域８２の第４端縁８２４よりもｙ１方向に位置している。さらに、コネクタＣＮＴ１を接合する接合領域８３４は、ｘ方向およびｙ方向のそれぞれにおいて、上アーム端子接続部７０Ａと下アーム端子接続部７０Ｂとの間に位置している。この構成をとることで、平面視において、コネクタＣＮＴ１を基準に、上アーム駆動回路１０Ａを構成する第１部品群と下アーム駆動回路２０Ａを構成する第２部品群とをおよそ対称的に配置することが可能となる。これにより、上アーム駆動回路１０Ａから上アーム端子接続部７０Ａまでの配線距離と、下アーム駆動回路２０Ａから下アーム端子接続部７０Ｂまでの配線距離との、距離差を小さくすることができる。したがって、上アーム駆動回路１０Ａと下アーム駆動回路２０Ａとにおける配線インピーダンスの偏りを抑制することができる。

本開示の制御モジュールＣＭ１とは異なり、コネクタＣＮＴ１が、回路基板６０の端縁（第１端縁６０ａあるいは第２端縁６０ｂのいずれか）付近に配置されている場合、図５に示すパワーモジュールＰＭとともに用いる際、コネクタＣＮＴ１から各端子接続部（上アーム端子接続部７０Ａや下アーム端子接続部７０Ｂに対応）までの距離差が大きくなりうる。そのため、配線インピーダンスの偏りが大きくなる。制御モジュールＣＭ１によれば、図５に示すパワーモジュールＰＭとともに用いる場合において、上アーム駆動回路１０Ａと下アーム駆動回路２０Ａとにおける配線インピーダンスの偏りを効果的に抑制できる。

制御モジュールＣＭ１によれば、図６に示すように、平面視において、駆動補助部１３を上アーム端子接続部７０Ａの近くに配置している。これにより、スイッチング素子Ｑ１がオンであるときの、駆動補助部１３を通る電流経路と、スイッチング素子Ｑ１がオフであるときの、駆動補助部１３を通る電流経路とを短くすることができる。よって、上アーム駆動回路１０Ａにおいて、スイッチング素子Ｑ１のオンとオフとの切り替えの動作遅延を抑制することができる。特に、スイッチング素子Ｑ１として、ＳｉＣのＭＯＳＦＥＴを用いた場合、その応答性が高い。それ故、電流経路が長いと、スイッチング素子Ｑ１のオンとオフとの切り替え動作の遅延が顕著になる。したがって、上記電流経路を短くすることで、動作遅延を抑制し、スイッチング素子Ｑ１の切り替え時間を短縮することができる。さらに、制御モジュールＣＭ１によれば、駆動補助部１３において、図６に示すように、トランジスタ１３２，１３３と上アーム端子接続部７０Ａとの間に、電流制限回路１３１を配置している。この構成をとることで、駆動補助部１３を通る上記電流経路を短縮する上でより好ましい態様となる。

制御モジュールＣＭ１によれば、図６に示すように、平面視において、駆動補助部２３を下アーム端子接続部７０Ｂの近くに配置している。これにより、スイッチング素子Ｑ２がオンであるときの、駆動補助部２３を通る電流経路と、スイッチング素子Ｑ２がオフであるときの、駆動補助部２３を通る電流経路とを短くすることができる。よって、下アーム駆動回路２０Ａにおいて、スイッチング素子Ｑ２のオンとオフとの切り替えの動作遅延を抑制することができる。特に、スイッチング素子Ｑ２として、ＳｉＣのＭＯＳＦＥＴを用いた場合、その応答性が高い。それ故、電流経路が長いと、スイッチング素子Ｑ２のオンとオフとの切り替え動作の遅延が顕著になる。したがって、上記電流経路を短くすることで、動作遅延を抑制し、スイッチング素子Ｑ２の切り替え時間を短縮することができる。さらに、制御モジュールＣＭ１によれば、駆動補助部２３において、図６に示すように、トランジスタ２３２，２３３と下アーム端子接続部７０Ｂとの間に、電流制限回路２３１を配置している。この構成をとることで、駆動補助部２３を通る上記電流経路を短縮する上でより好ましい態様となる。

制御モジュールＣＭ１によれば、第１部品群のうち、サージ保護部１４が上アーム端子接続部７０Ａの最も近くに配置されている。つまり、サージ保護部１４と上アーム端子接続部７０Ａとの配線距離が短い。サージ保護部１４によるサージ電圧の保護には、サージ保護部１４とスイッチング素子Ｑ１との配線距離を短くすることが望ましい。したがって、制御モジュールＣＭ１は、スイッチング素子Ｑ１をサージ電圧から保護する上で好ましい部品配置にすることができる。同様に、第２部品群のうち、サージ保護部２４が下アーム端子接続部７０Ｂの最も近くに配置されている。つまり、サージ保護部２４と下アーム端子接続部７０Ｂとの配線距離が短い。サージ保護部２４によるサージ電圧の保護には、サージ保護部２４とスイッチング素子Ｑ２との配線距離を短くすることが望ましい。したがって、制御モジュールＣＭ１は、スイッチング素子Ｑ２をサージ電圧から保護する上で好ましい部品配置にできる。

制御モジュールＣＭ１によれば、第３パターン領域８３は、第１部８３１および第２部８３２を含んでいる。第１部８３１は、第１パターン領域８１の第４端縁８１４のｙ２方向側に配置され、第２部８３２は、第２パターン領域８２の第３端縁８２３のｙ１方向側に配置されている。この構成をとることで、絶縁トランス１１１と絶縁トランス２１１とを、また、制御ＩＣ１２１と制御ＩＣ２２１とを、平面視において、コネクタＣＮＴ１を基準におよそ点対称に配置することできる。

制御モジュールＣＭ１によれば、各配線層Ｌｙ１〜Ｌｙ６に形成された第１絶縁領域９１は、平面視において、互いに重なっており、各配線層Ｌｙ１〜Ｌｙ６に形成された第２絶縁領域９２もまた、平面視において、互いに重なっている。この構成をとることで、各配線層Ｌｙ１〜Ｌｙ６のいずれにおいても、第１パターン領域８１と第２パターン領域８２と第３パターン領域８３とが、離間している。したがって、第１パターン領域８１に形成される第１配線パターンと第２パターン領域８２に形成される第２配線パターンと第３パターン領域８３に形成される第３配線パターンとの間で意図せぬ短絡を抑制することができる。

＜第２実施形態＞
本開示の第２実施形態にかかる半導体装置Ａ２について、図１５〜図２４を参照して説明する。

図１５は、半導体装置Ａ２を示す概要図である。半導体装置Ａ２は、図１５に示すように、パワーモジュールＰＭおよび制御モジュールＣＭ２を備えている。半導体装置Ａ２は、半導体装置Ａ１と比較して、制御モジュールＣＭ１の代わりに制御モジュールＣＭ２を備えている点で異なる。

制御モジュールＣＭ２は、その回路構成において、上アーム駆動回路１０Ｂ、下アーム駆動回路２０Ｂおよび共通回路３０Ｂを含んでいる。

図１６〜図１８は、制御モジュールＣＭ２の回路構成を説明するための図である。図１６は、上アーム駆動回路１０Ｂの回路構成例を示している。図１７は、下アーム駆動回路２０Ｂの回路構成例を示している。図１８は、共通回路３０Ｂの回路構成例を示している。

上アーム駆動回路１０Ｂは、図１６に示すように、上アーム駆動回路１０Ａと比較して、制御ＩＣ１２１の代わりに制御ＩＣ１２２を含んでいる点、および、ミラークランプ部１８をさらに含んでいる点で主に異なる。下アーム駆動回路２０Ｂは、図１７に示すように、下アーム駆動回路２０Ａと比較して、制御ＩＣ２２１の代わりに制御ＩＣ２２２を含んでいる点、および、ミラークランプ部２８をさらに含んでいる点で主に異なる。

制御ＩＣ１２２，２２２は、制御ＩＣ１２１，２２１と同様に、スイッチング素子Ｑ１，Ｑ２の動作を制御するための専用ＩＣである。ただし、制御ＩＣ１２１，２２１がミラークランプ回路を内蔵しているのに対して、制御ＩＣ１２２，２２２は、ミラークランプ回路が内蔵されておらず、制御ＩＣ１２２，２２２の外部に設けられたミラークランプ回路（ミラークランプ部１８，２８）を制御する。

ミラークランプ部１８，２８は、スイッチング素子Ｑ１，Ｑ２の誤動作を抑制する。この誤動作は、たとえばゲート誤オン動作である。ゲート誤オン動作とは、上アームのスイッチング素子Ｑ１の制御信号端子の電圧（ゲート電圧）にリンギングが生じたり、下アームのスイッチング素子Ｑ２の制御信号端子の電圧（ゲート電圧）の持ち上がりが生じたりすることで、スイッチング素子Ｑ１，Ｑ２が誤動作する現象である。つまり、ミラークランプ部１８，２８は、ゲート誤オン動作を抑制する。ミラークランプ部１８は、トランジスタ１８１を含んでおり、ミラークランプ部２８は、トランジスタ２８１を含んでいる。

トランジスタ１８１，２８１は、たとえばＭＯＳＦＥＴである。トランジスタ１８１，２８１は、スイッチング素子Ｑ１，Ｑ２の制御信号端子と出力信号端子との間に接続される。トランジスタ１８１，２８１は、図１６および図１７に示すように、トランジスタ１８１，２８１のゲート端子が制御ＩＣ１２２，２２２（各ＯＵＴ２端子）に接続され、制御ＩＣ１２２，２２２から入力される制御信号によってオンとオフとが切り替わる。スイッチング素子Ｑ１，Ｑ２がオフの時に、トランジスタ１８１，２８１をオンにすることで、スイッチング素子Ｑ１，Ｑ２の制御信号端子−出力信号端子間（ゲート−ソース間）電圧を略０（ゼロ）Ｖまたは負バイアス電圧に強制し、スイッチング素子Ｑ１，Ｑ２の制御信号端子の電位（ゲート電位）の持ち上がりを排除する。トランジスタ１８１がオンのとき、たとえば図１６の太い矢印で示す経路の電流が流れる。トランジスタ２８１がオンのとき、たとえば図１７の太い矢印で示す経路の電流が流れる。

制御モジュールＣＭ２において、短絡保護部１５，２５はそれぞれ、図１６および図１７に示すように、抵抗器とコンデンサとを含んで構成されている。本実施形態の短絡保護部１５，２５は、制御ＩＣ１２２，２２２が電流検知型の短絡検出を行うように構成されている。

共通回路３０Ｂは、図１８に示すように、共通回路３０Ａと同様に、入力フィルタ部３１、一次側電源部３２、論理回路部３３およびサーミスタ出力部３４を含んでいる。共通回路３０Ｂは、たとえば、図１８で示される回路構成をなすが、入力フィルタ部３１、一次側電源部３２、論理回路部３３およびサーミスタ出力部３４の各機能は、共通回路３０Ａと同様である。

図１９〜図２４は、第２実施形態にかかる半導体装置Ａ２のデバイス構造を説明するための図である。

制御モジュールＣＭ２は、そのデバイス構造において、回路基板６１と、コネクタＣＮＴ２と、複数の電子部品とを備えている。コネクタＣＮＴ２と複数の電子部品とは、回路基板６１に実装されている。制御モジュールＣＭ２のデバイス構造における複数の電子部品は、第１部品群、第２部品群および第３部品群を含んでいる。第１部品群は、図１６に示す上アーム駆動回路１０Ｂを構成する電子部品の集合である。第２部品群は、図１７に示す下アーム駆動回路２０Ｂを構成する電子部品の集合である。第３部品群は、図１８に示す共通回路３０Ｂを構成する電子部品の集合である。

図１９および図２０は、制御モジュールＣＭ２のデバイス構造を示す平面図である。図１９は、回路基板６１上の部品レイアウトを示している。図１９においては、複数の電子部品を実装するためのパッドを示すことにより、間接的に部品レイアウトを示している。図２０は、回路基板６１上の配線レイアウトを示している。図２０においては、複数の電子部品を実装するためのパッドおよびコネクタＣＮＴ２を想像線（破線）で示している。

コネクタＣＮＴ２は、第１実施形態のコネクタＣＮＴ１と同様のものである。ただし、コネクタＣＮＴ２は、図１９に示すように、コネクタＣＮＴ２の長辺方向と回路基板６１の長辺方向とが、略同じとなるように、配置されている。コネクタＣＮＴ２は、図１９に示すように、平面視において、ｘ方向に延びる矩形状である。

回路基板６１は、回路基板６０と同様に、多層基板である。回路基板６１は、第１配線層Ｌｙ１、第２配線層Ｌｙ２、第３配線層Ｌｙ３および第４配線層Ｌｙ４を含んでいる。回路基板６１は、４層構造である。第１配線層Ｌｙ１、第２配線層Ｌｙ２、第３配線層Ｌｙ３および第４配線層Ｌｙ４は、互いに絶縁層を介して積層されている。第１配線層Ｌｙ１は、回路基板６１のｚ２方向側の表層である。第４配線層Ｌｙ４は、回路基板６１のｚ１方向側の表層である。

図２１は、第１配線層Ｌｙ１を示す平面図である。第１配線層Ｌｙ１には、図２１に示すように、配線がパターニングされている。図２２は、第２配線層Ｌｙ２を示す平面図である。第２配線層Ｌｙ２には、図２２に示すように、配線がパターニングされている。図２３は、第３配線層Ｌｙ３を示す平面図である。第３配線層Ｌｙ３には、図２３に示すように、配線がパターニングされている。図２４は、第４配線層Ｌｙ４を示す平面図である。第４配線層Ｌｙ４には、図２４に示すように、配線がパターニングされている。第１配線パターン、第２配線パターンおよび第３配線パターンはそれぞれ、図２４に示すように、たとえば第４配線層Ｌｙ４において、ベタパターンである。このベタパターン（第４配線層Ｌｙ４における第１配線パターン、第２配線パターンおよび第３配線パターン）は、グラウンドに接続されていてもよいし、されていなくてもよい。

回路基板６１は、図２０〜図２４に示すように、複数の端子接続部７０、第１パターン領域８１、第２パターン領域８２、第３パターン領域８３、第１絶縁領域９１、第２絶縁領域９２および第３絶縁領域９３を含んでいる。

回路基板６１の複数の端子接続部７０は、回路基板６０の複数の端子接続部７０と同様に構成されている。

制御モジュールＣＭ２においては、上アーム端子接続部７０Ａは、図２０に示すように、平面視において、第１パターン領域８１のうち、ｘ方向の中央部分に配置されている。また、上アーム端子接続部７０Ａは、平面視において、第１パターン領域８１のうち、ｙ方向において、第３端縁８１３寄りに配置されている。下アーム端子接続部７０Ｂは、図２０に示すように、平面視において、第２パターン領域８２のうち、ｘ方向の中央部分に配置されている。また、下アーム端子接続部７０Ｂは、平面視において、第２パターン領域８２のうち、ｙ方向において、第４端縁８２４寄りに配置されている。

第３絶縁領域９３は、平面視において、扇状である。第３絶縁領域９３は、平面視において、電源電流検出接続部７４を中心とする円の一部である。第３絶縁領域９３は、電源電流検出接続部７４の絶縁を確保するために設けられている。電源電流検出接続部７４が、平面視において、回路基板６１のうち、ｘ１方向寄りであって、かつ、ｙ１方向寄りに配置されているので、第３絶縁領域９３は、平面視において、回路基板６１のうち、ｘ１方向寄りであって、かつ、ｙ１方向寄りに配置されている。第３絶縁領域９３は、各配線層Ｌｙ１〜Ｌｙ４に形成されている。各配線層Ｌｙ１〜Ｌｙ４に形成された複数の第３絶縁領域９３は、平面視において、互いに重なる。

回路基板６１の第３パターン領域８３は、回路基板６０の第３パターン領域８３と比較して、次の点が異なる。それは、第３パターン領域８３において、第１部８３１は、ｘ方向の寸法よりもｙ方向の寸法が大きく、第２部８３２は、ｘ方向の寸法よりもｙ方向の寸法が大きく、第３部８３３は、ｙ方向の寸法よりもｘ方向の寸法が大きい。また、第１部８３１には、第１部品群の一部が実装され、第２部８３２には、第２部品群の一部、一次側電源部３２およびサーミスタ出力部３４が実装され、第３部８３３には、第１部品群および第２部品群のそれぞれ一部ずつ、入力フィルタ部３１、論理回路部３３およびコネクタＣＮＴ２が実装されている。

回路基板６１の各パターン領域８１〜８３の位置関係は、回路基板６０の各パターン領域８１〜８３の位置関係と比較して、次の点で異なる。それは、第１パターン領域８１の第２端縁８１２は、平面視において、第２パターン領域８２の第１端縁８２１よりも、ｘ２方向に位置する。第１パターン領域８１の第２端縁８１２は、回路基板６１のｘ方向の中央線ＬＣｘよりも、ｘ２方向側に位置する。第２パターン領域８２の第１端縁８２１は、回路基板６１のｘ方向の中央線ＬＣｘよりも、ｘ１方向側に位置する。

制御モジュールＣＭ２において、回路基板６１のｘ方向の中央線ＬＣｘは、平面視において、各パターン領域８１〜８３に重なっている。よって、第１パターン領域８１および第２パターン領域８２はそれぞれ、中央線ＬＣｘを跨いで形成されている。各パターン領域８１〜８３は、ｙ方向に見て、部分的に重なっている。

制御モジュールＣＭ２において、図２０に示すように、第１パターン領域８１の第４端縁８１４および第２パターン領域８２の第３端縁８２３はともに、ｘ方向に見て、第３部８３３に重なる。

制御モジュールＣＭ２において、第１部品群のうち、駆動補助部１３、ミラークランプ部１８およびサージ保護部１４が、互いに近接しており、かつ、上アーム端子接続部７０Ａの近くに配置されている。また、駆動補助部１３、ミラークランプ部１８およびサージ保護部１４は、中央線ＬＣｘと中央線ＬＣｙとによって分割された４つの領域のうち、上アーム端子接続部７０Ａが配置された領域と同じ領域に配置されている。同様に、第２部品群のうち、駆動補助部２３、ミラークランプ部２８およびサージ保護部２４が、互いに近接しており、かつ、下アーム端子接続部７０Ｂの近くに配置されている。また、駆動補助部２３、ミラークランプ部２８およびサージ保護部２４は、中央線ＬＣｘと中央線ＬＣｙとによって分割された４つの領域のうち、下アーム端子接続部７０Ｂが配置された領域と同じ領域に配置されている。

制御モジュールＣＭ２においては、トランジスタ１８１とバイアスコンデンサ１３５とが、図１９に示すように、隣り合っている。同様に、トランジスタ２８１とバイアスコンデンサ２３５とが、図１９に示すように、隣り合っている。

制御モジュールＣＭ２において、駆動補助部１３と駆動補助部２３とが、平面視において、コネクタＣＮＴ２（接合領域８３４）を基準におよそ点対称で配置されている。同様に、絶縁トランス１１１と絶縁トランス２１１とが、制御ＩＣ１２２と制御ＩＣ２２２とが、および、ミラークランプ部１８とミラークランプ部２８とが、それぞれ、コネクタＣＮＴ２（接合領域８３４）を基準におよそ点対称で配置されている。本実施形態の接合領域８３４は、コネクタＣＮＴ２を接合する領域である。

第２実施形態にかかる制御モジュールＣＭ２の作用効果は、次の通りである。

制御モジュールＣＭ２によれば、制御モジュールＣＭ１と同様に、上アーム端子接続部７０Ａは、平面視において、下アーム端子接続部７０Ｂよりもｘ１方向に位置し、かつ、下アーム端子接続部７０Ｂよりもｙ１方向に位置している。また、第１パターン領域８１の第１端縁８１１は、第２パターン領域８２の第１端縁８２１よりもｘ１方向に位置し、第１パターン領域８１の第２端縁８１２は、第２パターン領域８２の第２端縁８２２よりもｘ１方向に位置し、第１パターン領域８１の第３端縁８１３は、第２パターン領域８２の第３端縁８２３よりもｙ１方向に位置し、第１パターン領域８１の第４端縁８１４は、第２パターン領域８２の第４端縁８２４よりもｙ１方向に位置している。さらに、コネクタＣＮＴ２を接合する接合領域８３４は、ｘ方向およびｙ方向のそれぞれにおいて、上アーム端子接続部７０Ａと下アーム端子接続部７０Ｂとの間に位置している。したがって、制御モジュールＣＭ２においても、制御モジュールＣＭ１と同様に、平面視において、コネクタＣＮＴ２を基準に、上アーム駆動回路１０Ｂを構成する第１部品群と下アーム駆動回路２０Ｂを構成する第２部品群とをおよそ対称的に配置することができる。これにより、上アーム駆動回路１０Ｂから上アーム端子接続部７０Ａまでの配線距離と、下アーム駆動回路２０Ｂから下アーム端子接続部７０Ｂまでの配線距離との、距離差を小さくできるので、上アーム駆動回路１０Ｂと下アーム駆動回路２０Ｂとにおける配線インピーダンスの偏りを抑制することができる。

制御モジュールＣＭ２によれば、第１部品群のうち、サージ保護部１４が上アーム端子接続部７０Ａの最も近くに配置されている。したがって、制御モジュールＣＭ２は、制御モジュールＣＭ１と同様に、スイッチング素子Ｑ１をサージ電圧から保護する上で好ましい部品配置にすることができる。同様に、第２部品群のうち、サージ保護部２４が下アーム端子接続部７０Ｂの最も近くに配置されている。したがって、制御モジュールＣＭ２は、制御モジュールＣＭ１と同様に、スイッチング素子Ｑ２をサージ電圧から保護する上で好ましい部品配置にできる。

制御モジュールＣＭ２によれば、ミラークランプ部１８を含んでいる。ミラークランプ部１８は、上アーム端子接続部７０Ａの近くに配置されている。具体的には、ミラークランプ部１８と上アーム端子接続部７０Ａとの間には、駆動補助部１３の一部とサージ保護部１４とが配置されるだけである。また、ミラークランプ部１８のトランジスタ１８１と、バイアスコンデンサ１３５とが、隣接して配置されている。この構成によると、トランジスタ１８１がオンの時の電流経路（図１６の太い矢印参照）を短くすることができる。当該電流経路が短いほど、ミラークランプ部１８によるスイッチング素子Ｑ１の誤動作を抑制する上で好ましい。よって、制御モジュールＣＭ２は、スイッチング素子Ｑ１の誤動作を抑制する上で好ましい部品配置にできる。同様に、ミラークランプ部２８は、下アーム端子接続部７０Ｂの近くに配置されている。具体的には、ミラークランプ部２８と下アーム端子接続部７０Ｂとの間には、駆動補助部２３の一部とサージ保護部２４とが配置されるだけである。また、ミラークランプ部２８のトランジスタ２８１と、バイアスコンデンサ２３５とが、隣接して配置されている。この構成によると、トランジスタ２８１がオンの時の電流経路（図１７の太い矢印参照）を短くすることができる。当該電流経路が短いほど、ミラークランプ部２８によるスイッチング素子Ｑ２の誤動作を抑制する上で好ましい。よって、制御モジュールＣＭ２は、スイッチング素子Ｑ２の誤動作を抑制する上で好ましい部品配置にできる。

第２実施形態では、制御モジュールＣＭ２において、ミラークランプ回路が内蔵されていない制御ＩＣ１２２，２２２を用いた場合を示したが、これに限定されず、制御モジュールＣＭ１と同様に、ミラークランプ回路が内蔵された制御ＩＣ１２１，２２１を用いてもよい。この場合、制御モジュールＣＭ２は、ミラークランプ部１８，２８を含まなくてもよい。

ただし、制御モジュールＣＭ２において、制御ＩＣ１２１を用いた場合、ミラークランプ回路とスイッチング素子Ｑ１との距離は、制御ＩＣ１２１と上アーム端子接続部７０Ａとの距離に依存する。したがって、制御モジュールＣＭ２においては、制御ＩＣ１２２とミラークランプ部１８とを用いた方が、ミラークランプ回路（ミラークランプ部１８）とスイッチング素子Ｑ１（上アーム端子接続部７０Ａ）との距離を短くできるので、スイッチング素子Ｑ１の誤動作を抑制する上で好ましい。特に、スイッチング素子Ｑ１がＳｉＣ−ＭＯＳＦＥＴである場合、オンとオフとの切り替わりの応答性が高いため、ミラークランプ部１８とスイッチング素子Ｑ１（上アーム端子接続部７０Ａ）との距離を短くすることは、スイッチング素子Ｑ１の誤動作を抑制する上で好ましい。

同様に、制御モジュールＣＭ２において、制御ＩＣ２２１を用いた場合、ミラークランプ回路とスイッチング素子Ｑ２との距離は、制御ＩＣ２２１と下アーム端子接続部７０Ｂとの距離に依存する。したがって、制御モジュールＣＭ２においては、制御ＩＣ２２２とミラークランプ部２８とを用いた方が、ミラークランプ回路（ミラークランプ部２８）とスイッチング素子Ｑ２（下アーム端子接続部７０Ｂ）との距離を短くできるので、スイッチング素子Ｑ２の誤動作を抑制する上で好ましい。特に、スイッチング素子Ｑ２がＳｉＣ−ＭＯＳＦＥＴである場合、オンとオフとの切り替わりの応答性が高いため、ミラークランプ部２８とスイッチング素子Ｑ２（下アーム端子接続部７０Ｂ）との距離を短くすることは、スイッチング素子Ｑ２の誤動作を抑制する上で好ましい。

＜第３実施形態＞
本開示の第３実施形態にかかる半導体装置Ａ３について、図２５〜図２７を参照して説明する。

半導体装置Ａ３は、パワーモジュールＰＭおよび制御モジュールＣＭ３を備えている。よって、半導体装置Ａ３は、半導体装置Ａ１と比較して、制御モジュールＣＭ１の代わりに、制御モジュールＣＭ３を備えている点で異なる。制御モジュールＣＭ３は、その回路構成において、上アーム駆動回路１０Ｃ、下アーム駆動回路２０Ｃおよび共通回路３０Ｃを含んでいる。共通回路３０Ｃの構成は、共通回路３０Ａと同様である。半導体装置Ａ３の回路構成の概要図は、半導体装置Ａ１の回路構成の概要図（図１参照）と同様である。

図２５は、上アーム駆動回路１０Ｃの回路構成の一例であって、要部を抜粋した回路構成例を示している。図２６は、下アーム駆動回路２０Ｃの回路構成の一例であって、要部を抜粋した回路構成例を示している。上アーム駆動回路１０Ｃおよび下アーム駆動回路２０Ｃにおいて、図２５および図２６に図示されていない部分については、上アーム駆動回路１０Ａおよび下アーム駆動回路２０Ａと基本的に同様である。

制御モジュールＣＭ３は、制御モジュールＣＭ１と比較して、制御ＩＣ１２１，２２１の代わりに、制御ＩＣ１２２，２２２を含んでいる点で異なる。つまり、制御モジュールＣＭ３は、制御モジュールＣＭ２と同様に、制御ＩＣ１２２，２２２（外付けミラークランプ駆動型の制御ＩＣ）が搭載されている。制御モジュールＣＭ３は、制御ＩＣ１２２，２２２を用いているため、図２５に示すように上アーム駆動回路１０Ｃにミラークランプ部１８を、図２６に示すように下アーム駆動回路２０Ｃにミラークランプ部２８を含んでいる。本実施形態のミラークランプ部１８，２８の構成は、制御モジュールＣＭ２におけるミラークランプ部１８，２８と同様である。

制御モジュールＣＭ３は、そのデバイス構造において、回路基板６２と、コネクタＣＮＴ１と、複数の電子部品とを備えている。コネクタＣＮＴ１と複数の電子部品とは、回路基板６２に実装されている。制御モジュールＣＭ３のデバイス構造における複数の電子部品は、第１部品群、第２部品群および第３部品群を含んでいる。第１部品群は、図２５に示す上アーム駆動回路１０Ｃを構成する電子部品の集合である。第２部品群は、図２６に示す下アーム駆動回路２０Ｃを構成する電子部品の集合である。第３部品群は、共通回路３０Ｃを構成する電子部品の集合である。

図２７は、制御モジュールＣＭ３のデバイス構造を示す平面図である。図２７は、制御モジュールＣＭ３における、回路基板６２上の部品レイアウトを示している。

回路基板６２は、回路基板６０と比較して、図２７に示すように、制御ＩＣ１２１，２２１の代わりに制御ＩＣ１２２，２２２が実装されている点、および、ミラークランプ部１８，２８が実装されている点で異なる。その他の回路基板６２の構成は、回路基板６０と同様である。

ミラークランプ部１８は、図２７に示すように、ｙ方向において、サージ保護部１４と駆動補助部１３との間に配置されており、ｘ方向において、駆動補助部１３の電流制限回路１３１の複数の抵抗器の間に（詳細には、スイッチング素子Ｑ１がオンの時に作用する複数の抵抗器と、スイッチング素子Ｑ１がオフの時に作用する複数の抵抗器との間に）配置されている。

ミラークランプ部２８は、図２７に示すように、ｙ方向において、サージ保護部２４と駆動補助部２３との間に配置されており、ｘ方向において、駆動補助部２３の電流制限回路２３１の複数の抵抗器の間に（詳細には、スイッチング素子Ｑ２がオンの時に作用する複数の抵抗器と、スイッチング素子Ｑ２がオフの時に作用する複数の抵抗器との間に）配置されている。

第３実施形態にかかる制御モジュールＣＭ３の作用効果は、次の通りである。

制御モジュールＣＭ３によれば、制御モジュールＣＭ１と同様に、上アーム端子接続部７０Ａは、平面視において、下アーム端子接続部７０Ｂよりもｘ１方向に位置し、かつ、下アーム端子接続部７０Ｂよりもｙ１方向に位置している。また、第１パターン領域８１の第１端縁８１１は、第２パターン領域８２の第１端縁８２１よりもｘ１方向に位置し、第１パターン領域８１の第２端縁８１２は、第２パターン領域８２の第２端縁８２２よりもｘ１方向に位置し、第１パターン領域８１の第３端縁８１３は、第２パターン領域８２の第３端縁８２３よりもｙ１方向に位置し、第１パターン領域８１の第４端縁８１４は、第２パターン領域８２の第４端縁８２４よりもｙ１方向に位置している。さらに、コネクタＣＮＴ１を接合する接合領域８３４は、ｘ方向およびｙ方向のそれぞれにおいて、上アーム端子接続部７０Ａと下アーム端子接続部７０Ｂとの間に位置している。したがって、制御モジュールＣＭ３においても、制御モジュールＣＭ１と同様に、平面視において、コネクタＣＮＴ１を基準に、上アーム駆動回路１０Ｃを構成する第１部品群と下アーム駆動回路２０Ｃを構成する第２部品群とをおよそ対称的に配置することができる。これにより、上アーム駆動回路１０Ｃから上アーム端子接続部７０Ａまでの配線距離と、下アーム駆動回路２０Ｃから下アーム端子接続部７０Ｂまでの配線距離との、距離差を小さくできるので、上アーム駆動回路１０Ｃと下アーム駆動回路２０Ｃとにおける配線インピーダンスの偏りを抑制することができる。

制御モジュールＣＭ３によれば、第１部品群のうち、サージ保護部１４が上アーム端子接続部７０Ａの最も近くに配置されている。したがって、制御モジュールＣＭ３は、制御モジュールＣＭ１と同様に、スイッチング素子Ｑ１をサージ電圧から保護する上で好ましい部品配置にすることができる。同様に、第２部品群のうち、サージ保護部２４が下アーム端子接続部７０Ｂの最も近くに配置されている。したがって、制御モジュールＣＭ３は、制御モジュールＣＭ１と同様に、スイッチング素子Ｑ２をサージ電圧から保護する上で好ましい部品配置にできる。

制御モジュールＣＭ３によれば、ミラークランプ部１８は、制御モジュールＣＭ２よりも上アーム端子接続部７０Ａの近くに配置されている。したがって、制御モジュールＣＭ３は、制御モジュールＣＭ２よりも、スイッチング素子Ｑ１の誤動作を抑制する上で好ましい部品配置にできる。同様に、ミラークランプ部２８は、制御モジュールＣＭ２よりも下アーム端子接続部７０Ｂの近くに配置されている。したがって、制御モジュールＣＭ３は、制御モジュールＣＭ２よりも、スイッチング素子Ｑ２の誤動作を抑制する上で好ましい部品配置にできる。

＜第４実施形態＞
本開示の第４実施形態にかかる半導体装置Ａ４について、図２８〜図３１を参照して説明する。

第４実施形態の半導体装置Ａ４は、パワーモジュールＰＭおよび制御モジュールＣＭ４を備えている。半導体装置Ａ４は、半導体装置Ａ１と比較して、制御モジュールＣＭ１の代わりに、制御モジュールＣＭ４を備えている点で異なる。

制御モジュールＣＭ４は、その回路構成において、上アーム駆動回路１０Ｄ、下アーム駆動回路２０Ｄおよび共通回路３０Ｄを含んでいる。共通回路３０Ｄは、共通回路３０Ａと同じである。

図２８は、上アーム駆動回路１０Ｄの回路構成の一例を示している。上アーム駆動回路１０Ｄは、図２８に示すように、上アーム駆動回路１０Ａ（第１実施形態）と比較して、主に、次の点で異なる。

上アーム駆動回路１０Ｄでは、駆動補助部１３はトランジスタ１３２，１３３を含んでおらず、これらのトランジスタ１３２，１３３の機能は、制御ＩＣ１２１に内蔵されている。つまり、駆動補助部１３にはプリドライバの機能がなく、制御ＩＣ１２１にドライブ機能が内蔵されており、制御ＩＣ１２１からスイッチング素子Ｑ１に制御信号が出力される。また、上アーム駆動回路１０Ｄの駆動補助部１３は、複数のバイアスコンデンサ１３４，１３５を含んでおらず、かつ、電流制限回路１３１にダイオードを含んでいない。さらに、上アーム駆動回路１０Ｄは、上アーム駆動回路１０Ｂ，１０Ｃと同様に、トランジスタ１８１を含むミラークランプ部１８を備えている。

図２９は、下アーム駆動回路２０Ｄの回路構成の一例を示している。下アーム駆動回路２０Ｄは、図２９に示すように、下アーム駆動回路２０Ａ（第１実施形態）と比較して、主に、次の点で異なる。

下アーム駆動回路２０Ｄでは、駆動補助部２３はトランジスタ２３２，２３３を含んでおらず、これらのトランジスタ２３２，２３３の機能は、制御ＩＣ２２１に内蔵されている。つまり、駆動補助部２３にはプリドライバの機能がなく、制御ＩＣ２２１にドライブ機能が内蔵されており、制御ＩＣ２２１からスイッチング素子Ｑ２に制御信号が出力される。また、下アーム駆動回路２０Ｄの駆動補助部２３は、複数のバイアスコンデンサ２３４，２３５を含んでおらず、かつ、電流制限回路２３１にダイオードを含んでいない。さらに、下アーム駆動回路２０Ｄは、下アーム駆動回路２０Ｂ，２０Ｃと同様に、トランジスタ２８１を含むミラークランプ部２８を備えている。

その他、上述した上アーム駆動回路１０Ｄおよび下アーム駆動回路２０Ｄの変更に伴い、複数の電子部品の接続関係が適宜変更されている。

制御モジュールＣＭ４は、そのデバイス構造において、回路基板６３と、複数の電子部品と、コネクタＣＮＴ１と、を備えている。複数の電子部品とコネクタＣＮＴ１とは、回路基板６３に実装されている。制御モジュールＣＭ４のデバイス構造における複数の電子部品は、第１部品群、第２部品群および第３部品群を含んでいる。第１部品群は、図２８に示す上アーム駆動回路１０Ｄを構成する電子部品の集合である。第２部品群は、図２９に示す下アーム駆動回路２０Ｄを構成する電子部品の集合である。第３部品群は、共通回路３０Ｄを構成する電子部品の集合である。

図３０および図３１は、制御モジュールＣＭ４のデバイス構造を示す平面図である。図３０は、回路基板６３上の部品レイアウトを示している。図３１は、回路基板６３上の配線レイアウトを示している。図３１においては、複数の電子部品およびコネクタＣＮＴ１を想像線（破線）で示している。

図３０に示すように、第１部品群のうち、サージ保護部１４が、上アーム端子接続部７０Ａの最も近くに配置されている。第１部品群のうち、駆動補助部１３およびゲートドライバ部１２が、サージ保護部１４を隔てて、上アーム端子接続部７０Ａとｙ方向に並んでいる。駆動補助部１３は、上アーム端子接続部７０Ａとゲートドライバ部１２との間に位置する。よって、上アーム端子接続部７０Ａ、駆動補助部１３、および、ゲートドライバ部１２が、この順にｙ方向に並んでいる。また、ミラークランプ部１８は、ｘ方向において、駆動補助部１３の電流制限回路１３１の複数の抵抗器（スイッチング素子Ｑ１がオンの時に作用する複数の抵抗器と、スイッチング素子Ｑ１がオフの時に作用する複数の抵抗器との間に）に挟まれている。ミラークランプ部１８は、上アーム端子接続部７０Ａの近くに位置する。

図３０に示すように、第２部品群のうち、サージ保護部２４が、下アーム端子接続部７０Ｂの最も近くに配置されている。第２部品群のうち、駆動補助部２３およびゲートドライバ部２２が、サージ保護部２４を隔てて、下アーム端子接続部７０Ｂとｙ方向に並んでいる。駆動補助部２３は、下アーム端子接続部７０Ｂとゲートドライバ部２２との間に位置する。よって、下アーム端子接続部７０Ｂ、駆動補助部２３、および、ゲートドライバ部２２が、この順にｙ方向に並んでいる。また、ミラークランプ部２８は、ｘ方向において、駆動補助部２３の電流制限回路２３１の複数の抵抗器に（スイッチング素子Ｑ２がオンの時に作用する複数の抵抗器と、スイッチング素子Ｑ２がオフの時に作用する複数の抵抗器との間に）挟まれている。ミラークランプ部２８は、下アーム端子接続部７０Ｂの近くに位置する。

図３０に示すように、サージ保護部１４とサージ保護部２４とが、コネクタＣＮＴ１を基準に、略点対称に配置されている。同様に、駆動補助部１３と駆動補助部２３とが、ミラークランプ部１８とミラークランプ部２８とが、および、ゲートドライバ部１２とゲートドライバ部２２とがそれぞれ、コネクタＣＮＴ１を基準に、略点対称に配置されている。

回路基板６３は、回路基板６０と同様に、多層基板である。回路基板６３は、互いに絶縁層を介して積層された複数の配線層を含んでいる。回路基板６３は、回路基板６０と比較して、図３１に示すように、第１パターン領域８１、第２パターン領域８２、第３パターン領域８３、第１絶縁領域９１、第２絶縁領域９２および第３絶縁領域９３の各配置が異なっている。この配置の違いにより、複数の電子部品の配置が適宜変更されている。これらの第１パターン領域８１、第２パターン領域８２、第３パターン領域８３、第１絶縁領域９１、第２絶縁領域９２および第３絶縁領域９３は、複数の配線層に跨って形成されている。

回路基板６３において、図３１に示すように、第１パターン領域８１の第１端縁８１１は、第２パターン領域８２の第１端縁８２１よりもｘ１方向側に位置する。第１パターン領域８１の第２端縁８１２は、第２パターン領域８２の第２端縁８２２よりもｘ１方向側に位置する。第１パターン領域８１の第３端縁８１３は、第２パターン領域８２の第３端縁８２３よりもｙ１方向側に位置する。第１パターン領域８１の第４端縁８１４は、ｙ方向において、第２パターン領域８２の第４端縁８２４と略同じ位置である。この２つの第４端縁８１４，８２４の位置関係が、上記第１ないし第３実施形態にかかる各制御モジュールＣＭ１〜ＣＭ３と異なっている。

回路基板６３において、図３１に示すように、第１絶縁領域９１は、ｙ１方向側の第１端縁６０ａからｙ２方向側の第１端縁６０ａに繋がっている。第２絶縁領域９２は、ｘ２方向側の第２端縁６０ｂからｙ２方向側の第１端縁６０ａに繋がっている。

第４実施形態にかかる制御モジュールＣＭ４の作用効果は、次の通りである。

制御モジュールＣＭ４では、制御モジュールＣＭ１と同様に、上アーム端子接続部７０Ａは、平面視において、下アーム端子接続部７０Ｂよりもｘ１方向に位置し、かつ、下アーム端子接続部７０Ｂよりもｙ１方向に位置している。また、第１パターン領域８１の第１端縁８１１は、第２パターン領域８２の第１端縁８２１よりもｘ１方向に位置し、第１パターン領域８１の第２端縁８１２は、第２パターン領域８２の第２端縁８２２よりもｘ１方向に位置し、第１パターン領域８１の第３端縁８１３は、第２パターン領域８２の第３端縁８２３よりもｙ１方向に位置している。さらに、コネクタＣＮＴ１を接合する接合領域８３４は、ｘ方向およびｙ方向のそれぞれにおいて、上アーム端子接続部７０Ａと下アーム端子接続部７０Ｂとの間に位置している。この構成によると、制御モジュールＣＭ１と同様に、平面視において、コネクタＣＮＴ１を基準に、上アーム駆動回路１０Ｄを構成する第１部品群と下アーム駆動回路２０Ｄを構成する第２部品群とをおよそ対称的に配置することが可能となる。これにより、上アーム駆動回路１０Ｄから上アーム端子接続部７０Ａまでの配線距離と、下アーム駆動回路２０Ｄから下アーム端子接続部７０Ｂまでの配線距離との、距離差を小さくできるので、上アーム駆動回路１０Ｄと下アーム駆動回路２０Ｄとにおける配線インピーダンスの偏りを抑制することが可能となる。以上より、制御モジュールＣＭ４は、パワーモジュールＰＭを制御する上で好ましい。

制御モジュールＣＭ４では、制御モジュールＣＭ１（図６参照）と同様に、第１部品群のうち、サージ保護部１４が上アーム端子接続部７０Ａの最も近くに配置されている。これにより、制御モジュールＣＭ４は、制御モジュールＣＭ１と同様に、スイッチング素子Ｑ１をサージ電圧から保護する上で好ましい部品配置となる。また、制御モジュールＣＭ４では、制御モジュールＣＭ１（図６参照）と同様に、第２部品群のうち、サージ保護部２４が下アーム端子接続部７０Ｂの最も近くに配置されている。これにより、制御モジュールＣＭ４は、制御モジュールＣＭ１と同様に、スイッチング素子Ｑ２をサージ電圧から保護する上で好ましい部品配置となる。

制御モジュールＣＭ４では、上アーム端子接続部７０Ａ、駆動補助部１３およびゲートドライバ部１２が、ｙ方向にこの順で並んでいる。この構成によると、ゲートドライバ部１２から駆動補助部１３を通って上アーム端子接続部７０Ａまでの電流経路を短くできる。つまり、ゲートドライバ部１２から出力され、上アーム端子接続部７０Ａを介して、スイッチング素子Ｑ１の制御信号端子（ゲート端子）に入力されるまでの、制御信号の伝達時間を短くできる。これにより、スイッチング素子Ｑ１の動作遅延を抑制できる。また、下アーム端子接続部７０Ｂ、駆動補助部２３およびゲートドライバ部２２が、ｙ方向にこの順で並んでいる。この構成によると、ゲートドライバ部２２から駆動補助部２３を通って下アーム端子接続部７０Ｂまでの電流経路を短くできる。つまり、ゲートドライバ部２２から出力され、下アーム端子接続部７０Ｂを介して、スイッチング素子Ｑ２の制御信号端子（ゲート端子）に入力されるまでの制御信号の伝達時間を短くできる。これにより、スイッチング素子Ｑ２の動作遅延を抑制できる。

制御モジュールＣＭ４では、制御モジュールＣＭ３と同様に、ミラークランプ部１８は、上アーム端子接続部７０Ａの近くに配置されている。具体的には、ミラークランプ部１８と上アーム端子接続部７０Ａとの間には、サージ保護部１４とが配置されるだけである。この構成によると、トランジスタ１８１がオンである時の電流経路が短いので、スイッチング素子Ｑ１の誤動作を抑制する上で好ましい部品配置となる。同様に、ミラークランプ部２８は、下アーム端子接続部７０Ｂの近くに配置されている。具体的には、ミラークランプ部２８と下アーム端子接続部７０Ｂとの間には、サージ保護部２４とが配置されるだけである。この構成によると、トランジスタ２８１がオンである時の電流経路が短いので、スイッチング素子Ｑ２の誤動作を抑制する上で好ましい部品配置となる。

制御モジュールＣＭ４では、第１絶縁領域９１は、ｙ１方向側の第１端縁６０ａからｙ２方向側の第１端縁６０ａに繋がっている。制御モジュールＣＭ４においては、駆動補助部１３がトランジスタ１３２，１３３を含まない分、ゲートドライバ部１２が電流制限回路１３１に隣接している。ゲートドライバ部１２の制御ＩＣ１２１は、平面視において、第１絶縁領域９１に重なるように配置される。このため、第１実施形態と同様に、第１絶縁領域９１をｙ１方向側の第１端縁６０ａからｘ１方向側の第２端縁６０ｂに繋がらせると、第３絶縁領域９３により、第１パターン領域８１が小さくなる可能性がある。そこで、第１絶縁領域９１を、ｙ１方向側の第１端縁６０ａからｙ２方向側の第１端縁６０ａに繋がらせることで、制御モジュールＣＭ４では、第１パターン領域８１が小さくなることを抑制できる。

第４実施形態では、制御モジュールＣＭ４において、ミラークランプ回路が内蔵されていない制御ＩＣ１２２，２２２を用いた場合を示したが、これに限定されず、制御モジュールＣＭ１と同様に、ミラークランプ回路が内蔵された制御ＩＣ１２１，２２１を用いてもよい。この場合、制御モジュールＣＭ４は、ミラークランプ部１８，２８を含まなくてもよい。

＜第５実施形態＞
本開示の第５実施形態にかかる半導体装置Ａ５について、図３２および図３３を参照して説明する。

第５実施形態の半導体装置Ａ５は、パワーモジュールＰＭおよび制御モジュールＣＭ５を備えている。半導体装置Ａ５は、半導体装置Ａ４と比較して、制御モジュールＣＭ４の代わりに、制御モジュールＣＭ５を備えている点で異なる。

制御モジュールＣＭ５は、その回路構成において、上アーム駆動回路１０Ｅ、下アーム駆動回路２０Ｅおよび共通回路３０Ｅを含んでいる。上アーム駆動回路１０Ｅ、下アーム駆動回路２０Ｅおよび共通回路３０Ｅの各回路構成は、上アーム駆動回路１０Ｄ（図２８参照）、下アーム駆動回路２０Ｄ（図２９参照）および共通回路３０Ｄの各回路構成とそれぞれ同じである。

制御モジュールＣＭ５は、そのデバイス構造において、回路基板６４と、複数の電子部品と、コネクタＣＮＴ１と、を備えている。複数の電子部品とコネクタＣＮＴ１とは、回路基板６４に実装されている。制御モジュールＣＭ５における複数の電子部品は、第１部品群、第２部品群および第３部品群を含んでいる。第１部品群は、上アーム駆動回路１０Ｅを構成する電子部品の集合である。第２部品群は、下アーム駆動回路２０Ｅを構成する電子部品の集合である。第３部品群は、共通回路３０Ｅを構成する電子部品の集合である。

図３２および図３３は、制御モジュールＣＭ５のデバイス構造を示す平面図である。図３２は、回路基板６４上の部品レイアウトを示している。図３３は、回路基板６４上の配線レイアウトを示している。図３３においては、複数の電子部品およびコネクタＣＮＴ１を想像線（破線）で示している。

制御モジュールＣＭ５では、図３２に示すように、ゲートドライバ部１２，２２、駆動補助部１３，２３、サージ保護部１４，２４およびミラークランプ部１８，２８が、制御モジュールＣＭ４（図３０参照）と同様に配置されている。

回路基板６４は、回路基板６３と同様に、多層基板である。回路基板６４は、互いに絶縁層を介して積層された複数の配線層を含んでいる。回路基板６４は、回路基板６３と比較して、図３３に示すように、第２パターン領域８２、第３パターン領域８３および第２絶縁領域９２の各配置および各形状が異なっている。この配置の違いにより、複数の電子部品の配置が適宜変更されている。第１パターン領域８１および第１絶縁領域９１の各配置および各形状は、制御モジュールＣＭ４と略同じである。

回路基板６４においては、図３３に示すように、第１パターン領域８１の第１端縁８１１は、第２パターン領域８２の第１端縁８２１よりもｘ１方向側に位置する。第１パターン領域８１の第２端縁８１２は、第２パターン領域８２の第２端縁８２２よりもｘ１方向側に位置する。第１パターン領域８１の第３端縁８１３は、第２パターン領域８２の第３端縁８２３と、ｙ方向において、略同じ位置である。第１パターン領域８１の第４端縁８１４は、第２パターン領域８２の第４端縁８２４と、ｙ方向において、略同じ位置である。

回路基板６４において、図３３に示すように、第１絶縁領域９１は、ｙ１方向側の第１端縁６０ａからｙ２方向側の第１端縁６０ａに繋がっている。第２絶縁領域９２も、ｙ１方向側の第１端縁６０ａからｙ２方向側の第１端縁６０ａに繋がっている。

第５実施形態にかかる制御モジュールＣＭ５は、制御モジュールＣＭ４と同様の効果を奏することができる。

本開示にかかる制御モジュールおよび半導体装置は、上記した実施形態に限定されるものではない。本開示の制御モジュールおよび半導体装置の各部の具体的な構成は、種々に設計変更自在である。

本開示にかかる制御モジュールおよび半導体装置は、以下の付記に関する実施形態を含む。
［付記１］
第１スイッチング素子および第２スイッチング素子の動作を制御する制御モジュールであって、
複数の電子部品と、
前記制御モジュールの動作電力および入力信号を入力されるコネクタと、
前記複数の電子部品および前記コネクタが実装された回路基板と、を備えており、
前記回路基板は、第１配線パターンが形成される第１パターン領域と、第２配線パターンが形成される第２パターン領域と、第３配線パターンが形成される第３パターン領域と、前記第１配線パターンおよび前記第１スイッチング素子に導通する第１接続部と、前記第２配線パターンおよび前記第２スイッチング素子に導通する第２接続部と、を含んでおり、
前記第１パターン領域、前記第２パターン領域、および、前記第３パターン領域は、前記回路基板の厚さ方向に見て、互いに離間しており、
前記第１接続部は、前記厚さ方向に見て、前記第２接続部よりも、前記厚さ方向に直交する第１方向の一方側に位置し、かつ、前記厚さ方向に見て、前記第２接続部よりも、前記厚さ方向および前記第１方向の両方に直交する第２方向の一方側に位置し、
前記第１パターン領域および前記第２パターン領域はそれぞれ、前記厚さ方向に見て、前記第１方向の一方側の第１端縁と、前記第１方向の他方側の第２端縁と、前記第２方向の一方側の第３端縁と、前記第２方向の他方側の第４端縁と、を含んでおり、
前記第１パターン領域の第１端縁は、前記第２パターン領域の第１端縁よりも、前記第１方向の一方側に位置し、
前記第１パターン領域の第２端縁は、前記第２パターン領域の第２端縁よりも、前記第１方向の一方側に位置し、
前記第１パターン領域の第３端縁は、前記第２パターン領域の第３端縁よりも、前記第２方向の一方側に位置し、
前記第３パターン領域は、前記コネクタを接合する接合領域を含み、かつ、前記厚さ方向に見て前記第１パターン領域と前記第２パターン領域との間に位置し、
前記接合領域は、前記第１方向および前記第２方向のそれぞれにおいて、前記第１接続部と前記第２接続部との間に配置されている、制御モジュール。
［付記２］
前記第１パターン領域の第４端縁は、前記第２パターン領域の第４端縁よりも、前記第２方向の一方側に位置する、付記１に記載の制御モジュール。
［付記３］
前記第１接続部は、前記厚さ方向に見て、前記第１パターン領域に重なり、かつ、前記厚さ方向に見て、前記第１方向において前記第１パターン領域の前記第２端縁寄りに配置され、
前記第２接続部は、前記厚さ方向に見て、前記第２パターン領域に重なり、かつ、前記厚さ方向に見て、前記第１方向において前記第２パターン領域の前記第１端縁寄りに配置されている、付記１または付記２に記載の制御モジュール。
［付記４］
前記第１接続部は、前記厚さ方向に見て、前記第２方向において前記第１パターン領域の前記第３端縁寄りに配置され、
前記第２接続部は、前記厚さ方向に見て、前記第２方向において前記第２パターン領域の前記第４端縁寄りに配置されている、付記３に記載の制御モジュール。
［付記５］
前記回路基板は、前記第２方向において互いに離間し、かつ、前記厚さ方向に見て、各々が前記第１方向に延びる一対の基板端縁を有しており、
前記第１接続部は、前記第２方向の一方側に位置する前記基板端縁に沿って配置され、
前記第２接続部は、前記第２方向の他方側に位置する前記基板端縁に沿って配置されている、付記４に記載の制御モジュール。
［付記６］
前記回路基板は、前記厚さ方向に見て、矩形状であって、
前記接合領域は、前記厚さ方向に見て、前記回路基板の対角線の交点に重なる、付記５に記載の制御モジュール。
［付記７］
前記回路基板は、前記厚さ方向に見て、前記第１方向に延びており、
前記接合領域は、前記厚さ方向に見て、前記第２方向に延びる矩形状である、付記６に記載の制御モジュール。
［付記８］
前記第１パターン領域と前記第２パターン領域とは、前記接合領域の前記第１方向の中央を結ぶ直線を挟んで、前記第１方向において反対側に配置される、付記７に記載の制御モジュール。
［付記９］
前記回路基板は、前記厚さ方向に見て、前記第１方向に延びており、
前記接合領域は、前記厚さ方向に見て、前記第１方向に延びる矩形状である、付記６に記載の制御モジュール。
［付記１０］
前記第３パターン領域は、前記第１パターン領域の第４端縁よりも前記第２方向の他方側に配置された第１部と、前記第２パターン領域の第３端縁よりも前記第２方向の一方側に配置された第２部と、前記第１部および前記第２部に繋がる第３部と、を含んでいる、付記１ないし付記９のいずれかに記載の制御モジュール。
［付記１１］
前記接合領域は、前記厚さ方向に見て、前記第３部に重なる、付記１０に記載の制御モジュール。
［付記１２］
前記第１部は、前記第１方向に見て、前記第２パターン領域に重なる、付記１０または付記１１に記載の制御モジュール。
［付記１３］
前記第２部は、前記第１方向に見て、前記第１パターン領域に重なる、付記１０ないし付記１２のいずれかに記載の制御モジュール。
［付記１４］
前記第１パターン領域の第４端縁および前記第２パターン領域の第３端縁はそれぞれ、前記第１方向に見て、前記第３部に重なる、付記１０ないし付記１３のいずれかに記載の制御モジュール。
［付記１５］
前記第１パターン領域の第２端縁は、前記厚さ方向に見て、前記第２パターン領域の第１端縁よりも、前記第１方向の一方側に位置する、付記１ないし付記１４のいずれかに記載の制御モジュール。
［付記１６］
前記回路基板は、前記厚さ方向に見て、前記第１パターン領域と前記第３パターン領域とを絶縁する第１絶縁領域、および、前記厚さ方向に見て、前記第２パターン領域と前記第３パターン領域とを絶縁する第２絶縁領域を含んでいる、付記１ないし付記１５のいずれかに記載の制御モジュール。
［付記１７］
前記複数の電子部品は、前記第１スイッチング素子の動作を制御する第１部品群と、前記第２スイッチング素子の動作を制御する第２部品群とを含んでおり、
前記第１部品群の一部は、前記第１配線パターンに接続され、
前記第２部品群の一部は、前記第２配線パターンに接続されている、付記１６に記載の制御モジュール。
［付記１８］
前記第１部品群は、第１制御ＩＣを含んでおり、
前記第２部品群は、第２制御ＩＣを含んでおり、
前記第１制御ＩＣは、前記厚さ方向に見て、前記第１パターン領域と前記第３パターン領域と前記第１絶縁領域とに重なり、
前記第２制御ＩＣは、前記厚さ方向に見て、前記第２パターン領域と前記第３パターン領域と前記第２絶縁領域とに重なる、付記１７に記載の制御モジュール。
［付記１９］
前記第１部品群は、第１絶縁トランスを含んでおり、
前記第２部品群は、第２絶縁トランスを含んでおり、
前記第１絶縁トランスは、前記厚さ方向に見て、前記第１パターン領域と前記第３パターン領域と前記第１絶縁領域とに重なり、
前記第２絶縁トランスは、前記厚さ方向に見て、前記第２パターン領域と前記第３パターン領域と前記第２絶縁領域とに重なる、付記１７または付記１８に記載の制御モジュール。
［付記２０］
前記回路基板は、互いに絶縁層を介して積層された複数の配線層を有しており、
前記第１絶縁領域および前記第２絶縁領域はそれぞれ、前記複数の配線層の各々に形成されており、
前記複数の配線層の各々に形成された前記第１絶縁領域は、前記厚さ方向に見て、互いに重なり、
前記複数の配線層の各々に形成された前記第２絶縁領域は、前記厚さ方向に見て、互いに重なる、付記１７ないし付記１９のいずれかに記載の制御モジュール。
［付記２１］
前記第１スイッチング素子と前記第２スイッチング素子とは、前記第１スイッチング素子を上アーム、前記第２スイッチング素子を下アームとして、直列に接続されている、付記１ないし付記２０のいずれかに記載の制御モジュール。
［付記２２］
付記１ないし付記２１のいずれかに記載の制御モジュールと、
前記第１スイッチング素子および前記第２スイッチング素子を有するパワーモジュールと、を備える半導体装置。

Claims (22)

1. 第１スイッチング素子および第２スイッチング素子の動作を制御する制御モジュールであって、
   複数の電子部品と、
   前記制御モジュールの動作電力および入力信号を入力されるコネクタと、
   前記複数の電子部品および前記コネクタが実装された回路基板と、を備えており、
   前記回路基板は、第１配線パターンが形成される第１パターン領域と、第２配線パターンが形成される第２パターン領域と、第３配線パターンが形成される第３パターン領域と、前記第１配線パターンおよび前記第１スイッチング素子に導通する第１接続部と、前記第２配線パターンおよび前記第２スイッチング素子に導通する第２接続部と、を含んでおり、
   前記第１パターン領域、前記第２パターン領域、および、前記第３パターン領域は、前記回路基板の厚さ方向に見て、互いに離間しており、
   前記第１接続部は、前記厚さ方向に見て、前記第２接続部よりも、前記厚さ方向に直交する第１方向の一方側に位置し、かつ、前記厚さ方向に見て、前記第２接続部よりも、前記厚さ方向および前記第１方向の両方に直交する第２方向の一方側に位置し、
   前記第１パターン領域および前記第２パターン領域はそれぞれ、前記厚さ方向に見て、前記第１方向の一方側の第１端縁と、前記第１方向の他方側の第２端縁と、前記第２方向の一方側の第３端縁と、前記第２方向の他方側の第４端縁と、を含んでおり、
   前記第１パターン領域の第１端縁は、前記第２パターン領域の第１端縁よりも、前記第１方向の一方側に位置し、
   前記第１パターン領域の第２端縁は、前記第２パターン領域の第２端縁よりも、前記第１方向の一方側に位置し、
   前記第１パターン領域の第３端縁は、前記第２パターン領域の第３端縁よりも、前記第２方向の一方側に位置し、
   前記第３パターン領域は、前記コネクタを接合する接合領域を含み、かつ、前記厚さ方向に見て前記第１パターン領域と前記第２パターン領域との間に位置し、
   前記接合領域は、前記第１方向および前記第２方向のそれぞれにおいて、前記第１接続部と前記第２接続部との間に配置されている、
   制御モジュール。
2. 前記第１パターン領域の第４端縁は、前記第２パターン領域の第４端縁よりも、前記第２方向の一方側に位置する、
   請求項１に記載の制御モジュール。
3. 前記第１接続部は、前記厚さ方向に見て、前記第１パターン領域に重なり、かつ、前記厚さ方向に見て、前記第１方向において前記第１パターン領域の前記第２端縁寄りに配置され、
   前記第２接続部は、前記厚さ方向に見て、前記第２パターン領域に重なり、かつ、前記厚さ方向に見て、前記第１方向において前記第２パターン領域の前記第１端縁寄りに配置されている、
   請求項１または請求項２に記載の制御モジュール。
4. 前記第１接続部は、前記厚さ方向に見て、前記第２方向において前記第１パターン領域の前記第３端縁寄りに配置され、
   前記第２接続部は、前記厚さ方向に見て、前記第２方向において前記第２パターン領域の前記第４端縁寄りに配置されている、
   請求項３に記載の制御モジュール。
5. 前記回路基板は、前記第２方向において互いに離間し、かつ、前記厚さ方向に見て、各々が前記第１方向に延びる一対の基板端縁を有しており、
   前記第１接続部は、前記第２方向の一方側に位置する前記基板端縁に沿って配置され、
   前記第２接続部は、前記第２方向の他方側に位置する前記基板端縁に沿って配置されている、
   請求項４に記載の制御モジュール。
6. 前記回路基板は、前記厚さ方向に見て、矩形状であって、
   前記接合領域は、前記厚さ方向に見て、前記回路基板の対角線の交点に重なる、
   請求項５に記載の制御モジュール。
7. 前記回路基板は、前記厚さ方向に見て、前記第１方向に延びており、
   前記接合領域は、前記厚さ方向に見て、前記第２方向に延びる矩形状である、
   請求項６に記載の制御モジュール。
8. 前記第１パターン領域と前記第２パターン領域とは、前記接合領域の前記第１方向の中央を結ぶ直線を挟んで、前記第１方向において反対側に配置される、
   請求項７に記載の制御モジュール。
9. 前記回路基板は、前記厚さ方向に見て、前記第１方向に延びており、
   前記接合領域は、前記厚さ方向に見て、前記第１方向に延びる矩形状である、
   請求項６に記載の制御モジュール。
10. 前記第３パターン領域は、前記第１パターン領域の第４端縁よりも前記第２方向の他方側に配置された第１部と、前記第２パターン領域の第３端縁よりも前記第２方向の一方側に配置された第２部と、前記第１部および前記第２部に繋がる第３部と、を含んでいる、
    請求項１ないし請求項９のいずれか一項に記載の制御モジュール。
11. 前記接合領域は、前記厚さ方向に見て、前記第３部に重なる、
    請求項１０に記載の制御モジュール。
12. 前記第１部は、前記第１方向に見て、前記第２パターン領域に重なる、
    請求項１０または請求項１１に記載の制御モジュール。
13. 前記第２部は、前記第１方向に見て、前記第１パターン領域に重なる、
    請求項１０ないし請求項１２のいずれか一項に記載の制御モジュール。
14. 前記第１パターン領域の第４端縁および前記第２パターン領域の第３端縁はそれぞれ、前記第１方向に見て、前記第３部に重なる、
    請求項１０ないし請求項１３のいずれか一項に記載の制御モジュール。
15. 前記第１パターン領域の第２端縁は、前記厚さ方向に見て、前記第２パターン領域の第１端縁よりも、前記第１方向の一方側に位置する、
    請求項１ないし請求項１４のいずれか一項に記載の制御モジュール。
16. 前記回路基板は、前記厚さ方向に見て、前記第１パターン領域と前記第３パターン領域とを絶縁する第１絶縁領域、および、前記厚さ方向に見て、前記第２パターン領域と前記第３パターン領域とを絶縁する第２絶縁領域を含んでいる、
    請求項１ないし請求項１５のいずれか一項に記載の制御モジュール。
17. 前記複数の電子部品は、前記第１スイッチング素子の動作を制御する第１部品群と、前記第２スイッチング素子の動作を制御する第２部品群とを含んでおり、
    前記第１部品群の一部は、前記第１配線パターンに接続され、
    前記第２部品群の一部は、前記第２配線パターンに接続されている、
    請求項１６に記載の制御モジュール。
18. 前記第１部品群は、第１制御ＩＣを含んでおり、
    前記第２部品群は、第２制御ＩＣを含んでおり、
    前記第１制御ＩＣは、前記厚さ方向に見て、前記第１パターン領域と前記第３パターン領域と前記第１絶縁領域とに重なり、
    前記第２制御ＩＣは、前記厚さ方向に見て、前記第２パターン領域と前記第３パターン領域と前記第２絶縁領域とに重なる、
    請求項１７に記載の制御モジュール。
19. 前記第１部品群は、第１絶縁トランスを含んでおり、
    前記第２部品群は、第２絶縁トランスを含んでおり、
    前記第１絶縁トランスは、前記厚さ方向に見て、前記第１パターン領域と前記第３パターン領域と前記第１絶縁領域とに重なり、
    前記第２絶縁トランスは、前記厚さ方向に見て、前記第２パターン領域と前記第３パターン領域と前記第２絶縁領域とに重なる、
    請求項１７または請求項１８に記載の制御モジュール。
20. 前記回路基板は、互いに絶縁層を介して積層された複数の配線層を有しており、
    前記第１絶縁領域および前記第２絶縁領域はそれぞれ、前記複数の配線層の各々に形成されており、
    前記複数の配線層の各々に形成された前記第１絶縁領域は、前記厚さ方向に見て、互いに重なり、
    前記複数の配線層の各々に形成された前記第２絶縁領域は、前記厚さ方向に見て、互いに重なる、
    請求項１７ないし請求項１９のいずれか一項に記載の制御モジュール。
21. 前記第１スイッチング素子と前記第２スイッチング素子とは、前記第１スイッチング素子を上アーム、前記第２スイッチング素子を下アームとして、直列に接続されている、
    請求項１ないし請求項２０のいずれか一項に記載の制御モジュール。
22. 請求項１ないし請求項２１のいずれか一項に記載の制御モジュールと、
    前記第１スイッチング素子および前記第２スイッチング素子を有するパワーモジュールと、
    を備える半導体装置。

Images