JP2017208380A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2017208380A
JP2017208380A JP2016097911A JP2016097911A JP2017208380A JP 2017208380 A JP2017208380 A JP 2017208380A JP 2016097911 A JP2016097911 A JP 2016097911A JP 2016097911 A JP2016097911 A JP 2016097911A JP 2017208380 A JP2017208380 A JP 2017208380A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
conductivity type
gate
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016097911A
Other languages
English (en)
Other versions
JP6750300B2 (ja
Inventor
勇 菅井
Isamu Sugai
勇 菅井
武義 西村
Takeyoshi Nishimura
武義 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016097911A priority Critical patent/JP6750300B2/ja
Priority to US15/473,636 priority patent/US10026807B2/en
Priority to CN201710205696.5A priority patent/CN107393951A/zh
Publication of JP2017208380A publication Critical patent/JP2017208380A/ja
Priority to US15/983,060 priority patent/US10381436B2/en
Application granted granted Critical
Publication of JP6750300B2 publication Critical patent/JP6750300B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

【課題】熱履歴の少ない超接合が形成可能な構造の半導体装置を提供する。【解決手段】２つのゲートトレンチの間に形成され、ソース領域を貫通して、且つ、ベース領域に下端が配置されたコンタクトトレンチと、コンタクトトレンチの下端と対向する領域において、ベース領域の下端の下側に突出して形成された第２導電型の突出部とを備え、ソース領域の上端から突出部の下端までの深さは３μｍ以上であり、深さ方向と垂直な横方向において突出部と隣接する第１導電型の領域のキャリア濃度Ｎｄと、突出部のキャリア濃度Ｎａとが、所定の式を満たす半導体装置を提供する。【選択図】図２

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
縦型ＭＯＳＦＥＴ等の半導体装置において、耐圧とオン抵抗とのトレードオフ関係が知られている。耐圧を確保しつつ、低オン抵抗化する技術として、超接合半導体素子が知られている（例えば、特許文献１参照）。
関連する先行技術文献として下記の文献がある。
特許文献１ 特開平９−２６６３１１号公報
特許文献２ 特開２０１３−８４８９９号公報
特許文献３ 特許第４６９６３３５号公報
特許文献４ 特開２０１０−１１４１５２号公報
一般に、超接合半導体素子においては、超接合構造を形成してから、ソース領域等のＭＯＳ構造を形成する。このため、ＭＯＳ構造を形成するときの熱履歴により、超接合構造におけるｐ型領域とｎ型領域の不純物が拡散してしまい、良好な超接合構造を形成することが困難であった。微細ピッチの超接合半導体素子においては、この課題がより顕著になる。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板と、半導体基板の上面側に形成された第１導電型のドリフト領域と、ドリフト領域の上方に形成された第２導電型のベース領域と、ベース領域の上方に形成された第１導電型のソース領域とを備えてよい。半導体装置は、ソース領域の上端側から、ソース領域およびベース領域を貫通して形成された２以上のゲートトレンチを備えてよい。半導体装置は、２つのゲートトレンチの間に形成され、ソース領域を貫通して、且つ、ベース領域に下端が配置されたコンタクトトレンチを更に備えてよい。半導体装置は、コンタクトトレンチの下端と対向する領域において、ベース領域の下端の下側に突出して形成された第２導電型の突出部を備えてよい。ソース領域の上端から突出部の下端までの深さは３μｍ以上であってよい。深さ方向と垂直な横方向において突出部と隣接する第１導電型の領域のキャリア濃度Ｎｄと、突出部のキャリア濃度Ｎａとが下式を満たしてよい。
Figure 2017208380
 ただし、Ｗｃは２つのゲートトレンチの間隔であり、Ｗｔはコンタクトトレンチの幅である。
ソース領域の上端から突出部の下端までの深さは１５μｍ以下であってよい。コンタクトトレンチの下端から突出部の下端までの深さは１４．７μｍ以下であってよい。
半導体装置は、コンタクトトレンチの下端と隣接して設けられ、ベース領域よりも不純物濃度が高い第２導電型の高濃度領域を備えてよい。突出部のベース領域の下端における幅は、コンタクトトレンチの幅の０．９倍以上、１．１倍以下であってよい。
半導体装置は、少なくとも一つのゲートトレンチの下端と、突出部とに隣接して形成された、ドリフト領域よりも不純物濃度が高い第１導電型領域を備えてよい。半導体装置は、第１導電型領域と、ベース領域との間において、ゲートトレンチに隣接して形成され、第１導電型領域よりも不純物濃度が低い第１導電型の中間領域を備えてよい。中間領域の不純物濃度は、ドリフト領域の不純物濃度と等しくてよい。突出部の下端と、第１導電型領域の下端とが、同一の深さ位置に配置されていてよい。
半導体装置は、ゲートトレンチの内壁に形成されたゲート絶縁膜と、ゲートトレンチの内部において、ゲート絶縁膜に囲まれたゲート導電部とを備えてよい。ゲート絶縁膜は、ゲートトレンチの下端に形成された部分が、ゲートトレンチの側壁に形成された部分よりも厚くてよい。
突出部の下端は、ゲートトレンチの下端よりも、ソース領域の上端からみて深い位置に配置されていてよい。それぞれのゲートトレンチと、突出部との距離は、０．４μｍ以上であってよい。
半導体装置は、ソース領域の上方に形成されたソース電極を備えてよい。ソース電極は、コンタクトトレンチの内部にも形成されてよい。半導体装置は、コンタクトトレンチの内壁と、ソース電極との間にバリアメタルを備えてよい。
本発明の第２の態様においては、半導体装置の製造方法を提供する。製造方法は、半導体基板の上面側に、第１導電型のドリフト領域、第２導電型のベース領域、第１導電型のソース領域、および、ソース領域およびベース領域を貫通する２以上のゲートトレンチを形成する段階を備えてよい。製造方法は、２つのゲートトレンチの間に、ソース領域を貫通して、且つ、ベース領域に下端が配置されるコンタクトトレンチを形成する段階を備えてよい。製造方法は、コンタクトトレンチの下端から、ベース領域の下方に不純物を注入して、コンタクトトレンチの下端と対向する領域において、ベース領域の下端から下側に突出する第２導電型の突出部を形成する段階を備えてよい。
コンタクトトレンチを形成する前に、ソース領域の上方に絶縁膜を形成してよい。絶縁膜を貫通するコンタクトトレンチを形成してよい。
製造方法は、ゲートトレンチの下端から、ドリフト領域に不純物を注入して、ゲートトレンチの下端と、突出部とに隣接する、ドリフト領域よりも不純物濃度が高い第１導電型領域を形成する段階を備えてよい。
突出部を形成する段階において、不純物を異なる深さにそれぞれ注入してよい。ソース領域の上端から突出部の下端までの深さは、３μｍ以上であってよい。ドリフト領域のキャリア濃度Ｎｄと、突出部のキャリア濃度Ｎａとが下式を満たしてよい。
Figure 2017208380
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第１実施例に係る半導体装置１００の概要を示す断面図である。 突出部６０の幅および深さを説明する図である。 半導体装置１００の製造方法の一例を示す図である。 本発明の第２実施例に係る半導体装置２００の一例を示す断面図である。 本発明の第２実施例に係る半導体装置２００の他の例を示す断面図である。 半導体装置２００の製造方法の一例を示す図である。 コンタクトトレンチ３０の幅Ｗ１と、突出部６０の幅Ｗ２との関係を示す図である。 ゲート絶縁膜４２の構造の一例を示す図である。 コンタクトトレンチ３０の内壁に形成したバリアメタル７２の一例を示す図である。 第１実施例の半導体装置１００、および、第２実施例の半導体装置２００のオン抵抗の一例を示す図である。 第１実施例および第２実施例における半導体装置の耐圧の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
（第１実施例）
図１は、本発明の第１実施例に係る半導体装置１００の概要を示す断面図である。本例の半導体装置１００はＭＯＳＦＥＴであり、半導体基板１０と、半導体基板１０の上面側に形成されたドリフト領域１２等の半導体領域と、半導体領域の上面側に形成されたソース電極５０と、半導体基板１０の下面側に形成されたドレイン電極５２とを備える。
なお、本明細書においては半導体基板１０の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。「上」および「下」は重力方向に限定されない。また、「ソース」、「ドレイン」の用語を用いているが、半導体装置１００はＭＯＳＦＥＴに限定されない。ＩＧＢＴ等のバイポーラトランジスタにおける「エミッタ」および「コレクタ」も、本明細書における「ソース」および「ドレイン」の用語の範囲に含まれ得る。また、各実施例においては、第１導電型をｎ型、第２導電型をｐ型とした例を示しているが、基板、層、領域等の導電型は、それぞれ逆の極性であってもよい。
半導体基板１０は、シリコンまたはシリコンカーバイド、窒化ガリウム等の化合物半導体等の半導体で形成された基板である。本例の半導体基板１０は、ｎ＋型であり、ドレイン領域として機能する。半導体基板１０の下面にはドレイン電極５２が形成されている。ドレイン電極５２は、アルミニウムや金、銀等の金属材料で形成される。
半導体基板１０の上面側には、ｎ−型のドリフト領域１２、ｐ型のベース領域１４およびｎ＋型のソース領域１６が形成される。半導体基板１０の上面側とは、半導体基板１０の上面の上方であってよく、半導体基板１０の内部における、上面近傍であってもよい。
本例のドリフト領域１２は、半導体基板１０の上面にエピタキシャル成長させた半導体層である。ドリフト領域１２の上方にはベース領域１４が形成されている。ベース領域１４の上方にはソース領域１６が形成されている。ベース領域１４は、ドリフト領域１２の上面側から不純物を注入して形成してよい。ソース領域１６は、ベース領域１４の上面側から不純物を注入して形成してよい。
他の例では、ｎ＋型の半導体基板１０の上面側から不純物を注入して、ベース領域１４およびソース領域１６を形成してもよい。この場合、半導体基板１０がドリフト領域１２として機能する。
図１に示すドリフト領域１２、ベース領域１４およびソース領域１６は順番に接して形成されているが、他の例では、各領域の間に他の領域が形成されていてもよい。一例として、半導体装置１００がＩＧＢＴの場合、ドリフト領域１２およびベース領域１４の間には、ドリフト領域１２よりも高濃度のｎ型の電荷蓄積領域が形成されていてもよい。
半導体装置１００は、複数のゲートトレンチ部４０を備える。それぞれのゲートトレンチ部４０は、ソース領域１６の上端側から、ソース領域１６およびベース領域１４を貫通して形成される。本例のゲートトレンチ部４０の下端は、ドリフト領域１２内に配置されている。
ゲートトレンチ部４０は、ソース領域１６およびベース領域１４を貫通するゲートトレンチと、ゲートトレンチの内壁を覆うゲート絶縁膜４２と、ゲートトレンチの内部においてゲート絶縁膜４２に囲まれたゲート導電部４４とを有する。ゲート絶縁膜４２は、ゲートトレンチの内壁に酸化膜を形成する。酸化膜は、例えばゲートトレンチの内壁を熱酸化して形成してもよく、ＣＶＤ法により堆積して形成してもよい。ゲート導電部４４は、例えば不純物がドープされたポリシリコンで形成され、ゲート電圧が印加される。
ゲート導電部４４は、半導体基板１０の深さ方向において、少なくともベース領域１４と対向する領域に形成される。ゲート導電部４４にゲート電圧を印加することで、ゲートトレンチ部４０に隣接するベース領域１４にチャネルが形成される。
ゲートトレンチ部４０の上端は、層間絶縁膜２６により覆われる。層間絶縁膜２６の上方には、ソース電極５０が形成される。ソース電極５０は、例えばアルミニウム等の金属材料で形成される。層間絶縁膜２６は、例えばＮＳＧ（Ｎｏｎ ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、またはＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）で形成される。層間絶縁膜２６により、ゲート導電部４４はソース電極５０から絶縁される。
複数のゲートトレンチ部４０は、所定の配列方向に沿って配列される。図１においては、ゲートトレンチ部４０の配列方向をＸ軸方向とし、半導体基板１０の深さ方向をＹ軸方向とする。また、Ｘ軸およびＹ軸の両方と垂直な軸をＺ軸とする。本明細書では、Ｘ軸方向を「横方向」と称する場合がある。図１に示したそれぞれの構成は、Ｚ軸方向に延伸して形成されてよい。例えば、複数のゲートトレンチ部４０は、Ｚ軸方向にストライプ状に形成される。ゲート導電部４４は、Ｚ軸方向におけるいずれかの位置で、ゲート電極と電気的に接続されてよい。
半導体装置１００は、２つのゲートトレンチ部４０の間に形成されたコンタクトトレンチ３０を備える。本例の半導体装置１００においては、コンタクトトレンチ３０およびゲートトレンチ部４０は、Ｘ軸方向において交互に配置される。
それぞれのコンタクトトレンチ３０は、層間絶縁膜２６の上端から、層間絶縁膜２６およびソース領域１６を貫通する。コンタクトトレンチ３０の下端は、ベース領域１４の内部に配置される。これにより、コンタクトトレンチ３０の側壁には、ソース領域１６およびベース領域１４が露出する。
コンタクトトレンチ３０の内部には、ソース電極５０が充填される。本例におけるソース電極５０は、コンタクトトレンチ３０の側壁に露出したソース領域１６およびベース領域１４と接触する。これにより、ソース領域１６およびベース領域１４に、電圧が印加される。
コンタクトトレンチ３０の底部と隣接する領域には、ベース領域１４よりも不純物濃度が高いｐ型の高濃度領域１８が設けられてよい。これにより、ベース抵抗を低減することができる。高濃度領域１８は、ベース領域１４の内部に形成される。高濃度領域１８は、ベース領域１４およびコンタクトトレンチ３０により囲まれている。
ベース領域１４の下端には、下側に突出する突出部６０が形成されている。突出部６０は、コンタクトトレンチ３０の下端と対向する領域に形成される。つまり、突出部６０の少なくとも一部の領域と、コンタクトトレンチ３０の下端の少なくとも一部の領域とが、Ｘ軸方向において重なる位置に形成されている。本例では、突出部６０のＸ軸方向における中心と、コンタクトトレンチ３０の下端のＸ軸方向における中心とが、Ｘ軸において同一の位置に配置されている。
突出部６０は、横方向（Ｘ軸方向）において突出部６０と隣接するｎ型領域と、超接合を形成する。つまり、突出部６０の幅およびキャリア濃度は、隣接するｎ型領域と超接合を形成するように調整される。
本例のように、コンタクトトレンチ３０の下端と対向する位置に突出部６０を配置することで、熱履歴の少ない突出部６０を形成することが可能になる。一例として、ベース領域１４、ソース領域１６および層間絶縁膜２６を形成して、更にコンタクトトレンチ３０を形成する。そして、ソース電極５０を形成する前に、コンタクトトレンチ３０の下端から不純物を注入することで、突出部６０を形成する。これにより、イオン注入により、比較的に深い位置まで突出部６０を容易に形成できる。また、ベース領域１４、ソース領域１６および層間絶縁膜２６を形成した後に突出部６０を形成できるので、突出部６０の熱履歴を少なくすることが容易になる。
図２は、突出部６０の幅およびキャリア濃度を説明する図である。図２の例では、Ｘ軸方向のコンタクトトレンチ３０の幅をＷｔ、当該コンタクトトレンチ３０の両側の２つのゲートトレンチ部４０の間隔をＷｃとする。ゲートトレンチ部４０の間隔は、ゲートトレンチ部４０のＸ軸方向における中心間の距離を指す。本明細書では、Ｘ軸方向において、ゲートトレンチ部４０の中心から、隣接するゲートトレンチ部４０の中心までの範囲をセルと称する。つまり、間隔Ｗｃは、１セル分の幅に対応する。
突出部６０におけるキャリア濃度をＮａとする。また、横方向において突出部６０と隣接するｎ型の隣接領域６２のキャリア濃度をＮｄとする。本例において隣接領域６２はドリフト領域１２の一部である。
半導体装置１００は、下式を満たす。なお、本例では突出部６０の幅は、コンタクトトレンチ３０の幅Ｗｔとほぼ等しい。
Figure 2017208380
 上式を満たすことで、各セルにおけるｐ型の突出部６０のキャリア量と、隣接領域６２のキャリア量とがバランスして、超接合を形成できる。よって、突出部６０の側壁とゲートトレンチ部４０の側壁は接することはない。超接合を形成することにより、隣接領域６２の不純物濃度を高くすることができる。これにより、ドリフト抵抗が低減し、オン動作時に隣接領域６２に空乏層が拡がりにくくなるため半導体装置１００のオン抵抗を低減できる。
一例として、ゲートトレンチ部４０の間隔Ｗｃは、１．０μｍ以上、３．０μｍ以下である。また、コンタクトトレンチ３０の幅Ｗｔは、０．３μｍ以上、２．０μｍ以下である。また、Ｘ軸方向におけるゲートトレンチ部４０と突出部６０との距離は、０．４μｍ以上であることが好ましい。ゲートトレンチ部４０と突出部６０との距離が近すぎると、突出部６０と隣接するｎ型の領域の幅が小さくなり、超接合を形成することが困難になる。
また、ソース領域１６の上端から、突出部６０の下端までの深さをＤ１とする。深さＤ１は、３μｍ以上、１５μｍ以下であることが好ましい。深さＤ１が３μｍより小さいと、超接合によるオン抵抗の低減効果が小さくなる。突出部６０の下端は、ゲートトレンチ部４０の下端よりも下側に形成されることが好ましい。Ｙ軸方向において、ゲートトレンチ部４０の下端よりも下側に形成される突出部６０の部分は、ゲートトレンチ部４０の下端よりも上側に形成される突出部６０の部分よりも長くてよい。
また、深さＤ１が１５μｍより大きいと、コンタクトトレンチ３０の下端からのイオン注入により突出部６０を形成することが困難な場合がある。イオン注入で超接合用の領域を形成できない場合、ベース領域１４、ソース領域１６または層間絶縁膜２６等を形成する前に、多段のエピタキシャル成長等により超接合のｐカラムおよびｎカラムを形成することになる。この場合、ベース領域１４、ソース領域１６または層間絶縁膜２６等を形成するときの熱処理により、超接合においても不純物が更に拡散してしまい、超接合のｐ型領域およびｎ型領域を高精度に形成することが困難となる。
これに対して深さＤ１を１５μｍ以下にすることで、突出部６０をイオン注入により形成することが容易となる。従って、ベース領域１４、ソース領域１６または層間絶縁膜２６等を形成した後に突出部６０を形成することができ、突出部６０の熱履歴を少なくすることができる。深さＤ１は、１２μｍ以下であってよく、１０μｍ以下であってよく、６μｍ以下であってもよい。
また、コンタクトトレンチ３０の下端から、突出部６０の下端までの深さをＤ２とする。深さＤ２は、１４．７μｍ以下であることが好ましい。これにより、突出部６０をイオン注入により形成することが容易となる。深さＤ２は、１１μｍ以下であってよく、９μｍ以下であってよく、５μｍ以下であってもよい。
また、コンタクトトレンチ３０の下端は、半導体基板１０の上面よりも上方に配置されてよい。つまり、コンタクトトレンチ３０の下端と、半導体基板１０の上面との間には、ドリフト領域１２が設けられてよい。
図３は、半導体装置１００の製造方法の一例を示す図である。図３においては、１セル分の断面図を示しているが、他のセルについても同様に形成する。まず、半導体基板１０を準備する。本例において半導体基板１０は、不純物濃度が１．０×１０２０／ｃｍ３のｎ＋型のシリコン基板である。
次に段階Ｓ３００において、半導体基板１０の上面にｎ−型のエピタキシャル層を形成する。本例のエピタキシャル層の不純物濃度は、５．０×１０１５／ｃｍ３以上、２．０×１０１７／ｃｍ３以下である。また、本例のエピタキシャル層の厚みは、４μｍ以上、２０μｍ以下である。エピタキシャル層の厚みは、半導体装置１００の耐圧クラスによって異なる。一例として、耐圧が３０Ｖの場合のエピタキシャル層は３μｍ以上、６μｍ以下であり、耐圧が６０Ｖの場合のエピタキシャル層は５μｍ以上、８μｍ以下であり、耐圧が１５０Ｖの場合のエピタキシャル層は８μｍ以上、１１μｍ以下である。
次に、エピタキシャル層の上面に酸化膜を形成する。酸化膜の上面にレジストマスクを形成して、ドライエッチング等で所定のパターンのゲートトレンチマスクを形成する。次に、ゲートトレンチマスクで覆われていないエピタキシャル層をＲＩＥ法によりドライエッチングして、ゲートトレンチを形成する。次に、ケミカルドライエッチおよび犠牲酸化等により、ゲートトレンチの内壁におけるエッチングダメージを除去する。次に、ゲートトレンチの内壁およびゲートトレンチ周囲のエピタキシャル層の上面に、ゲート絶縁膜を形成する。このとき、ＮＳＧ等の絶縁膜をゲートトレンチの底部のみに堆積させて、ゲートトレンチの底部の絶縁膜を、内壁の絶縁膜よりも厚くすることが好ましい。
次に、ｎ型の不純物が高濃度にドープされたポリシリコンを、ゲートトレンチ内に堆積させて、ゲート導電部を形成する。エピタキシャル層の上面に堆積したポリシリコンをエッチングにより除去して、ゲートトレンチ内以外のポリシリコンを除去する。次に、エピタキシャル層の上面の酸化膜を除去する。これにより、ゲートトレンチ部４０が形成できる。
次に、エピタキシャル層の上面においてベース領域１４およびソース領域１６を形成しない領域に酸化膜を形成する。そして、エピタキシャル層の上面側からボロン等のｐ型不純物をイオン注入する。本例におけるｐ型不純物のドーズ量は、１．０×１０１３／ｃｍ２以上、１．０×１０１４／ｃｍ２以下である。注入したｐ型不純物を、エピタキシャル層の上面からの深さが１〜２μｍ程度まで熱拡散させて、ベース領域１４を形成する。ベース領域１４は、ゲートトレンチ部４０と接して形成されており、ゲートトレンチ部４０と接触する領域がチャネルとして機能する。
次に、エピタキシャル層の上面側から砒素等のｎ型不純物をイオン注入する。本例におけるｎ型不純物のドーズ量は、５．０×１０１５／ｃｍ２程度である。イオン注入後、熱処理等を行いソース領域１６を形成する。ソース領域１６も、ゲートトレンチ部４０と接して形成されている。次に、ＣＶＤ法により、エピタキシャル層の上面に層間絶縁膜２６を形成する。
次に段階Ｓ３０２において、層間絶縁膜２６の上面にレジストパターンを形成する。レジストパターンの開口部により露出した層間絶縁膜２６をＲＩＥによりエッチングして、エピタキシャル層を露出させる。次に、露出したエピタキシャル層の上面をエッチングして、層間絶縁膜２６およびソース領域１６を貫通してベース領域１４に到達するコンタクトトレンチ３０を形成する。
次に段階Ｓ３０４において、コンタクトトレンチ３０の底部に隣接する注入領域６３に、ボロン等のｐ型不純物を垂直にイオン注入する。本例においてｐ型不純物の加速電圧は３０ｋｅＶ程度であり、ドーズ量は１．０×１０１５／ｃｍ２以上、５．０×１０１５／ｃｍ２以下である。
次に、ベース領域１４よりも下方にボロン等のｐ型不純物を注入すべく、コンタクトトレンチ３０の下端から垂直にイオン注入する。ここで、数１を満たすように、ｐ型不純物のドーズ量が設定される。
Figure 2017208380
一例として、Ｗｃが２μｍ、Ｗｔが１μｍ、Ｎｄが７．０×１０１６／ｃｍ３である。この場合、Ｎａが７．０×１０１６／ｃｍ３となるように、ｐ型不純物のドーズ量を設定してよい。
また、ｐ型不純物の注入は、形成すべき突出部６０の深さに応じて、加速電圧を変化させて複数回行ってよい。突出部６０の深さは、半導体装置１００が有するべき耐圧に応じて設定される。例えば、３０Ｖ耐圧の半導体装置１００においては、１５０〜３００ｋｅＶの範囲の所定の加速電圧で、ボロン等のｐ型不純物を１回注入する。１５０Ｖ耐圧の半導体装置１００においては、１５０ｋｅＶ〜６．０ＭｅＶの範囲で加速電圧を変化させて、ボロン等のｐ型不純物を複数回注入する。
ｐ型不純物の注入により、ベース領域１４の下方に１以上の注入領域６４が形成される。なお、ｐ型不純物を注入するときの飛程は、ベース領域１４よりも深いことが好ましい。つまり、注入領域６４の上端は、ベース領域１４の下端よりも深いことが好ましい。これにより、突出部６０とベース領域１４との隣接部における、突出部６０の幅方向の広がりを抑制でき、突出部６０隣り合う隣接領域６２の不純物濃度を高くできる。このため、オン動作時における突出部６０からの空乏層の広がりを抑制して、オン抵抗を更に低減することができる。
次に、注入領域６３および注入領域６４に注入したｐ型不純物を活性化させるべく、段階３０６において半導体装置１００を熱処理する。ｐ型不純物が拡散しすぎないように、当該熱処理は短時間で行うことが好ましい。一例として、熱処理の温度は９５０度程度であり、時間は３０分以内である。
これにより、高濃度領域１８および突出部６０が形成される。段階Ｓ３０６の後に、ソース電極５０、ドレイン電極５２等を形成して半導体装置１００が完成する。なお、ソース電極５０と半導体領域との間の相互拡散を抑制すべく、コンタクトトレンチ３０の内壁には、チタン膜、窒化チタン膜、タンタル膜、または窒化タンタル膜等を含むバリアメタル層を形成することが好ましい。また、ソース電極５０の平坦性を向上させるべく、ソース電極５０を形成する前に、コンタクトトレンチ３０の内部にタングステン、モリブデン、または、不純物をドープしたポリシリコン等を充填してもよい。
（第２実施例）
図４Ａは、本発明の第２実施例に係る半導体装置２００の概要を示す断面図である。図４Ｂは、本発明の第２実施例に係る半導体装置２００の他の例を示す断面図である。図４Ａに示す半導体装置２００は、第１実施例に係る半導体装置１００の構造に加え、第１導電型領域６６を備える。本例の第１導電型領域６６は、ｎ型である。他の構造は、図１から図３において説明したいずれかの半導体装置１００と同一であってよい。
第１導電型領域６６は、少なくとも一つのゲートトレンチ部４０の下端と、突出部６０とに隣接して形成される。本例の半導体装置２００は、ゲートトレンチ部４０の下端を囲み、且つ、側端が突出部６０に接触する第１導電型領域６６を、ゲートトレンチ部４０毎に備える。第１導電型領域６６は、ドリフト領域１２よりも不純物濃度が高い。第１導電型領域６６は、ドリフト領域１２よりも不純物濃度が１０倍以上高いことが好ましい。
第１導電型領域６６は、突出部６０とともに超接合を構成する。つまり、深さ方向の所定の範囲に渡って、第１導電型領域６６の少なくとも一部の領域と、突出部６０の少なくとも一部の領域とが接触している。少なくとも、第１導電型領域６６および突出部６０が接触している範囲では、第１導電型領域６６における不純物の量と、突出部６０における不純物の量とがバランスしていることが好ましい。
つまり、第１導電型領域６６における不純物濃度をＮｄｘとした場合、下の数２を満たすことが好ましい。
Figure 2017208380
 半導体装置２００によれば、半導体装置１００に比べて、超接合のｐｎ構造間のキャリア勾配を急峻にすることができ、オン動作時における空乏層の広がりを抑制できる。このため、オン抵抗を更に低減することができる。
突出部６０と第１導電型領域６６とは、深さ方向において、突出部６０の長さの１／３以上に渡って接触して形成されてよく、突出部６０の長さの半分以上に渡って接触して形成されてもよい。また、突出部６０および第１導電型領域６６が隣接する領域の少なくとも一部は、ゲートトレンチ部４０の下端よりも下側に設けられてよい。
半導体装置２００は、図４Ｂに示すように深さ方向において第１導電型領域６６とベース領域１４との間に設けられた、ｎ−型の中間領域６８を更に備えてよい。中間領域６８は、ゲートトレンチ部４０に隣接して形成されている。本例の中間領域６８は、横方向においてゲートトレンチ部４０と突出部６０との間に設けられる。
中間領域６８は、第１導電型領域６６よりも不純物濃度が低い。中間領域６８は、ドリフト領域１２と同一の不純物濃度であってよい。中間領域６８を設けることで、チャネル領域付近でのアバランシェの発生及び寄生バイポーラ動作を抑制し、Ｌ負荷耐量の低減を抑制することができる。中間領域６８の深さ方向における長さは、第１導電型領域６６の深さ方向における長さよりも短くてよい。
なお、突出部６０の下端と、第１導電型領域６６の下端とは、同一の深さ位置に配置されていることが好ましい。これにより、突出部６０と、第１導電型領域６６とによる超接合領域を精度よく形成できる。
図５は、図４Ａに示す半導体装置２００の製造方法の一例を示す図である。図５においては、１セル分の断面図を示しているが、他のセルについても同様に形成する。また、本例の製造方法は、第１導電型領域６６を形成する点を除き、図３に示した製造方法と同様である。特に説明する場合を除き、各工程は、図３に示した製造方法と同様に実施できる。
本例の製造方法は、段階Ｓ４００に示すように、半導体基板１０にゲートトレンチ４６を形成した後、ゲート絶縁膜４２およびゲート導電部４４を形成する前に、ゲートトレンチ４６の下端から、ドリフト領域１２の注入領域７０に対してｎ型の不純物を垂直に注入する。本例の注入領域７０は、ゲートトレンチ４６の下端を囲む領域である。また、ｎ型の不純物は、例えばリンである。
リン等のｎ型不純物の注入は、形成すべき第１導電型領域６６の深さに応じて、加速電圧を変化させて複数回行ってよい。第１導電型領域６６の深さは、半導体装置２００が有するべき耐圧に応じて設定される。例えば、３０Ｖ耐圧の半導体装置２００においては、３０〜１５０ｋｅＶの範囲の所定の加速電圧で、リン等のｎ型不純物を１回注入する。１５０Ｖ耐圧の半導体装置２００においては、３０ｋｅＶ〜１４．０ＭｅＶの範囲で加速電圧を変化させて、ｎ型不純物を複数回注入する。
後述するように、当該不純物を活性化させることで、第１導電型領域６６を形成できる。ゲートトレンチ４６を形成した後、ゲート絶縁膜４２を形成する前に不純物を注入することで、ドリフト領域１２の比較的に深い位置に、容易に第１導電型領域６６を形成することができる。
なお、第１導電型領域６６およびベース領域１４の間に、ドリフト領域１２が残存するように、注入領域７０に不純物を注入してよい。これにより、図４Ｂに示す第１導電型領域６６およびベース領域１４の間の中間領域６８を容易に形成できる。
次に段階Ｓ４０２において、ゲートトレンチ部４０、ベース領域１４、ソース領域１６、層間絶縁膜２６、および、コンタクトトレンチ３０を形成する。図３の段階Ｓ３０２と同様に、コンタクトトレンチ３０は、ベース領域１４、ソース領域１６および層間絶縁膜２６を形成した後に、層間絶縁膜２６およびソース領域１６を貫通するように形成する。
次に段階Ｓ４０４において、注入領域６３および注入領域６４にｐ型の不純物を注入する。段階Ｓ４０４は、図３の段階Ｓ３０２と同様である。次に段階Ｓ４０６において熱処理を行い、注入領域６３および注入領域６４の不純物を活性化させ、高濃度領域１８および突出部６０を形成する。段階Ｓ４０６において、注入領域７０の不純物も活性化させてよい。また、注入領域７０の不純物は、ベース領域１４またはソース領域１６の不純物を活性化させる段階で、活性化してもよい。これにより、第１導電型領域６６が形成される。このような方法で、半導体装置２００を製造することができる。
図６は、コンタクトトレンチ３０の幅Ｗ１と、突出部６０の幅Ｗ２との関係を示す図である。本例において突出部６０の幅Ｗ２は、ベース領域１４の下端に接する領域における突出部６０の幅である。また、本例においてコンタクトトレンチ３０の幅Ｗ１は、コンタクトトレンチ３０の幅のうちの最大幅である。なお、突出部６０は、ベース領域１４の下端から離れるに従って、わずかに幅が増大していてもよい。
突出部６０の幅Ｗ２は、コンタクトトレンチ３０の幅Ｗ１とほぼ同一であることが好ましい。より具体的には、突出部６０の幅Ｗ２は、コンタクトトレンチ３０の幅Ｗ１の０．９倍以上、１．１倍以下であることが好ましい。突出部６０の幅Ｗ２は、コンタクトトレンチ３０の幅Ｗ１の１．０倍以上であってもよい。
図５に示した注入領域６４の幅は、コンタクトトレンチ３０の幅で定まる。このため、注入領域６４を形成した後の熱処理の条件を制御して、突出部６０の幅Ｗ２が広がりすぎないようにすることが好ましい。これにより、突出部６０の幅Ｗ２をコンタクトトレンチ３０の幅Ｗ１で規定することができるので、超接合領域を精度よく形成することができる。
図７は、ゲート絶縁膜４２の構造の一例を示す図である。本例のゲート絶縁膜４２は、ゲートトレンチの下端に形成された部分の厚みＴ１が、ゲートトレンチの側壁に形成された部分の厚みＴ２よりも厚い。これにより、比較的に電界が集中しやすいゲートトレンチ底部の耐圧を向上させることができる。
ゲートトレンチの下端におけるゲート絶縁膜４２の厚みＴ１は、厚みＴ２の倍以上であってよい。ゲートトレンチの下端におけるゲート絶縁膜４２は、ゲートトレンチの内壁を酸化した酸化膜と、ＣＶＤ法等による堆積膜とを積層した絶縁膜であってよい。
図８は、コンタクトトレンチ３０の内壁に形成したバリアメタル７２の一例を示す図である。バリアメタル７２は、コンタクトトレンチ３０の内壁と、ソース電極５０との間に形成される。バリアメタル７２は、ソース電極５０に含まれるアルミニウム等がソース領域１６等の半導体領域に拡散することを抑制し、また、ソース領域１６等の半導体材料が、ソース電極５０と合金化することを抑制する。
バリアメタル７２は、ソース電極５０の材料よりも、半導体材料中に拡散しにくい材料で形成される。バリアメタル７２は、チタン膜、窒化チタン膜、タンタル膜、または窒化タンタル膜を含んでよく、これらの積層膜であってもよい。
バリアメタル７２は、コンタクトトレンチ３０の内壁に露出する半導体領域を覆うように形成される。バリアメタル７２は、層間絶縁膜２６の上を全て覆う必要はなく、コンタクトトレンチ３０の内壁に露出する層間絶縁膜２６の少なくとも一部が覆われていればよい。
図９は、第１実施例の半導体装置１００、および、第２実施例の半導体装置２００のオン抵抗の一例を示す図である。図９においては、比較例として、突出部を形成していないＭＯＳＦＥＴのオン抵抗を合わせて示している。図９における縦軸は、比較例のオン抵抗で正規化した値を示す。
図９に示すように、第１実施例および第２実施例における半導体装置のオン抵抗は、突出部を形成していない比較例のオン抵抗よりも低くなる。また、第１導電型領域６６を設けた第２実施例におけるオン抵抗は、第１実施例におけるオン抵抗よりも更に低くなる。
図１０は、第１実施例および第２実施例における半導体装置の耐圧の一例を示す図である。図１０においては、数１に示した（Ｗｃ−Ｗｔ）／Ｗｔ×Ｎｄ／Ｎａを横軸にしている。（Ｗｃ−Ｗｔ）／Ｗｔ×Ｎｄ／Ｎａが、数１の範囲であれば、所定の耐圧（本例では概ね６０Ｖ）を維持できていることが確認できた。つまり、第１実施例および第２実施例によれば、耐圧を維持しつつ、オン抵抗を低減できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した製造方法における各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の結果を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１２・・・ドリフト領域、１４・・・ベース領域、１６・・・ソース領域、１８・・・高濃度領域、２６・・・層間絶縁膜、３０・・・コンタクトトレンチ、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４６・・・ゲートトレンチ、５０・・・ソース電極、５２・・・ドレイン電極、６０・・・突出部、６２・・・隣接領域、６３、６４、７０・・・注入領域、６６・・・第１導電型領域、６８・・・中間領域、７２・・・バリアメタル、１００・・・半導体装置、２００・・・半導体装置

Claims (18)

  1. 半導体基板と、
    前記半導体基板の上面側に形成された第１導電型のドリフト領域と、
    前記ドリフト領域の上方に形成された第２導電型のベース領域と、
    前記ベース領域の上方に形成された第１導電型のソース領域と、
    前記ソース領域の上端側から、前記ソース領域および前記ベース領域を貫通して形成された２以上のゲートトレンチと、
    ２つのゲートトレンチの間に形成され、前記ソース領域を貫通して、且つ、前記ベース領域に下端が配置されたコンタクトトレンチと、
    前記コンタクトトレンチの下端と対向する領域において、前記ベース領域の下端の下側に突出して形成された第２導電型の突出部と
    を備え、
    前記ソース領域の上端から前記突出部の下端までの深さは３μｍ以上であり、
    深さ方向と垂直な横方向において前記突出部と隣接する第１導電型の領域のキャリア濃度Ｎｄと、前記突出部のキャリア濃度Ｎａとが下式を満たす
    Figure 2017208380
     ただし、Ｗｃは前記２つのゲートトレンチの間隔であり、Ｗｔは前記コンタクトトレンチの幅である、半導体装置。
  2. 前記ソース領域の上端から前記突出部の下端までの深さは１５μｍ以下である
    請求項１に記載の半導体装置。
  3. 前記コンタクトトレンチの下端から前記突出部の下端までの深さは１４．７μｍ以下である
    請求項１または２に記載の半導体装置。
  4. 前記コンタクトトレンチの下端と隣接して設けられ、前記ベース領域よりも不純物濃度が高い第２導電型の高濃度領域を更に備える
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記突出部の前記ベース領域の下端における幅は、前記コンタクトトレンチの幅の０．９倍以上、１．１倍以下である
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 少なくとも一つのゲートトレンチの下端と、前記突出部とに隣接して形成された、前記ドリフト領域よりも不純物濃度が高い第１導電型領域を更に備える
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１導電型領域と、前記ベース領域との間において、前記ゲートトレンチに隣接して形成され、前記第１導電型領域よりも不純物濃度が低い第１導電型の中間領域を更に備える
    請求項６に記載の半導体装置。
  8. 前記中間領域の不純物濃度は、前記ドリフト領域の不純物濃度と等しい
    請求項７に記載の半導体装置。
  9. 前記突出部の下端と、前記第１導電型領域の下端とが、同一の深さ位置に配置されている
    請求項６から８のいずれか一項に記載の半導体装置。
  10. 前記ゲートトレンチの内壁に形成されたゲート絶縁膜と、
    前記ゲートトレンチの内部において、前記ゲート絶縁膜に囲まれたゲート導電部と
    を更に備え、
    前記ゲート絶縁膜は、前記ゲートトレンチの下端に形成された部分が、前記ゲートトレンチの側壁に形成された部分よりも厚い
    請求項６から９のいずれか一項に記載の半導体装置。
  11. 前記突出部の下端は、前記ゲートトレンチの下端よりも、前記ソース領域の上端からみて深い位置に配置されている
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. それぞれのゲートトレンチと、前記突出部との距離は、０．４μｍ以上である
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記ソース領域の上方に形成されたソース電極を更に備え、
    前記ソース電極は、前記コンタクトトレンチの内部にも形成され、
    前記コンタクトトレンチの内壁と、前記ソース電極との間にバリアメタルを更に備える
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 半導体基板の上面側に、第１導電型のドリフト領域、第２導電型のベース領域、第１導電型のソース領域、および、前記ソース領域および前記ベース領域を貫通する２以上のゲートトレンチを形成する段階と、
    ２つのゲートトレンチの間に、前記ソース領域を貫通して、且つ、前記ベース領域に下端が配置されるコンタクトトレンチを形成する段階と、
    前記コンタクトトレンチの下端から、前記ベース領域の下方に不純物を注入して、前記コンタクトトレンチの下端と対向する領域において、前記ベース領域の下端から下側に突出する第２導電型の突出部を形成する段階と
    を備える半導体装置の製造方法。
  15. 前記コンタクトトレンチを形成する前に、前記ソース領域の上方に絶縁膜を形成し、
    前記絶縁膜を貫通する前記コンタクトトレンチを形成する
    請求項１４に記載の半導体装置の製造方法。
  16. 前記突出部を形成する段階において、前記不純物を異なる深さにそれぞれ注入する
    請求項１４または１５に記載の半導体装置の製造方法。
  17. 前記ソース領域の上端から前記突出部の下端までの深さは、３μｍ以上であり、
    深さ方向と垂直な横方向において前記突出部と隣接する第１導電型の領域のキャリア濃度Ｎｄと、前記突出部のキャリア濃度Ｎａとが下式を満たす
    Figure 2017208380
     請求項１４から１６のいずれか一項に記載の半導体装置の製造方法。
  18. 前記ゲートトレンチの下端から、前記ドリフト領域に不純物を注入して、前記ゲートトレンチの下端と、前記突出部とに隣接する、前記ドリフト領域よりも不純物濃度が高い第１導電型領域を形成する段階を更に備える
    請求項１４から１７のいずれか一項に記載の半導体装置の製造方法。
JP2016097911A 2016-05-16 2016-05-16 半導体装置および半導体装置の製造方法 Active JP6750300B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016097911A JP6750300B2 (ja) 2016-05-16 2016-05-16 半導体装置および半導体装置の製造方法
US15/473,636 US10026807B2 (en) 2016-05-16 2017-03-30 Semiconductor device and method of manufacturing semiconductor device
CN201710205696.5A CN107393951A (zh) 2016-05-16 2017-03-31 半导体装置及半导体装置的制造方法
US15/983,060 US10381436B2 (en) 2016-05-16 2018-05-17 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016097911A JP6750300B2 (ja) 2016-05-16 2016-05-16 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017208380A true JP2017208380A (ja) 2017-11-24
JP6750300B2 JP6750300B2 (ja) 2020-09-02

Family

ID=60294758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016097911A Active JP6750300B2 (ja) 2016-05-16 2016-05-16 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (2) US10026807B2 (ja)
JP (1) JP6750300B2 (ja)
CN (1) CN107393951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057552A (ja) * 2019-10-02 2021-04-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181617A (ja) * 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
CN112514037A (zh) * 2018-07-27 2021-03-16 日产自动车株式会社 半导体装置及其制造方法
CN114068678A (zh) * 2021-11-25 2022-02-18 华虹半导体(无锡)有限公司 超结沟槽栅mosfet器件及其制造方法
US20240047517A1 (en) * 2022-08-05 2024-02-08 Infineon Technologies Austria Ag Power semiconductor device having counter-doped regions in both an active cell region and an inactive cell region

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009094484A (ja) * 2007-09-20 2009-04-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2009141243A (ja) * 2007-12-10 2009-06-25 Toshiba Corp 半導体装置
JP2010109033A (ja) * 2008-10-29 2010-05-13 Renesas Technology Corp 半導体装置およびその製造方法
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2013084899A (ja) * 2011-08-24 2013-05-09 Rohm Co Ltd 半導体装置およびその製造方法
JP2015220367A (ja) * 2014-05-19 2015-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016002766A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266311A (ja) 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP4696335B2 (ja) 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
US7687851B2 (en) * 2005-11-23 2010-03-30 M-Mos Semiconductor Sdn. Bhd. High density trench MOSFET with reduced on-resistance
JP2009088005A (ja) * 2007-09-27 2009-04-23 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US20090267143A1 (en) * 2008-04-29 2009-10-29 Fu-Yuan Hsieh Trenched mosfet with guard ring and channel stop
JP5807597B2 (ja) 2012-03-26 2015-11-10 株式会社デンソー 半導体装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009094484A (ja) * 2007-09-20 2009-04-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2009141243A (ja) * 2007-12-10 2009-06-25 Toshiba Corp 半導体装置
JP2010109033A (ja) * 2008-10-29 2010-05-13 Renesas Technology Corp 半導体装置およびその製造方法
JP2010114152A (ja) * 2008-11-04 2010-05-20 Toyota Motor Corp 半導体装置および半導体装置の製造方法
JP2013084899A (ja) * 2011-08-24 2013-05-09 Rohm Co Ltd 半導体装置およびその製造方法
JP2015220367A (ja) * 2014-05-19 2015-12-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016002766A1 (ja) * 2014-06-30 2016-01-07 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057552A (ja) * 2019-10-02 2021-04-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11824113B2 (en) 2019-10-02 2023-11-21 Renesas Electronics Corporation Manafacturing method for power MOSFET semiconductor device with improved breakdown voltage

Also Published As

Publication number Publication date
CN107393951A (zh) 2017-11-24
US10381436B2 (en) 2019-08-13
JP6750300B2 (ja) 2020-09-02
US20180269281A1 (en) 2018-09-20
US10026807B2 (en) 2018-07-17
US20170330932A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6741070B2 (ja) 半導体装置およびその製造方法
JP5002148B2 (ja) 半導体装置
JP7279770B2 (ja) 半導体装置
US20140203356A1 (en) Semiconductor device including vertical semiconductor element
JP6750300B2 (ja) 半導体装置および半導体装置の製造方法
JP2013258327A (ja) 半導体装置及びその製造方法
JP7243094B2 (ja) 半導体装置
JP2013062344A (ja) 半導体装置およびその製造方法
JP2008103683A (ja) 省スペース型のエッジ構造を有する半導体素子
JP7017733B2 (ja) 半導体装置および半導体装置の製造方法
JP2015138958A (ja) 炭化珪素半導体装置の製造方法
JP7056031B2 (ja) 半導体装置
JP7057555B2 (ja) 半導体装置
JP2012204636A (ja) 半導体装置およびその製造方法
JP2016021547A (ja) 半導体装置の製造方法
JP7293750B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP2021073714A (ja) 半導体装置およびその製造方法
CN111952352A (zh) 超结半导体装置及超结半导体装置的制造方法
JP6708269B2 (ja) 半導体装置
JP2024010217A (ja) 半導体装置および半導体装置の製造方法
JP2020205408A (ja) 半導体装置
JP2006093457A (ja) 絶縁ゲート型半導体装置
JP2022136894A (ja) 超接合炭化珪素半導体装置の製造方法
JP2016076729A (ja) 半導体装置
JP2019102556A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6750300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250