JP2017183759A - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP2017183759A JP2017183759A JP2017131708A JP2017131708A JP2017183759A JP 2017183759 A JP2017183759 A JP 2017183759A JP 2017131708 A JP2017131708 A JP 2017131708A JP 2017131708 A JP2017131708 A JP 2017131708A JP 2017183759 A JP2017183759 A JP 2017183759A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- gate
- fin
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 233
- 238000004519 manufacturing process Methods 0.000 title abstract description 56
- 238000000034 method Methods 0.000 title abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000009792 diffusion process Methods 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 39
- 229920005591 polysilicon Polymers 0.000 abstract description 39
- 238000005530 etching Methods 0.000 abstract description 16
- 238000000151 deposition Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 225
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 72
- 229910052710 silicon Inorganic materials 0.000 description 72
- 239000010703 silicon Substances 0.000 description 72
- 150000001875 compounds Chemical class 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GSDQYSSLIKJJOG-UHFFFAOYSA-N 4-chloro-2-(3-chloroanilino)benzoic acid Chemical compound OC(=O)C1=CC=C(Cl)C=C1NC1=CC=CC(Cl)=C1 GSDQYSSLIKJJOG-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、第1のゲート配線と第1の柱状半導体層を形成するための第2のレジストと、第1のコンタクト配線と第2の柱状半導体層を形成するための第3のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、第1の柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと第2の柱状半導体層と前記第1のポリシリコンによる第2のダミーゲートを形成する第2工程とを有する。
【選択図】図1
Description
すなわち、3つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。
この半導体装置は、シリコン基板101上に形成されたフィン状シリコン層103と、前記フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、前記フィン状シリコン層103上に形成された第2の柱状シリコン層110と、前記第2の柱状シリコン層110の周囲に形成された金属からなるコンタクト電極140cと、前記コンタクト電極140cに接続された前記フィン状シリコン層103に直交する方向に延在する金属からなるコンタクト配線140dと、前記フィン状シリコン層103の上部と前記第2の柱状シリコン層110の下部に形成された第3の拡散層127とを有し、前記コンタクト電極140cは前記第3の拡散層127と接続している。
102.第1のレジスト
103.フィン状シリコン層
104.第1の絶縁膜
105.第2の絶縁膜
106.第1のポリシリコン
107.第3の絶縁膜
108.第2のレジスト
109.第3のレジスト
110.第2の柱状シリコン層
111.第1の柱状シリコン層
112.第3の絶縁膜
113.第3の絶縁膜
114.第2のダミーゲート
115.第1のダミーゲート
116.第2の絶縁膜
117.第2の絶縁膜
118.第4の絶縁膜
119.第4のレジスト
120.第2の拡散層
121.第1の拡散層
122.第2のポリシリコン
123.第4のダミーゲート
124.第3のダミーゲート
125.第4の絶縁膜
126.第4の絶縁膜
127.第3の拡散層
128.第5の絶縁膜
129.第5の絶縁膜からなるサイドウォール
130.第5の絶縁膜からなるサイドウォール
131.金属と半導体の化合物
132.金属と半導体の化合物
133.金属と半導体の化合物
134.層間絶縁膜
135.ゲート絶縁膜
136.第5のレジスト
137.ゲート絶縁膜
138.ゲート絶縁膜
139.ゲート絶縁膜
140.金属
140a.ゲート電極
140b.ゲート配線
140c.コンタクト電極
140d.コンタクト配線
141.酸化膜
142.第6のレジスト
143.コンタクト孔
144.コンタクト孔
145.第7のレジスト
146.コンタクト孔
147.金属
148.コンタクト
149.コンタクト
150.コンタクト
151.第8のレジスト
152.第8のレジスト
153.第8のレジスト
154.金属配線
155.金属配線
156.金属配線
Claims (1)
- 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層上に形成された第2の柱状半導体層と、
前記第2の柱状半導体層の周囲に形成された金属からなるコンタクト電極と、
前記フィン状半導体層の上部に形成された第3の拡散層と、
を有し、
前記コンタクト電極は前記第3の拡散層と接続されており、
さらに、
前記半導体基板上に形成された前記フィン状半導体層と、
前記フィン状半導体層上に形成された第1の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、
前記ゲート電極に接続された金属からなるゲート配線と、
前記フィン状半導体層の上部に形成された前記第3の拡散層と、
を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017131708A JP6328832B2 (ja) | 2017-07-05 | 2017-07-05 | 半導体装置の製造方法、及び、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017131708A JP6328832B2 (ja) | 2017-07-05 | 2017-07-05 | 半導体装置の製造方法、及び、半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016021257A Division JP6174174B2 (ja) | 2016-02-05 | 2016-02-05 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017183759A true JP2017183759A (ja) | 2017-10-05 |
JP6328832B2 JP6328832B2 (ja) | 2018-05-23 |
Family
ID=60006510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017131708A Active JP6328832B2 (ja) | 2017-07-05 | 2017-07-05 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6328832B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI717031B (zh) * | 2018-09-26 | 2021-01-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其佈局方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5158901A (en) * | 1991-09-30 | 1992-10-27 | Motorola, Inc. | Field effect transistor having control and current electrodes positioned at a planar elevated surface and method of formation |
JP2009081377A (ja) * | 2007-09-27 | 2009-04-16 | Elpida Memory Inc | 半導体装置 |
WO2009110050A1 (ja) * | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2009283772A (ja) * | 2008-05-23 | 2009-12-03 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
JP2012094762A (ja) * | 2010-10-28 | 2012-05-17 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
WO2012077178A1 (ja) * | 2010-12-07 | 2012-06-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2013038553A1 (ja) * | 2011-09-15 | 2013-03-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
-
2017
- 2017-07-05 JP JP2017131708A patent/JP6328832B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5158901A (en) * | 1991-09-30 | 1992-10-27 | Motorola, Inc. | Field effect transistor having control and current electrodes positioned at a planar elevated surface and method of formation |
JP2009081377A (ja) * | 2007-09-27 | 2009-04-16 | Elpida Memory Inc | 半導体装置 |
WO2009110050A1 (ja) * | 2008-02-15 | 2009-09-11 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2009283772A (ja) * | 2008-05-23 | 2009-12-03 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
JP2012094762A (ja) * | 2010-10-28 | 2012-05-17 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
WO2012077178A1 (ja) * | 2010-12-07 | 2012-06-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2013038553A1 (ja) * | 2011-09-15 | 2013-03-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI717031B (zh) * | 2018-09-26 | 2021-01-21 | 台灣積體電路製造股份有限公司 | 半導體裝置及其佈局方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6328832B2 (ja) | 2018-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5759077B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5779739B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5838530B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5902868B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5872054B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5680801B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6328832B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5798276B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5740535B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6174174B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6200478B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6329299B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6285393B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5861197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6121386B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6211637B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6080989B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6055883B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6154051B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6033938B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5989197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016086194A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2015159320A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6328832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |