JP2017147564A5

JP2017147564A5 -

Info

Publication number: JP2017147564A5
Application number: JP2016027193A
Authority: JP
Filing date: 2016-02-16
Publication date: 2019-03-22
Anticipated expiration: 2036-02-16

Description

本発明の一実施形態に係る撮像装置は、各々が入射光に応じた電荷を生成して蓄積する光電変換素子を備える画素が複数の行をなすように配置された画素部と、各々が前記画素部を行ごとに駆動する駆動信号を出力する、前記画素部の各行に対応して配置された行駆動部を備える走査部と、を備え、前記行駆動部の各々は、対応する行の前記画素からの読み出しのための第１信号を記憶し、前記第１信号を出力する第１記憶部と、対応する行の前記光電変換素子をリセットし、電荷蓄積状態とする動作のための第２信号を記憶し、前記第２信号を出力する第２記憶部と、前記第１記憶部から出力される前記第１信号及び前記第２記憶部から出力される前記第２信号に基づいて、対応する行の前記光電変換素子を電荷蓄積状態又はリセット状態に維持させるための第３信号を記憶し、前記第３信号を出力する第３記憶部と、前記第１信号、前記第２信号及び前記第３信号が入力される画素駆動信号生成部と、を備え、前記複数の行は、第１の行と、第２の行と、前記第１の行と前記第２の行との間に配された第３の行と、を含み、前記画素駆動信号生成部は、前記第１の行及び前記第２の行の画素に含まれる前記光電変換素子を、前記第３信号を用いて前記電荷蓄積状態又は前記リセット状態に維持し、前記画素駆動信号生成部は、前記第１信号を用いて、前記第１の行の画素からの信号の読み出しの開始から、前記第２の行の画素からの信号の読み出しの終了までの期間に渡って、前記第３の行の画素に含まれる前記光電変換素子を前記リセット状態に維持する。

本発明の一実施形態に係る撮像装置の駆動方法は、各々が入射光に応じた電荷を生成して蓄積する光電変換素子を備える画素が、第１の行と、第２の行と、前記第１の行と前記第２の行との間に配された第３の行とを含む複数の行をなすように配置された画素部と、各々が前記画素部を行ごとに駆動する駆動信号を出力する、前記画素部の各行に対応して配置された行駆動部を備える走査部と、を備える撮像装置の駆動方法であって、前記行駆動部の各々は、対応する行の前記画素からの読み出しのための第１信号を記憶及び出力し、対応する行の前記光電変換素子をリセットし、電荷蓄積状態とする動作のための第２信号を記憶及び出力し、前記第１信号及び前記第２信号に基づいて、対応する行の前記光電変換素子を電荷蓄積状態又はリセット状態に維持させるための第３信号を記憶及び出力し、前記第１の行及び前記第２の行の画素に含まれる前記光電変換素子を、前記第３信号を用いて前記電荷蓄積状態又は前記リセット状態に維持し、前記第１信号を用いて、前記第１の行の画素からの信号の読み出しの開始から、前記第２の行の画素からの信号の読み出しの終了までの期間に渡って、前記第３の行の画素に含まれる前記光電変換素子を前記リセット状態に維持することを特徴とする。

Claims

各々が入射光に応じた電荷を生成して蓄積する光電変換素子を備える画素が複数の行をなすように配置された画素部と、
各々が前記画素部を行ごとに駆動する駆動信号を出力する、前記画素部の各行に対応して配置された行駆動部を備える走査部と、
を備え、
前記行駆動部の各々は、
対応する行の前記画素からの読み出しのための第１信号を記憶し、前記第１信号を出力する第１記憶部と、
対応する行の前記光電変換素子をリセットし、電荷蓄積状態とする動作のための第２信号を記憶し、前記第２信号を出力する第２記憶部と、
前記第１記憶部から出力される前記第１信号及び前記第２記憶部から出力される前記第２信号に基づいて、対応する行の前記光電変換素子を電荷蓄積状態又はリセット状態に維持させるための第３信号を記憶し、前記第３信号を出力する第３記憶部と、
前記第１信号、前記第２信号及び前記第３信号が入力される画素駆動信号生成部と、
を備え、
前記複数の行は、第１の行と、第２の行と、前記第１の行と前記第２の行との間に配された第３の行と、を含み、
前記画素駆動信号生成部は、前記第１の行及び前記第２の行の画素に含まれる前記光電変換素子を、前記第３信号を用いて前記電荷蓄積状態又は前記リセット状態に維持し、
前記画素駆動信号生成部は、前記第１信号を用いて、前記第１の行の画素からの信号の読み出しの開始から、前記第２の行の画素からの信号の読み出しの終了までの期間に渡って、前記第３の行の画素に含まれる前記光電変換素子を前記リセット状態に維持することを特徴とする撮像装置。
前記第３記憶部は、更に、全ての行の前記光電変換素子をリセットするための第４信号に基づいて、前記第３信号を記憶し、出力することを特徴とする請求項１に記載の撮像装置。
前記画素部の駆動される行を示すアドレス信号を前記走査部に出力する制御部を更に備え、
前記走査部は、前記アドレス信号をデコードすることにより生成されたデコード信号を各行駆動部に出力するアドレスデコーダ部を更に備え、
前記デコード信号が、前記第１記憶部及び前記第２記憶部に入力されることを特徴とする請求項１又は２に記載の撮像装置。
前記デコード信号が、前記第３記憶部に直接入力されないことを特徴とする請求項３に記載の撮像装置。
第４の行に配置された前記第１記憶部から出力される前記第１信号が、前記第４の行と異なる第５の行に配置された前記第１記憶部に入力され、
前記第４の行に配置された前記第２記憶部から出力される前記第２信号が、前記第５の行に配置された前記第２記憶部に入力されることを特徴とする請求項１又は２に記載の撮像装置。
前記画素の各々は、更に、
入力ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、
前記光電変換素子に蓄積された電荷を、前記増幅トランジスタの前記入力ノードに転送する転送トランジスタと、
を備え、
前記行駆動部の各々は、前記第１記憶部から出力される前記第１信号と、前記第２記憶部から出力される前記第２信号と、前記第３記憶部から出力される前記第３信号と、に基づき前記転送トランジスタの制御のための転送信号を生成する転送信号生成部を備えることを特徴とする、請求項１乃至５のいずれか１項に記載の撮像装置。
前記転送信号生成部は、前記第１信号が、対応する行の前記画素からの読み出しを行わないことを示しており、かつ前記第２信号が、対応する行の前記光電変換素子をリセットし、電荷蓄積状態とする動作を行わないことを示している場合に、前記第３信号を用いて前記転送信号を生成することを特徴とする、請求項６に記載の撮像装置。
前記画素の各々は前記光電変換素子を複数個備え、
前記画素の各々は、更に、
入力ノードに転送された電荷に基づく信号を出力する増幅トランジスタと、
複数の前記光電変換素子の各々に対応して備えられ、前記複数の前記光電変換素子の各々に蓄積された電荷を、前記増幅トランジスタの前記入力ノードに転送する転送トランジスタと、
を備え、
前記第２記憶部は、前記複数の前記光電変換素子の各々に対応して備えられ、各々が前記第２信号を出力する複数の記憶回路を有し、
前記第３記憶部は、前記複数の前記光電変換素子の各々に対応して備えられ、各々が前記第３信号を出力する複数の記憶回路を有し、
前記行駆動部の各々は、前記第１記憶部から出力される前記第１信号と、前記第２記憶部の前記複数の前記記憶回路の各々から出力される複数の前記第２信号と、前記第３記憶部の前記複数の前記記憶回路のうちの１つから出力される前記第３信号と、に基づき前記転送トランジスタの制御のための転送信号を生成する、前記複数の前記光電変換素子の各々に対応して備えられた複数の転送信号生成部を備えることを特徴とする、請求項１乃至５のいずれか１項に記載の撮像装置。
前記転送信号生成部は、前記第１信号が、対応する行の前記画素からの読み出しを行わないことを示しており、かつ前記複数の前記第２信号の全てが、対応する行の前記光電変換素子をリセットし、電荷蓄積状態とする動作を行わないことを示している場合に、前記第３信号を用いて前記転送信号を生成することを特徴とする、請求項８に記載の撮像装置。
各々が入射光に応じた電荷を生成して蓄積する光電変換素子を備える画素が複数の行をなすように配置され、前記複数の行は、第１の行と、第２の行と、前記第１の行と前記第２の行との間に配された第３の行と、を含む画素部を行ごとに駆動する駆動信号を出力する、前記画素部の各行に対応して配置された行駆動部を備える走査部を備える走査回路であって、
前記行駆動部の各々は、
対応する行の前記画素からの読み出しのための第１信号を記憶し、前記第１信号を出力する第１記憶部と、
対応する行の前記光電変換素子をリセットし、電荷蓄積状態とする動作のための第２信号を記憶し、前記第２信号を出力する第２記憶部と、
前記第１記憶部から出力される前記第１信号及び前記第２記憶部から出力される前記第２信号に基づいて、対応する行の前記光電変換素子を電荷蓄積状態又はリセット状態に維持させるための第３信号を記憶し、前記第３信号を出力する第３記憶部と、
前記第１信号、前記第２信号及び前記第３信号が入力される画素駆動信号生成部と、
を備え、
前記画素駆動信号生成部は、前記第１の行及び前記第２の行の画素に含まれる前記光電変換素子を、前記第３信号を用いて前記電荷蓄積状態又は前記リセット状態に維持し、
前記画素駆動信号生成部は、前記第１信号を用いて、前記第１の行の画素からの信号の読み出しの開始から、前記第２の行の画素からの信号の読み出しの終了までの期間に渡って、前記第３の行の画素に含まれる前記光電変換素子を前記リセット状態に維持することを特徴とする走査回路。
請求項１乃至９のいずれか１項に記載の撮像装置と、
前記撮像装置から出力された信号を処理する信号処理部とを有する撮像システム。
各々が入射光に応じた電荷を生成して蓄積する光電変換素子を備える画素が、第１の行と、第２の行と、前記第１の行と前記第２の行との間に配された第３の行とを含む複数の行をなすように配置された画素部と、
各々が前記画素部を行ごとに駆動する駆動信号を出力する、前記画素部の各行に対応して配置された行駆動部を備える走査部と、
を備える撮像装置の駆動方法であって、
前記行駆動部の各々は、
対応する行の前記画素からの読み出しのための第１信号を記憶及び出力し、
対応する行の前記光電変換素子をリセットし、電荷蓄積状態とする動作のための第２信号を記憶及び出力し、
前記第１信号及び前記第２信号に基づいて、対応する行の前記光電変換素子を電荷蓄積状態又はリセット状態に維持させるための第３信号を記憶及び出力し、
前記第１の行及び前記第２の行の画素に含まれる前記光電変換素子を、前記第３信号を用いて前記電荷蓄積状態又は前記リセット状態に維持し、
前記第１信号を用いて、前記第１の行の画素からの信号の読み出しの開始から、前記第２の行の画素からの信号の読み出しの終了までの期間に渡って、前記第３の行の画素に含まれる前記光電変換素子を前記リセット状態に維持する
ことを特徴とする撮像装置の駆動方法。