JP2017143126A - 電子装置および受発光装置 - Google Patents

電子装置および受発光装置 Download PDF

Info

Publication number
JP2017143126A
JP2017143126A JP2016022470A JP2016022470A JP2017143126A JP 2017143126 A JP2017143126 A JP 2017143126A JP 2016022470 A JP2016022470 A JP 2016022470A JP 2016022470 A JP2016022470 A JP 2016022470A JP 2017143126 A JP2017143126 A JP 2017143126A
Authority
JP
Japan
Prior art keywords
recess
electronic device
main surface
main
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016022470A
Other languages
English (en)
Inventor
勇 西村
Isamu Nishimura
勇 西村
保博 不破
Yasuhiro Fuwa
保博 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016022470A priority Critical patent/JP2017143126A/ja
Publication of JP2017143126A publication Critical patent/JP2017143126A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】厚さ方向の両側の面それぞれに電極が形成された電子素子を備える構成において、小型化を図るのに適する電子装置を提供すること。【解決手段】電子装置Ａ１は、互いに反対側を向く主面１１および裏面１２、ならびに主面１１から凹む素子配置用凹部１４を有する基板１と、素子配置用凹部１４に配置された電子素子７１と、電子素子７１に導通する導電層３と、電子素子７１を覆う封止樹脂部６と、を備え、電子素子７１は、主面１１が向く側に位置する主面側電極７１１と、裏面１２が向く側に位置する裏面側電極７１２と、を有し、導電層３は、裏面側電極７１２に導通し、主面１１に形成された主面側連絡部３４を含んでおり、導電層３の主面側連絡部３４に導通し、封止樹脂部６から主面１１が向く側に露出する第１柱状導電体４１と、主面側電極７１１に導通し、封止樹脂部６から主面１１が向く側に露出する第２柱状導電体４２と、を備える。【選択図】図２

Description

本発明は、電子装置およびこの電子装置を備える受発光装置に関する。
外部からの電流の入出力に対して特定の機能を果たす電子装置は、様々な形態のものが提案されている。一般的には、この電子装置の機能を果たすために、各々が電気回路の一部を構成する複数の電子素子が内蔵されている。これらの電子素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の電子素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の電子素子は、封止樹脂によって覆われる。封止樹脂は、これらの電子素子や上記リードの一部を保護するためのものである。このような電子装置は、たとえば電子機器の回路基板などに実装されて用いられる。技術の進歩に伴い、電子装置の小型化がますます求められている。なお、電子装置に関する文献としては、特許文献１が挙げられる。
特許文献１に記載された電子装置において、電子素子は厚さ方向の両側の面それぞれに形成された電極を有する。電子素子の一方の面がリードの適所にダイボンディングされることで当該一方の面の電極がリードと導通する。電子素子の他方の面の電極はワイヤボンディングされたワイヤによってリードと導通する。封止樹脂は電子素子およびワイヤのすべてを覆っている。これにより、電子素子の厚さに対して電子装置全体の厚さが比較的大きくなる。また、電子装置の製造する際、ワイヤボンディング工程においては、電子素子へのボンディング（ファーストボンディング）およびリードへのボンディング（セカンドボンディング）が必要であり、ワイヤボンディング工程の作業時間が比較的多く必要であった。
特開２００６−２９４９９８号公報
本発明は、上記した事情のもとで考え出されたものであって、厚さ方向の両側の面それぞれに電極が形成された電子素子を備える構成において、小型化を図るのに適する電子装置を提供することを主たる課題とする。
本発明の第１の側面によって提供される電子装置は、厚さ方向において互いに反対側を向く主面および裏面、ならびに前記主面から凹む素子配置用凹部を有し、半導体材料よりなる基板と、前記素子配置用凹部に配置された電子素子と、前記電子素子に導通する導電層と、前記電子素子の少なくとも一部を覆う封止樹脂部と、を備え、前記電子素子は、前記主面が向く側に位置する主面側電極と、前記裏面が向く側に位置する裏面側電極と、を有し、前記導電層は、前記裏面側電極に導通し、且つ前記主面に形成された主面側連絡部を含んでおり、前記導電層の前記主面側連絡部に導通し、且つ前記封止樹脂部から前記主面が向く側に露出する第１柱状導電体と、前記主面側電極に導通し、且つ前記封止樹脂部から前記主面が向く側に露出する第２柱状導電体と、を備える。
好ましい実施の形態においては、前記第１柱状導電体および前記第２柱状導電体は、前記封止樹脂部から露出し、且つ前記主面と同じ側を向く第１柱状導電体主面および第２柱状導電体主面を有する。
好ましい実施の形態においては、前記封止樹脂部は、前記主面と同じ側を向く封止樹脂部主面を有しており、前記第１柱状導電体主面および前記第２柱状導電体主面と前記封止樹脂部主面とは、面一である。
好ましい実施の形態においては、前記封止樹脂部は、前記素子配置用凹部のすべてを埋めている。
好ましい実施の形態においては、前記封止樹脂部は、前記主面の前記厚さ方向視外縁のすべてに到達している。
好ましい実施の形態においては、前記第１柱状導電体および前記第２柱状導電体は、金属からなる。
好ましい実施の形態においては、前記第１柱状導電体および前記第２柱状導電体は、Ｃｕからなる。
好ましい実施の形態においては、前記第１柱状導電体および前記第２柱状導電体は、メッキにより形成されている。
好ましい実施の形態においては、前記第１柱状導電体および前記第２柱状導電体に対して前記主面とは反対側から接する第１電極パッドおよび第２電極パッドを備える。
好ましい実施の形態においては、前記第１電極パッドは、前記厚さ方向視において前記第１柱状導電体および前記封止樹脂部の少なくとも一部ずつに重なり、前記第２電極パッドは、前記厚さ方向視において前記第２柱状導電体および前記封止樹脂部の少なくとも一部ずつに重なる。
好ましい実施の形態においては、前記第１電極パッドは、前記厚さ方向視において、前記第１柱状導電体のすべてを内包しており、前記第２電極パッドは、前記厚さ方向視において、前記第２柱状導電体のすべてを内包している。
好ましい実施の形態においては、前記封止樹脂部は、前記電子素子のすべてを覆っている。
好ましい実施の形態においては、前記電子素子は、前記主面よりも前記主面が向く側に突出する部位を有する。
好ましい実施の形態においては、前記電子素子は、発光素子である。
好ましい実施の形態においては、前記発光素子は、レーザーダイオードまたはＬＥＤである。
好ましい実施の形態においては、前記封止樹脂部は、前記発光素子を覆うとともに前記発光素子からの光を透過させる。
好ましい実施の形態においては、前記電子素子は、受光部を有し、且つ受けた光に応じた電気信号を出力する光電変換機能を果たす受光素子である。
好ましい実施の形態においては、前記封止樹脂部は、前記受光部を覆うとともに前記光電変換機能の対象である波長の光を透過させる。
好ましい実施の形態においては、前記素子配置用凹部は、前記厚さ方向を向く素子配置用凹部底面を有しており、前記電子素子は、前記素子配置用凹部底面に配置されている。
好ましい実施の形態においては、前記導電層は、前記素子配置用凹部底面に形成され、且つ前記電子素子の配置に用いられる素子配置用凹部パッドを含む。
好ましい実施の形態においては、前記素子配置用凹部は、前記素子配置用凹部底面から起立し、且つ前記主面につながる素子配置用凹部側面を有する。
好ましい実施の形態においては、前記導電層は、前記素子配置用凹部側面に形成された凹部側面連絡部を含み、前記凹部側面連絡部と前記主面側連絡部とは、互いにつながっている。
好ましい実施の形態においては、前記基板は、半導体材料の単結晶よりなる。
好ましい実施の形態においては、前記半導体材料は、Ｓｉである。
好ましい実施の形態においては、前記主面および前記裏面は、前記基板の厚さ方向に直交し、且つ、平坦である。
好ましい実施の形態においては、前記主面は、（１００）面である。
好ましい実施の形態においては、前記素子配置用凹部底面に対する前記素子配置用凹部側面の角度は、５５度である。
本発明の第２の側面によって提供される受発光装置は、厚さ方向において互いに反対側を向くメイン基板主面およびメイン基板裏面、ならびに前記メイン基板主面から凹む第１凹部および第２凹部を有し、半導体材料よりなるメイン基板と、前記第１凹部に配置され、本発明の第１の側面に係る電子装置のうち電子素子として発光素子を備えた電子装置と、前記第２凹部に配置され、受光部を有して受けた光に応じた電気信号を出力する光電変換機能をもつ受光装置と、を備え、前記メイン基板には、前記第１凹部および前記第２凹部それぞれから前記メイン基板裏面に貫通する第１貫通孔および第２貫通孔が形成されており、前記発光素子は前記メイン基板の厚さ方向視において前記第１貫通孔と重なっており、前記受光部は前記メイン基板の厚さ方向視において前記第２貫通孔と重なっている。
好ましい実施の形態においては、前記電子装置および前記受光装置を覆うとともに、前記発光素子からの光を透過させ、且つ前記光電変換機能の対象である波長の光を透過させる、透光性封止樹脂部を備える。
好ましい実施の形態においては、前記第１凹部は、前記厚さ方向を向いており、前記電子装置が配置される第１凹部底面を有し、前記第２凹部は、前記厚さ方向を向いており、前記受光装置が配置される第２凹部底面を有する。
本発明の第３の側面によって提供される受発光装置は、厚さ方向において互いに反対側を向くメイン基板主面およびメイン基板裏面、ならびに前記メイン基板主面から凹む第１凹部および第２凹部を有し、半導体材料よりなるメイン基板と、前記第１凹部に配置され、発光素子を有する発光装置と、前記第２凹部に配置され、本発明の第１の側面に係る電子装置のうち電子素子として受光素子を備えた電子装置と、を備え、前記メイン基板には、前記第１凹部および前記第２凹部それぞれから前記メイン基板裏面に貫通する第１貫通孔および第２貫通孔が形成されており、前記発光素子は前記メイン基板の厚さ方向視において前記第１貫通孔と重なっており、前記受光部は前記メイン基板の厚さ方向視において前記第２貫通孔と重なっている。
好ましい実施の形態においては、前記発光装置および前記電子装置を覆うとともに、前記発光素子からの光を透過させ、且つ前記光電変換機能の対象である波長の光を透過させる、透光性封止樹脂部を備える。
好ましい実施の形態においては、前記第１凹部は、前記厚さ方向を向いており、前記発光装置が配置される第１凹部底面を有し、前記第２凹部は、前記厚さ方向を向いており、前記電子装置が配置される第２凹部底面を有する。
好ましい実施の形態においては、前記第１凹部は、前記第１凹部底面から起立し、且つ前記メイン基板主面につながる第１凹部側面を有し、前記第２凹部は、前記第２凹部底面から起立し、且つ前記メイン基板主面につながる第２凹部側面を有する。
好ましい実施の形態においては、前記第１貫通孔の少なくとも一部に充填され、前記発光素子からの光を透過させる第１貫通孔用封止樹脂部と、前記第２貫通孔の少なくとも一部に充填され、前記光電変換機能の対象である波長の光を透過させる第２貫通孔用封止樹脂部と、を備える。
好ましい実施の形態においては、前記第１貫通孔および前記第２貫通孔は、前記メイン基板主面側から前記メイン基板裏面側に向かうほど断面寸法が大である。
好ましい実施の形態においては、前記メイン基板は、半導体材料の単結晶よりなる。
好ましい実施の形態においては、前記半導体材料は、Ｓｉである。
好ましい実施の形態においては、前記メイン基板主面および前記メイン基板裏面は、前記メイン基板の厚さ方向に直交し、且つ、平坦である。
好ましい実施の形態においては、前記メイン基板主面は、（１００）面である。
好ましい実施の形態においては、前記第１凹部底面に対する前記第１凹部側面の角度、および前記第２凹部底面に対する前記第２凹部側面の角度は、それぞれ５５度である。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明に係る電子装置の第１実施形態を示す平面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１のＩＩＩ−ＩＩＩ線に沿う断面図である。 図２の部分拡大図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 本発明に係る電子装置の第２実施形態を示す、図２と同様の断面図である。 本発明に係る受発光装置の一実施形態を示す平面図である。 図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。 図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。 図１６の電子装置の製造方法の一工程を示す要部断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図４は、本発明に係る電子装置の第１実施形態を示している。本実施形態の電子装置Ａ１は、基板１、絶縁層２、導電層３、第１柱状導電体４１、複数の第２柱状導電体４２、第１電極パッド５１、複数の第２電極パッド５２、封止樹脂部６および電子素子７１を備えている。図１は、電子装置Ａ１を示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
基板１は、半導体材料の単結晶よりなる。本実施形態においては、基板１は、Ｓｉ単結晶からなる。基板１の材質は、Ｓｉに限定されず、たとえば、ＳｉＣであってもよい。基板１の厚さは、たとえば、２００μｍ〜５５０μｍである。基板１には、電子素子７１が配置されている。
基板１は、主面１１と、裏面１２と、を有する。
主面１１は、厚さ方向（図２等における図中ｚ方向）の一方を向く。主面１１は平坦である。主面１１は厚さ方向に直交する。主面１１は、（１００）面、あるいは、（１１０）面である。本実施形態では、主面１１は、（１００）面である。本実施形態においては、主面１１は、矩形環状である。
裏面１２は、厚さ方向（ｚ方向）の他方を向く。すなわち、裏面１２および主面１１は互いに反対側を向く。裏面１２は平坦である。裏面１２は厚さ方向に直交する。
基板１には、素子配置用凹部１４が形成されている。素子配置用凹部１４は、主面１１から凹んでいる。素子配置用凹部１４には、電子素子７１が配置されている。素子配置用凹部１４の深さ（主面１１と後述の素子配置用凹部底面１４２との、厚さ方向における離間寸法）は、たとえば、１００〜３００μｍである。素子配置用凹部１４は、厚さ方向視において矩形状である。素子配置用凹部１４の形状は、主面１１として（１００）面を採用したことに依存している。
素子配置用凹部１４は、素子配置用凹部側面１４１および素子配置用凹部底面１４２を有している。
素子配置用凹部底面１４２は、基板１の厚さ方向において主面１１と同じ側を向く。素子配置用凹部底面１４２は、厚さ方向視において矩形状である。素子配置用凹部底面１４２には、電子素子７１が配置されている。素子配置用凹部底面１４２は、厚さ方向に直交する面である。
素子配置用凹部側面１４１は、素子配置用凹部底面１４２から起立する。素子配置用凹部側面１４１は、素子配置用凹部底面１４２につながっている。素子配置用凹部側面１４１は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する素子配置用凹部側面１４１の角度は、５５度である。これは、主面１１として（１００）面を採用したことに由来している。素子配置用凹部側面１４１は、４つの平坦面を有している。また、素子配置用凹部側面１４１は、主面１１につながっている。
絶縁層２は、基板１上に形成されている。絶縁層２は、導電層３と基板１との間に介在している。絶縁層２は、基板１のうち裏面１２とは反対側から臨む部分を覆っている。より具体的には、絶縁層２は、主面１１、素子配置用凹部側面１４１および素子配置用凹部底面１４２を覆っている。絶縁層２の厚さは、たとえば０．１〜１．０μｍ程度である。絶縁層２は、たとえばＳｉＯ2あるいはＳｉＮよりなる。
導電層３は、電子素子７１に導通する。導電層３は、電子素子７１との電流経路を構成するためのものである。導電層３は、主面１１、素子配置用凹部側面１４１および素子配置用凹部底面１４２に形成されている。
図４に示すように、導電層３は、たとえばシード層３１およびメッキ層３２を含む。
シード層３１は、所望のメッキ層３２を形成するためのいわゆる下地層である。シード層３１は、基板１とメッキ層３２との間に介在している。シード層３１は、たとえばＴｉやＣｕなどからなる。シード層３１は、たとえばスパッタリングによって形成される。シード層３１の厚さは、たとえば、１μｍ以下である。
メッキ層３２は、シード層３１を利用した電解めっきによって形成される。メッキ層３２は、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層よりなる。メッキ層３２の厚さは、たとえば３〜１０μｍ程度である。メッキ層３２の厚さは、シード層３１の厚さよりも厚い。
図２、図３に示すように、導電層３は、素子配置用凹部パッド３３、主面側連絡部３４および凹部側面連絡部３５を含む。
素子配置用凹部パッド３３は、素子配置用凹部１４に形成されており、特に素子配置用凹部底面１４２に形成されたものを含む。素子配置用凹部底面１４２に形成された素子配置用凹部パッド３３は、電子素子７１を素子配置用凹部底面１４２に搭載するために用いられる。
主面側連絡部３４は、主面１１に支持されており、絶縁層２上に積層された部分を含む。
凹部側面連絡部３５は、素子配置用凹部側面１４１に支持されており、絶縁層２上に積層された部分を含む。凹部側面連絡部３５は、主面側連絡部３４および素子配置用凹部パッド３３のいずれにもつながっている。
電子素子７１は、素子配置用凹部底面１４２に搭載されている。電子素子７１の一例としては、たとえば発光素子が挙げられる。当該発光素子としては、たとえばレーザーダイオードやＬＥＤ（発光ダイオード）が挙げられる。本実施形態では、電子素子７１がレーザーダイオードであるものとして説明するが、電子素子７１はこれに限定されない。レーザーダイオードである電子素子７１としては、たとえば電子素子７１の厚さ方向（図２の上方）にレーザー光を出射する構造の面発光レーザーが挙げられる。本実施形態においては、電子素子７１は、厚さ方向において主面１１よりも突出している。
図２、図３に示すように、電子素子７１は、主面側電極７１１、裏面側電極７１２および発光層７１３を有する。主面側電極７１１および発光層７１３は、電子素子７１のうち主面１１が向く側の部位に設けられている。本実施形態において、電子素子７１は、複数（２つ）の主面側電極７１１を有する。裏面側電極７１２は、電子素子７１のうち裏面１２が向く側の部位に設けられている。裏面側電極７１２は、ハンダ３３１を介して素子配置用凹部パッド３３に接合されている。
封止樹脂部６は、素子配置用凹部１４の少なくとも一部を埋めるとともに、主面１１の少なくとも一部を覆う。本実施形態においては、封止樹脂部６は、素子配置用凹部１４のすべてを埋めている。また、封止樹脂部６は、電子素子７１のすべてを覆っている。また、封止樹脂部６は、主面１１の厚さ方向視外縁のすべてに到達しており、主面１１のほぼすべてを覆っている。
封止樹脂部６は、主面１１と同じ側を向く封止樹脂部主面６３を有している。また、封止樹脂部６には、複数の貫通孔６１が形成されている。複数の貫通孔６１は、第１柱状導電体４１および複数の第２柱状導電体４２を収容している。
封止樹脂部６は、発光素子である電子素子７１からの光を透過させる材質からなり、たとえば透明なエポキシ樹脂またはシリコーン樹脂などである。
第１柱状導電体４１は、導電層３の主面側連絡部３４に導通し、且つ封止樹脂部６から主面１１が向く側に露出している。本実施形態においては、第１柱状導電体４１は、主面側連絡部３４上に直接形成されている。第１柱状導電体４１は、金属からなる。より好ましくは、第１柱状導電体４１は、Ｃｕからなる。第１柱状導電体４１は、メッキにより形成されている。本実施形態においては、第１柱状導電体４１は、たとえば円柱形状である。第１柱状導電体４１の高さは種々に設定可能であるが、一例を挙げると、５０μｍ〜４４０μｍである。
第１柱状導電体４１は、第１柱状導電体主面４１０を有する。第１柱状導電体主面４１０は、封止樹脂部６から露出し、主面１１と同じ側を向く。本実施形態においては、第１柱状導電体主面４１０と封止樹脂部主面６３とは、面一である。
複数の第２柱状導電体４２は、電子素子７１の複数の主面側電極７１１それぞれに導通し、且つ封止樹脂部６から主面１１が向く側に露出している。本実施形態においては、第２柱状導電体４２は、主面側電極７１１上に直接形成されている。第２柱状導電体４２は、金属からなる。より好ましくは、第２柱状導電体４２は、Ｃｕからなる。第２柱状導電体４２は、メッキにより形成されている。本実施形態においては、第２柱状導電体４２は、たとえば円柱形状である。第２柱状導電体４２の高さは種々に設定可能であるが、一例を挙げると、５０μｍ〜４００μｍである。
第２柱状導電体４２は、第２柱状導電体主面４２０を有する。第２柱状導電体主面４２０は、封止樹脂部６から露出し、主面１１と同じ側を向く。本実施形態においては、第２柱状導電体主面４２０と封止樹脂部主面６３とは、面一である。
第１電極パッド５１は、第１柱状導電体４１の第１柱状導電体主面４１０に接するように形成されている。第１電極パッド５１は、電子素子７１の裏面側電極７１２に導通している。第１電極パッド５１は、たとえば第１柱状導電体主面４１０に近い順に、Ｎｉ層、Ｐｄ層、およびＡｕ層が積層された構造となっている。本実施形態では、第１電極パッド５１は矩形状である。また、厚さ方向視において、第１電極パッド５１は、第１柱状導電体４１および封止樹脂部主面６３の少なくとも一部ずつに重なる。本実施形態においては、第１電極パッド５１は、厚さ方向視において、第１柱状導電体４１のすべてを内包している。
複数の第２電極パッド５２は、複数の第２柱状導電体４２それぞれの第２柱状導電体主面４２０に接するように形成されている。第２電極パッド５２は、電子素子７１の主面側電極７１１に導通している。第２電極パッド５２は、たとえば第２柱状導電体主面４２０に近い順に、Ｎｉ層、Ｐｄ層、およびＡｕ層が積層された構造となっている。本実施形態では、第２電極パッド５２は矩形状である。また、厚さ方向視において、第２電極パッド５２は、第２柱状導電体４２および封止樹脂部主面６３の少なくとも一部ずつに重なる。本実施形態においては、第２電極パッド５２は、厚さ方向視において、第２柱状導電体４２のすべてを内包している。
次に、電子装置Ａ１の製造方法の一例について、図５〜図１４を参照しつつ、以下に説明する。
まず、図５に示すように基板１を用意する。基板１は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。基板１の厚さは、たとえば２００〜５５０μｍ程度である。基板１は、上述した電子装置Ａ１の基板１を複数個得ることのできるサイズである。すなわち、以降の製造工程においては、複数の電子装置Ａ１を一括して製造する手法を前提としている。１つの電子装置Ａ１を製造する方法であっても構わないが、工業上の効率を考慮すると、複数の電子装置Ａ１を一括して製造する手法が現実的である。なお、図５に示す基板１は、電子装置Ａ１における基板１とは厳密には異なるが、理解の便宜上、いずれの基板についても、基板１として表すものとする。
基板１は、互いに反対側を向く主面１１および裏面１２を有している。本実施形態においては、主面１１として結晶方位が（１００）である面、すなわち（１００）面を採用する。
次いで、主面１１をたとえば酸化させることによりＳｉＯ2からなるマスク層を形成する。このマスク層の厚さは、たとえば０．７〜１．０μｍ程度である。
次いで、前記マスク層に対してたとえばエッチングによるパターニングを行う。これにより、前記マスク層にたとえば矩形状の開口を形成する。この開口の形状および大きさは、最終的に得ようとする素子配置用凹部１４の形状および大きさに応じて設定する。
次いで、基板１に凹部を形成する。当該凹部の形成は、基板１に対して、たとえばＫＯＨを用いた異方性エッチングによって行う。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。これにより、基板１には、凹部が形成される。この凹部は、底面および側面を有する。前記底面は、厚さ方向に対して直角である。前記側面が厚さ方向に直交する平面に対してなす角度は、５５°程度となる。このエッチングを行うことにより、図６に示す素子配置用凹部１４が形成される。素子配置用凹部１４は、素子配置用凹部側面１４１および素子配置用凹部底面１４２を有しており、主面１１から凹んでいる。素子配置用凹部１４は、厚さ方向視矩形状である。
次いで、図７に示すように、熱酸化させることにより、主面１１、素子配置用凹部側面１４１、および素子配置用凹部底面１４２に、絶縁層２を形成する。
次いで、図８に示すように、導電層３（シード層３１およびメッキ層３２）を形成する。シード層３１は、たとえばＣｕを用いたスパッタリングを行った後にパターニングを施すことにより、形成される。メッキ層３２の形成は、たとえばシード層３１を利用した電解メッキによって行う。この結果、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層からなるメッキ層３２が得られる。シード層３１およびメッキ層３２は、積層されることにより導電層３をなす。この際、導電層３は、たとえば素子配置用凹部パッド３３、主面側連絡部３４および凹部側面連絡部３５を含む形状とされている。
次いで、図９に示すように、電子素子７１を素子配置用凹部１４に配置する。より具体的には、電子素子７１を素子配置用凹部底面１４２に搭載する。電子素子７１には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、素子配置用凹部パッド３３に電子素子７１を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、電子素子７１の配置が完了する。はんだボールを形成する手法の他に、導電層３の素子配置用凹部パッド３３にはんだペーストを塗布しておく手法を採用してもよい。配置された電子素子７１は、一部が主面１１から突出している。
次いで、図１０に示すように、レジスト層６７を形成する。レジスト層６７の形成は、たとえば浸透性に優れるとともに、感光することによってパターニング可能なレジスト樹脂材料を素子配置用凹部１４に充填し、さらに電子素子７１を十分に覆うまで供給する。そして、たとえば感光を利用したパターニングにより、複数の貫通孔６８を形成する。貫通孔６８は、主面側連絡部３４まで到達している。本実施形態においては、貫通孔６８は、円柱形状である。また、貫通孔６８の深さは、たとえば５０μｍ〜４４０μｍである。
次いで、図１１に示すように、第１柱状導電体４１および複数の第２柱状導電体４２を形成する。第１柱状導電体４１および第２柱状導電体４２の形成は、たとえば、貫通孔６８から露出する主面側連絡部３４および主面側電極７１１を利用した電解メッキにより、貫通孔６８をたとえばＣｕなどの金属によって埋めることにより行う。
次いで、図１２に示すように、レジスト層６７を除去する。この結果、第１柱状導電体４１および複数の第２柱状導電体４２が主面１１から起立した状態となる。
次いで、図１３に示すように、封止樹脂部６を形成する。封止樹脂部６の形成は、たとえば透明樹脂材料を素子配置用凹部１４のすべてを満たすように充填し、さらに電子素子７１、第１柱状導電体４１および複数の第２柱状導電体４２を完全に覆うまで供給する。そして、この透明樹脂材料を硬化させることにより、封止樹脂部６が形成される。
次いで、封止樹脂部６の図中上面を研削することにより、第１柱状導電体４１および複数の第２柱状導電体４２の一部ずつを封止樹脂部６から露出させる。より具体的には、封止樹脂部６の図中上側部分と第１柱状導電体４１および複数の第２柱状導電体４２の図中上側部分とを一括して研削する。これにより、図１４に示すように、封止樹脂部６の封止樹脂部主面６３が形成され、第１柱状導電体４１に第１柱状導電体主面４１０が形成され、複数の第２柱状導電体４２に第２柱状導電体主面４２０が形成される。封止樹脂部主面６３と第１柱状導電体主面４１０および第２柱状導電体主面４２０とは面一である。また、封止樹脂部６が第１柱状導電体４１および複数の第２柱状導電体４２のすべてを覆っていたため、前記研削が完了した際には、封止樹脂部６には、複数の貫通孔６１が形成される。各貫通孔６１は、第１柱状導電体４１（第２柱状導電体４２）を収容している。
この後は、第１電極パッド５１および第２電極パッド５２を形成する。第１電極パッド５１および第２電極パッド５２は、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることにより形成される。
そして、基板１をたとえばダイサーによって切断するこれにより、図１〜図３に示した電子装置Ａ１が得られる。
次に、電子装置Ａ１の作用について説明する。
本実施形態においては、電子素子７１の厚さ方向の両側の面に形成された電極（主面側電極７１１および裏面側電極７１２）それぞれに導通する第１柱状導電体４１および第２柱状導電体４２を備える。第１柱状導電体４１および第２柱状導電体４２は、いずれも基板１の主面１１向く側に延びており、封止樹脂部６から主面１１が向く側に露出している。これにより、厚さ方向の両側の面に主面側電極７１１および裏面側電極７１２が形成された電子素子７１を具備する構成において、厚さ方向の片側（主面１１が向く側）に外部接続用の電極（本実施形態では第１電極パッド５１および第２電極パッド５２）をまとめることができる。したがって、電子装置Ａ１によれば、実装対象物に対してワイヤを使わずにフリップチップ実装（面実装）が可能である。
電子素子７１は、基板１の主面１１から裏面１２側に凹む素子配置用凹部１４に配置されている。電子素子７１の裏面側電極７１２は導電層３の主面側連絡部３４に導通しており、この主面側連絡部３４から第１柱状導電体４１が主面１１の向く方向に突出する。一方、第２柱状導電体４２は、電子素子７１の主面側電極７１１から主面１１の向く方向に突出する。このような構成によれば、たとえばワイヤを用いて電子素子の電極との接続を行う場合と比較して、電子素子７１の厚さに対する電子装置Ａ１全体の厚さの割合を小さくすることができる。したがって、素子配置用凹部１４ならびに第１柱状導電体４１および第２柱状導電体４２を具備する構成は、電子装置Ａ１のサイズ（特に厚さ方向寸法）の小型化を図るのに適する。
本実施形態において、素子配置用凹部１４に配置された電子素子７１は、基板１の主面１１よりも主面１１が向く側に突出する部位を有する。また、基板１の主面１１に対して封止樹脂部６および第１柱状導電体４１と第２柱状導電体４２が突出した形態となっている。このような構成によれば、電子素子７１の厚さに応じて素子配置用凹部１４の深さや封止樹脂部６の厚さ方向寸法が相対的に小さくなるように設定し、また、封止樹脂部６の厚さに対応して第１柱状導電体４１や第２柱状導電体４２の突出長さを調整することにより、電子装置Ａ１全体のバランスを図りながらその全体厚さを極力小さくすることが可能となる。このような構成は、電子装置Ａ１のサイズ（特に厚さ方向寸法）の小型化を図るうえでより好ましい。
第１柱状導電体４１および複数の第２柱状導電体４２は、いずれもメッキにより形成されており、主面側連絡部３４および主面側電極７１１から主面１１が向く側に突出して延びる。このような構成によれば、第１柱状導電体４１および複数の第２柱状導電体４２をメッキにより一括して形成することが可能であり、たとえばワイヤを用いて電子素子の電極との接続を行う場合と比較して、電子装置Ａ１を効率よく製造することが可能である。
複数の電子装置Ａ１を一括して製造する場合、封止樹脂部６は、広い面積を有するものとして一時的に形成される。この際、封止樹脂部６の一部ずつが複数の素子配置用凹部１４に入り込んだ格好となる。このため、封止樹脂部６が基板１に対してずれる挙動を示した場合に、この挙動を抑えこむことができる。また、この抑止力は基板１から付与することが可能であるため、電子素子７１を実装するはんだ３３１に不要な応力を生じさせなくて済むという利点がある。また、電子装置Ａ１においても、封止樹脂部６が基板１に対してずれたり剥離したりすることを防止可能である。
第１柱状導電体４１の第１柱状導電体主面４１０および第２柱状導電体４２の第２柱状導電体主面４２０と、封止樹脂部６の封止樹脂部主面６３とが面一である。これにより、第１電極パッド５１および第２電極パッド５２を適切に形成することができる。
電子素子７１が主面１１から突出していることにより、封止樹脂部６のうち主面１１からはみ出している部分に電子素子７１が入り込んでいる格好となっている。これは、基板１、電子素子７１および封止樹脂部６の相互の接合強度を高めるのに寄与しうる。
本実施形態においては、素子配置用凹部側面１４１は、厚さ方向に対し傾斜している。このような構成によると、素子配置用凹部側面１４１を比較的に平坦に形成することができる。そのため、シード層３１（すなわち導電層３）を形成しやすくなるといった利点を享受できる。
電子素子７１として発光素子であるレーザーダイオードを採用した場合、電子素子７１を備えた本実施形態の電子装置Ａ１によれば、主面側電極７１１および裏面側電極７１２を有する、いわゆる両面電極型のレーザーダイオードを、片面電極型として使用することができ、フリップチップ実装が可能である。
レーザーダイオードである電子素子７１の発光層７１３が基板１の主面１１が向く側に設けられている。また、電子素子７１（発光素子）が当該発光素子（レーザーダイオード）からの光を透過させる材質によって形成された封止樹脂部６に覆われている。これにより、電子素子７１（発光素子）から発せられる光は、封止樹脂部６を透過して適切に外部に出射される。
図１５は、本発明に係る電子装置の第２実施形態を示している。本実施形態の電子装置Ａ２は、基板１、絶縁層２、導電層３、第１柱状導電体４１、複数の第２柱状導電体４２、第１電極パッド５１、複数の第２電極パッド５２、封止樹脂部６および電子素子７２を備えている。なお、図１５以降の図においては、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
本実施形態の電子装置Ａ２は、上記実施形態の電子素子７１に代えて電子素子７２を備える点において上記実施形態と異なっており、電子素子７２以外の構成については上記実施形態と実質的に同一である。
電子素子７２は、素子配置用凹部底面１４２に搭載されている。本実施形態においては、電子素子７２は、たとえばフォトダイオードなどの受光素子として構成されており、主面側電極７２１、裏面側電極７２２および受光部７２３を有する。主面側電極７２１および受光部７２３は、電子素子７２のうち主面１１が向く側の部位に設けられている。本実施形態において、電子素子７２は、複数（２つ）の主面側電極７２１を有する。裏面側電極７１２は、電子素子７２のうち裏面１２が向く側の部位に設けられている。裏面側電極７２２は、ハンダ３３１を介して素子配置用凹部パッド３３に接合されている。主面側電極７２１および裏面側電極７２２は、たとえば電子素子７２からの電気信号を外部に出力するためのものである。受光部７２３は、光電変換機能において光を受ける部位である。なお、電子素子７２を覆う封止樹脂部６は、電子素子７２の光電変換機能の対象である波長の光を透過させる。
本実施形態の電子装置Ａ２においても、上記実施形態の電子装置Ａ１に関して説明したのと同様の作用効果を奏することができる。
また、電子素子７２として受光素子（フォトダイオード）を採用した場合、電子素子７２を備えた本実施形態の電子装置Ａ２によれば、主面側電極７２１および裏面側電極７２２を有する、いわゆる両面電極型のフォトダイオードを、片面電極型として使用することができ、フリップチップ実装が可能である。
レーザーダイオードである電子素子７２の受光部７２３が基板１の主面１１が向く側に設けられている。また、電子素子７２（受光素子）が、当該受光素子の光電変換機能の対象である光を透過させる材質によって形成された封止樹脂部６に覆われている。これにより、封止樹脂部６を透過して受光部７２３へと光を適切に到達させることができる。
図１６〜図１８は、本発明に係る受発光装置の一実施形態を示している。本実施形態の受発光装置Ｂ１は、メイン基板１００、絶縁層２００、配線層３００、複数の柱状導電部４００、外部電極５００、透光性封止樹脂部６００、第１貫通孔用封止樹脂部６１０、第２貫通孔用封止樹脂部６２０、電子装置Ａ１および電子装置Ａ２を備えている。図１６は、受発光装置Ｂ１を示す平面図である。図１７は、図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。図１８は、図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。
メイン基板１００は、半導体材料の単結晶よりなる。本実施形態においては、メイン基板１００は、Ｓｉ単結晶からなる。メイン基板１００の材質は、Ｓｉに限定されず、たとえば、ＳｉＣであってもよい。メイン基板１００には、電子装置Ａ１および電子装置Ａ２が配置されている。
メイン基板１００は、メイン基板主面１０１と、メイン基板裏面１０２と、を有する。
メイン基板主面１０１は、厚さ方向（図１７等における図中ｚ方向）の一方を向く。メイン基板主面１０１は平坦である。メイン基板主面１０１は厚さ方向に直交する。メイン基板主面１０１は、（１００）面、あるいは、（１１０）面である。本実施形態では、メイン基板主面１０１は、（１００）面である。本実施形態においては、メイン基板主面１０１は、矩形環状である。
メイン基板裏面１０２は、厚さ方向（ｚ方向）の他方を向く。すなわち、メイン基板裏面１０２およびメイン基板主面１０１は互いに反対側を向く。メイン基板裏面１０２は平坦である。メイン基板裏面１０２は厚さ方向に直交する。
メイン基板１００には、第１凹部１５０、第２凹部１６０、第１貫通孔１７０および第２貫通孔１８０が形成されている。
第１凹部１５０および第２凹部１６０は、メイン基板主面１０１から凹んでいる。第１凹部１５０には、電子装置Ａ１が配置されている。第２凹部１６０には、電子装置Ａ２が配置されている。第１凹部１５０および第２凹部１６０は、それぞれ厚さ方向視において矩形状である。第１凹部１５０および第２凹部１６０の形状は、主面１１として（１００）面を採用したことに依存している。
第１凹部１５０は、第１凹部側面１５１および第１凹部底面１５２を有している。
第１凹部底面１５２は、メイン基板１００の厚さ方向においてメイン基板主面１０１と同じ側を向く。第１凹部底面１５２は、厚さ方向視において矩形状である。第１凹部底面１５２には、電子装置Ａ１が配置されている。第１凹部底面１５２は、厚さ方向に直交する面である。
第１凹部側面１５１は、第１凹部底面１５２から起立する。第１凹部側面１５１は、第１凹部底面１５２につながっている。第１凹部側面１５１は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する第１凹部側面１５１の角度は、５５度である。これは、メイン基板主面１０１として（１００）面を採用したことに由来している。第１凹部側面１５１は、４つの平坦面を有している。また、第１凹部側面１５１は、メイン基板主面１０１につながっている。
第２凹部１６０は、第２凹部側面１６１および第２凹部底面１６２を有している。
第２凹部底面１６２は、メイン基板１００の厚さ方向においてメイン基板主面１０１と同じ側を向く。第２凹部底面１６２は、厚さ方向視において矩形状である。第２凹部底面１６２には、電子装置Ａ２が配置されている。第２凹部底面１６２は、厚さ方向に直交する面である。
第２凹部側面１６１は、第２凹部底面１６２から起立する。第２凹部側面１６１は、第２凹部底面１６２につながっている。第２凹部側面１６１は、厚さ方向に対し傾斜している。厚さ方向に直交する平面に対する第２凹部側面１６１の角度は、５５度である。これは、メイン基板主面１０１として（１００）面を採用したことに由来している。第２凹部側面１６１は、４つの平坦面を有している。また、第２凹部側面１６１は、メイン基板主面１０１につながっている。
第１貫通孔１７０は、メイン基板１００における一部分を 第１凹部底面１５２からメイン基板裏面１０２へと貫通する。本実施形態では、第１貫通孔１７０は、厚さ方向視において、矩形状である。また、本実施形態においては、第１貫通孔１７０は、厚さ方向においてメイン基板主面１０１側からメイン基板裏面１０２側に向かうほど断面寸法が大である。
第２貫通孔１８０は、メイン基板１００における一部分を第２凹部底面１６２からメイン基板裏面１０２へと貫通する。本実施形態では、第２貫通孔１８０は、厚さ方向視において、矩形状である。また、本実施形態においては、第２貫通孔１８０は、厚さ方向においてメイン基板主面１０１側からメイン基板裏面１０２側に向かうほど断面寸法が大である。
絶縁層２００は、メイン基板１００上に形成されている。絶縁層２００は、配線層３００とメイン基板１００との間に介在している。絶縁層２００は、メイン基板１００のうちメイン基板裏面１０２とは反対側から臨む部分を覆っている。より具体的には、絶縁層２００は、メイン基板主面１０１、第１凹部側面１５１、第１凹部底面１５２、第２凹部側面１６１および第２凹部底面１６２を覆っている。絶縁層２００の厚さは、たとえば０．１〜１．０μｍ程度である。絶縁層２００は、たとえばＳｉＯ2あるいはＳｉＮよりなる。
配線層３００は、電子装置Ａ１および電子装置Ａ２に導通する。配線層３００は、電子装置Ａ１および電子装置Ａ２との電流経路を構成するためのものである。配線層３００は、メイン基板主面１０１、第１凹部側面１５１、第１凹部底面１５２、第２凹部側面１６１および第２凹部底面１６２に形成されている。
配線層３００は、たとえばシード層３１０およびメッキ層３２０を含む。
シード層３１０は、所望のメッキ層３２０を形成するためのいわゆる下地層である。シード層３１０は、メイン基板１００とメッキ層３２０との間に介在している。シード層３１０は、たとえばＴｉやＣｕなどからなる。シード層３１０は、たとえばスパッタリングによって形成される。シード層３１０の厚さは、たとえば、１μｍ以下である。
メッキ層３２０は、シード層３１０を利用した電解めっきによって形成される。メッキ層３２０は、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層よりなる。メッキ層３２０の厚さは、たとえば３〜１０μｍ程度である。メッキ層３２０の厚さは、シード層３１０の厚さよりも厚い。
図１７、図１８に示すように、配線層３００は、電子装置配置用凹部パッド３３０、主面側連絡部３４０および凹部側面連絡部３５０を含む。
電子装置配置用凹部パッド３３０は、第１凹部１５０および第２凹部１６０に形成されており、特に第１凹部底面１５２および第２凹部底面１６２に形成されたものを含む。第１凹部底面１５２に形成された電子装置配置用凹部パッド３３０は、電子装置Ａ１を第１凹部底面１５２に搭載するために用いられる。第２凹部底面１６２に形成された電子装置配置用凹部パッド３３０は、電子装置Ａ２を第２凹部底面１６２に搭載するために用いられる。
主面側連絡部３４０は、メイン基板主面１０１に支持されており、絶縁層２００上に積層された部分を含む。
凹部側面連絡部３５０は、第１凹部側面１５１および第２凹部側面１６１に支持されており、絶縁層２００上に積層された部分を含む。凹部側面連絡部３５０は、主面側連絡部３４０および電子装置配置用凹部パッド３３０のいずれにもつながっている。
電子装置Ａ１は、第１凹部底面１５２に搭載されている。第１凹部底面１５２に搭載された電子装置Ａ１は図１〜図４を参照して上述した電子装置Ａ１と実質的に同じ構造を有するので、詳細な説明は省略する。電子装置Ａ１は、電子素子としての発光素子を備え、当該発光素子は発光層７１３を有する。電子装置Ａ１の第１電極パッド５１および第２電極パッド５２は、ハンダ３３１を介して電子装置配置用凹部パッド３３０に接合されている。電子装置Ａ１の発光素子（発光層７１３）は、メイン基板１００の厚さ方向視において第１貫通孔１７０と重なっている。
電子装置Ａ２は、第２凹部底面１６２に搭載されている。第２凹部底面１６２に搭載された電子装置Ａ２は図１６を参照して上述した電子装置Ａ２と実質的に同じ構造を有するので、詳細な説明は省略する。電子装置Ａ２は、電子素子としての受光素子を備え、当該受光素子は受光部７２３を有する。電子装置Ａ２の第１電極パッド５１および第２電極パッド５２は、ハンダ３３１を介して電子装置配置用凹部パッド３３０に接合されている。電子装置Ａ２の受光素子（受光部７２３）は、メイン基板１００の厚さ方向視において第２貫通孔１８０と重なっている。
透光性封止樹脂部６００は、第１凹部１５０および第２凹部１６０の少なくとも一部ずつを埋めるとともに、メイン基板主面１０１の少なくとも一部を覆う。本実施形態においては、透光性封止樹脂部６００は、第１凹部１５０および第２凹部１６０のすべてを埋めている。また、透光性封止樹脂部６００は、電子装置Ａ１および電子装置Ａ２のすべてを覆っている。また、透光性封止樹脂部６００は、メイン基板主面１０１の厚さ方向視外縁のすべてに到達しており、メイン基板主面１０１のほぼすべてを覆っている。
透光性封止樹脂部６００には、複数の貫通孔６０１が形成されている。複数の貫通孔６０１は、複数の柱状導電部４００を収容している。
透光性封止樹脂部６００は、電子装置Ａ１に内蔵された電子素子（発光素子）からの光を透過させる材質からなる。また、透光性封止樹脂部６００は、電子装置Ａ２に内蔵された電子素子（受光素子）の光電変換機能の対象である波長の光を透過させる。このような透光性封止樹脂部６００の材質としては、たとえば透明なエポキシ樹脂またはシリコーン樹脂などが挙げられる。
複数の柱状導電部４００は、配線層３００の主面側連絡部３４０に導通し、且つ透光性封止樹脂部６００からメイン基板主面１０１が向く側に露出している。本実施形態においては、柱状導電部４００は、主面側連絡部３４０上に直接形成されている。柱状導電部４００は、金属からなる。より好ましくは、柱状導電部４００は、Ｃｕからなる。第１柱状導電体４１は、メッキにより形成されている。本実施形態においては、柱状導電部４００は、たとえばｓ四角柱形状である。柱状導電部４００の高さは種々に設定可能である。
複数の外部電極５００は、複数の柱状導電部４００それぞれに接するように形成されている。外部電極５００は、主面側連絡部３４０に導通している。外部電極５００は、たとえば柱状導電部４００に近い順に、Ｎｉ層、Ｐｄ層、およびＡｕ層が積層された構造となっている。本実施形態では、外部電極５００は矩形状である。また、厚さ方向視において、外部電極５００は、柱状導電部４００および透光性封止樹脂部６００の少なくとも一部ずつに重なる。本実施形態においては、外部電極５００は、厚さ方向視において、柱状導電部４００のすべてを内包している。
第１貫通孔用封止樹脂部６１０は、第１貫通孔１７０の少なくとも一部を埋めている。第１貫通孔用封止樹脂部６１０は、電子装置Ａ１に内蔵された電子素子（発光素子）からの光を透過させる。このような第１貫通孔用封止樹脂部６１０の材質としては、たとえば透明なエポキシ樹脂またはシリコーン樹脂などが挙げられる。
第２貫通孔用封止樹脂部６２０は、第２貫通孔１８０の少なくとも一部を埋めている。第２貫通孔用封止樹脂部６２０は、電子装置Ａ２に内蔵された電子素子（受光素子）の光電変換機能の対象である波長の光を透過させる。このような第２貫通孔用封止樹脂部６２０の材質としては、たとえば透明なエポキシ樹脂またはシリコーン樹脂などが挙げられる。
次に、受発光装置Ｂ１の製造方法の一例について、図１９〜図３１を参照しつつ、以下に説明する。
まず、図１９に示すようにメイン基板１００を用意する。メイン基板１００は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。メイン基板１００は、上述した受発光装置Ｂ１のメイン基板１００を複数個得ることのできるサイズである。すなわち、以降の製造工程においては、複数の受発光装置Ｂ１を一括して製造する手法を前提としている。１つの受発光装置Ｂ１を製造する方法であっても構わないが、工業上の効率を考慮すると、複数の受発光装置Ｂ１を一括して製造する手法が現実的である。なお、図１９に示すメイン基板１００は、受発光装置Ｂ１におけるメイン基板１００とは厳密には異なるが、理解の便宜上、いずれのメイン基板についても、メイン基板１００として表すものとする。
メイン基板１００は、互いに反対側を向くメイン基板主面１０１およびメイン基板裏面１０２を有している。本実施形態においては、メイン基板主面１０１として結晶方位が（１００）である面、すなわち（１００）面を採用する。
次いで、メイン基板主面１０１をたとえば酸化させることによりＳｉＯ2からなるマスク層を形成する。このマスク層の厚さは、たとえば０．７〜１．０μｍ程度である。
次いで、前記マスク層に対してたとえばエッチングによるパターニングを行う。これにより、前記マスク層にたとえば矩形状の開口を形成する。この開口の形状および大きさは、最終的に得ようとする第１凹部１５０および第２凹部１６０の形状および大きさに応じて設定する。
次いで、メイン基板１００に凹部を形成する。当該凹部の形成は、メイン基板１００に対して、たとえばＫＯＨを用いた異方性エッチングによって行う。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。これにより、メイン基板１００には、２つの凹部が形成される。各凹部は、底面および側面を有する。前記底面は、厚さ方向に対して直角である。前記側面が厚さ方向に直交する平面に対してなす角度は、５５°程度となる。このエッチングを行うことにより、図２０に示す第１凹部１５０および第２凹部１６０が形成される。第１凹部１５０は、第１凹部側面１５１および第１凹部底面１５２を有しており、メイン基板主面１０１から凹んでいる。第２凹部１６０は、第２凹部側面１６１および第２凹部底面１６２を有しており、メイン基板主面１０１から凹んでいる。第１凹部１５０および第２凹部１６０は、それぞれ厚さ方向視矩形状である。
次いで、図２１に示すように、熱酸化させることにより、メイン基板主面１０１、第１凹部側面１５１、第１凹部底面１５２、第２凹部側面１６１および第２凹部底面１６２に、絶縁層２００を形成する。
次いで、図２２に示すように、配線層３００（シード層３１０およびメッキ層３２０）を形成する。シード層３１０は、たとえばＣｕを用いたスパッタリングを行った後にパターニングを施すことにより、形成される。メッキ層３２０の形成は、たとえばシード層３１０を利用した電解メッキによって行う。この結果、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層からなるメッキ層３２０が得られる。シード層３１０およびメッキ層３２０は、積層されることにより配線層３００をなす。この際、配線層３００は、たとえば電子装置配置用凹部パッド３３０、主面側連絡部３４０および凹部側面連絡部３５０を含む形状とされている。
次いで、図２３に示すように、電子装置Ａ１および電子装置Ａ２を第１凹部１５０および第２凹部１６０に配置する。より具体的には、電子装置Ａ１を第１凹部底面１５２に搭載し、電子装置Ａ２を第２凹部底面１６２に搭載する。電子装置Ａ１および電子装置Ａ２には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、電子装置配置用凹部パッド３３０に電子装置Ａ１および電子装置Ａ２を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、電子装置Ａ１および電子装置Ａ２の配置が完了する。はんだボールを形成する手法の他に、配線層３００の電子装置配置用凹部パッド３３０にはんだペーストを塗布しておく手法を採用してもよい。配置された電子装置Ａ１および電子装置Ａ２は、各々、その一部がメイン基板主面１０１から突出している。
次いで、図２４に示すように、レジスト層６７０を形成する。レジスト層６７０の形成は、たとえば浸透性に優れるとともに、感光することによってパターニング可能なレジスト樹脂材料を第１凹部１５０および第２凹部１６０に充填し、さらに電子装置Ａ１および電子装置Ａ２を十分に覆うまで供給する。そして、たとえば感光を利用したパターニングにより、レジスト層６７０の適所に複数の貫通孔６８０を形成する。貫通孔６８０は、主面側連絡部３４０まで到達している。本実施形態においては、貫通孔６８０は、四角柱形状である。また、貫通孔６８０の深さは、たとえば５０μｍ〜４４０μｍである。
次いで、複数の柱状導電部４００を形成する。柱状導電部４００の形成は、たとえば、貫通孔６８０から露出する主面側連絡部３４０を利用した電解メッキにより、貫通孔６８０をたとえばＣｕなどの金属によって埋めることにより行う。
次いで、図２５に示すように、レジスト層６７０を除去する。この結果、複数の柱状導電部４００がメイン基板主面１０１から起立した状態となる。
次いで、図２６に示すように、透光性封止樹脂部６００を形成する。透光性封止樹脂部６００の形成は、たとえば透明樹脂材料を第１凹部１５０および第２凹部１６０のすべてを満たすように充填し、さらに電子装置Ａ１、電子装置Ａ２および複数の柱状導電部４００を完全に覆うまで供給する。そして、この透明樹脂材料を硬化させることにより、透光性封止樹脂部６００が形成される。
次いで、透光性封止樹脂部６００の図中上面を研削することにより、複数の柱状導電部４００の一部ずつを透光性封止樹脂部６００から露出させる。より具体的には、透光性封止樹脂部６００の図中上側部分と複数の柱状導電部４００の図中上側部分とを一括して研削する。これにより、図２７に示すように、透光性封止樹脂部６００の上側露出面が形成され、複数の柱状導電部４００に上側露出面が形成される。透光性封止樹脂部６００の上側露出面と柱状導電部４００の上側露出面とは面一である。また、透光性封止樹脂部６００が複数の柱状導電部４００のすべてを覆っていたため、前記研削が完了した際には、透光性封止樹脂部６００には、複数の貫通孔６０１が形成される。各貫通孔６０１は、柱状導電部４００を収容している。
次いで、図２８に示すように、複数の外部電極５００を形成する。外部電極５００は、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることにより形成される。
次いで、図２９に示すように、第１穴部１７０’および第２穴部１８０’を形成する。第１穴部１７０’および第２穴部１８０’の形成に際し、たとえばメイン基板裏面１０２を熱酸化することによりＳｉＯ2からなるマスク層を形成する。続いて、このマスク層に、第１貫通孔１７０および第２貫通孔１８０に相当する位置に開口を設ける。そして、たとえばＫＯＨを用いた異方性エッチングを行う。これにより、絶縁層２００に到達するまで凹み、厚さ方向に対して傾斜した第１穴部１７０’および第２穴部１８０’が得られる。第１穴部１７０’および第２穴部１８０’の底部には、絶縁層２００の一部が露出している。
次いで、図３０に示すように、第１貫通孔１７０および第２貫通孔１８０を形成する。具体的には、絶縁層２００のうち第１穴部１７０’および第２穴部１８０’からメイン基板裏面１０２側に露出した部分に対して、たとえばドライエッチングを施す。これにより、絶縁層２００の当該部分は厚さ方向において断面形状が一定に貫通し、第１貫通孔１７０および第２貫通孔１８０が形成される。
次いで、図３１に示すように、第１貫通孔用封止樹脂部６１０および第２貫通孔用封止樹脂部６２０を形成する。第１貫通孔用封止樹脂部６１０および第２貫通孔用封止樹脂部６２０の形成に際し、たとえば透明樹脂材料を第１貫通孔１７０および第２貫通孔１８０の少なくとも底部を塞ぐように充填する。そして、この透明樹脂材料を硬化させることにより、第１貫通孔用封止樹脂部６１０および第２貫通孔用封止樹脂部６２０が形成される。
そして、メイン基板１００をたとえばダイサーによって切断するこれにより、図１６〜図１８に示した受発光装置Ｂ１が得られる。
次に、受発光装置Ｂ１の作用について説明する。
本実施形態によれば、発光素子を有する電子装置Ａ１と受光素子を有する電子装置Ａ２とを具備する受発光装置Ｂ１が提供される。電子装置Ａ１および電子装置Ａ２は、メイン基板１００に形成された第１凹部１５０および第２凹部１６０それぞれに並列状に配置されている。電子装置Ａ１および電子装置Ａ２は、透光性封止樹脂部６００に覆われている。このような構成により、電子装置Ａ１（発光素子）から発せられた光が物体によって反射されたことを電子装置Ａ２（受光素子）によって検出することができる。これにより、受発光装置Ｂ１は、いわゆる反射型近接センサとして用いることができる。
電子装置Ａ１および電子装置Ａ２は、メイン基板１００のメイン基板主面１０１から凹む第１凹部１５０および第２凹部１６０それぞれに配置されている。電子装置Ａ１および電子装置Ａ２の電極（第１電極パッド５１および第２電極パッド５２）は配線層３００の主面側連絡部３４０に導通しており、この主面側連絡部３４から柱状導電部４００がメイン基板主面１０１の向く方向に突出する。このような構成によれば、たとえばワイヤを用いて電子装置の電極との接続を行う場合と比較して、電子装置Ａ１や電子装置Ａ２の厚さに対する受発光装置Ｂ１全体の厚さの割合を小さくすることができる。したがって、第１凹部１５０および第２凹部１６０ならびに柱状導電部４００を具備する構成は、受発光装置Ｂ１のサイズ（特に厚さ方向寸法）の小型化を図るのに適する。
メイン基板１００には、第１凹部１５０および第２凹部１６０それぞれからメイン基板裏面１０２に貫通する第１貫通孔１７０および第２貫通孔１８０が形成されている。第１凹部１５０に配置された電子装置Ａ１の発光素子（発光層７１３）は、メイン基板１００の厚さ方向視において第１貫通孔１７０と重なっている。また、第２凹部１６０に配置された電子装置Ａ２の受光素子（受光部７２３）は、メイン基板１００の厚さ方向視において第２貫通孔１８０と重なっている。このような構成によれば、第１貫通孔１７０を通じて発光素子からの光の外部への出射、および第２貫通孔１８０を通じて外部からの光の受光素子での受光が可能であり、電子装置Ａ１による発光および電子装置Ａ２による受光を適切に行うことができる。
第１貫通孔１７０には、電子装置Ａ１の発光素子からの光を透過させる第１貫通孔用封止樹脂部６１０が充填されている。第２貫通孔１８０には、電子装置Ａ２の受光素子の光電変換機能の対象である波長の光を透過させる第２貫通孔用封止樹脂部６２０が充填されている。このような構成によれば、第１貫通孔１７０および第２貫通孔１８０を形成することにより露出される部分（たとえば第１凹部１５０および第２凹部１６０の底面に位置する絶縁層２００や透光性封止樹脂部６００）を保護しつつ、電子装置Ａ１による発光および電子装置Ａ２による受光を適切に機能させることができる。
なお、本実施形態では、柱状導電部４００の先端に外部電極５００が接合されており、外部電極５００はメイン基板主面１０１が向く側に設けられているが、外部電極５００をメイン基板裏面１０２側に設けてもよい。外部電極５００をメイン基板裏面１０２側に設ける場合、第１貫通孔１７０や第２貫通孔１８０を通じて配線層３００をメイン基板裏面１０２側に引き出し、メイン基板裏面１０２上に外部電極５００を形成すればよい。
以上、本発明の具体的な実施形態を説明したが、本発明はこれに限定されるものではなく、発明の思想から逸脱しない範囲内で種々な変更が可能である。本発明に係る電子装置および受発光装置の具体的な構成は、種々に設計変更自在である。
Ａ１，Ａ２ 電子装置
Ｂ１ 受発光装置
１ 基板
１００ メイン基板
１０１ メイン基板主面
１０２ メイン基板裏面
１１ 主面
１２ 裏面
１４ 素子配置用凹部
１４１ 素子配置用凹部側面
１４２ 素子配置用凹部底面
１５０ 第１凹部
１５１ 第１凹部側面
１５２ 第１凹部底面
１６０ 第２凹部
１６１ 第２凹部側面
１６２ 第２凹部底面
１７０ 第１貫通孔
１７０' 第１穴部
１８０ 第２貫通孔
１８０’ 第２穴部
２ 絶縁層
２００ 絶縁層
３ 導電層
３００ 配線層
３１ シード層
３１０ シード層
３２ メッキ層
３２０ メッキ層
３３ 素子配置用凹部パッド
３３０ 電子装置配置用凹部パッド
３３１ ハンダ
３４ 主面側連絡部
３４０ 主面側連絡部
３５ 凹部側面連絡部
３５０ 凹部側面連絡部
４００ 柱状導電部
４１ 第１柱状導電体
４１０ 第１柱状導電体主面
４２ 第２柱状導電体
４２０ 第２柱状導電体主面
５００ 外部電極
５１ 第１電極パッド
５２ 第２電極パッド
６ 封止樹脂部
６００ 透光性封止樹脂部
６０１ 貫通孔
６１ 貫通孔
６１０ 第１貫通孔用封止樹脂部
６２０ 第２貫通孔用封止樹脂部
６３ 封止樹脂部主面
６７ レジスト層
６７０ レジスト層
６８ 貫通孔
６８０ 貫通孔
７１ 電子素子
７１１ 主面側電極
７１２ 裏面側電極
７１３ 発光層
７２ 電子素子
７２１ 主面側電極
７２２ 裏面側電極
７２３ 受光部
ｚ 厚さ方向

Claims (41)

  1. 厚さ方向において互いに反対側を向く主面および裏面、ならびに前記主面から凹む素子配置用凹部を有し、半導体材料よりなる基板と、
    前記素子配置用凹部に配置された電子素子と、
    前記電子素子に導通する導電層と、
    前記電子素子の少なくとも一部を覆う封止樹脂部と、を備え、
    前記電子素子は、前記主面が向く側に位置する主面側電極と、前記裏面が向く側に位置する裏面側電極と、を有し、
    前記導電層は、前記裏面側電極に導通し、且つ前記主面に形成された主面側連絡部を含んでおり、
    前記導電層の前記主面側連絡部に導通し、且つ前記封止樹脂部から前記主面が向く側に露出する第１柱状導電体と、
    前記主面側電極に導通し、且つ前記封止樹脂部から前記主面が向く側に露出する第２柱状導電体と、を備える、電子装置。
  2. 前記第１柱状導電体および前記第２柱状導電体は、前記封止樹脂部から露出し、且つ前記主面と同じ側を向く第１柱状導電体主面および第２柱状導電体主面を有する、請求項１に記載の電子装置。
  3. 前記封止樹脂部は、前記主面と同じ側を向く封止樹脂部主面を有しており、
    前記第１柱状導電体主面および前記第２柱状導電体主面と前記封止樹脂部主面とは、面一である、請求項２に記載の電子装置。
  4. 前記封止樹脂部は、前記素子配置用凹部のすべてを埋めている、請求項３に記載の電子装置。
  5. 前記封止樹脂部は、前記主面の前記厚さ方向視外縁のすべてに到達している、請求項４に記載の電子装置。
  6. 前記第１柱状導電体および前記第２柱状導電体は、金属からなる、請求項１ないし５のいずれかに記載の電子装置。
  7. 前記第１柱状導電体および前記第２柱状導電体は、Ｃｕからなる、請求項６に記載の電子装置。
  8. 前記第１柱状導電体および前記第２柱状導電体は、メッキにより形成されている、請求項６または７に記載の電子装置。
  9. 前記第１柱状導電体および前記第２柱状導電体に対して前記主面とは反対側から接する第１電極パッドおよび第２電極パッドを備える、請求項１ないし８のいずれかに記載の電子装置。
  10. 前記第１電極パッドは、前記厚さ方向視において前記第１柱状導電体および前記封止樹脂部の少なくとも一部ずつに重なり、
    前記第２電極パッドは、前記厚さ方向視において前記第２柱状導電体および前記封止樹脂部の少なくとも一部ずつに重なる、請求項９に記載の電子装置。
  11. 前記第１電極パッドは、前記厚さ方向視において、前記第１柱状導電体のすべてを内包しており、
    前記第２電極パッドは、前記厚さ方向視において、前記第２柱状導電体のすべてを内包している、請求項１０に記載の電子装置。
  12. 前記封止樹脂部は、前記電子素子のすべてを覆っている、請求項１ないし１１のいずれかに記載の電子装置。
  13. 前記電子素子は、前記主面よりも前記主面が向く側に突出する部位を有する、請求項１２に記載の電子装置。
  14. 前記電子素子は、発光素子である、請求項１ないし１１のいずれかに記載の電子装置。
  15. 前記発光素子は、レーザーダイオードまたはＬＥＤである、請求項１４に記載の電子装置。
  16. 前記封止樹脂部は、前記発光素子を覆うとともに前記発光素子からの光を透過させる、請求項１４または１５に記載の電子装置。
  17. 前記電子素子は、受光部を有し、且つ受けた光に応じた電気信号を出力する光電変換機能を果たす受光素子である、請求項１ないし１１のいずれかに記載の電子装置。
  18. 前記封止樹脂部は、前記受光部を覆うとともに前記光電変換機能の対象である波長の光を透過させる、請求項１７に記載の電子装置。
  19. 前記素子配置用凹部は、前記厚さ方向を向く素子配置用凹部底面を有しており、
    前記電子素子は、前記素子配置用凹部底面に配置されている、請求項１ないし１８のいずれかに記載の電子装置。
  20. 前記導電層は、前記素子配置用凹部底面に形成され、且つ前記電子素子の配置に用いられる素子配置用凹部パッドを含む、請求項１９に記載の電子装置。
  21. 前記素子配置用凹部は、前記素子配置用凹部底面から起立し、且つ前記主面につながる素子配置用凹部側面を有する、請求項２０に記載の電子装置。
  22. 前記導電層は、前記素子配置用凹部側面に形成された凹部側面連絡部を含み、
    前記凹部側面連絡部と前記主面側連絡部とは、互いにつながっている、請求項２１に記載の電子装置。
  23. 前記基板は、半導体材料の単結晶よりなる、請求項２１または２２に記載の電子装置。
  24. 前記半導体材料は、Ｓｉである、請求項２３に記載の電子装置。
  25. 前記主面および前記裏面は、前記基板の厚さ方向に直交し、且つ、平坦である、請求項２４に記載の電子装置。
  26. 前記主面は、（１００）面である、請求項２５に記載の電子装置。
  27. 前記素子配置用凹部底面に対する前記素子配置用凹部側面の角度は、５５度である、請求項２６に記載の電子装置。
  28. 厚さ方向において互いに反対側を向くメイン基板主面およびメイン基板裏面、ならびに前記メイン基板主面から凹む第１凹部および第２凹部を有し、半導体材料よりなるメイン基板と、
    前記第１凹部に配置された請求項１４ないし１６に記載の電子装置と、前記第２凹部に配置され、受光部を有して受けた光に応じた電気信号を出力する光電変換機能をもつ受光装置と、を備え、
    前記メイン基板には、前記第１凹部および前記第２凹部それぞれから前記メイン基板裏面に貫通する第１貫通孔および第２貫通孔が形成されており、
    前記発光素子は前記メイン基板の厚さ方向視において前記第１貫通孔と重なっており、前記受光部は前記メイン基板の厚さ方向視において前記第２貫通孔と重なっている、受発光装置。
  29. 前記電子装置および前記受光装置を覆うとともに、前記発光素子からの光を透過させ、且つ前記光電変換機能の対象である波長の光を透過させる、透光性封止樹脂部を備える、請求項２８に記載の受発光装置。
  30. 前記第１凹部は、前記厚さ方向を向いており、前記電子装置が配置される第１凹部底面を有し、
    前記第２凹部は、前記厚さ方向を向いており、前記受光装置が配置される第２凹部底面を有する、請求項２８または２９に記載の受発光装置。
  31. 厚さ方向において互いに反対側を向くメイン基板主面およびメイン基板裏面、ならびに前記メイン基板主面から凹む第１凹部および第２凹部を有し、半導体材料よりなるメイン基板と、
    前記第１凹部に配置され、発光素子を有する発光装置と、前記第２凹部に配置された請求項１７または１８に記載の電子装置と、を備え、
    前記メイン基板には、前記第１凹部および前記第２凹部それぞれから前記メイン基板裏面に貫通する第１貫通孔および第２貫通孔が形成されており、
    前記発光素子は前記メイン基板の厚さ方向視において前記第１貫通孔と重なっており、前記受光部は前記メイン基板の厚さ方向視において前記第２貫通孔と重なっている、受発光装置。
  32. 前記発光装置および前記電子装置を覆うとともに、前記発光素子からの光を透過させ、且つ前記光電変換機能の対象である波長の光を透過させる、透光性封止樹脂部を備える、請求項３１に記載の受発光装置。
  33. 前記第１凹部は、前記厚さ方向を向いており、前記発光装置が配置される第１凹部底面を有し、
    前記第２凹部は、前記厚さ方向を向いており、前記電子装置が配置される第２凹部底面を有する、請求項３１または３２に記載の受発光装置。
  34. 前記第１凹部は、前記第１凹部底面から起立し、且つ前記メイン基板主面につながる第１凹部側面を有し、
    前記第２凹部は、前記第２凹部底面から起立し、且つ前記メイン基板主面につながる第２凹部側面を有する、請求項３０または３３に記載の受発光装置。
  35. 前記第１貫通孔の少なくとも一部に充填され、前記発光素子からの光を透過させる第１貫通孔用封止樹脂部と、
    前記第２貫通孔の少なくとも一部に充填され、前記光電変換機能の対象である波長の光を透過させる第２貫通孔用封止樹脂部と、を備える、請求項２８ないし３４のいずれかに記載の受発光装置。
  36. 前記第１貫通孔および前記第２貫通孔は、前記メイン基板主面側から前記メイン基板裏面側に向かうほど断面寸法が大である、請求項２８ないし３５のいずれかに記載の受発光装置。
  37. 前記メイン基板は、半導体材料の単結晶よりなる、請求項３５に記載の受発光装置。
  38. 前記半導体材料は、Ｓｉである、請求項３７に記載の受発光装置。
  39. 前記メイン基板主面および前記メイン基板裏面は、前記メイン基板の厚さ方向に直交し、且つ、平坦である、請求項３８に記載の受発光装置。
  40. 前記メイン基板主面は、（１００）面である、請求項３９に記載の受発光装置。
  41. 前記第１凹部底面に対する前記第１凹部側面の角度、および前記第２凹部底面に対する前記第２凹部側面の角度は、それぞれ５５度である、請求項４０に記載の受発光装置。
JP2016022470A 2016-02-09 2016-02-09 電子装置および受発光装置 Pending JP2017143126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016022470A JP2017143126A (ja) 2016-02-09 2016-02-09 電子装置および受発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016022470A JP2017143126A (ja) 2016-02-09 2016-02-09 電子装置および受発光装置

Publications (1)

Publication Number Publication Date
JP2017143126A true JP2017143126A (ja) 2017-08-17

Family

ID=59628651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016022470A Pending JP2017143126A (ja) 2016-02-09 2016-02-09 電子装置および受発光装置

Country Status (1)

Country Link
JP (1) JP2017143126A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140145A (ja) * 2018-02-06 2019-08-22 ローム株式会社 半導体装置およびその製造方法
WO2023080086A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080087A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140145A (ja) * 2018-02-06 2019-08-22 ローム株式会社 半導体装置およびその製造方法
JP7201296B2 (ja) 2018-02-06 2023-01-10 ローム株式会社 半導体装置およびその製造方法
WO2023080086A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置
WO2023080087A1 (ja) * 2021-11-05 2023-05-11 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4951018B2 (ja) 半導体装置の製造方法
JP6373219B2 (ja) 部品内蔵基板および半導体モジュール
TWI461124B (zh) 層疊封裝結構及其製作方法
JP5461897B2 (ja) 光導波路積層配線基板及びその製造方法と実装構造
KR101149645B1 (ko) 광커플러 장치들
US9585254B2 (en) Electronic device
US10361151B2 (en) Wiring board having isolator and bridging element and method of making wiring board
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
US20130056773A1 (en) Led package and method of the same
JP2016192475A5 (ja)
JP6407544B2 (ja) Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法
JP2017143126A (ja) 電子装置および受発光装置
JP2013045943A (ja) 半導体発光装置及びその製造方法
JP2007242813A (ja) 半導体装置及びその製造方法
JP2012532469A (ja) 電子モジュール
JP2014164110A (ja) 光通信モジュールおよびその製造方法
JP2015029037A (ja) 光結合半導体装置
JP2016157901A (ja) 電子装置
KR101824557B1 (ko) 동박을 이용한 엘이디 패키지용 연성회로기판의 제조방법, 및 그에 의해 제조된 엘이디 패키지
KR20210155382A (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US9117941B2 (en) LED package and method of the same
TW201413842A (zh) 層疊封裝結構及其製作方法
JP6327865B2 (ja) 回路基板、オプトエレクトロニクスモジュールならびにオプトエレクトロニクスモジュールを有する装置
US20150099319A1 (en) LED Package with Slanting Structure and Method of the Same
JP2010272744A (ja) Ｌｅｄモジュール装置及びその製造方法