JP6327865B2 - 回路基板、オプトエレクトロニクスモジュールならびにオプトエレクトロニクスモジュールを有する装置 - Google Patents

回路基板、オプトエレクトロニクスモジュールならびにオプトエレクトロニクスモジュールを有する装置 Download PDF

Info

Publication number
JP6327865B2
JP6327865B2 JP2014012741A JP2014012741A JP6327865B2 JP 6327865 B2 JP6327865 B2 JP 6327865B2 JP 2014012741 A JP2014012741 A JP 2014012741A JP 2014012741 A JP2014012741 A JP 2014012741A JP 6327865 B2 JP6327865 B2 JP 6327865B2
Authority
JP
Japan
Prior art keywords
metal film
optoelectronic
insulating film
film
optoelectronic module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014012741A
Other languages
English (en)
Other versions
JP2014146801A (ja
Inventor
ルドルフ ベーリンガー マーティン
ルドルフ ベーリンガー マーティン
グレッチュ シュテファン
グレッチュ シュテファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram GmbH
Original Assignee
Osram GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram GmbH filed Critical Osram GmbH
Publication of JP2014146801A publication Critical patent/JP2014146801A/ja
Application granted granted Critical
Publication of JP6327865B2 publication Critical patent/JP6327865B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、オプトエレクトロニクス半導体チップのための回路基板回路基板に関する。さらに本発明は、この種の回路基板を備えたオプトエレクトロニクスモジュールに関する。さらに本発明は、これらのオプトエレクトロニクスモジュールを有する装置に関する。
WO2009/132615には、回路基板について開示されている。
WO2009/132615
本発明の課題は、殊に有利なコストで製造可能な回路基板を提供することにある。さらに本発明の別の課題は、この種の回路基板を備えたオプトエレクトロニクスモジュールならびにこれらのオプトエレクトロニクスモジュールを有する装置を提供することにある。
本発明によればこの課題は、導電性の第1の金属フィルムと、第1の絶縁性フィルムと、導電性の第2の金属フィルムとを有し、前記第1の絶縁性フィルムは、前記第1の金属フィルムの上面において該第1の金属フィルムに被着されており、且つ、該第1の金属フィルムと機械的に接続されており、前記第1の絶縁性フィルムは空所を有し、該空所において前記第1の金属フィルムは露出されており、前記空所は、該空所内で前記オプトエレクトロニクス半導体チップを前記第1の金属フィルムに導電性に取り付けるために設けられており、前記第2の金属フィルムは、前記第1の絶縁性フィルムの、前記第1の金属フィルム側とは反対側の上面に被着されており、且つ、前記第1の絶縁性フィルムと機械的に接続されており、少なくとも、前記第1の絶縁性フィルムの前記空所の領域においては、前記第2の金属フィルムは設けられておらず、前記第2の金属フィルムは、前記オプトエレクトロニクス半導体チップとの電気的な接触接続のために設けられていることにより解決される。
回路基板の少なくとも1つの実施形態によれば、この回路基板は、オプトエレクトロニクス半導体チップの収容に適している。つまりこの回路基板は、オプトエレクトロニクス半導体チップのための回路基板である。オプトエレクトロニクス半導体チップは、放射を送出する発光半導体チップ又は受光半導体チップである。例えばこれを発光ダイオードチップ又はフォト検出器チップとすることができる。この場合、回路基板はその形状とサイズに関して、オプトエレクトロニクス半導体チップが回路基板によって機械的に担持され、回路基板を介して電気的に接触できるように構成されている。
回路基板の少なくとも1つの実施形態によれば、この回路基板は導電性の第1の金属フィルムを含んでいる。金属フィルム(metal foil)とは、著しく薄い金属フィルムないしは金属箔のことである。金属フィルムは別個に製造された回路基板モジュールであり、これは回路基板の製造にあたり回路基板の独立した部材として準備することができる。したがって殊に金属フィルムとは、回路基板の他のモジュールに材料を付着して形成するような層ではなく、金属フィルムはすでに回路基板の製造前に、回路基板の他のモジュールは別個に存在するものである。このことは既述の第1の金属フィルムについても、あとで述べる他のすべての金属フィルムについてもあてはまる。フィルムとはここではきわめて薄いシートのことであり、その水平方向サイズすなわちフィルムの主延在面に対し平行な方向におけるサイズは、その垂直方向サイズすなわちその厚さよりも著しく大きい。ここで述べるフィルムは可撓性でありフレキシブルに形成されている。
第1の金属フィルムは例えば金属又は合金から成り、第1の金属フィルムは導電性に形成されている。
回路基板の少なくとも1つの実施形態によれば、回路基板は電気的に絶縁性である第1の絶縁性フィルムを含んでいる。第1の絶縁性フィルムも、最初に回路基板の他のモジュールに材料を付着させて形成するような層ではなく、第1の絶縁性フィルムはすでに回路基板の製造前に別個のモジュールとして存在している。
回路基板の少なくとも1つの実施形態によれば、この回路基板は導電性の第2の金属フィルムを含んでいる。例えば第1の金属フィルムはその厚さ及び/又は材料組成に関して、第1の金属フィルムと同一に形成されている。
回路基板の少なくとも1つの実施形態によれば第1の絶縁性フィルムは、第1の金属フィルムの上面で第1の金属フィルムに被着されており、この金属フィルムと機械的に接続されている。その際、第1の絶縁性フィルムを、第1の金属フィルムと直接接触させることができる。さらに第1の絶縁性フィルムと金属フィルムとの間に、接続材料を配置することができる。
回路基板の少なくとも1つの実施形態によれば、第1の絶縁性フィルムは空所を含み、この空所では第1の金属フィルムが露出している。すなわち第1の金属フィルムの上面で第1の絶縁性フィルムが部分的に取り除かれており、第1の絶縁性フィルムの空所の領域においてそのように構成されている。この空所を通して、妨げなく第1の金属フィルムと接続可能である。
回路基板の少なくとも1つの実施形態によればこの空所は、オプトエレクトロニクス半導体チップをこの空所内で第1の金属フィルムに導電状態で取り付けるために設けられている。つまりこの空所の形状とサイズは、空所内でオプトエレクトロニクス半導体チップを第1の金属フィルムに取り付けることができるように選定されており、例えばそのチップが第1の絶縁性フィルムと接触しないように選定されている。その際にこの空所は、オプトエレクトロニクス半導体チップが空所の領域で第1の金属フィルムに例えば導電状態で接着可能又ははんだ付け可能であるように選定されている。
回路基板の少なくとも1つの実施形態によれば、第1の絶縁性フィルムの、第1の金属フィルムとは反対側の上面に第2の金属フィルムが取り付けられており、この第2の金属フィルムは第1の絶縁性フィルムと機械的に接続されている。この場合、第2の金属フィルムと第1の絶縁性フィルムがじかに接触し合うようにすることができ、及び/又は双方のフィルムの間に接着剤を配置してもよい。したがって第1の金属フィルムと第1の絶縁性フィルムと第2の金属フィルムは、複数のフィルムから成る積層体を成しており、これらのフィルムは部分的に上下に配置されている。
回路基板の少なくとも1つの実施形態によれば、第1の絶縁性フィルムの少なくとも空所の領域には、第2の金属フィルムが設けられていない。すなわち第1の絶縁性フィルムは第2の金属フィルムによって全体的に覆われているのではなく、第1の絶縁性フィルムがオプトエレクトロニクス半導体チップ収容のために空所を有する個所では少なくとも、第2の金属フィルムによっては覆われていない。したがって第2の金属フィルムは特に空所を覆っていない。
回路基板の少なくとも1つの実施形態によれば第2の金属フィルムは、オプトエレクトロニクス半導体チップの電気的な接触接続のために設けられている。つまり第2の金属フィルムはその導電性と回路基板における配置に関して、オプトエレクトロニクス半導体チップを電気的に接触接続する役割を果たすように構成されている。例えばこの場合、オプトエレクトロニクス半導体チップを第1の金属フィルム及び第2の金属フィルムとそれぞれ導電接続することができるので、第1の金属フィルムと第2の金属フィルムを介して通電することによって、オプトエレクトロニクス半導体チップを作動させることができる。
オプトエレクトロニクス半導体チップのための回路基板の少なくとも1つの実施形態によれば回路基板は、第1の導電性の金属フィルムと、第1の絶縁性フィルムと、第2の導電性の金属フィルムを含んでいる。この場合、第1の絶縁性フィルムは、第1の金属フィルムの上面で第1の金属フィルムに取り付けられており、このフィルムと機械的に接続されている。その際、第1の絶縁性フィルムは空所を有しており、この空所のところでは第1の金属フィルムが露出している。ここでは空所は、オプトエレクトロニクス半導体チップをこの空所内で第1の金属フィルムに導電状態で取り付けるために設けられている。第2の金属フィルムは、第1の絶縁性フィルムの、第1の金属フィルムとは反対側の上面に取り付けられており、第1の絶縁性フィルムと機械的に接続されている。そして第1の絶縁性フィルムの少なくとも空所の領域には第2の金属フィルムは設けられておらず、第2の金属フィルムはオプトエレクトロニクス半導体チップの電気的な接触接続のために設けられている。
ここで述べる回路基板は殊に、以下の着想に基づくものである。例えば発光ダイオードチップといったオプトエレクトロニクス半導体チップは、フラットな光源を実現するため、ボード上に接着可能又ははんだ付け可能である。ここで用いられるボードは比較的高価である。この種のボードの代わりに、ここで述べる回路基板は、金属フィルムと絶縁性フィルムとから成る積層体として形成されており、このような積層体は格別好適なコストで製造可能である。さらにここで述べる回路基板はその厚さが僅かな点で優れており、このことによって、フラットな光源の製造にあたり光源を厚くしすぎることなく、多数の回路基板を上下に積み重ねることができる。
回路基板の少なくとも1つの実施形態によれば、第1の金属フィルムと第2の金属フィルムは、接着剤を介して絶縁性フィルムと接続されている。つまり複数のフィルムから成る積層体を例えばラミネートされた積層体とすることができ、その際、個々のフィルムはそれぞれ接着剤を介して互いに接続されている。接着剤によって、金属フィルムを絶縁性フィルムと部分的に直接接続し合うようにすることができる。
回路基板の少なくとも1つの実施形態によれば、第1の絶縁性フィルムは第1の金属フィルムをその上面に設けられた空所を除いて全体的に覆っており、この空所は水平方向では第1の絶縁性フィルムの材料によって完全に取り囲まれている。第1の絶縁フィルムによって第1の金属フィルムが全体的に覆われていることにより、回路基板を機械的にきわめて安定に形成することができる。第1の空所は例えば第1の絶縁性フィルム内のスルーホール又は孔として形成されており、このスルーホール又は孔は水平方向で第1の絶縁性フィルムの材料によってその周囲を取り囲まれている。これによって、あとでオプトエレクトロニクス半導体チップを配置可能な空所の領域においても、回路基板の機械的安定性が高められる。
回路基板の少なくとも1つの別の実施形態によれば、第1の金属フィルム及び第2の金属フィルムはそれぞれアルミニウムフィルムによって形成される。つまり、2つの金属フィルムはアルミニウムフィルムを含むか又はアルミニウムから成る。各金属フィルムは、ここではそれぞれ、少なくとも20μmから多くとも500μmまで、特には少なくとも20μmから多くとも400μmまでの所定の厚さ、すなわち、ラテラル方向に対して垂直なヴァーティカル方向での所定の広がりを有している。有利には、この場合、第1の金属フィルム及び第2の金属フィルムの厚さは、少なくとも75μmから多くとも200μmまでの間であり、例えば100μmである。
第1の絶縁性フィルムは金属フィルムよりも薄く形成することができる。例えば、絶縁性フィルムは一方の金属フィルムよりも25%薄く構成される。各金属フィルムが例えばそれぞれ100μmの厚さを有する場合、第1の絶縁性フィルムは75μmの厚さを有する。こうした薄い第1の絶縁性フィルムは、薄さに関連して低い熱抵抗を有するため、特に有利である。
回路基板の機械的安定性を改善するために第1の絶縁性フィルムをより厚く構成すべき場合には、第1の絶縁性フィルムは、良好な熱伝導性を有する原材料の繊維もしくは粒子が充填されたマトリクス材料を含む。例えば、第1の絶縁性フィルムは、セラミック材料及び/又は金属酸化物及び/又は金属窒化物及び/又はケイ素によって形成することができ、例えばシリコーンもしくはエポキシ樹脂から成るマトリクス材料へ導入される。
回路基板の少なくとも1つの別の実施形態によれば、回路基板は第2の絶縁性フィルムを含む。第2の絶縁性フィルムは、第1の金属フィルムのうち第1の絶縁性フィルムとは反対側の下面で第1の金属フィルムに被着されており、第1の金属フィルムに機械的に接続されている。第2の絶縁性フィルムは第1の絶縁性フィルムと同様に構成することができる。第1の絶縁性フィルムと第1の金属フィルムと第2の絶縁性フィルムと第2の金属フィルムとはフィルム積層体を形成しており、各フィルムは少なくとも一部の領域で重なっている。
この場合特に、第1の金属フィルムは、第2の絶縁性フィルム側の下面に、部分的に、第2の絶縁性フィルムのない領域を有する。こうした露出領域によって、例えば第1の金属フィルムの電気コンタクトが形成される。
回路基板の少なくとも1つの別の実施形態によれば、第2の絶縁性フィルムは、第1の金属フィルムとは反対側の下面に接着層を有する。当該接着層は例えば回路基板を設定位置に固定するために設けられている。
さらに、本発明では、オプトエレクトロニクスモジュールが提供される。オプトエレクトロニクスモジュールは例えば発光ダイオードもしくはフォトディテクタであってよい。オプトエレクトロニクスモジュールは上述した回路基板をオプトエレクトロニクス半導体チップ用の支持体として含む。つまり、回路基板について開示されている特徴の全てがオプトエレクトロニクスモジュールにも当てはまる。
オプトエレクトロニクスモジュールの少なくとも1つの別の実施形態によれば、オプトエレクトロニクスモジュールは上述した回路基板及びオプトエレクトロニクス半導体チップを含む。ここで、オプトエレクトロニクス半導体チップは空所内で第1の金属フィルムに導電的に固定され、かつ、第2の金属フィルムに導電接続される。この場合、オプトエレクトロニクスモジュールは複数のオプトエレクトロニクス半導体チップを含んでもよい。その場合、回路基板は各オプトエレクトロニクス半導体チップに対して例えばちょうど1つずつの空所を有し、各空所にオプトエレクトロニクス半導体チップが導電的に固定される。さらにこのケースでは、回路基板が複数の第2の金属フィルムを含んでもよく、その場合には各オプトエレクトロニクス半導体チップが一対一で対応する第2の金属フィルムに導電接続される。
オプトエレクトロニクスモジュールの少なくとも1つの別の実施形態によれば、オプトエレクトロニクス半導体チップが、オプトエレクトロニクス半導体チップと第1の金属フィルムとに固定されたコンタクト部材、例えばコンタクトワイヤ(ボンディングワイヤ)を介して、第2の金属フィルムに導電接続されている。つまり、オプトエレクトロニクス半導体チップと第2の金属フィルムとの間の接続は、特には有線コンタクト(ボンディングワイヤ)によって行われる。コンタクトワイヤに代えて、フィルムコンタクト法などの別の接続技術を使用することもできる。また、ワイヤに代えて、特に金属から成る帯状体を使用してもよい。
オプトエレクトロニクスモジュールの少なくとも1つの別の実施形態によれば、オプトエレクトロニクス半導体チップはポッティング部材によって包囲されている。ポッティング部材はここでは第1の金属フィルムと第1の絶縁性フィルムとに直接に接触している。つまり、ポッティング部材は、第1の絶縁性フィルム内の空所が完全に覆われ、これにより第1の絶縁性フィルムと第1の金属フィルムとが直接に接触するように、オプトエレクトロニクス半導体チップの所定の領域に配置されている。このとき、第1の絶縁性フィルムへの直接接触は必ずしも要さない。
ポッティング部材は例えば放射透過性のプラスチック材料、例えばシリコーン及び/又はエポキシ樹脂によって形成されている。ポッティング部材には放射光散乱粒子もしくは放射光変換粒子を充填できる。ポッティング部材は例えばオプトエレクトロニクス半導体チップへ滴下することができる。当該ポッティング部材により、オプトエレクトロニクス半導体チップと、例えば、オプトエレクトロニクス半導体チップを第2の金属フィルムに導電接続するコンタクトワイヤとをカバーすることができる。オプトエレクトロニクス半導体チップとコンタクトワイヤとはこのようにポッティング部材により機械的に保護される。ポッティング部材は例えば放射光散乱粒子もしくは放射光変換粒子が導入されたマトリクス材料を含む。第1の導電性フィルムを、マトリクス材料と同じ材料、例えばシリコーンから形成できることにより、ポッティング部材と第1の絶縁性フィルムとの間の直接接触によって、ポッティング部材と回路基板との特に良好な接着を達成することができる。
また、ポッティング部材は、一部の領域で第2の金属フィルムと直接に接触していてもよい。
本発明では、オプトエレクトロニクスモジュールを含む装置も提供される。この装置は、上述したオプトエレクトロニクスモジュールを少なくとも2つ含むので、回路基板及びオプトエレクトロニクスモジュールについて開示されている特徴の全てが当該装置にも当てはまる。
オプトエレクトロニクスモジュールを含む装置は上述したオプトエレクトロニクスモジュールを少なくとも2つ含む。例えば、各オプトエレクトロニクスモジュールを同様に構成することができる。つまり、各オプトエレクトロニクスモジュールは、外寸法の点で及び/又は使用されるオプトエレクトロニクス半導体チップの点で、同様に構成できる。さらには、例えば、装置の種々のオプトエレクトロニクスモジュールにおいて、動作中に種々の色の光を放出する種々のオプトエレクトロニクス半導体チップを使用することも可能である。
オプトエレクトロニクスモジュールを含む装置の少なくとも1つの別の実施形態によれば、当該装置は少なくとも2つのオプトエレクトロニクスモジュールを含む。ここで、第2のオプトエレクトロニクスモジュールは、この第2のオプトエレクトロニクスモジュールの第1の金属フィルムが第1のオプトエレクトロニクスモジュールの第2の金属フィルムを一部の領域で覆い、2つの金属フィルム双方が相互に導電接続及び機械接続されるように配置される。ここで、第1のオプトエレクトロニクスモジュールと第2のオプトエレクトロニクスモジュールとは電気的に直列に接続される。
すなわち、一部の領域での重なり配置とはんだ付けもしくは接着などの導電接続とにより、2つのオプトエレクトロニクスモジュールの直列回路が形成される。当該直列回路は、第2のオプトエレクトロニクスモジュールの第1の金属フィルムと第1のオプトエレクトロニクスモジュールの第2の金属フィルムとを介して電気的に接続可能である。
オプトエレクトロニクスモジュールを含む装置の少なくとも1つの実施形態によれば、3つ以上のオプトエレクトロニクスモジュールが上下に配置され、各オプトエレクトロニクスモジュールは、それぞれ、1つのオプトエレクトロニクスモジュールの第1の金属フィルムの導電接続及び機械接続によって、直下のオプトエレクトロニクスモジュールの第2の金属フィルムに電気的に直列に接続される。つまり、各オプトエレクトロニクスモジュールは、直接に連続する2つのオプトエレクトロニクスモジュールの第1の金属フィルムと第2の金属フィルムとが相互に導電接続及び機械接続されるように、上下に配置される。このようにすれば、簡単に、複数のオプトエレクトロニクスモジュールの直列回路を実現することができる。
ここでは、個々のオプトエレクトロニクスモジュール間に接続材料を配置せず、これらのオプトエレクトロニクスモジュールを、これらが互いに重なり合う領域において、圧力によって結びつけて一体化し、直接続いているオプトエレクトロニクスモジュールの上記の第1の金属フィルム及び第2の金属フィルムが互いに直接接触されて設けられるようにする。上記の一体化のための加圧は、例えば、外部のクランプにより、又はオプトエレクトロニクスモジュールの回路基板全体を貫通して延在するねじ接続又は打ち抜き接続に行うことが可能である。
上記の装置の少なくとも1つの実施形態によれば、この装置のすべてのオプトエレクトロニクスモジュールは、接続領域内で互いに重なり合い、これらのオプトエレクトロニクスモジュールの上記のオプトエレクトロニクス半導体チップは重ならない。これは、例えば、オプトエレクトロニクスモジュールを平ら又は星型に配置することによって得られる。
上記の装置の少なくとも1つの実施形態によれば、この装置のオプトエレクトロニクスモジュールのオプトエレクトロニクス半導体チップは、少なくとも1つの仮想的な円又は仮想的な螺旋に沿って配置される。すなわち、オプトエレクトロニクス半導体チップは、例えば、仮想的な閉じた線に沿って配置することができるのである。このようにすることにより、例えば多くのオプトエレクトロニクス半導体チップによって広い面積を覆うことができ、直列接続された複数の半導体チップからなる平らな光源を簡単に形成することができる。
以下では、実施例及びこれに対応する図面に基づき、ここで説明している回路基板、ここで説明しているオプトエレクトロニクスモジュール、ならびにここで説明している装置を詳しく説明する。同じ部材、同種の部材又は同じ作用の部材は、図面において同じ参照符号が付されている。図面及びこれらの図面に示した部材相互の大きさの関係は、縮尺通りであると見なしてはならない。むしろ一層図示し易くするため、及び/又は理解し易くするために個々の部材は、誇張して大きく示されていることがある。
本発明による回路基板及びオプトエレクトロニクスモジュールを示す斜視図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す斜視図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す斜視図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す断面図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す斜視図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す斜視図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す平面図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す側面図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す斜視図 オプトエレクトロニクス半導体チップがポッティング部材によって包囲されている様子を示す図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す斜視図 本発明による回路基板及びオプトエレクトロニクスモジュールを示す斜視図 本発明による装置の構成を示す図 本発明による装置の構成を示す図 本発明によるオプトエレクトロニクスモジュールの接続を示す図
図1A及び1Bの概略斜視図に基づき、ここで説明している回路基板を詳しく説明する。回路基板1には、第1の金属フィルム11と、第1の絶縁性フィルム12と、第2の金属フィルム13とが含まれている。個々のフィルムは、例えば、接着剤16によって互いに機械的に接続される。第1及び第2の金属フィルムの厚さ及びその金属組成は同じに構成されている。例えば、第1の金属フィルム11及び第2の金属フィルム13はそれぞれ、約100μmの厚さを有するアルミニウムフィルムである。
第1の絶縁性フィルム12は、2つの金属フィルム11,13を電気的に互いに絶縁するプラスチックフィルムである。さらに第1の絶縁性フィルム12は、回路基板1を機械的に安定化するために使用される。
第1の絶縁性フィルム12は、空所15を有しており、この空所では第1の金属フィルム11に自由に到達することができる。第2の金属フィルム13は、横方向Iに第1の金属フィルム11よりもサイズが小さい。択一的には第2の金属フィルム13は、第1の絶縁性フィルム12と同様に空所15を有し得る。第1の絶縁性フィルム12は、空所15を除いて第1の金属フィルム11の上面を完全に覆っている。第1の絶縁性フィルム12は、例えば、75μmの厚さを有する。
図1Bからわかるように、個々のフィルム11,12,13は、例えば、積層によって互いに接続される。
図1Cに示した次のステップでは、例えば発光ダイオードチップのようなオプトエレクトロニクス半導体チップ2を機械的に強固にかつ導電的に、絶縁性フィルム12の上記の空所内において第1の金属フィルム11に取り付けることができる。この場合にオプトエレクトロニクス半導体チップ2は、コンタクトワイヤ21を介して導電的に第2の金属フィルム13に接続される。これにより、ここで説明している、例えば発光ダイオードのようなオプトエレクトロニクスモジュールが実現されるのである。
発光ダイオードチップ2は、例えば、薄膜チップとすることが可能であり、この薄膜チップでは、このチップのエピタキシャル成長させた複数の層から成長基板が除去される。
図1Dには、オプトエレクトロニクスモジュールの概略側面図が示されており、この図からわかるのは、殊に厚さが薄いという点でこのオプトエレクトロニクスモジュールが優れていることである。
図2Aないし2Cに関連し、概略図に基づいてここで説明しているオプトエレクトロニクスモジュールを説明する。これらの図からわかるように、個々のオプトエレクトロニクスモジュール3は、外寸について、例えば図示した破線に沿って裁断し得る。このため、これらのフィルムの積層体を切断することができる。
図2Bに示されているのは、ここで説明しているオプトエレクトロニクスモジュールが、1つだけではなくそれもよりも多くのオプトエレクトロニクス半導体チップ2を含むことができることであり、オプトエレクトロニクス半導体チップが1つずつしか載置されていない複数のオプトエレクトロニクスモジュール3がここでも得られるように、このオプトエレクトロニクスモジュールを切り分けることができる。これにより、ストライプ状のオプトエレクトロニクスモジュールが形成される。これについては図2Cを参照されたい。
図3Aないし3Cに関連して示されているのは、半導体チップ2がポッティング部材22によって包囲されているオプトエレクトロニクスモジュールである。ポッティング部材22は、例えば、マトリクス材料によって構成されており、このマトリクス材料は、第1の絶縁性フィルム12の材料と同じとすることが可能である。これにより、ポッティング部材22と、回路基板1との間で極めて良好な接着を行うことができる。ポッティング部材22は、半導体チップ2及び空所15を覆い、かつ、この実施例では第1の金属フィルム11,第2の金属フィルム13及び第1の絶縁性フィルム12に直接接触している。
ポッティング部材22は、回路基板1とは反対側の上面においてレンズ状に湾曲させることができ、これにより、例えば、動作時に半導体チップ2において形成される電磁ビームの出力結合が増大する。さらにポッティング材料22は、コンタクトワイヤ21及び半導体チップ2に対する機械的な保護になる。コンタクトワイヤ21は、完全にポッティング部材22内に配置することができる。
図3に関連してポッティング部材22に対する種々異なる構成を説明する。ポッティング部材22は、充填領域22b及び充填されていない光学的に透過な領域22a及びを有し得る。充填領域22bには、例えば、ルミネセンス変換材料を充填することができる。この場合にこのオプトエレクトロニクスモジュールは、動作時に、例えば白色光を放射するのに好適になり得る。
ポッティング部材22が、例えば、充填領域22bによって包囲されている非充填領域22aを有する場合、放射角により、このオプトエレクトロニクスモジュールから放出される混合ビームの殊に均一な色が得られる。
充填領域22bを覆ってレンズ状に湾曲した非充填領域22aが設けられている場合、殊に高効率時には上記の放射角によって均一な色が得られる。
図4及び5に関連し、概略図に基づき、ここで説明している回路基板の別の実施例を詳しく説明する。この実施例において回路基板には、第1の絶縁性フィルム12とは反対側である、第1の金属フィルム11の下面に配置された第2の絶縁性フィルム14が含まれている。第2の絶縁性フィルム14は、例えば、下側に接着層17を含む接着フィルムとすることが可能である。この接着フィルムは、冷却体に回路基板を接着するために設けることが可能である。さらにこの接着フィルムは、冷却体に対する電気絶縁部を構成し得る。
第2の絶縁性フィルム14は、1つ(図4を参照されたい)又は複数(図5を参照されたい)の切り取り線18を含むことができ、この切り取り線に沿って第2の絶縁性フィルム14をところどころ除去することができる。第2の絶縁性フィルム14が除去された個所において、第1の金属フィルム11は露出しており、例えば電気的に接触接続することが可能である。
図6Aを参照しながら、本発明によるオプトエレクトロニクスモジュール3の装置を詳細に説明する。この装置はここでは面光源である。即ち、半導体チップ2はここでは例えば発光ダイオードチップである。装置は、接続領域31において相互に重畳している複数のオプトエレクトロニクスモジュール3を含み、この重畳は、第2の金属フィルム13が、この第2の金属フィルム13の直接上に位置している、隣接するオプトエレクトロニクスモジュール3の第1の金属フィルム11と電気的に接触するように、また必要に応じて直接的に接触するように行われている。
縦長に実施されているオプトエレクトロニクスモジュールはここでは放射状に配置されており、半導体チップ2は閉じられた線に沿って配置されており、ここでは円Kに沿って配置されている。
図6Bには、図6Aとは異なり、小さいオプトエレクトロニクスモジュールと大きいオプトエレクトロニクスモジュールとが相互に組み合わされており、それにより半導体チップが2つの同心円又は渦Sに沿って配置されている。そのようにして、装置の放射面を非常に多数のオプトエレクトロニクス半導体チップで占めることができる。
図7を参照しながら、図6A及び図6Bに示したような装置の電気的な結線を詳細に説明する。オプトエレクトロニクスモジュール3の個々の回路基板1は接続領域31において相互に電気的且つ機械的に接続されている。そのようにして、個々のオプトエレクトロニクスモジュール間の直列接続が実現されている。オプトエレクトロニクスモジュール3は、第2の金属フィルム13における、第1の金属フィルム11側とは反対側の表面において、別の第3の絶縁性フィルムを有することができ、この第3の絶縁性フィルムは接続領域31においてのみであり、コンタクトワイヤ21の領域においては除去されている。
本願は、ドイツ連邦共和国特許出願第102013201327.2号の優先権を主張するものであり、その開示内容は参照により本願に含まれるものとする。
むしろ本発明はあらゆる新規の特徴並びにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていないにしても当てはまる。
1 回路基板
2 オプトエレクトロニクス半導体チップ
11 第1の金属フィルム
12 第1の絶縁性フィルム
13 第2の金属フィルム
14 第2の絶縁性フィルム
15 空所
16 接着剤

Claims (16)

  1. オプトエレクトロニクス半導体チップ(2)のための回路基板(1)において、
    導電性の第1の金属フィルム(11)と、
    第1の絶縁性フィルム(12)と、
    導電性の第2の金属フィルム(13)と
    第2の絶縁性フィルム(14)とを有し、該第2の絶縁性フィルム(14)は、前記第1の金属フィルム(11)の、前記第1の絶縁性フィルム(12)側とは反対側の下面において、前記第1の金属フィルム(11)に被着されており、且つ、該第1の金属フィルム(11)と機械的に接続されており、
    前記第1の金属フィルム(11)は、前記第1の絶縁性フィルム(12)の下面だけに被着されており、且つ、該第1の絶縁性フィルム(12)と機械的に接続されており、
    前記第1の絶縁性フィルム(12)は空所(15)を有し、該空所(15)において前記第1の金属フィルム(11)は露出されており、
    前記空所(15)は、該空所(15)内で前記オプトエレクトロニクス半導体チップ(2)を前記第1の金属フィルム(11)に導電性に取り付けるために設けられており、
    前記第2の金属フィルム(13)は、前記第1の絶縁性フィルム(12)の、前記第1の金属フィルム(11)側とは反対側の上面だけに被着されており、且つ、前記第1の絶縁性フィルム(12)と機械的に接続されており、
    少なくとも、前記第1の絶縁性フィルム(12)の前記空所(15)の領域においては、前記第2の金属フィルム(13)は設けられておらず、
    前記第2の金属フィルム(13)は、前記オプトエレクトロニクス半導体チップ(2)との電気的な接触接続のために設けられていることを特徴とする、
    回路基板(1)。
  2. 前記第1の金属フィルム(11)及び前記第2の金属フィルム(13)は接着剤(16)を介して、前記第1の絶縁性フィルム(12)と接続されている、請求項1に記載の回路基板(1)。
  3. 前記第1の絶縁性フィルム(12)は、前記空所(15)を除き、前記第1の金属フィルム(11)の上面を完全に覆い、前記空所(15)は水平方向において、前記第1の絶縁性フィルム(12)の材料によって完全に包囲されている、請求項1又は2記載の回路基板(1)。
  4. 前記第1の金属フィルム(11)及び前記第2の金属フィルム(13)はそれぞれ、アルミニウムフィルムによって形成されている、請求項1から3のいずれか1項記載の回路基板(1)。
  5. 前記第1の金属フィルム(11)及び前記第2の金属フィルム(13)はそれぞれ、少なくとも20μmから最大で400μmの厚さを有する、請求項1から4のいずれか1項記載の回路基板(1)。
  6. 前記第2の絶縁性フィルム(14)は、前記第1の金属フィルム(11)側とは反対側の下面において接着層(17)を有する、請求項1から5のいずれか1項記載の回路基板(1)。
  7. オプトエレクトロニクスモジュール(3)において、
    請求項1からのいずれか1項記載の回路基板(1)と、
    オプトエレクトロニクス半導体チップ(2)とを有し、
    前記オプトエレクトロニクス半導体チップ(2)は、前記空所(15)内で前記第1の金属フィルム(11)に導電性に取り付けられており、且つ、
    前記オプトエレクトロニクス半導体チップ(2)は、前記第2の金属フィルム(13)と導電性に接続されていることを特徴とする、オプトエレクトロニクスモジュール(3)。
  8. 前記オプトエレクトロニクス半導体チップ(2)は、前記オプトエレクトロニクス半導体チップ(2)及び前記第2の金属フィルム(13)に取り付けられているコンタクトエレメント、特にコンタクトワイヤ(21)を介して、前記第2の金属フィルム(13)と導電性に接続されている、請求項記載のオプトエレクトロニクスモジュール(3)。
  9. 前記オプトエレクトロニクス半導体チップ(2)は注型体(22)によって包囲されており、該注型体(22)は前記第1の金属フィルム(11)及び前記第1の絶縁性フィルム(12)と直接的に接している、請求項又は記載のオプトエレクトロニクスモジュール(3)。
  10. オプトエレクトロニクスモジュールを有する装置において、
    請求項からのうちの少なくとも1項記載のオプトエレクトロニクスモジュール(3)を少なくとも2つ有し、
    前記オプトエレクトロニクスモジュール(3)のうち第2のオプトエレクトロニクスモジュールは、前記オプトエレクトロニクスモジュール(3)のうち第1のオプトエレクトロニクスモジュールの上に配置されており、該配置は、前記第2のオプトエレクトロニクスモジュールの前記第1の金属フィルム(11)が、前記第1のオプトエレクトロニクスモジュールの前記第2の金属フィルム(13)を部分的に覆い、且つ、前記第1の金属フィルム(11)及び前記第2の金属フィルム(13)が相互に導電的且つ機械的に接続されているように行われており、
    前記第1のオプトエレクトロニクスモジュール及び前記第2のオプトエレクトロニクスモジュールは電気的に直列に接続されていることを特徴とする、
    オプトエレクトロニクスモジュールを有する装置。
  11. 3つ以上のオプトエレクトロニクスモジュール(3)が上下に重なって配置されており、各オプトエレクトロニクスモジュール(3)は、該オプトエレクトロニクスモジュールのうち1つのオプトエレクトロニクスモジュールの第1の金属フィルム(11)の導電性で機械的な接続部で、該第1の金属フィルム(11)の下に直接的に設けられているオプトエレクトロニクスモジュールの第2の金属フィルム(13)と電気的に直列に接続されている、請求項10記載の装置。
  12. 全てのオプトエレクトロニクスモジュール(3)は接続領域(31)内で相互に重畳しているが、前記オプトエレクトロニクスモジュール(3)の前記オプトエレクトロニクス半導体チップ(2)は重畳していない、請求項10又は11記載の装置。
  13. 前記オプトエレクトロニクス半導体チップ(2)は、少なくとも1つの仮想線、特に仮想円(K)又は仮想の2つの同心円(S)に沿って配置されている、請求項10から12のいずれか1項記載の装置。
  14. 前記第1の絶縁性フィルム(12)の下面の上方視方向において、前記第1の金属フィルム(11)が前記第2の金属フィルム(13)を完全に覆っている、請求項1からのいずれか1項記載の回路基板(1)。
  15. 前記第1の金属フィルム(11)は、前記第1の絶縁性フィルム(12)の下面を完全に覆っている、請求項1からのいずれか1項又は請求項14記載の回路基板(1)。
  16. オプトエレクトロニクスモジュールを有する装置において、
    1つの回路基板(1)と1つのオプトエレクトロニクス半導体チップ(2)とをそれぞれ備えたオプトエレクトロニクスモジュール(3)を少なくとも2つ有し、
    前記2つのオプトエレクトロニクスモジュール(3)各々において、
    前記回路基板(1)は、導電性の第1の金属フィルム(11)と、第1の絶縁性フィルム(12)と、導電性の第2の金属フィルム(13)とを含み、
    前記第1の金属フィルム(11)は、前記第1の絶縁性フィルム(12)の下面だけに被着されており、且つ、該第1の絶縁性フィルム(12)と機械的に接続されており、
    前記第1の絶縁性フィルム(12)は空所(15)を有し、該空所(15)において前記第1の金属フィルム(11)は露出されており、
    前記第2の金属フィルム(13)は、前記第1の絶縁性フィルム(12)の、前記第1の金属フィルム(11)側とは反対側の上面だけに被着されており、且つ、前記第1の絶縁性フィルム(12)と機械的に接続されており、
    少なくとも、前記第1の絶縁性フィルム(12)の前記空所(15)の領域においては、前記第2の金属フィルム(13)は設けられておらず、
    前記オプトエレクトロニクス半導体チップ(2)は、前記空所(15)内で前記第1の金属フィルム(11)に導電性に取り付けられており、
    前記オプトエレクトロニクス半導体チップ(2)は、前記第2の金属フィルム(13)と導電性に接続されており、
    前記オプトエレクトロニクスモジュール(3)のうち第2のオプトエレクトロニクスモジュールは、前記オプトエレクトロニクスモジュール(3)のうち第1のオプトエレクトロニクスモジュールの上に配置されており、該配置は、前記第2のオプトエレクトロニクスモジュールの前記第1の金属フィルム(11)が、前記第1のオプトエレクトロニクスモジュールの前記第2の金属フィルム(13)を部分的に覆い、且つ、前記第1の金属フィルム(11)及び前記第2の金属フィルム(13)が相互に導電的且つ機械的に接続されているように行われており、
    前記第1のオプトエレクトロニクスモジュール及び前記第2のオプトエレクトロニクスモジュールは電気的に直列に接続されていることを特徴とする、
    オプトエレクトロニクスモジュールを有する装置。
JP2014012741A 2013-01-28 2014-01-27 回路基板、オプトエレクトロニクスモジュールならびにオプトエレクトロニクスモジュールを有する装置 Expired - Fee Related JP6327865B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013201327.2 2013-01-28
DE201310201327 DE102013201327A1 (de) 2013-01-28 2013-01-28 Leiterplatte, optoelektronisches Bauteil und Anordnung optoelektronischer Bauteile

Publications (2)

Publication Number Publication Date
JP2014146801A JP2014146801A (ja) 2014-08-14
JP6327865B2 true JP6327865B2 (ja) 2018-05-23

Family

ID=51163485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014012741A Expired - Fee Related JP6327865B2 (ja) 2013-01-28 2014-01-27 回路基板、オプトエレクトロニクスモジュールならびにオプトエレクトロニクスモジュールを有する装置

Country Status (5)

Country Link
US (1) US9763330B2 (ja)
JP (1) JP6327865B2 (ja)
KR (1) KR20140097030A (ja)
CN (1) CN103972361A (ja)
DE (1) DE102013201327A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015107657A1 (de) * 2015-05-15 2016-12-01 Alanod Gmbh & Co. Kg Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger sowie optoelektronisches Halbleiterbauteil mit einem Anschlussträger
DE102017208973A1 (de) * 2017-05-29 2018-11-29 Osram Gmbh Elektronische baugruppe für beleuchtungsanwendungen, beleuchtungseinrichtung sowie verfahren zur herstellung einer elektronischen baugruppe

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US25798A (en) * 1859-10-18 Daniel barntjm
US21995A (en) * 1858-11-02 Improvement in seeding-machines
US5394490A (en) * 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
JP3137823B2 (ja) * 1994-02-25 2001-02-26 シャープ株式会社 チップ部品型led及びその製造方法
JP3535602B2 (ja) * 1995-03-23 2004-06-07 松下電器産業株式会社 面実装型led
DE10308866A1 (de) * 2003-02-28 2004-09-09 Osram Opto Semiconductors Gmbh Beleuchtungsmodul und Verfahren zu dessen Herstellung
US6911731B2 (en) * 2003-05-14 2005-06-28 Jiahn-Chang Wu Solderless connection in LED module
JP2006012868A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
US7303315B2 (en) * 2004-11-05 2007-12-04 3M Innovative Properties Company Illumination assembly using circuitized strips
CA2605209C (en) * 2005-04-19 2013-10-22 Denki Kagaku Kogyo Kabushiki Kaisha Metal base circuit board, light-emitting diode and led light source unit
KR100985452B1 (ko) * 2005-09-20 2010-10-05 파나소닉 전공 주식회사 발광 장치
US7679099B2 (en) * 2006-12-04 2010-03-16 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Low thermal resistance high power LED
DE102007041896A1 (de) * 2007-09-04 2009-03-05 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US20090065792A1 (en) * 2007-09-07 2009-03-12 3M Innovative Properties Company Method of making an led device having a dome lens
DE102008044641A1 (de) 2008-04-28 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US8183581B2 (en) 2008-05-13 2012-05-22 Siemens Aktiengesellschsft LED arrangement
DE102010050342A1 (de) * 2010-11-05 2012-05-10 Heraeus Materials Technology Gmbh & Co. Kg Laminat mit integriertem elektronischen Bauteil
JP5885922B2 (ja) * 2010-12-28 2016-03-16 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
JP2014146801A (ja) 2014-08-14
CN103972361A (zh) 2014-08-06
DE102013201327A1 (de) 2014-07-31
KR20140097030A (ko) 2014-08-06
US9763330B2 (en) 2017-09-12
US20140211436A1 (en) 2014-07-31

Similar Documents

Publication Publication Date Title
JP6161709B2 (ja) 複数のオプトエレクトロニクス半導体素子を製造するための方法
KR101934075B1 (ko) Led 적용을 위한 필름 시스템
KR101495580B1 (ko) 리드 프레임, 배선판, 발광 유닛, 조명 장치
US8445928B2 (en) Light-emitting diode light source module
JP2009267066A (ja) Ledモジュールおよびそれを用いた照明器具
TW200807759A (en) Submounts for semiconductor light emitting device packages and semiconductor light emitting device packages including the same
JP6107415B2 (ja) 発光装置
JP2010267949A (ja) 発光装置
TW200947732A (en) Optoelectronic semiconductor component and method for manufacturing an optoelectronic semiconductor component
EP3078063B1 (en) Mounting assembly and lighting device
CN107636829A (zh) 紫外线发光装置
JP2014139979A (ja) Led装置
TW201931625A (zh) 用於板上晶片發光二極體的系統和方法
JP2019067903A (ja) 発光装置およびその製造方法
JP7227511B2 (ja) 照明装置の製造方法
US9029902B2 (en) Optoelectronic semiconductor device comprising a semiconductor chip, a carrier substrate and a film
JP6327865B2 (ja) 回路基板、オプトエレクトロニクスモジュールならびにオプトエレクトロニクスモジュールを有する装置
JP2009302127A (ja) Led用基板、led実装モジュール、およびled用基板の製造方法
JP2010080796A (ja) 照明装置
JP2010283063A (ja) 発光装置および発光モジュール
JP2006049715A (ja) 発光光源、照明装置及び表示装置
KR101161408B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
TWI514051B (zh) 背光結構及其製造方法
KR101129002B1 (ko) 광 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180417

R150 Certificate of patent or registration of utility model

Ref document number: 6327865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees