JP2017118097A - 電界効果トランジスタ - Google Patents

Abstract

【課題】耐圧を上昇させることができ、且つ、ゲート電極とドレイン電極間の距離の増大を抑制することができる電界効果トランジスタを提供する。
【解決手段】窒化物半導体から構成され、チャネルを有する半導体積層体と、半導体積層体の上に設けられたゲート電極と、上面視において、ゲート電極を挟む位置に設けられたソース電極およびドレイン電極と、を備え、チャネルのゲート電極からドレイン電極に至る経路の最短距離が、上面視におけるゲート電極とドレイン電極との最短距離よりも長くなるように、チャネルを貫通する深さの穴がゲート電極とドレイン電極との間の半導体積層体に設けられており、前記穴には前記半導体積層体よりも破壊電界強度の大きい絶縁部材が設けられていることを特徴とする電界効果トランジスタ。
【選択図】図１

Description

本発明は、電界効果トランジスタに関する。

電界効果トランジスタとして、特許文献１〜３に記載されたものが知られている。このような電界効果トランジスタは、チャネルを有する半導体層と、半導体層に接続されたソース電極、ドレイン電極およびゲート電極とを備える。特許文献１〜３では、種々の目的のため、半導体層に絶縁領域や凹部を設けた構造が提案されている。特許文献１では、チャネルの微細構造化のため、半導体層に絶縁領域を設けている。特許文献２及び特許文献３では、電極との接触面積を増大させるために半導体層に凹部を設けている。

特開平０４−２８０４３８号公報 特開２００６−２５３５５９号公報 特開２００７−１６５４４６号公報

電界効果トランジスタでは、耐圧のさらなる向上が求められている。電界効果トランジスタでは、ソース電極よりもドレイン電極に高い電圧を印加する傾向にあり、例えば、ソース電極は０Ｖとし、ドレイン電極には数百Ｖの高電圧を印加する。このため、耐圧を向上させるための手段の１つは、ドレイン電極と、ドレイン電極に最も近い電極であるゲート電極との最短距離を拡大することである。しかしながら、ドレイン電極をゲート電極から遠ざけるほど、素子の面積が大きくなる。なお、ここでいう耐圧の向上とは、ゲート電極とドレイン電極との間に印加する電圧を増大させたときにこれらの電極間が絶縁破壊される電圧値を引き上げることを指す。

本願は、以下の発明を含む。
窒化物半導体から構成され、チャネルを有する半導体積層体と、
前記半導体積層体の上に設けられたゲート電極と、
上面視において、前記ゲート電極を挟む位置に設けられたソース電極およびドレイン電極と、を備え、
前記チャネルの前記ゲート電極から前記ドレイン電極に至る経路の最短距離が、上面視における前記ゲート電極と前記ドレイン電極との最短距離よりも長くなるように、前記チャネルを貫通する深さの穴が前記ゲート電極と前記ドレイン電極との間の前記半導体積層体に設けられており、前記穴には前記半導体積層体よりも破壊電界強度の大きい絶縁部材が設けられていることを特徴とする電界効果トランジスタ。

本発明の実施形態に係る電界効果トランジスタによれば、耐圧を上昇させることができ、且つ、ゲート電極とドレイン電極間の距離の増大を抑制することができる。

実施形態１に係る電界効果トランジスタの模式的な平面図である。 図１のＡ−Ａ線における模式的な断面図である。 図１のＢ−Ｂ線における模式的な断面図である。 実施形態１及び比較例の電界効果トランジスタについて、ゲート・ドレイン電極間距離と耐圧との関係を示すグラフである。 実施形態２に係る電界効果トランジスタの模式的な一部拡大平面図である。 実施形態３に係る電界効果トランジスタの模式的な平面図である。 実施形態４に係る電界効果トランジスタの模式的な平面図である。

以下、本発明の実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。

［実施形態１］
図１は、実施形態１に係る電界効果トランジスタを示す模式的な平面図である。図２は図１のＡ−Ａ線断面図であり、図３は図１のＢ−Ｂ線断面図である。図１〜図３に示すように、電界効果トランジスタ１は、例えば、高電子移動度トランジスタ（High Electron Mobility Transistor（ＨＥＭＴ））である。電界効果トランジスタ１は、半導体積層体１１と、半導体積層体１１の上に設けられたゲート電極２３と、上面視において、ゲート電極２３を挟む位置に設けられたソース電極２１およびドレイン電極２２と、を有する。半導体積層体１１は、窒化物半導体から構成され、チャネル１２ａを有する。さらに、ゲート電極２３とドレイン電極２２との間の半導体積層体１１には、チャネル１２ａを貫通する深さの穴３０が設けられている。穴３０は、チャネル１２ａのゲート電極２３からドレイン電極２２に至る経路Ｘ１の最短距離が、上面視におけるゲート電極２３とドレイン電極２２との最短距離Ｄよりも長くなるように、設けられている。穴３０には、半導体積層体１１よりも破壊電界強度の大きい絶縁部材６０が設けられている。なお、図１は絶縁部材６０を省略して示したものであり、図１において穴３０は薄墨にて示す。

ソース電極２１とドレイン電極２２とを繋ぐチャネル１２ａの経路Ｘ１は、穴３０を設けることにより、ゲート電極２３とドレイン電極２２との最短距離Ｄよりも長くなる。加えて、穴３０は、半導体積層体１１よりも破壊電界強度の大きい絶縁部材６０が設けられている。半導体積層体１１の破壊電界強度とは、代表的にはチャネル１２ａが形成される第１半導体層１２の破壊電界強度を指し、例えばＧａＮの破壊電界強度である。このようにチャネル１２ａの経路Ｘ１を迂回させて実質的なチャネルの長さを増大させることができ、同じ電圧での電界強度を低減させることができる。これにより、電界効果トランジスタ１を高耐圧化することができ、且つ、ゲート電極２３とドレイン電極２２間の距離の増大を抑制することができる。ゲート・ドレイン電極間の距離の増大を抑制することにより、電界効果トランジスタ１を小面積化することができる。なお、穴３０内の部材が半導体積層体１１以下の破壊電界強度であれば、穴３０によってチャネル１２ａを迂回させて耐圧を向上させることが困難であると考えられるため、穴３０には破壊電界強度の大きい絶縁部材６０を設ける。

電界効果トランジスタ１は、さらに絶縁性基板１０を有してよい。半導体積層体１１は、絶縁性基板１０の上に設けられる。このとき、穴３０は、絶縁性基板１０まで達していることが好ましい。穴３０の下に半導体積層体１１の一部が残存していれば、そこが電流経路となる虞がある。この場合、チャネルの最短距離を十分に増大させることができない。したがって、穴３０を絶縁性基板１０に達する深さで設け、穴３０の下に電流経路が残存しないようにすることが好ましい。また、１つのみでの穴で、チャネル１２ａのゲート電極２３からドレイン電極２２に至る経路Ｘ１の最短距離がゲート電極２３とドレイン電極２２との最短距離Ｄよりも長くなる構造を形成することは難しいため、穴３０は複数設けることが好ましい。なお、穴３０が複数ある場合は、すべての穴３０が絶縁性基板１０にまで達していることが好ましく、また、すべての穴３０にポリイミド等の破壊電界強度の大きい絶縁部材が設けられていることが好ましい。

図１に示すとおり、本実施形態の複数の穴３０は、上面視において、ゲート電極２３とドレイン電極２２とを最短距離で結ぶ方向と交差する方向に沿って配置された第１群と、第１群とドレイン電極２２との間であって、第１群の配置方向と実質的に平行な方向に沿って配置された第２群と、を有する。そして、第１群の穴３０と第２群の穴３０とは互い違いに配置されている。すなわち、ゲート電極２３から第１群の穴３０同士の間を通過してドレイン電極２２へと延びる直線が第２群の穴３０に到達するように、複数の穴３０が配置されている。換言すれば、図１では、ゲート電極２３とドレイン電極２２が平行に配置されており、複数の穴３０がゲート電極２３およびドレイン電極２２に垂直をなす方向において部分的に重複するように配置されているといえる。穴３０をこのように配置することで、チャネルの経路Ｘ１を迂回させ、ゲート・ドレイン電極間の最短距離Ｄよりも長くすることができる。また、穴３０の上面視形状は一方向に長い形状である。穴３０は、例えば反応性イオンエッチング（ＲＩＥ）により半導体積層体１１の一部を除去することで形成することができる。なお、ゲート電極２３とドレイン電極２２とを最短距離で結ぶ方向と交差する方向とは、典型的には、ゲート電極２３とドレイン電極２２とを最短距離で結ぶ方向と実質的に垂直な方向を指す。

以下、本実施の形態に係る電界効果トランジスタ１の構成部材について説明する。

（絶縁性基板１０）
絶縁性基板１０は、省略することもできるが、好ましくは半導体積層体１１の下に配置する。絶縁性基板１０は、例えば、サファイアから構成される。

（半導体積層体１１）
半導体積層体１１は、窒化物半導体から構成される。窒化物半導体としては、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮが挙げられる。半導体積層体１１は、絶縁性基板１０の上に設けられた第１半導体層１２と、第１半導体層１２の上に設けられた第２半導体層１３とを有する。第１半導体層１２は、例えば、ＧａＮから構成される。第２半導体層１３は、第１半導体層１２よりもバンドギャップエネルギーが大きい。第２半導体層１３は、例えば、ＡｌＧａＮから構成される。ＡｌＧａＮ層の下にそれよりも薄膜のＡｌＮ層を設けてもよい。第１半導体層１２には、第２半導体層１３側の面の近傍に、チャネル１２ａが形成される。チャネル１２ａは例えば２次元電子ガス層である。また、図１〜図３に示すように、ソース電極２１とドレイン電極２２とに挟まれた領域以外の領域では、チャネル１２ａを除去することが好ましい。チャネル１２ａの残存した領域が活性領域となるので、この活性領域において、チャネルの経路Ｘ１が必ず迂回するように穴３０を配置すればよい。また、穴３０は活性領域の内側のみに形成することもできるが、図１に示すように、活性領域の端に位置する穴３０を活性領域の内側から活性領域の外側に跨るように配置することが好ましい。これにより、製造時に多少の位置ずれが生じたとしてもチャネルの経路Ｘ１を確実に迂回させることができる。

（ソース電極２１）
ソース電極２１は、例えば、ＴｉおよびＡｌから構成される。ソース電極２１は、図２に示すように、半導体積層体１１にチャネル１２ａに達する凹部を設け、その凹部内に配置することが好ましい。これにより、ソース電極２１をチャネル１２ａに接触させることができる。この場合、ソース電極２１のゲート電極２３側の端が第２半導体層１３の上に位置されていてもよい。

（ドレイン電極２２）
ドレイン電極２２は、例えば、ＴｉおよびＡｌから構成される。ドレイン電極２２は、図２に示すように、半導体積層体１１にチャネル１２ａに達する凹部を設け、その凹部内に配置することが好ましい。これにより、ドレイン電極２２をチャネル１２ａに接触させることができる。この場合、ドレイン電極２２のゲート電極２３側の端が第２半導体層１３の上に位置されていてもよい。

（ゲート電極２３）
ゲート電極２３の材料は、ゲート電極２３の機能が得られるものを適宜選択する。ゲート電極２３は、例えば、半導体積層体１１側より順にＮｉ／Ａｕ／Ｐｔから構成される。ゲート電極２３と第２半導体層１３との間には、例えばｐ型ＧａＮ層等のゲートコンタクト層を設けてよい。

（絶縁部材６０）
絶縁部材６０は、半導体積層体１１の破壊電界強度（例えばＧａＮの破壊電界強度）よりも大きな破壊電界強度を有する部材からなる。ＧａＮの破壊電界強度は理論限界値が３３０Ｖ／μｍであり、実験値としては、例えば後述する図４の結果からは２００Ｖ／μｍより小さいといえる。これよりも破壊電界強度が大きいものとして、絶縁部材６０には、ポリイミドやＳｉＮを用いることができる。ポリイミドの破壊電界強度は例えば４２０Ｖ／μｍである。ＳｉＮの破壊電界強度は、理論値が１０００Ｖ／μｍである。絶縁部材６０は電界効果トランジスタの耐圧が向上する程度に穴３０内に充填されていればよい。絶縁部材６０はポリイミドからなることが好ましい。ポリイミドであれば、スピンコートにより塗布することができるため、スパッタ等で成膜する場合よりも短時間で穴３０を埋めることができる。ポリイミドは、例えば、スピンコートで穴３０を含む半導体積層体１１の上面全体に塗布し、各電極のワイヤ等を接続する領域上に位置する部分をフォトリソにより除去し、ベークすることにより形成する。

（実験例）
図４は、図１に示すような形状の穴を設けた場合（以下、実施例という）の電界効果トランジスタの耐圧を示すと共に、穴を設けない場合（以下、比較例という）の電界効果トランジスタの耐圧を示す。実施例を白抜きの四角で示し、比較例を黒塗りの四角で示す。実施例は、上面視において、ソース・ドレイン電極間の最短距離が約１５μｍであり、ゲート・ドレイン電極間の最短距離が約１２μｍである。実施例と比較例はソース・ゲート電極間距離が共通している。比較例は、ゲート・ドレイン電極間の最短距離が、約７μｍ、約１２μｍ、約１７μｍの３種類である。すなわち、比較例のソース・ドレイン電極間の最短距離は、約１０μｍ、約１５μｍ、約２０μｍの３種類である。各種類について、電界効果トランジスタを３個ずつ準備し、それぞれ、ゲート電極とドレイン電極との間に電圧を印加し、これらの電極間が絶縁破壊されたときの電圧値を耐圧とした。具体的には、電圧を徐々に増加させ、電極が破損したときの電圧を絶縁破壊されたときの電圧値とした。図４には、各種類における耐圧の平均値をプロットした。図４は、縦軸が耐圧であり、横軸がゲート電極とドレイン電極との間の最短距離である。

図４において穴を設けない比較例で示すように、耐圧はゲート・ドレイン電極間の距離が増大するほど（換言すればソース・ドレイン電極間の距離が増大するほど）、上昇する。実施例はゲート・ドレイン電極間の最短距離が約１２μｍであるが、比較例のゲート・ドレイン電極間の最短距離が約１７μｍである場合とほぼ同等の耐圧を得ることができた。このように、実施例は、比較例と比べて、ゲート・ドレイン電極間の最短距離の増大を抑制して耐圧を向上させることができる。

［実施形態２］
図５は、実施形態２に係る電界効果トランジスタを示す模式的な一部拡大平面図である。図５では、穴４０を薄墨にて示す。実施形態２の電界効果トランジスタは、複数の穴４０の形状及び配置が異なる以外は実施形態１の電界効果トランジスタ１と同様である。実施形態２の電界効果トランジスタは、実施形態１の電界効果トランジスタ１と同様に、耐圧を上昇させることができ、且つ、ゲート電極２３とドレイン電極２２間の距離の増大を抑制することができる。穴４０は、具体的には、ゲート電極２３とドレイン電極２２とを最短距離で結ぶ方向において、上述の第１群と第２群とのペアが複数対設けられている。また、穴４０の上面視形状は円形である。

［実施形態３］
図６は、実施形態３に係る電界効果トランジスタ２を示す模式的な平面図である。図６では、穴５０を薄墨にて示す。実施形態３の電界効果トランジスタ２は、複数の穴５０の形状及び配置が異なる以外は実施形態１の電界効果トランジスタ１と同様である。ソース電極２１とドレイン電極２２とに挟まれた領域以外の領域ではチャネル１２ａが除去されており、チャネル１２ａの残存する活性領域の端に位置する穴５０が活性領域の内側から活性領域の外側に跨るように配置されている点も同様である。実施形態３の電界効果トランジスタ２は、実施形態１の電界効果トランジスタ１と同様に、耐圧を上昇させることができ、且つ、ゲート電極２３とドレイン電極２２間の距離の増大を抑制することができる。

穴５０は、上面視において、ゲート電極２３とドレイン電極２２とを最短距離で結ぶ方向と交差する方向に延伸した形状である。穴５０を設ける場合は、穴を設けない場合と比較して、チャネル１２ａの幅が制限されるため、抵抗が上昇しやすい。しかし、穴５０のような形状であれば、チャネル１２ａの幅を制限しにくいため、穴５０を設けることによる抵抗上昇を軽減することができると考えられる。なお、複数の穴５０は、ゲート電極２３とドレイン電極２２とを最短距離で結ぶ直線を必ず遮るように配置する。例えば、１つの穴５０のゲート電極２３側の端から、ドレイン電極２２までを最短距離で結ぶ方向に延びる直線を想定した場合に、当該直線が他の穴５０を通過するように配置する。

穴５０は、ゲート電極２３及びドレイン電極２２から離間していてもよいが、好ましくは、上面視において、ゲート電極２３とドレイン電極２２とを繋ぐ形状とする。すなわち、穴５０は、その一端がゲート電極２３と接続され、他端がドレイン電極２２と接続されていることが好ましい。このようにすれば、チャネル１２ａの幅をより制限しにくく、穴５０を設けることによる抵抗上昇をより軽減することができると考えられる。

［実施形態４］
図７は、実施形態４に係る電界効果トランジスタ３を示す模式的な平面図である。実施形態４の電界効果トランジスタ３は、ソース電極２１とドレイン電極２２とゲート電極２３との形状以外は実施形態１の電界効果トランジスタ１と同様である。電界効果トランジスタ３において、ソース電極２１とドレイン電極２２とはそれぞれ同じ方向に延伸する複数の延伸部を有し、ソース電極２１の延伸部とドレイン電極２２の延伸部とは交互に配置されている。第２半導体層１３が存在する領域において、ソース電極２１とドレイン電極２２との間にはゲート電極２３が配置されている。そして、図７中の一部拡大図で示すように、電界効果トランジスタ３では実施形態１の電界効果トランジスタ１と同様に、ゲート電極２３とドレイン電極２２との間の半導体積層体１１にチャネルを貫通する深さの穴３０が設けられている。図７において穴３０は薄墨にて示す。

電界効果トランジスタ３は、実施形態１の電界効果トランジスタ１と同様に、耐圧を上昇させることができる。また、このような櫛形形状のゲート電極２３とドレイン電極２２を有する電界効果トランジスタ３においては、単にゲート電極２３とドレイン電極２２間の距離を拡大する場合よりも、穴３０を設ける方が、ゲート電極２３とドレイン電極２２間の距離の増大を抑制しやすいと考えられる。なお、穴３０の形状等は、図７に示す形状等に限らず、上述の穴３０、４０、５０について述べた種々の形状等を採用することができる。

１、２、３ 電界効果トランジスタ
１０ 絶縁性基板
１１ 半導体積層体
１２ 第１半導体層
１２ａ チャネル
１３ 第２半導体層
２１ ソース電極
２２ ドレイン電極
２３ ゲート電極
３０、４０、５０ 穴
６０ 絶縁部材
Ｘ１、Ｘ２、Ｘ３ チャネルの経路
Ｄ ゲート電極とドレイン電極との最短距離

Claims (6)

1. 窒化物半導体から構成され、チャネルを有する半導体積層体と、
   前記半導体積層体の上に設けられたゲート電極と、
   上面視において、前記ゲート電極を挟む位置に設けられたソース電極およびドレイン電極と、を備え、
   前記チャネルの前記ゲート電極から前記ドレイン電極に至る経路の最短距離が、上面視における前記ゲート電極と前記ドレイン電極との最短距離よりも長くなるように、前記チャネルを貫通する深さの穴が前記ゲート電極と前記ドレイン電極との間の前記半導体積層体に設けられており、
   前記穴には前記半導体積層体よりも破壊電界強度の大きい絶縁部材が設けられていることを特徴とする電界効果トランジスタ。
2. 前記半導体積層体は、絶縁性基板の上に設けられており、
   前記穴は、前記絶縁性基板まで達していることを特徴とする請求項１に記載の電界効果トランジスタ。
3. 前記穴は複数設けられていることを特徴とする請求項１または２に記載の電界効果トランジスタ。
4. 前記穴は、上面視において、前記ゲート電極と前記ドレイン電極とを最短距離で結ぶ方向と交差する方向に延伸した形状である請求項３に記載の電界効果トランジスタ。
5. 前記穴は、上面視において、前記ゲート電極と前記ドレイン電極とを繋ぐ形状である請求項４に記載の電界効果トランジスタ。
6. 前記絶縁部材は、ポリイミドからなる請求項１〜５のいずれか１項に記載の電界効果トランジスタ。

Images