JP2017073122A5 - - Google Patents

Claims (16)

1. コントローラチップと、
   前記コントローラチップとホストプロセッサとの間の信号を伝送する第１インターフェイスと、
   １つのグループに対する情報の一部をそれぞれ格納する複数のデータグループと、
   前記複数のデータグループと前記ホストプロセッサとの間の情報を伝送する第２インターフェイスと、
   複数の可変ディレイ素子と、
   前記コントローラチップを前記複数の可変ディレイ素子の各々と連結する第１回路網と、
   前記複数の可変ディレイ素子の各々を前記複数のデータグループの中の１つと連結する第２回路網と、を含み、
   前記複数の可変ディレイ素子の各々は、フライ・バイ（Ｆｌｙ−Ｂｙ）ＤＩＭＭ（Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ）配置構造（Ｔｏｐｏｌｏｇｙ）を代替するように決定されたスキューディレイ（Ｓｋｅｗ Ｄｅｌａｙ）を再現するように構成され、
   前記決定されたスキューディレイは、ＤＩＭＭに対する調査により決定されることを特徴とするメモリモジュール。
2. 前記グループは、バイト単位の情報を含み、前記複数のデータグループは、Ｘ８ＤＲＡＭ構成を模擬（Ｓｉｍｕｌａｔｅ）することを特徴とする請求項１に記載のメモリモジュール。
3. 前記グループは、ニブル単位の情報を含み、前記複数のデータグループは、Ｘ４ＤＲＡＭ構成を模擬することを特徴とする請求項１に記載のメモリモジュール。
4. 前記複数の可変ディレイ素子は、前記決定されたスキューディレイを固定的に再現するように構成されることを特徴とする請求項１に記載のメモリモジュール。
5. 前記複数の可変ディレイ素子は、前記決定されたスキューディレイを非固定的に再現するように構成されることを特徴とする請求項１に記載のメモリモジュール。
6. 前記複数の可変ディレイ素子は、前記複数のデータグループに対するクロック信号を遅延させることを特徴とする請求項１に記載のメモリモジュール。
7. 前記複数のデータグループは、前記複数の可変ディレイ素子から各々の到達時間が異なるクロック信号を受信することを特徴とする請求項６に記載のメモリモジュール。
8. 前記複数の可変ディレイ素子は、前記複数のデータグループに対する伝送信号を遅延させることを特徴とする請求項１に記載のメモリモジュール。
9. 前記複数のデータグループは、前記複数の可変ディレイ素子から各々の到達時間が異なる伝送信号を受信することを特徴とする請求項８に記載のメモリモジュール。
10. 複数のディレイを有するメモリモジュールのディレイ設定方法において、
    １つのグループの配線と連関したＤＩＭＭ（Ｄｕａｌ Ｉｎ−Ｌｉｎｅ Ｍｅｍｏｒｙ Ｍｏｄｕｌｅ）内の複数のディレイを決定するために前記ＤＩＭＭを調査する段階と、
    ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）を利用するＤＩＭＭを具現するために前記複数のディレイを有する前記ＤＩＭＭを構成する段階と、を含むことを特徴とするディレイ設定方法。
11. 前記ＤＩＭＭを構成する段階は、前記グループ内の複数のデータグループ上に前記複数のディレイを再現するように前記ＤＩＭＭを構成する段階を含むことを特徴とする請求項１０に記載のディレイ設定方法。
12. 前記グループ内の複数のデータグループ上に前記複数のディレイを再現するように前記ＤＩＭＭを構成する段階は、複数の可変ディレイ素子の中の１つの可変ディレイ素子内に前記複数のディレイの各々に対するディレイ時間をプログラミングする段階を含み、
    複数の可変ディレイ素子の各々は、前記複数のデータグループの中の１つと連結されることを特徴とする請求項１０に記載のディレイ設定方法。
13. 前記グループ内の複数のデータグループ上に前記複数のディレイを再現するように前記ＤＩＭＭを構成する段階は、複数のクロック信号上に前記複数のディレイを再現するように前記ＤＩＭＭを構成する段階を含み、
    前記複数のクロック信号の各々は、１つのデータグループに提供されることを特徴とする請求項１１に記載のディレイ設定方法。
14. 前記複数のクロック信号上に前記複数のディレイを再現するように前記ＤＩＭＭを構成する段階は、前記複数のデータグループに対して前記複数のクロック信号の各々の到達時間が異なるように前記ＤＩＭＭを構成する段階を含むことを特徴とする請求項１３に記載のディレイ設定方法。
15. 前記グループ内の複数のデータグループ上に前記複数のディレイを再現するように前記ＤＩＭＭを構成する段階は、複数の伝送信号上に前記複数のディレイを再現するように前記ＤＩＭＭを構成する段階を含み、
    複数のクロック信号の各々は、１つのデータグループに提供されることを特徴とする請求項１１に記載のディレイ設定方法。
16. 前記グループ内の複数のデータグループ上に前記複数のディレイを再現するように前記ＤＩＭＭを構成する段階は、前記複数のデータグループに対して前記複数の伝送信号の各々の到達時間が異なるように前記ＤＩＭＭを構成する段階を含むことを特徴とする請求項１５に記載のディレイ設定方法。