TW201714174A - 雙列直插記憶體模組固態硬碟系統晶片及方法 - Google Patents

雙列直插記憶體模組固態硬碟系統晶片及方法 Download PDF

Info

Publication number
TW201714174A
TW201714174A TW105118476A TW105118476A TW201714174A TW 201714174 A TW201714174 A TW 201714174A TW 105118476 A TW105118476 A TW 105118476A TW 105118476 A TW105118476 A TW 105118476A TW 201714174 A TW201714174 A TW 201714174A
Authority
TW
Taiwan
Prior art keywords
dual
memory module
line memory
solid state
hard disk
Prior art date
Application number
TW105118476A
Other languages
English (en)
Inventor
克雷格 韓森
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201714174A publication Critical patent/TW201714174A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

本發明揭露一種雙列直插記憶體模組（DIMM）固態硬碟（SSD）系統晶片（SoC）。即使所述DIMM SSD SoC不具有雙列直插記憶體模組上錯位，所述DIMM SSD SoC仍如同其是具有系統互連錯位及雙列直插記憶體模組上錯位的傳統動態隨機存取記憶體（DRAM）雙列直插記憶體模組一樣與主機記憶體控制器交互操作。所述DIMM SSD SoC包括可變延遲元件，所述可變延遲元件對傳統動態隨機存取記憶體雙列直插記憶體模組所經受的及主機記憶體控制器所預期的延遲、或使系統訊號完整性問題最小化的上級延遲進行複製，藉此提高最大系統速度。

Description

雙線記憶體模組固態硬碟系統晶片動態隨機存取記憶體位元組通道錯位
本發明概念是有關於記憶體，且更具體而言是有關於使用一種雙列直插記憶體模組（DIMM）固態硬碟（SSD）替代傳統雙列直插記憶體模組（DIMM）。
傳統雙列直插記憶體模組（Dual In-Line Memory Module，DIMM）包括載於訊號基板上的眾多動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）元件。各別動態隨機存取記憶體元件連接至通向記憶體控制器的訊號線，藉此使得所述各別動態隨機存取記憶體元件能夠自記憶體控制器接收資料並將資料傳送至記憶體控制器。
雙列直插記憶體模組亦可自主機處理器接收時脈訊號。所述時脈訊號然後在雙列直插記憶體模組內被傳遞至動態隨機存取記憶體元件中的每一者。時脈訊號幫助引導動態隨機存取記憶體元件何時發送資料或預期何時將接收資料（因為此類操作是根據預定排程發生，例如時脈訊號的前緣或後緣）。
但即使雙列直插記憶體模組不大且訊號以接近光速行進，訊號仍將花費大量的時間沿雙列直插記憶體模組行進。應記得光行進一英尺需要花費近似一奈秒（1 ns）的時間。由於電腦每秒進行數十億次運算，因此即使少量的時間亦會對雙列直插記憶體模組如何運作產生影響。不同的動態隨機存取記憶體元件可在不同的時間接收其訊號：亦即，動態隨機存取記憶體元件接收交錯的訊號。在命令/位址/時脈匯流排上由聯合電子設備工程會議（JEDEC）定義的飛越DIMM拓撲（Fly-By DIMM topology）與由應用程式定義的板管道錯位（board channel skew）相結合有助於當前記憶體控制器必需慮及的有差別的命令位址到達（differing command address arrival）。不同雙列直插記憶體模組設計可具有不同的板管道錯位。
記憶體控制器被設計成處理一定範圍的基於拓撲的不同到達時間及合理的板管道錯位。記憶體控制器可進行訓練以確切地得知所述板管道錯位對於特定雙列直插記憶體模組而言如何、並互連至雙列直插記憶體模組。不同的記憶體控制器對其可容忍多大的板管道錯位具有不同的限制。但所有記憶體控制器皆期望雙列直插記憶體模組具有一定的板管道錯位。
與傳統雙列直插記憶體模組形成對比，雙列直插記憶體模組固態硬碟（Solid State Drive，SSD）不具有多個動態隨機存取記憶體元件。雙列直插記憶體模組固態硬碟僅具有用於儲存所有資料的一個晶片。因此，雙列直插記憶體模組固態硬碟不具有命令/位址/時脈錯位：所有資料可被同時讀取及寫入。但由於記憶體控制器期望雙列直插記憶體模組具有一定的位元組/半位元組錯位，因此位元組/半位元組通道的更加對齊的發射時間可引入雜訊、進而可影響系統的運作。
仍需一種容許使用雙列直插記憶體模組固態硬碟且其中記憶體控制器可預期板管道錯位的方式。
一種雙列直插記憶體模組（DIMM）固態硬碟（SSD）系統晶片（SoC）可包括控制器晶片、第一介面、多個資料群組、第二介面、多個可變延遲元件、第一電路系統及第二電路系統。所述第一介面可在主機處理器與控制器晶片之間傳送訊號。所述多個資料群組中的每一者可儲存群組的資訊的一部分。所述第二介面可在所述主機處理器與所述多個資料群組之間傳送資訊。所述第一電路系統可將所述控制器晶片連接至所述多個可變延遲元件中的每一者。所述第二電路系統可將所述多個可變延遲元件中的每一者與所述多個資料群組中的一者進行連接。所述多個可變延遲元件中的每一者可被配置成再現代表飛越DIMM拓撲的所選錯位延遲。
現在將詳細參照本發明概念的實施例，所述實施例的實例說明於附圖中。在以下詳細說明中，闡述大量的具體細節，以幫助徹底理解本發明概念。然而，應理解的是，此項技術中具有通常知識者可不使用該些具體細節來實踐本發明概念。在其他情形中，未對眾所習知的方法、程序、組件、電路、及網路予以詳細闡述，以免不必要地使實施例的態樣模糊不清。
應理解的是，儘管本文中可能使用用語「第一」、「第二」等來闡述各種元件，然而該些元件不應受限於該些用語。使用該些用語僅用於區分各個元件。舉例而言，第一模組可被稱為第二模組，且相似地，第二模組可被稱為第一模組，而此並不背離本發明概念的範圍。
本文中在闡述本發明概念時所使用的術語僅用於闡述特定實施例，而並非旨在限制本發明概念。除非上下文中清楚地另外指明，否則在對本發明概念及隨附申請專利範圍的說明中所使用的單數形式「一（a、an）」及「所述（the）」旨在亦包括複數形式。亦應理解的是，本文中所使用的用語「及/或（and/or）」指代並囊括相關列出項其中一或多個項的任意及所有可能組合。更應理解的是，當在本說明書中使用用語「包括（comprises及/或comprising）」時，是指明所陳述特徵、整數、步驟、操作、元件、及/或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件、及/或其群組的存在或添加。圖式所示組件及特徵未必按比例繪製。
圖1A及圖1B示出先前技術的雙列直插記憶體模組（DIMM）。在圖1A中，示出了非暫存式雙列直插記憶體模組105。由於非暫存式雙列直插記憶體模組105缺少位於動態隨機存取記憶體（DRAM）模組與主機記憶體控制器之間的暫存器，因此非暫存式雙列直插記憶體模組105有時被稱為非緩衝式雙列直插記憶體模組105。非暫存式雙列直插記憶體模組105包括多個動態隨機存取記憶體模組，例如動態隨機存取記憶體模組110、115及120。
一或多個通道125（用於例如時脈訊號等訊號）可連接主機記憶體控制器與動態隨機存取記憶體模組110、115及120。如在圖1A中可見，通道125自主機記憶體控制器行進至動態隨機存取記憶體模組110、然後行進至動態隨機存取記憶體模組115、然後行進至動態隨機存取記憶體模組120，依此類推。熟習此項技術者將認識到，圖1A僅為示例性非暫存式記憶體105，且亦可存在具有其他設計的非暫存式記憶體105。
相較於圖1A，圖1B示出暫存式記憶體130。如同圖1A所示的非暫存式記憶體105，暫存式記憶體130包括動態隨機存取記憶體模組110、115及120。但暫存式記憶體130亦包括暫存器135。暫存器135可充當主機記憶體控制器與動態隨機存取記憶體模組110、115及120之間的緩衝器。
與其中通道125將主機控制器與所有動態隨機存取記憶體模組依序連接的圖1A形成對比，在圖1B中，通道140將暫存器135與某些動態隨機存取記憶體模組連接，且通道145將暫存器135與其他動態隨機存取記憶體模組連接。熟習此項技術者將認識到，圖1B僅為示例性暫存式記憶體130，且亦可存在具有其他設計的暫存式記憶體130。
非暫存式記憶體105與暫存式記憶體130兩者的一個共同元素是存在多個動態隨機存取記憶體模組110、115及120，且訊號須沿通道125、140及145行進不同長度以到達動態隨機存取記憶體模組110、115及120。由於訊號行進不同的長度，因此訊號在不同時間到達動態隨機存取記憶體模組110、115及120。此事實導致在雙列直插記憶體模組105及130中產生位元組/半位元組錯位。
圖2A示出時脈訊號及不具有板管道錯位的理想化記憶體晶片訊號。在圖2A中，示出了時脈訊號205及記憶體晶片訊號210。記憶體晶片訊號210旨在代表時脈訊號205到達記憶體晶片，其中時間是沿水平維度。在理想世界中，記憶體晶片訊號201與時脈訊號205完全同步。
遺憾的是，現實世界並非理想世界。如以上參照圖1A至圖1B所提及，訊號須在圖1A所示非暫存式雙列直插記憶體模組105中沿圖1A所示通道125行進不同的長度，且在圖1B所示暫存式雙列直插記憶體模組130中沿圖1B所示通道140及145行進不同的長度。因此，訊號在不同時間到達動態隨機存取記憶體模組110、115及120。
圖2B示出時脈訊號及具有系統互連及雙列直插記憶體模組錯位的記憶體晶片訊號。在圖2B中，每一記憶體晶片訊號215、220、225及230相對於時脈訊號205錯位。（通常，成對的記憶體晶片訊號亦錯位）。
由於訊號不與時脈訊號205同步地到達記憶體晶片，因此主機記憶體控制器須對其自身進行訓練以確切地判斷記憶體晶片訊號215、220、225及230如何錯位。由主機控制器用以對其自身進行訓練以得知與每一記憶體晶片相關聯的錯位的過程是眾所習知的過程。
圖3示出根據本發明概念的實施例，一種能夠支援使用雙列直插記憶體模組固態硬碟（SSD）系統晶片（SOC）的系統。在圖3中，示出了電腦系統305。電腦系統305被示出為包括電腦310、監視器315、鍵盤320、及滑鼠325。熟習此項技術者將認識到電腦系統305可包含有其他組件：例如，可包含其他輸入/輸出裝置，例如列印機。此外，電腦系統305可包括傳統內部組件，例如具有積體主機記憶體控制器335的主機處理器330、儲存器340等。儘管圖3中未示出，然而熟習此項技術者將認識到電腦系統305可包括其他內部組件，例如其他圖形卡、數據機等。此外，熟習此項技術者將認識到電腦系統305可直接地或藉由任意類型的網路（圖中未示出）而與其他電腦系統交互作用。最後，儘管圖3將電腦系統305示出為傳統桌上型電腦，然而熟習此項技術者將認識到電腦系統305可為任意類型的機器或計算裝置，包括例如膝上型電腦、平板電腦、個人數位助理（personal digital assistant，PDA）、或智慧型電話、或者亦具有其他可能。
電腦系統305亦可包括雙列直插記憶體模組固態硬碟系統晶片345。與傳統雙列直插記憶體模組（例如，包括多個晶片以儲存資訊的動態隨機存取記憶體）形成對比，雙列直插記憶體模組固態硬碟系統晶片345可包括用以儲存所有資訊的單個晶片。由於所有資訊皆儲存於單個晶片上，因此避免了影響傳統雙列直插記憶體模組的板管道錯位。然而，如上所述，由於主機記憶體控制器335預期記憶體具有板管道錯位，因此在雙列直插記憶體模組固態硬碟系統晶片345中不存在板管道錯位可使得雙列直插記憶體模組固態硬碟系統晶片345無法與主機記憶體控制器335進行恰當的交互操作。
圖4示出圖3所示雙列直插記憶體模組固態硬碟系統晶片345的細節。在圖4中，雙列直插記憶體模組固態硬碟系統晶片345被示出為包括時脈/命令/位址接收模組402、各種資料群組404、406、408、410、412、414、416、418、420、414、416、418及420、以及各種可變延遲元件422、424、426、428、430、432、434、436及438。雙列直插記憶體模組固態硬碟系統晶片345亦可包括使圖3所示主機處理器330及主機記憶體控制器335能夠與時脈/命令/位址接收模組402、以及介面442、444、446、448、450、452、454、456、458、452、454、456及458通訊以使得能夠在圖3所示主機處理器330及主機記憶體控制器335與資料群組404、406、408、410、412、414、416、418、420、414、416、418及420之間交換資料（例如，資料讀取及寫入資訊）的介面440。最後，雙列直插記憶體模組固態硬碟系統晶片345亦可包括電路系統460、462、464、466、468、470、472、474、476、478、480、482、484、486、488、490、492及494，以連接時脈/命令/位址接收模組402、可變延遲元件422、424、426、428、430、432、434、436及438、以及資料群組404、406、408、410、412、414、416、418、420、414、416、418及420。
可變延遲元件422、424、426、428、430、432、434、436及438使資料群組404、406、408、410、412、414、416、418、420、414、416、418及420能夠如圖1A至圖1B中所示動態隨機存取記憶體模組110、115及120般運作。亦即，可變延遲元件422、424、426、428、430、432、434、436及438使時脈的傳送延遲，並傳送資料訊號及其他訊號至資料群組404、406、408、410、412、414、416、418、420、414、416、418及420以使得所述訊號以交錯方式被資料群組404、406、408、410、412、414、416、418、420、414、416、418及420接收，正如具有動態隨機存取記憶體模組的傳統雙列直插記憶體模組一樣。如此一來，雙列直插記憶體模組固態硬碟系統晶片345可代表標準飛越拓撲，藉此提供更佳的訊號分配以減少訊號完整性問題並提高所述解決方案將能運行的最大匯流排頻率。
儘管圖4示出了代表一位元組的資料的群組（由資料群組404、406、408、410、412、414、416、418、420、414、416、418及420組成），但此實例僅代表本發明概念的一個實施例。本發明概念的其他實施例可儲存具有其他大小（例如，半位元組、字元、雙字元、或任何其他所需大小）的資料群組。
圖5示出圖4所示示例性可變延遲元件422的細節。在圖5中，示出了可變延遲元件422：可變延遲元件424、426、428及430可具有相似的設計並具有相似的功能性。可變延遲元件422可包括記憶體元件505、延遲量測單元510及傳送機515。記憶體元件505可儲存延遲持續時間520，延遲持續時間520代表可變延遲元件422的所需延遲持續時間。延遲量測單元510可量測自可變延遲元件422接收到適當的訊號（例如，時脈訊號或傳送資料訊號）之後已經過了多少時間。當延遲量測單元510已量測到適當的延遲（相較於儲存於記憶體元件505中的延遲持續時間520）時，傳送機515可沿電路系統朝特定的資料群組（例如，圖4所示的資料群組404）傳送適當的訊號。
儘管延遲量測單元510被闡述為量測已經過了多少「時間」，但本發明概念的實施例並非僅限於以秒或秒的分數（例如，一奈秒（1 ns））來量測時間。本發明概念的實施例可包括用於量測時間的任何方式。舉例而言，延遲量測單元510可量測多個時脈循環、或甚至量測時脈循環的一部分，以再現在使用動態隨機存取記憶體模組的傳統雙列直插記憶體模組中各訊號的交錯遞送。（時脈循環的長度可取決於所用的機器，乃因不同的機器可以不同的速度運行。但時脈循環當然是一種量測時間的方式）。
圖6A至圖6B示出根據本發明概念的實施例，一種在圖3所示雙列直插記憶體模組固態硬碟系統晶片中對圖4所示可變延遲元件進行程式化以模擬雙列直插記憶體模組的程序流程圖。在圖6A中，在方塊605處，雙列直插記憶體模組固態硬碟系統晶片345的製造商可探測傳統雙列直插記憶體模組（例如圖1A至圖1B所示雙列直插記憶體模組105及130）以確定與圖1A至圖1B所示雙列直插記憶體模組105及130的通道相關聯的板管道錯位。在方塊610處，製造商可確定與圖1A至圖1B所示雙列直插記憶體模組105及130的通道相關聯的延遲。在方塊615處，製造商可對雙列直插記憶體模組固態硬碟系統晶片345進行「程式化」以複製與圖1A至圖1B所示雙列直插記憶體模組105及130相關聯的雙列直插記憶體模組上（on-DIMM）錯位。
圖6B中示出製造商可如何對雙列直插記憶體模組固態硬碟系統晶片345進行「程式化」。在方塊620處，製造商可判斷是否存在任何需要「程式化」的可變延遲元件422、424、426、428、430、432、434、436及438。若存在，則在方塊625處，製造商可選擇可變延遲元件422、424、426、428、430、432、434、436及438中的一者，且在方塊630處，製造商可對可變延遲元件422、424、426、428、430、432、434、436及438進行程式化。
在圖6A至圖6B的上下文中，「程式化」可意指安裝會提供所需延遲的具體可變延遲元件（其中所述具體可變延遲元件被設計成提供具體延遲），或意指例如藉由對可程式化唯讀記憶體（Programmable Read-Only Memory，PROM）的某些變型進行編碼來指示一般可變延遲元件使用何種水準的延遲，或亦具有其他可能。「程式化」不應僅被解釋為可在處理器上執行的軟體碼。
在圖6A至圖6B中，示出本發明概念的一個實施例。但熟習此項技術者將認識到亦可藉由改變方塊的次序、藉由省略方塊、或藉由包括圖中未示出的鏈接而達成本發明概念的其他實施例。流程圖的所有此種變化皆被視為本發明概念的實施例，而無論是否予以明確闡述。
以下論述旨在提供對可在其中實作本發明概念的某些態樣的一或多個適合的機器的簡要總體說明。參照圖7，通常，一或多個機器205包括一或多個處理器330，處理器330可包括可用於協調一或多個機器205的組件的操作的記憶體控制器335及時脈705。處理器330亦可耦合至記憶體345，除雙列直插記憶體模組固態硬碟系統晶片345以外，作為實例，記憶體345亦可包括隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read-only memory，ROM）、或其他狀態保存媒體。處理器330亦可耦合至儲存裝置340及網路連接器710，網路連接器710可為例如乙太網路連接器。處理器330亦可連接至匯流排715，可使用輸入/輸出引擎725進行管理的使用者介面720及輸入/輸出介面埠以及其他組件可附接至匯流排715。
所述一或多個機器可至少部分地藉由來自例如鍵盤、滑鼠等傳統輸入裝置的輸入以及藉由自另一機器接收的指令、與虛擬實境（virtual reality，VR）環境的交互作用、生物統計回饋、或其他輸入訊號而得到控制。本文中所使用的用語「機器」旨在廣泛囊括單個機器、虛擬機器、或由能夠在通訊上耦合於一起的多個機器、多個虛擬機器、或一起運作的多個裝置形成的系統。示例性機器包括：計算裝置，例如個人電腦、工作站、伺服器、可攜式電腦、手持裝置、電話、平板等；以及運輸裝置，例如私人或公共運輸（例如，汽車、火車、計程車等）。
所述一或多個機器可包括嵌式控制器，例如可程式化或非可程式化邏輯裝置或陣列、應用專用積體電路（Application Specific Integrated Circuit，ASIC）、嵌式電腦、智慧卡等。所述一或多個機器可利用與一或多個遠端機器的一或多個連接，例如經由網路介面、數據機、或其他通訊耦合。機器可使用物理及/或邏輯網路（例如，內部網路、網際網路、局部區域網路、廣域網路等）相互連接。熟習此項技術者將理解，網路通訊可利用各種有線及/或無線短程或遠程載波及協定，包括射頻（radio frequency，RF）、衛星、微波、電氣及電子工程師學會（Institute of Electrical and Electronics Engineers，IEEE）802.11、藍芽Ò、光學、紅外、纜線、雷射等。
本發明概念的實施例可藉由參照或結合相關聯的資料來闡述，所述相關聯的資料包括當被機器存取時使得所述機器進行任務或定義抽象資料類型或低層階硬體配置（hardware context）的功能、程序、資料結構、應用程式等。相關聯的資料可儲存於例如揮發性及/或非揮發性記憶體（例如，隨機存取記憶體、唯讀記憶體等）中、或儲存於其他儲存裝置及其相關聯的儲存媒體（包括硬碟（hard-drive）、軟碟、光學儲存器、磁帶、快閃記憶體、記憶條、數位視訊光碟、生物儲存器等）中。相關聯的資料可以封包、串列資料（serial data）、並列資料（parallel data）、傳播訊號（propagated signal）等的形式在傳輸環境（包括物理及/或邏輯網路）中遞送且可以壓縮或加密格式使用。相關聯的資料可用於分佈式環境中，並儲存於本地及/或遠端以供機器存取。
本發明概念的實施例可包括包含可由一或多個處理器執行的指令的有形的、非暫時性機器可讀取媒體，所述指令包括用以進行如本文所述本發明概念的要件的指令。
上文已參照所說明實施例闡述並說明了本發明概念的原理，應認識到可在不背離該些原理的條件下在排列及細節上對所說明實施例進行潤飾，且所說明實施例可以任意所需方式加以組合。並且，儘管以上論述著重於特定實施例，然而預期存在其他構造。具體而言，儘管本文中使用例如「根據本發明概念的實施例」等表達或類似表達，然而該些片語意在大體提及實施例的可能性，而並非旨在將本發明概念限制為特定實施例構造。本文所使用的該些用語可提及能夠組合成其他實施例的相同或不同實施例。
上述說明性實施例不應被視為限制本發明概念。儘管已闡述少數實施例，然而熟習此項技術者將易於理解，可在實質上不背離本揭露內容的新穎教示內容及優點的條件下對該些實施例作出諸多潤飾。因此，所有此種潤飾皆旨在包含於如申請專利範圍中所界定的本發明概念的範圍內。
本發明概念的實施例可擴展至以下聲明，但並非僅限於此：
聲明1。本發明概念的實施例包括一種雙列直插記憶體模組（DIMM）固態硬碟（SSD）系統晶片（SoC），所述雙列直插記憶體模組固態硬碟系統晶片包括： 控制器晶片； 第一介面，在主機處理器與控制器晶片之間傳送訊號； 多個資料群組，所述多個資料群組中的每一者能夠儲存群組的資訊的一部分； 第二介面，在所述主機處理器與所述多個資料群組之間傳送資訊； 多個可變延遲元件； 第一電路系統，將所述控制器晶片連接至所述多個可變延遲元件中的每一者；以及 第二電路系統，將所述多個可變延遲元件中的每一者與所述多個資料群組中的一者進行連接， 其中所述多個可變延遲元件中的每一者可被配置成再現代表飛越DIMM拓撲的所選錯位延遲。
聲明2。本發明概念的實施例包括根據聲明1的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件中的每一者包括： 記憶體元件，用以儲存延遲持續時間； 延遲量測單元,用以量測所述延遲持續時間；以及 傳送機，用以在所述延遲量測單元已量測所述延遲持續時間之後傳送訊號。
聲明3。本發明概念的實施例包括根據聲明2的雙列直插記憶體模組固態硬碟系統晶片，其中： 所述記憶體元件能夠操作以儲存在時脈循環中量測的所述延遲持續時間；以及 所述延遲量測單元能夠操作以量測多個時脈循環。
聲明4。本發明概念的實施例包括根據聲明1的雙列直插記憶體模組固態硬碟系統晶片，其中： 所述多個資料群組中的每一者包括一位元組的資訊；以及 所述多個資料群組模擬x8動態隨機存取記憶體構造。
聲明5。本發明概念的實施例包括根據聲明1的雙列直插記憶體模組固態硬碟系統晶片，其中： 所述多個資料群組中的每一者包括半位元組的資訊；且 所述多個資料群組模擬x4動態隨機存取記憶體構造。
聲明6。本發明概念的實施例包括根據聲明1的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件可靜態地被配置成再現所述所選錯位延遲。
聲明7。本發明概念的實施例包括根據聲明1的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件可動態地被配置成再現所述所選錯位延遲。
聲明8。本發明概念的實施例包括根據聲明1的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件對發送至所述多個資料群組的時脈訊號進行延遲。
聲明9。本發明概念的實施例包括根據聲明8的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個資料群組可自所述多個可變延遲元件接收交錯的時脈訊號。
聲明10。本發明概念的實施例包括根據聲明1的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件可對發送至所述多個資料群組的傳送資料訊號進行延遲。
聲明11。本發明概念的實施例包括根據聲明8的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個資料群組可自所述多個可變延遲元件接收交錯的傳送資料訊號。
聲明12。本發明概念的實施例包括一種方法，所述方法包括： 探測雙列直插記憶體模組（DIMM）； 確定所述雙列直插記憶體模組中與群組中的通道相關聯的多個延遲；以及 以所述多個延遲來建構雙列直插記憶體模組固態硬碟（SSD）系統晶片（SoC），以使用所述雙列直插記憶體模組固態硬碟系統晶片來模擬所述雙列直插記憶體模組。
聲明13。本發明概念的實施例包括根據聲明12的方法，其中以所述多個延遲來建構雙列直插記憶體模組固態硬碟系統晶片包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲。
聲明14。本發明概念的實施例包括根據聲明13的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲包括在多個可變延遲元件中的一者中程式化所述多個延遲中的每一者的延遲持續時間，所述多個可變延遲元件中的每一者連接至所述多個資料群組中的一者。
聲明15。本發明概念的實施例包括根據聲明13的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成在多個時脈訊號上再現所述多個延遲，所述多個時脈訊號中的每一者去往所述多個資料群組中的一者。
聲明16。本發明概念的實施例包括根據聲明15的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在多個時脈訊號上再現所述多個延遲包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成使發送至所述多個資料群組的所述多個時脈訊號交錯。
聲明17。本發明概念的實施例包括根據聲明13的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成在多個傳送資料訊號上再現所述多個延遲，所述多個傳送資料訊號中的每一者去往所述多個資料群組中的一者。
聲明18。本發明概念的實施例包括根據聲明17的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成使發送至所述多個資料群組的所述多個傳送資料訊號交錯。
因此，有鑒於對本文所述實施例的眾多種排列，此詳細說明及隨附材料旨在僅為說明性的，而不應被視為限制本發明概念的範圍。因此，所主張的本發明概念是可歸屬於以下申請專利範圍及其等效範圍的範圍及精神內的所有此種潤飾。
105‧‧‧非暫存式記憶體
110‧‧‧動態隨機存取記憶體模組
115‧‧‧動態隨機存取記憶體模組
120‧‧‧動態隨機存取記憶體模組
125‧‧‧通道
130‧‧‧暫存式記憶體
135‧‧‧暫存器
140‧‧‧通道
145‧‧‧通道
205‧‧‧時脈訊號
210‧‧‧記憶體晶片訊號
215‧‧‧記憶體晶片訊號
220‧‧‧記憶體晶片訊號
225‧‧‧記憶體晶片訊號
230‧‧‧記憶體晶片訊號
305‧‧‧電腦系統
310‧‧‧電腦
315‧‧‧監視器
320‧‧‧鍵盤
325‧‧‧滑鼠
330‧‧‧主機處理器
335‧‧‧主機記憶體控制器
340‧‧‧儲存器
345‧‧‧雙列直插記憶體模組固態硬碟系統晶片
402‧‧‧時脈/命令/位址接收模組
404、406、408、410、412、414、416、418、420‧‧‧資料群組
422、424、426、428、430、432、434、436、438‧‧‧可變延遲元件
440‧‧‧介面
442、444、446、448、450、452、454、456、458‧‧‧介面
460、462、464、466、468、470、472、474、476、478、480、482、484、486、488、490、492、494‧‧‧電路系統
505‧‧‧記憶體元件
510‧‧‧延遲量測單元
515‧‧‧傳送機
520‧‧‧延遲持續時間
605、610、615、620、625、630‧‧‧方塊
705‧‧‧時脈
710‧‧‧網路連接器
715‧‧‧匯流排
720‧‧‧使用者介面
725‧‧‧輸入/輸出引擎
圖1A及圖1B示出先前技術的雙列直插記憶體模組（DIMM）。 圖2A示出時脈訊號及不具有板管道錯位的理想化記憶體晶片訊號。 圖2B示出時脈訊號及具有板管道錯位的記憶體晶片。 圖3示出根據本發明概念的實施例，一種能夠支援使用雙列直插記憶體模組固態硬碟（SSD）系統晶片（SOC）的系統。 圖4示出圖3所示雙列直插記憶體模組固態硬碟系統晶片的細節。 圖5示出圖4所示可變延遲元件的細節。 圖6A至圖6B示出根據本發明概念的實施例，一種在圖3所示雙列直插記憶體模組固態硬碟系統晶片中對圖4所示可變延遲元件進行程式化以模擬雙列直插記憶體模組的程序流程圖。 圖7示出可如以上參照圖2A至圖6B所述使用雙列直插記憶體模組固態硬碟系統晶片的裝置。
205‧‧‧時脈訊號/機器
215‧‧‧記憶體晶片訊號
220‧‧‧記憶體晶片訊號
225‧‧‧記憶體晶片訊號
230‧‧‧記憶體晶片訊號

Claims (16)

  1. 一種雙列直插記憶體模組（DIMM）固態硬碟（SSD）系統晶片（SoC），包括： 控制器晶片； 第一介面，在主機處理器與控制器晶片之間傳送訊號； 多個資料群組，所述多個資料群組中的每一者儲存群組的資訊的一部分； 第二介面，在所述主機處理器與所述多個資料群組之間傳送資訊； 多個可變延遲元件； 第一電路系統，將所述控制器晶片連接至所述多個可變延遲元件中的每一者；以及 第二電路系統，將所述多個可變延遲元件中的每一者與所述多個資料群組中的一者進行連接， 其中所述多個可變延遲元件中的每一者被配置成再現代表飛越(Fly-By)DIMM拓撲的所選錯位延遲。
  2. 如申請專利範圍第1項所述的雙列直插記憶體模組固態硬碟系統晶片，其中： 所述多個資料群組中的每一者包括一位元組的資訊；以及 所述多個資料群組模擬x8動態隨機存取記憶體構造。
  3. 如申請專利範圍第1項所述的雙列直插記憶體模組固態硬碟系統晶片，其中： 所述多個資料群組中的每一者包括半位元組的資訊；且 所述多個資料群組模擬x4動態隨機存取記憶體構造。
  4. 如申請專利範圍第1項所述的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件靜態地被配置成再現所述所選錯位延遲。
  5. 如申請專利範圍第1項所述的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件動態地被配置成再現所述所選錯位延遲。
  6. 如申請專利範圍第1項所述的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件對發送至所述多個資料群組的時脈訊號進行延遲。
  7. 如申請專利範圍第6項所述的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個資料群組自所述多個可變延遲元件接收交錯的時脈訊號。
  8. 如申請專利範圍第1項所述的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個可變延遲元件對發送至所述多個資料群組的傳送資料訊號進行延遲。
  9. 如申請專利範圍第6項所述的雙列直插記憶體模組固態硬碟系統晶片，其中所述多個資料群組自所述多個可變延遲元件接收交錯的傳送資料訊號。
  10. 一種方法，包括： 探測雙列直插記憶體模組（DIMM）； 確定所述雙列直插記憶體模組中與群組中的通道相關聯的多個延遲；以及 以所述多個延遲來建構雙列直插記憶體模組固態硬碟（SSD）系統晶片（SoC），以使用所述雙列直插記憶體模組固態硬碟系統晶片來模擬所述雙列直插記憶體模組。
  11. 如申請專利範圍第10項所述的方法，其中以所述多個延遲來建構雙列直插記憶體模組固態硬碟系統晶片包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲。
  12. 如申請專利範圍第11項所述的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲包括在多個可變延遲元件中的一者中程式化所述多個延遲中的每一者的延遲持續時間，所述多個可變延遲元件中的每一者連接至所述多個資料群組中的一者。
  13. 如申請專利範圍第11項所述的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成在多個時脈訊號上再現所述多個延遲，所述多個時脈訊號中的每一者去往所述多個資料群組中的一者。
  14. 如申請專利範圍第13項所述的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在多個時脈訊號上再現所述多個延遲包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成，以使發送至所述多個資料群組的所述多個時脈訊號交錯。
  15. 如申請專利範圍第11項所述的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成在多個傳送資料訊號上再現所述多個延遲，所述多個傳送資料訊號中的每一者去往所述多個資料群組中的一者。
  16. 如申請專利範圍第15項所述的方法，其中將所述雙列直插記憶體模組固態硬碟系統晶片建構成在所述群組中的多個資料群組上再現所述多個延遲包括將所述雙列直插記憶體模組固態硬碟系統晶片建構成，以使發送至所述多個資料群組的所述多個傳送資料訊號交錯。
TW105118476A 2015-10-07 2016-06-14 雙列直插記憶體模組固態硬碟系統晶片及方法 TW201714174A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562238659P 2015-10-07 2015-10-07
US14/973,720 US9666263B2 (en) 2015-10-07 2015-12-17 DIMM SSD SoC DRAM byte lane skewing

Publications (1)

Publication Number Publication Date
TW201714174A true TW201714174A (zh) 2017-04-16

Family

ID=58499806

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118476A TW201714174A (zh) 2015-10-07 2016-06-14 雙列直插記憶體模組固態硬碟系統晶片及方法

Country Status (5)

Country Link
US (1) US9666263B2 (zh)
JP (1) JP6775353B2 (zh)
KR (1) KR102457095B1 (zh)
CN (1) CN106569967B (zh)
TW (1) TW201714174A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10845866B2 (en) * 2017-06-22 2020-11-24 Micron Technology, Inc. Non-volatile memory system or sub-system
CN113166797B (zh) 2018-12-21 2024-04-12 Illumina公司 基于核酸酶的rna耗尽
KR20220012019A (ko) 2020-07-22 2022-02-03 삼성전자주식회사 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20230045861A (ko) * 2021-09-29 2023-04-05 삼성전자주식회사 메모리 모듈의 반도체 메모리 장치의 동작을 설계 레벨에서 검증하는 시뮬레이션 방법 및 시스템

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010300A (ko) * 2000-07-29 2002-02-04 박종섭 반도체 소자의 클럭 테스트 장치
US7289386B2 (en) * 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
KR100840441B1 (ko) * 2004-03-31 2008-06-20 마이크론 테크놀로지, 인크. 집적 회로들에서의 신호 타이밍의 재구성
KR100725783B1 (ko) * 2004-12-14 2007-06-08 한국전자통신연구원 Ｓｎｍｐ를 이용한 망 관리 에이전트로 구성된홈게이트웨이 시스템 및 홈게이트웨이 시스템에서ｓｎｍｐ를 이용한 망 관리 에이전트 구성 방법
KR20060081522A (ko) 2005-01-10 2006-07-13 삼성전자주식회사 피씨아이 익스프레스의 바이트 스큐 보상방법 및 이를위한 피씨아이 익스프레스 물리 계층 수신기
US7457978B2 (en) 2005-05-09 2008-11-25 Micron Technology, Inc. Adjustable byte lane offset for memory module to reduce skew
KR101300854B1 (ko) * 2007-03-05 2013-08-27 삼성전자주식회사 직교 주파수 다중 접속 무선 통신 시스템에서 자원 할당장치 및 방법
US7725783B2 (en) * 2007-07-20 2010-05-25 International Business Machines Corporation Method and apparatus for repeatable drive strength assessments of high speed memory DIMMs
KR100897298B1 (ko) * 2007-12-27 2009-05-14 (주)인디링스 읽기 신호 타이밍을 조정하는 플래시 메모리 장치 및플래시 메모리 장치의 읽기 제어 방법
US7975164B2 (en) 2008-06-06 2011-07-05 Uniquify, Incorporated DDR memory controller
US8073090B2 (en) 2008-07-11 2011-12-06 Integrated Device Technology, Inc. Synchronous de-skew with programmable latency for multi-lane high speed serial interface
US8472279B2 (en) * 2010-08-31 2013-06-25 Micron Technology, Inc. Channel skewing
KR20150006560A (ko) * 2013-07-09 2015-01-19 주식회사 에스원 디지털 도어 락의 소비 전력 감소를 통한 배터리 수명 연장 방법 및 이를 이용한 디지털 도어락 시스템
KR102147228B1 (ko) * 2014-01-23 2020-08-24 삼성전자주식회사 타겟 모듈의 라이트 레벨링을 제어하는 라이트 레벨링 제어 회로 및 그에 따른 라이트 레벨링 제어방법

Also Published As

Publication number Publication date
CN106569967A (zh) 2017-04-19
KR102457095B1 (ko) 2022-10-20
JP2017073122A (ja) 2017-04-13
CN106569967B (zh) 2019-11-22
US20170103796A1 (en) 2017-04-13
US9666263B2 (en) 2017-05-30
JP6775353B2 (ja) 2020-10-28
KR20170041615A (ko) 2017-04-17

Similar Documents

Publication Publication Date Title
US20210383857A1 (en) High capacity memory system using standard controller component
US10331585B2 (en) Read training a memory controller
TWI600023B (zh) 堆疊記憶體之邊界掃瞄鏈
US20150261446A1 (en) Ddr4-onfi ssd 1-to-n bus adaptation and expansion controller
US20070005922A1 (en) Fully buffered DIMM variable read latency
US7952944B2 (en) System for providing on-die termination of a control signal bus
US7593288B2 (en) System for providing read clock sharing between memory devices
TW201714174A (zh) 雙列直插記憶體模組固態硬碟系統晶片及方法
CN109313617A (zh) 负载减少的非易失性存储器接口
JP2019507926A (ja) モジュールバスとａｘｉバスの間のリクエストを変換するためのバスブリッジ
JP2021149931A (ja) 双方向性の情報チャンネルのドリフトを監視するための単方向性の情報チャネル
KR20200031894A (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
JP2016119066A (ja) クロスダイ・インタフェース・スヌープ又はグローバル観測メッセージの順序付け
TW201539319A (zh) 電子裝置系統之資料傳輸方法及電子裝置系統