JP2013527541A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013527541A5 JP2013527541A5 JP2013512704A JP2013512704A JP2013527541A5 JP 2013527541 A5 JP2013527541 A5 JP 2013527541A5 JP 2013512704 A JP2013512704 A JP 2013512704A JP 2013512704 A JP2013512704 A JP 2013512704A JP 2013527541 A5 JP2013527541 A5 JP 2013527541A5
- Authority
- JP
- Japan
- Prior art keywords
- command
- port
- memory device
- write
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (20)
- 複数のメモリデバイスの1つに書き込みコマンドを動作させる方法であって、
前記メモリデバイスの第1のポートと関連する第1のID番号および前記メモリデバイスの第2のポートと関連する第2のID番号を、各前記メモリデバイスに記憶するステップと、
1つの前記メモリデバイスにより、前記第1のポートおよび前記第2のポートの少なくとも1つを介して、第1のコマンドID番号を有し、書き込みデータを伴う、書き込みコマンドを受け取るステップと、
前記第1のコマンドID番号が前記第1のID番号と等しく、前記書き込みコマンドが前記第1のポートで受け取られたときに、前記書き込みデータを前記1つのメモリデバイスのメモリアレイに書き込むステップと、
前記第1のコマンドID番号が前記第2のID番号と等しく、前記書き込みコマンドが前記第2のポートで受け取られたときに、前記書き込みデータを前記1つのメモリデバイスの前記メモリアレイに書き込むステップと、
を含む、方法。 - 前記書き込みデータを前記1つのメモリデバイスの前記メモリアレイに書き込む前記ステップは、
前記1つのメモリデバイスのバッファへ前記書き込みデータを書き込むステップと、
前記バッファから前記メモリアレイへ前記書き込みデータを書き込むステップと、
を含む、請求項1に記載の方法。 - 前記複数のメモリデバイスは直列に接続されている、
請求項1に記載の方法。 - 前記書き込みコマンドが前記第1のポートで受け取られ、前記コマンドIDが前記第1のID番号と等しくないときに、前記書き込みコマンドを実行せずに前記メモリデバイスから前記第2のポートを介して送るステップと、
前記書き込みコマンドが前記第2のポートで受け取られ、前記コマンドIDが前記第2のID番号と等しくないときに、前記書き込みコマンドを実行せずに前記メモリデバイスから前記第1のポートを介して送るステップと、
をさらに含む、請求項3に記載の方法。 - 前記書き込みデータを前記1つのメモリデバイスの前記メモリアレイに書き込む前記ステップは、
前記メモリデバイスの前記第1のポートで前記書き込みデータの第1の部分を受け取るステップと、
前記メモリアレイの第1の部分へ、前記書き込みデータの前記第1の部分を書き込むステップと、
前記メモリデバイスの前記第2のポートで前記書き込みデータの第2の部分を受け取るステップと、
前記メモリアレイの第2の部分へ、前記書き込みデータの前記第2の部分を書き込むステップと、
を含む、請求項4に記載の方法。 - 前記1つのメモリデバイスにより、前記第1のポート及び前記第2のポートの他方のポートを介して、第2のコマンドID番号を有する読み取りコマンドを受け取るステップと、
前記第2のコマンドID番号が前記第1のID番号と等しく、前記第1のポートで前記読み取りコマンドが受け取られたとき、前記1つのメモリデバイスの前記第1のポートから前記読み取りデータを出力するステップと、
前記第2のコマンドID番号が前記第2のID番号と等しく、前記第2のポートで前記読み取りコマンドが受け取られたとき、前記1つのメモリデバイスの前記第2のポートから前記読み取りデータを出力するステップと、
をさらに含む、請求項1に記載の方法。 - 前記読み取りデータを出力する前記ステップは、
前記1つのメモリデバイスのバッファから前記読み取りデータを送るステップを含む、請求項6に記載の方法。 - 前記読み取りデータを出力する前記ステップは、
前記1つのメモリデバイスの前記メモリアレイから前記読み取りデータを送るステップを含む、請求項7に記載の方法。 - 前記読み取りデータを出力する前記ステップは、
前記1つのメモリデバイスの前記メモリアレイから前記読み取りデータを送るステップを含む、請求項6に記載の方法。 - 前記第1のコマンドID番号と前記第2のコマンドID番号のそれぞれが、前記1つのメモリデバイスの前記第1のID番号と前記第2のID番号に相当するとき、前記メモリアレイに前記書き込みデータを書き込み、同時に前記メモリアレイから前記読み取りデータを送るステップと、
をさらに含む、請求項8に記載の方法。 - 前記第1のコマンドID番号と前記第2のコマンドID番号のそれぞれが、前記1つのメモリデバイスの前記第1のID番号と前記第2のID番号に相当するとき、前記メモリアレイに前記書き込みデータを書き込み、同時に前記メモリアレイから前記読み取りデータを送るステップと、
をさらに含む、請求項9に記載の方法。 - 複数のメモリデバイスの1つに読み取りコマンドを動作させる方法であって、
前記メモリデバイスの第1のポートで受け取られた第1のID番号および前記メモリデバイスの第2のポートと関連する第2のID番号を、各前記メモリデバイスに記憶するステップと、
1つの前記メモリデバイスにより、前記第1のポートおよび前記第2のポートの少なくとも1つを介して、第1のコマンドID番号を有する読み取りコマンドを受け取るステップと、
前記第1のコマンドID番号が前記第1のID番号と等しく、前記読み取りコマンドが前記第1のポートで受け取られたときに、読み取りデータを前記1つのメモリデバイスから出力するステップと、
前記第1のコマンドID番号が前記第2のID番号と等しく、前記読み取りコマンドが前記第2のポートで受け取られたときに、前記読み取りデータを前記1つのメモリデバイスから出力するステップと、
を含む方法。 - 前記読み取りデータを出力するステップは、
前記1つのメモリデバイスのバッファから前記読み取りデータを読み取るステップと、
前記1つのメモリデバイスから前記読み取りデータを出力するステップと、
を含む、請求項12に記載の方法。 - 前記1つのメモリデバイスのバッファから前記読み取りデータを読み取るステップは、前記メモリアレイから前記バッファへ前記読み取りデータを送るステップを含む、
請求項13に記載の方法。 - 前記複数のメモリデバイスは直列に接続されている、
請求項12に記載の方法。 - 前記読み取りコマンドが前記第1のポートで受け取られ、前記コマンドIDが前記第1のID番号と等しくないときに、前記読み取りコマンドを実行せずに前記メモリデバイスから前記第2のポートを介して送るステップと、
前記読み取りコマンドが前記第2のポートで受け取られ、前記コマンドIDが前記第2のID番号と等しくないときに、前記読み取りコマンドを実行せずに前記メモリデバイスから前記第1のポートを介して送るステップと、
をさらに含む、請求項15に記載の方法。 - 前記1つのメモリデバイスから前記読み取りデータを出力するステップは、
前記1つのメモリデバイスから前記第1のポートを介して、前記読み取りデータの第1の部分を出力するステップと、
前記1つのメモリデバイスから前記第2のポートを介して、前記読み取りデータの第2の部分を出力するステップと、
を含む、請求項16に記載の方法。 - 前記1つのメモリデバイスから前記読み取りデータを出力するステップは、
前記第1の部分と前記第2の部分の1つを、前記第1のID番号と前記第2のID番号との差と等しいクロックサイクルの数だけ遅延させるステップを含む、請求項17に記載の方法。 - 前記1つのメモリデバイスにより、前記第1のポート及び前記第2のポートの他方のポートを介して、第2のコマンドID番号を有し、書き込みデータを伴う、書き込みコマンドを受け取るステップと、
前記第2のコマンドID番号が前記第1のID番号と等しく、前記第1のポートで前記書き込みコマンドが受け取られたとき、前記1つのメモリデバイスのメモリアレイへ前記書き込みデータを書き込むステップと、
前記第2のコマンドID番号が前記第2のID番号と等しく、前記第2のポートで前記書き込みコマンドが受け取られたとき、前記1つのメモリデバイスの前記メモリアレイへ前記書き込みデータを書き込むステップと、
をさらに含む、請求項12に記載の方法。 - 前記1つのメモリデバイスにより、前記第1のポート及び前記第2のポートの他方のポートを介して、第2のコマンドID番号を有し、書き込みデータを伴う、書き込みコマンドを受け取るステップと、
前記第2のコマンドID番号が前記第1のID番号と等しく、前記第1のポートで前記書き込みコマンドが受け取られたとき、前記1つのメモリデバイスのメモリアレイへ前記書き込みデータを書き込むステップと、
前記第2のコマンドID番号が前記第2のID番号と等しく、前記第2のポートで前記書き込みコマンドが受け取られたとき、前記1つのメモリデバイスの前記メモリアレイへ前記書き込みデータを書き込むステップと、をさらに含み、
前記第1のコマンドID番号と前記第2のコマンドID番号の両方が、前記1つのメモリデバイスの前記第1のID番号と前記第2のID番号の1つにそれぞれ相当するとき、前記メモリアレイに前記書き込みデータを書き込むステップと、前記メモリアレイから前記読み取りデータを送るステップとが、同時に行われる、
請求項14に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US34994310P | 2010-05-31 | 2010-05-31 | |
US61/349,943 | 2010-05-31 | ||
US13/012,754 US8463959B2 (en) | 2010-05-31 | 2011-01-24 | High-speed interface for daisy-chained devices |
US13/012,754 | 2011-01-24 | ||
PCT/CA2011/000614 WO2011150496A1 (en) | 2010-05-31 | 2011-05-31 | High speed interface for daisy-chained devices |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013527541A JP2013527541A (ja) | 2013-06-27 |
JP2013527541A5 true JP2013527541A5 (ja) | 2014-03-20 |
JP5643896B2 JP5643896B2 (ja) | 2014-12-17 |
Family
ID=45023054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013512704A Expired - Fee Related JP5643896B2 (ja) | 2010-05-31 | 2011-05-31 | デイジーチェーン接続されたデバイスのための高速インターフェイス |
Country Status (7)
Country | Link |
---|---|
US (2) | US8463959B2 (ja) |
EP (1) | EP2577473A4 (ja) |
JP (1) | JP5643896B2 (ja) |
KR (1) | KR20130085956A (ja) |
CN (1) | CN102947806A (ja) |
CA (1) | CA2801153A1 (ja) |
WO (1) | WO2011150496A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150102943A1 (en) * | 2013-10-10 | 2015-04-16 | Datang Nxp Semiconductors Co., Ltd. | Daisy-chain communication bus and protocol |
EP3018544B1 (de) * | 2014-11-07 | 2018-02-21 | Siemens Aktiengesellschaft | Produktions- oder Werkzeugmaschine und Verfahren zum Betrieb einer Produktions- oder Werkzeugmaschine |
US10270655B2 (en) * | 2015-01-29 | 2019-04-23 | Robert Bosch Gmbh | Method for running a computer network and computer network |
KR102648180B1 (ko) * | 2016-07-19 | 2024-03-18 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그 동작 방법 |
JP2019057344A (ja) | 2017-09-20 | 2019-04-11 | 東芝メモリ株式会社 | メモリシステム |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6799235B2 (en) | 2002-01-02 | 2004-09-28 | Intel Corporation | Daisy chain latency reduction |
JP4104939B2 (ja) * | 2002-08-29 | 2008-06-18 | 新日本無線株式会社 | マルチプロセッサシステム |
US20060041715A1 (en) * | 2004-05-28 | 2006-02-23 | Chrysos George Z | Multiprocessor chip having bidirectional ring interconnect |
US7254663B2 (en) | 2004-07-22 | 2007-08-07 | International Business Machines Corporation | Multi-node architecture with daisy chain communication link configurable to operate in unidirectional and bidirectional modes |
US8375146B2 (en) * | 2004-08-09 | 2013-02-12 | SanDisk Technologies, Inc. | Ring bus structure and its use in flash memory systems |
JP2006065697A (ja) * | 2004-08-27 | 2006-03-09 | Hitachi Ltd | 記憶デバイス制御装置 |
US7334070B2 (en) | 2004-10-29 | 2008-02-19 | International Business Machines Corporation | Multi-channel memory architecture for daisy chained arrangements of nodes with bridging between memory channels |
KR100666225B1 (ko) | 2005-02-17 | 2007-01-09 | 삼성전자주식회사 | 데이지 체인을 형성하는 멀티 디바이스 시스템 및 이의 구동방법 |
TWI543185B (zh) | 2005-09-30 | 2016-07-21 | 考文森智財管理公司 | 具有輸出控制之記憶體及其系統 |
US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US20070165457A1 (en) * | 2005-09-30 | 2007-07-19 | Jin-Ki Kim | Nonvolatile memory system |
US7577811B2 (en) * | 2006-07-26 | 2009-08-18 | International Business Machines Corporation | Memory controller for daisy chained self timed memory chips |
US7673093B2 (en) | 2006-07-26 | 2010-03-02 | International Business Machines Corporation | Computer system having daisy chained memory chips |
US7345900B2 (en) | 2006-07-26 | 2008-03-18 | International Business Machines Corporation | Daisy chained memory system |
US7342816B2 (en) | 2006-07-26 | 2008-03-11 | International Business Machines Corporation | Daisy chainable memory chip |
US7620763B2 (en) * | 2006-07-26 | 2009-11-17 | International Business Machines Corporation | Memory chip having an apportionable data bus |
US7545664B2 (en) | 2006-07-26 | 2009-06-09 | International Business Machines Corporation | Memory system having self timed daisy chained memory chips |
US7966469B2 (en) * | 2006-08-14 | 2011-06-21 | Qimonda Ag | Memory system and method for operating a memory system |
WO2008067650A1 (en) * | 2006-12-06 | 2008-06-12 | Mosaid Technologies Incorporated | Apparatus and method for producing device identifiers for serially interconnected devices of mixed type |
KR101441280B1 (ko) * | 2006-12-06 | 2014-09-17 | 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 | 혼합된 유형의 메모리 장치를 동작시키는 시스템 및 방법 |
US7925854B2 (en) * | 2006-12-06 | 2011-04-12 | Mosaid Technologies Incorporated | System and method of operating memory devices of mixed type |
US7650459B2 (en) | 2006-12-21 | 2010-01-19 | Intel Corporation | High speed interface for non-volatile memory |
WO2008098342A1 (en) * | 2007-02-16 | 2008-08-21 | Mosaid Technologies Incorporated | Semiconductor device and method for reducing power consumption in a system having interconnected devices |
US8046527B2 (en) * | 2007-02-22 | 2011-10-25 | Mosaid Technologies Incorporated | Apparatus and method for using a page buffer of a memory device as a temporary cache |
US9195602B2 (en) * | 2007-03-30 | 2015-11-24 | Rambus Inc. | System including hierarchical memory modules having different types of integrated circuit memory devices |
US7688652B2 (en) | 2007-07-18 | 2010-03-30 | Mosaid Technologies Incorporated | Storage of data in memory via packet strobing |
US20090063786A1 (en) * | 2007-08-29 | 2009-03-05 | Hakjune Oh | Daisy-chain memory configuration and usage |
US8095747B2 (en) * | 2008-09-26 | 2012-01-10 | Cypress Semiconductor Corporation | Memory system and method |
-
2011
- 2011-01-24 US US13/012,754 patent/US8463959B2/en not_active Expired - Fee Related
- 2011-05-31 JP JP2013512704A patent/JP5643896B2/ja not_active Expired - Fee Related
- 2011-05-31 CA CA2801153A patent/CA2801153A1/en not_active Abandoned
- 2011-05-31 KR KR1020127033816A patent/KR20130085956A/ko not_active Application Discontinuation
- 2011-05-31 WO PCT/CA2011/000614 patent/WO2011150496A1/en active Application Filing
- 2011-05-31 EP EP11789005.3A patent/EP2577473A4/en not_active Withdrawn
- 2011-05-31 CN CN2011800265897A patent/CN102947806A/zh active Pending
-
2013
- 2013-06-10 US US13/914,126 patent/US20130275628A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI425512B (zh) | 快閃記憶體控制電路及其儲存系統與資料傳輸方法 | |
WO2013025262A3 (en) | Memory devices and methods for high random transaction rate | |
JP2011528154A5 (ja) | ||
CN109313617A (zh) | 负载减少的非易失性存储器接口 | |
WO2012094481A3 (en) | Memory address translation | |
JP2013527541A5 (ja) | ||
JP2016506009A5 (ja) | ||
WO2010051621A8 (en) | Bridge device having a virtual page buffer | |
CN105723351A (zh) | 对存储器控制器进行读训练 | |
WO2008139441A3 (en) | Memory device with internal signal processing unit | |
JP2010113702A5 (ja) | ||
WO2008100462A3 (en) | Memory array error correction apparatus, systems, and methods | |
JP2015525398A5 (ja) | ||
WO2010036819A3 (en) | System and method of providing multiple virtual machines with shared access to non-volatile solid-state memory using rdma | |
JP2010157216A5 (ja) | ||
WO2010080342A3 (en) | Pseudo dual-ported sram | |
WO2009129174A3 (en) | Apparatus and method for identifying disk drives with unreported data corruption | |
JP2016526748A5 (ja) | ||
JP2012216210A5 (ja) | ||
WO2009057955A3 (en) | Apparatus for controlling nand flash memory | |
TW200802402A (en) | Non-volatile memory device and methods using the same | |
JP2013097792A5 (ja) | ||
EP2565772A4 (en) | STORAGE ASSEMBLY, STORAGE SYSTEM, AND METHOD OF ACCESSING DATA | |
JP2008003711A5 (ja) | ||
TW200732918A (en) | Method and system for accessing non-volatile storage devices |