JP2008003711A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008003711A5 JP2008003711A5 JP2006170404A JP2006170404A JP2008003711A5 JP 2008003711 A5 JP2008003711 A5 JP 2008003711A5 JP 2006170404 A JP2006170404 A JP 2006170404A JP 2006170404 A JP2006170404 A JP 2006170404A JP 2008003711 A5 JP2008003711 A5 JP 2008003711A5
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access
- access command
- command
- buffer unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (7)
- １つ又は複数のメモリデバイスと、アクセスコマンドを受け取ってバッファリングすると共に前記アクセスコマンドが前記メモリデバイスへのアクセスか否かを判断するバッファ部とを有するメモリモジュールを複数用いてカスケード接続したメモリシステムであって、
前記複数のメモリモジュールは、それぞれが有する前記バッファ部において前記アクセスコマンドを受け取った際に、前記アクセスコマンドが前記バッファ部が属するメモリモジュール内のメモリデバイスへアクセスするものと判断した場合に、前記アクセスコマンドを、そのメモリデバイスが認識可能なアクセスコマンドに変換する変換回路をそれぞれ有することを特徴とするメモリシステム。 - 前記バッファ部は、前記アクセスコマンドが、前記バッファ部が属するメモリモジュール内のメモリデバイスへのアクセスではないと判断した場合に、他のメモリモジュールに前記アクセスコマンドを伝達することを特徴とする請求項１に記載のメモリシステム。
- 前記カスケード接続された複数のメモリモジュールのうち少なくとも１つは、他のメモリモジュールの有するメモリデバイスとは異なるアクセスコマンド及びデータに対応するメモリデバイスを有することを特徴とする請求項１又は２に記載のメモリシステム。
- 前記メモリモジュールが受け取るアクセスコマンドはＤＲＡＭのプロトコルに準拠したものであることを特徴とする請求項１〜３のいずれか１項に記載のメモリシステム。
- 前記変換回路は前記バッファ部に内蔵されることを特徴とする請求項１〜４のいずれか１項に記載のメモリシステム。
- １つ又は複数のメモリデバイスと、アクセスコマンドを受け取ってバッファリングすると共に前記アクセスコマンドが前記メモリデバイスへのアクセスか否かを判断するバッファ部とを有するメモリモジュールであって、
前記バッファ部において前記アクセスコマンドを受け取った際に、前記アクセスコマンドが前記メモリデバイスへアクセスするものであると判断した場合に、前記アクセスコマンドを前記メモリデバイスが認識可能なアクセスコマンドに変換する変換回路を備えたことを特徴とするメモリモジュール。 - 前記変換回路は前記バッファ部に内蔵されることを特徴とする請求項６に記載のメモリモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006170404A JP5388406B2 (ja) | 2006-06-20 | 2006-06-20 | メモリシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006170404A JP5388406B2 (ja) | 2006-06-20 | 2006-06-20 | メモリシステム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008003711A JP2008003711A (ja) | 2008-01-10 |
| JP2008003711A5 true JP2008003711A5 (ja) | 2009-07-30 |
| JP5388406B2 JP5388406B2 (ja) | 2014-01-15 |
Family
ID=39008055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006170404A Expired - Fee Related JP5388406B2 (ja) | 2006-06-20 | 2006-06-20 | メモリシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5388406B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8495328B2 (en) | 2005-11-28 | 2013-07-23 | International Business Machines Corporation | Providing frame start indication in a memory system having indeterminate read data latency |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7296129B2 (en) | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
| US7539800B2 (en) * | 2004-07-30 | 2009-05-26 | International Business Machines Corporation | System, method and storage medium for providing segment level sparing |
| US7331010B2 (en) | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
| US7299313B2 (en) | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
| US7669086B2 (en) | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
| US7870459B2 (en) | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
| US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
| JP5214736B2 (ja) * | 2008-09-12 | 2013-06-19 | 株式会社日立製作所 | 半導体装置および情報処理システム |
| US7957173B2 (en) * | 2008-10-14 | 2011-06-07 | Mosaid Technologies Incorporated | Composite memory having a bridging device for connecting discrete memory devices to a system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4159415B2 (ja) * | 2002-08-23 | 2008-10-01 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
| US7117316B2 (en) * | 2002-08-05 | 2006-10-03 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
| JP2006146390A (ja) * | 2004-11-17 | 2006-06-08 | Oki Data Corp | メモリバス変換装置及び情報処理システム |
-
2006
- 2006-06-20 JP JP2006170404A patent/JP5388406B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8495328B2 (en) | 2005-11-28 | 2013-07-23 | International Business Machines Corporation | Providing frame start indication in a memory system having indeterminate read data latency |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008003711A5 (ja) | ||
| WO2011005763A3 (en) | Data transfer management | |
| WO2007134319A3 (en) | Multi-chip package for a flash memory | |
| WO2008149415A1 (ja) | パケットスイッチ装置 | |
| JP2010102719A5 (ja) | ||
| JP2013037517A5 (ja) | ||
| WO2014146027A3 (en) | Data bus inversion memory circuitry, configuration and operation | |
| WO2006073204A3 (en) | Methods and apparatus for list transfers using dma transfers in a multi-processor system | |
| WO2008022094A3 (en) | Data storage device | |
| WO2009072134A3 (en) | Bus enhanced network on chip | |
| EP1586986A3 (en) | Storage system | |
| TW200634843A (en) | Page buffer circuit of flash memory device | |
| TW200725274A (en) | Low profile storage device | |
| JP2008027247A5 (ja) | ||
| WO2008048793A3 (en) | Memory system having baseboard located memory buffer unit | |
| WO2016048513A3 (en) | Power management for memory accesses in a system-on-chip | |
| WO2007020406A3 (en) | Display system, module and method | |
| TW200708950A (en) | Memory management method and system | |
| BRPI0705156A (pt) | dispositivo de transmissão, sistema de ajuste de dispositivo de transmissão, método de ajuste de dispositivo de transmissão e meio de armazenagem | |
| JP2015506042A5 (ja) | ||
| TW200643724A (en) | System for improving bandwidth among a plurality of memory controllers and method thereof | |
| EP2597645A3 (en) | Memory module | |
| JP2013097792A5 (ja) | ||
| CN107211550A (zh) | 用于无线机架管理控制器通信的系统和方法 | |
| TW200723001A (en) | Delayed memory access request arbitration |