JP2012216210A5 - - Google Patents

Claims (22)

1. メモリ・サブシステムであって、このサブシステムは、
   データを格納するための１つ以上のメモリアレイを含むメモリデバイスと、前記メモリデバイスに結合し、メモリインタフェースを介してメモリ・トランザクションを受け取ることに応答して前記１つ以上のメモリアレイからデータを読み取ったり、前記１つ以上のメモリアレイにデータを書き込むように構成される制御装置とを含み、
   前記メモリ・トランザクションは、複数のメモリ書き込みコマンドタイプを含み、各メモリ書き込みコマンドタイプは、対応するデータ・ペイロードを運ぶための異なるスケジュールに対応し、そして
   前記メモリ・トランザクションは、複数のメモリ読み取り−変更−書き込みコマンドタイプを更に含み、各メモリ読み取り−変更−書き込みコマンドタイプは、
   前記メモリデバイス内の特定のアドレスから読み取られるデータに遂行され、続いて、前記メモリデバイスの前記特定のアドレスに書き戻されるそれぞれの動作に対応し、かつ、
   各メモリ読み取り−変更−書き込みコマンドタイプは、前記メモリインタフェースを通して送られる１つの読み取り−変更−書き込みトランザクションに対応することを特徴とする、メモリ・サブシステム。
2. 各メモリ・トランザクションは、第１のコマンドスロットと第２のコマンドスロットを有する少なくとも１つのフレームを含むことを特徴とする、請求項１に記載のメモリ・サブシステム。
3. 前記複数のメモリ書き込みコマンドタイプの１つは、
   前記第１または第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドを含む第１のフレームと、
   前記対応するデータ・ペイロードの第１の部分を運ぶ第２のフレームと、
   前記対応するデータ・ペイロードの残りの部分を運ぶ第３のフレームと、を含むことを特徴とする、請求項２に記載のメモリ・サブシステム。
4. 前記複数のメモリ書き込みコマンドタイプの１つは、
   前記第１または第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドを含む第１のフレームと、第２のフレームとを含み、
   この第２のフレームは、
   前記第１のコマンドスロットの前記対応するデータ・ペイロードの第１の部分と、
   前記第２のコマンドスロットの前記対応するデータ・ペイロードの残りの部分とを運ぶことを特徴とする、請求項２に記載のメモリ・サブシステム。
5. 前記複数のメモリ書き込みコマンドタイプの１つは、
   前記第１または第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドを含む第１のフレームと、複数の後続のフレームとを含み、
   この複数の後続のフレームの各々は、
   前記第１のコマンドスロットの前記対応するデータ・ペイロードの第１の部分と、
   前記第２のコマンドスロットの前記対応するデータ・ペイロードの残りの部分とを運ぶように構成されることを特徴とする、請求項２に記載のメモリ・サブシステム。
6. 前記複数のメモリ書き込みコマンドタイプの１つは、単一のフレームを含み、この単一のフレームは、
   前記第１または第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドと、前記残りのコマンドスロットの前記データ・ペイロードの部分とを含むことを特徴とする、請求項２に記載のメモリ・サブシステム。
7. 前記複数のメモリ書き込みコマンドタイプの１つは、それぞれの符号化を有するそれぞれのメモリ書き込みコマンドを含むことを特徴とする、請求項１に記載のメモリ・サブシステム。
8. 前記メモリ・トランザクションは、メモリ読み取りコマンドを更に含み、
   前記メモリ書き込みコマンドタイプの少なくとも幾つかは、前記残りのコマンドスロットに位置するメモリ読み取りコマンドを含むように構成されることを特徴とする、請求項１に記載のメモリ・サブシステム。
9. 前記メモリデバイス内の前記特定のアドレスは、前記制御装置内の記憶装置に格納されるベースアドレスに対するオフセットを使用してアクセスされることを特徴とする、請求項１に記載のメモリ・サブシステム。
10. システム・メモリにメモリ・リクエストを始めるように構成されるホストデバイスと、前記ホストデバイスに結合し、メモリ・リクエストを受け取るように、かつ、メモリインタフェースを介して前記メモリデバイスに運ばれるメモリ・トランザクションに前記メモリ・リクエストをフォーマット化するように構成されるメモリコントローラとを含むシステムであって、
    前記メモリ・トランザクションは、複数のメモリ書き込みコマンドタイプを含み、
    各メモリ書き込みコマンドタイプは、対応するデータ・ペイロードを運ぶために異なるスケジュールに対応し、そして、
    前記メモリ・トランザクションは、複数のメモリ読み取り−変更−書き込みコマンドタイプを更に含み、各メモリ読み取り−変更−書き込みコマンドタイプは、
    前記メモリデバイス内の特定のアドレスから読み取られるデータに遂行され、続いて、前記メモリデバイスの前記特定のアドレスに書き戻されるそれぞれの動作に対応し、かつ、
    各メモリ読み取り−変更−書き込みコマンドタイプは、前記メモリインタフェースを通して送られる１つの読み取り−変更−書き込みトランザクションに対応することを特徴とする、システム。
11. 前記複数のメモリ書き込みコマンドタイプの１つは、
    第１のコマンドスロットまたは第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドを含む第１のフレームと、
    前記対応するデータ・ペイロードの第１の部分を運ぶ第２のフレームと、
    前記対応するデータ・ペイロードの残りの部分を運ぶ第３のフレームと、を含むことを特徴とする、請求項１０に記載のシステム。
12. 前記複数のメモリ書き込みコマンドタイプの１つは、
    第１のコマンドスロットまたは第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドを含む第１のフレームと、第２のフレームとを含み、この第２のフレームは、
    前記第１のコマンドスロットの前記対応するデータ・ペイロードの第１の部分と、
    前記第２のコマンドスロットの前記対応するデータ・ペイロードの残りの部分とを運ぶことを特徴とする、請求項１０に記載のシステム。
13. 前記複数のメモリ書き込みコマンドタイプの１つは、
    第１のコマンドスロットまたは第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドを含む第１のフレームと、複数の後続のフレームとを含み、この複数の後続のフレームの各々は、
    前記第１のコマンドスロットの前記対応するデータ・ペイロードの第１の部分と、
    前記第２のコマンドスロットの前記対応するデータ・ペイロードの残りの部分とを運ぶように構成されることを特徴とする、請求項１０に記載のシステム。
14. 前記複数のメモリ書き込みコマンドタイプの１つは、単一のフレームを含み、この単一のフレームは、
    前記第１のコマンドスロットまたは第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドと、前記残りのコマンドスロットの前記データ・ペイロードの部分とを含むことを特徴とする、請求項１０に記載のシステム。
15. システムメモリアレイからデータを読み取ったり、システムメモリにデータの書き込むためのメモリ・リクエストを受け取るステップと、
    前記システム・メモリに運ばれるメモリ・トランザクションに前記メモリ・リクエストをフォーマット化するステップと、を含む方法であって、
    前記メモリ・トランザクションは、複数のメモリ書き込みコマンドタイプを含み、
    各メモリ書き込みコマンドタイプは、対応するデータ・ペイロードを運ぶため異なるスケジュールに対応し、そして、
    前記メモリ・トランザクションは、複数のメモリ読み取り−変更−書き込みコマンドタイプを更に含み、各メモリ読み取り−変更−書き込みコマンドタイプは、
    前記メモリデバイス内の特定のアドレスから読み取られるデータに遂行され、続いて、前記メモリデバイスの前記特定のアドレスに書き戻されるそれぞれの動作に対応し、かつ、
    各メモリ読み取り−変更−書き込みコマンドタイプは、前記メモリインタフェースを通して送られる１つの読み取り−変更−書き込みトランザクションに対応することを特徴とする、方法。
16. 前記複数のメモリ書き込みコマンドタイプの１つは、
    第１のコマンドスロットまたは第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドを含む第１のフレームと、
    前記対応するデータ・ペイロードの第１の部分を運ぶ第２のフレームと、
    前記対応するデータ・ペイロードの残りの部分を運ぶ第３のフレームと、
    を含むことを特徴とする、請求項１５に記載の方法。
17. 前記複数のメモリ書き込みコマンドタイプの１つは、
    第１のコマンドスロットまたは第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドを含む第１のフレームと、第２のフレームとを含み、
    この第２のフレームは、
    前記第１のコマンドスロットの前記対応するデータ・ペイロードの第１の部分と、
    前記第２のコマンドスロットの前記対応するデータ・ペイロードの残りの部分とを運ぶことを特徴とする、請求項１５に記載の方法。
18. 前記複数のメモリ書き込みコマンドタイプの１つは、
    第１のコマンドスロットまたは第２のコマンドスロットの１つに位置する対応するメモ
    リ書き込みコマンドを含む第１のフレームと、複数の後続のフレームとを含み、
    この複数の後続のフレームの各々は、
    前記第１のコマンドスロットの前記対応するデータ・ペイロードの第１の部分と、
    前記第２のコマンドスロットの前記対応するデータ・ペイロードの残りの部分とを運ぶ
    ように構成されることを特徴とする、請求項１５に記載の方法。
19. 前記複数のメモリ書き込みコマンドタイプの１つは、単一のフレームを含み、
    この単一のフレームは、
    前記第１のコマンドスロットまたは第２のコマンドスロットの１つに位置する対応するメモリ書き込みコマンドと、
    前記残りのコマンドスロットの前記データ・ペイロードの部分とを含むことを特徴とする、請求項１５に記載の方法。
20. 前記メモリ・トランザクションは、メモリ読み取りコマンドを更に含み、
    前記メモリ書き込みコマンドタイプの少なくとも幾つかは、前記残りのコマンドスロットに位置するメモリ読み取り−変更−書き込みコマンドを含むように構成されることを特徴とする、請求項１５に記載の方法。
21. 前記制御ユニットは、前記特定のアドレスから前記データを独立して読み取り、前記データにそれぞれの操作を遂行し、そして、前記１つの読み取り−変更−書き込みトランザクションに応える前記メモリデバイスに前記変更されたデータを前記操作によって書き戻すよう構成されることを特徴とする請求項１に記載のメモリ・サブシステム。
22. 前記メモリ・トランザクションは、メモリ書き込みコマンドを更に含み、少なくともいくつかの前記メモリ書き込みコマンドタイプは、前記残りのコマンドスロットに位置するメモリ読み取りコマンドを含むよう構成されることを特徴とする請求項１５に記載の方法。