JP2016506009A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016506009A5 JP2016506009A5 JP2015551843A JP2015551843A JP2016506009A5 JP 2016506009 A5 JP2016506009 A5 JP 2016506009A5 JP 2015551843 A JP2015551843 A JP 2015551843A JP 2015551843 A JP2015551843 A JP 2015551843A JP 2016506009 A5 JP2016506009 A5 JP 2016506009A5
- Authority
- JP
- Japan
- Prior art keywords
- row
- memory device
- row address
- command
- rows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- UIIMBOGNXHQVGW-UHFFFAOYSA-M buffer Substances [Na+].OC([O-])=O UIIMBOGNXHQVGW-UHFFFAOYSA-M 0.000 claims 23
- 230000000875 corresponding Effects 0.000 claims 8
Claims (9)
- メモリ装置であって、
ロウとカラムに組み立てられたデータ要素を備えるメモリアレイであって、前記ロウの各々はロウアドレスによってアドレシング可能であり、前記ロウの各々における前記データ要素の各々はカラムアドレスによってアドレシング可能であるメモリアレイと、
連続する選択されたロウアドレスのセットの選択されたロウアドレスを保持するための少なくとも1つのロウアドレスバッファと、
連続する選択されたロウアドレスの前記セットに対応する選択されたロウの各内容を保持するためのロウデータバッファのセットと、
前記少なくとも1つのロウアドレスバッファと前記メモリアレイとに結合され、前記選択されたロウアドレスを受信するとともに、前記選択されたロウアドレスを復号して前記メモリアレイの選択されたロウにアクセスするためのロウデコーダと、
前記メモリアレイに結合されるとともにロウデータバッファの前記セットに結合され、前記選択されたロウを読み取って、前記選択されたロウの内容を前記ロウデータバッファの1つに転送するとともに、前記選択されたロウの内容を前記選択されたロウに書き戻すためのセンス増幅器のアレイと、
センス増幅器の前記アレイと、ロウデータバッファの前記セットとに結合され、前記選択されたロウの前記内容をセンス増幅器の前記アレイから前記ロウデータバッファの前記1つに供給するためのデマルチプレクサと、
第1のコマンドを受信して復号するための制御回路であって、前記第1のコマンドは特定されたロウアドレスと、開放すべきロウの数を特定するロウモードインジケータとを含み、前記制御回路は前記ロウモードインジケータを保持するためのメモリモードレジスタを備える、制御回路と、
を備えるメモリ装置。 - 前記少なくとも1つのロウアドレスバッファは、前記連続する選択されたロウアドレスを一度に1つずつ保持するように構成された単一のレジスタであり、前記連続する選択されたロウアドレスは、前記連続する選択されたロウアドレスの第1から動的に計算され、ロウデータバッファの前記セットはそれぞれ、前記連続する選択されたロウアドレスに対応するロウの内容を保持するように構成される請求項1に記載のメモリ装置。
- 前記少なくとも1つのロウアドレスバッファはそれぞれ、連続する選択されたロウアドレスの前記セットを保持するように構成されたロウドレスバッファのセットであり、前記ロウアドレスバッファの前記セットは、ロウデータバッファの前記セットに対応し、前記メモリ装置はさらに、
ロウアドレスバッファの前記セットに結合されるとともに、前記ロウデコーダに結合され、前記ロウアドレスバッファの選択された1つに保持されているロウアドレスを選択するとともに、前記選択されたロウアドレスを前記ロウデコーダに供給するためのマルチプレクサをさらに備える、請求項1に記載のメモリ装置。 - センス増幅器の前記アレイは、前記選択されたロウの内容の前記ロウデータバッファの前記1つへの送信の完了で、前記選択されたロウの前記内容を前記選択されたロウに書き戻すように構成される請求項1に記載のメモリ装置。
- 前記制御回路は、前記メモリアレイに、前記特定されたロウアドレスから開始して前記特定された数のロウを開放させるように構成され、前記開放された特定された数のロウの内容は、保持のために、対応するロウデータバッファに転送される、請求項1に記載のメモリ装置。
- 前記制御回路は、前記第1のコマンドに続いて第2のコマンドを受信するように構成され、前記第2のコマンドは前記開放された特定された数のロウの特定されたロウからの読み取りを要求し、前記特定されたロウの前記読み取りは、対応するロウデータバッファからの読み取りによって実行される、請求項5に記載のメモリ装置。
- 前記制御回路は、前記第1のコマンドに続いて第3のコマンドを受信するように構成され、前記第3のコマンドは前記開放された特定された数のロウの特定されたロウへの書き込みを要求し、前記特定されたロウの内容は対応するロウデータバッファに保持され、前記書き込みは前記対応するロウデータバッファへの書き込みによって実行される、請求項5に記載のメモリ装置。
- 前記制御回路は、前記第1のコマンドに続いて第4のコマンドを受信するように構成され、前記第4のコマンドはプリチャージを要求し、前記プリチャージは、前記対応するロウデータバッファの内容と、センス増幅器の前記アレイとを使用して、前記メモリアレイにおける前記開放されたロウの特定された数に一度に1つずつ書き戻すとともに、前記開放された特定された数のロウを閉じることによって実行される、請求項5記載のメモリ装置。
- ロウデータバッファの前記セットは、4個のロウデータバッファを備える、請求項1に記載のメモリ装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/736,662 US9281036B2 (en) | 2013-01-08 | 2013-01-08 | Memory device having an adaptable number of open rows |
US13/736,662 | 2013-01-08 | ||
PCT/US2014/010544 WO2014110050A1 (en) | 2013-01-08 | 2014-01-07 | Memory device having an adaptable number of open rows |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016506009A JP2016506009A (ja) | 2016-02-25 |
JP2016506009A5 true JP2016506009A5 (ja) | 2016-06-02 |
JP5956089B2 JP5956089B2 (ja) | 2016-07-20 |
Family
ID=50030495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015551843A Expired - Fee Related JP5956089B2 (ja) | 2013-01-08 | 2014-01-07 | 開放されたロウの好適する数をもつメモリ装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9281036B2 (ja) |
EP (1) | EP2943956B1 (ja) |
JP (1) | JP5956089B2 (ja) |
KR (1) | KR101622311B1 (ja) |
CN (1) | CN104903962B (ja) |
WO (1) | WO2014110050A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9281036B2 (en) | 2013-01-08 | 2016-03-08 | Qualcomm Incorporated | Memory device having an adaptable number of open rows |
KR102106064B1 (ko) * | 2013-07-11 | 2020-05-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 제어 방법 |
CN106155577B (zh) | 2015-04-23 | 2019-03-26 | 华为技术有限公司 | 扩展内存的访问方法、设备以及系统 |
US10082964B2 (en) * | 2016-04-27 | 2018-09-25 | Micron Technology, Inc | Data caching for ferroelectric memory |
WO2017206000A1 (zh) * | 2016-05-28 | 2017-12-07 | 华为技术有限公司 | 内存访问方法及内存控制器 |
CN108139992B (zh) * | 2016-08-09 | 2020-06-16 | 华为技术有限公司 | 访问存储设备的方法和存储设备 |
GB2553338B (en) * | 2016-09-02 | 2019-11-20 | Advanced Risc Mach Ltd | Serial communication control |
JP7382678B2 (ja) | 2019-08-14 | 2023-11-17 | スーパーメム,アイエヌシー. | コンピューティングメモリシステム |
WO2022132475A1 (en) * | 2020-12-17 | 2022-06-23 | Micron Technology, Inc. | Memory activation timing management |
US11704049B2 (en) * | 2021-02-11 | 2023-07-18 | Micron Technology, Inc. | Optimized command sequences |
US11568932B2 (en) * | 2021-02-22 | 2023-01-31 | Micron Technology, Inc. | Read cache for reset read disturb mitigation |
US11775197B2 (en) * | 2021-03-25 | 2023-10-03 | Kyocera Document Solutions Inc. | Single command for reading then clearing dynamic random access memory |
US11600312B1 (en) * | 2021-08-16 | 2023-03-07 | Micron Technology, Inc. | Activate commands for memory preparation |
KR20240076574A (ko) * | 2022-11-22 | 2024-05-30 | 삼성전자주식회사 | 메모리 컨트롤러, 이를 포함하는 전자 시스템 및 메모리 액세스 제어 방법 |
CN117608498A (zh) * | 2024-01-22 | 2024-02-27 | 北京象帝先计算技术有限公司 | 一种dram的访问处理方法、缓存控制模块及dram控制器 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0700050A3 (en) * | 1994-08-17 | 1997-07-23 | Oak Technology Inc | Multi-page storage |
GB2293668B (en) * | 1994-09-30 | 1999-09-29 | Advanced Risc Mach Ltd | Accessing data memories |
US6061759A (en) | 1996-02-09 | 2000-05-09 | Apex Semiconductor, Inc. | Hidden precharge pseudo cache DRAM |
JP3248500B2 (ja) * | 1998-11-12 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置およびそのデータ読み出し方法 |
US6389514B1 (en) | 1999-03-25 | 2002-05-14 | Hewlett-Packard Company | Method and computer system for speculatively closing pages in memory |
JP3930195B2 (ja) * | 1999-04-09 | 2007-06-13 | 株式会社ルネサステクノロジ | データ処理システム |
US6625685B1 (en) | 2000-09-20 | 2003-09-23 | Broadcom Corporation | Memory controller with programmable configuration |
JP2003108438A (ja) * | 2001-09-28 | 2003-04-11 | Supreme Magic:Kk | データ処理装置 |
US7007133B2 (en) | 2002-05-29 | 2006-02-28 | Micron Technology, Inc. | Synchronous memory open page register |
US7082514B2 (en) * | 2003-09-18 | 2006-07-25 | International Business Machines Corporation | Method and memory controller for adaptive row management within a memory subsystem |
US7433258B2 (en) | 2003-10-10 | 2008-10-07 | Datasecure Llc. | Posted precharge and multiple open-page RAM architecture |
KR20050035699A (ko) * | 2003-10-14 | 2005-04-19 | 삼성전자주식회사 | 메모리 시스템의 에너지 절감 방법 및 장치 |
US7162567B2 (en) | 2004-05-14 | 2007-01-09 | Micron Technology, Inc. | Memory hub and method for memory sequencing |
US7389402B2 (en) | 2005-06-07 | 2008-06-17 | Advanced Micro Devices, Inc. | Microprocessor including a configurable translation lookaside buffer |
KR101318116B1 (ko) | 2005-06-24 | 2013-11-14 | 구글 인코포레이티드 | 집적 메모리 코어 및 메모리 인터페이스 회로 |
US7917676B2 (en) | 2006-03-10 | 2011-03-29 | Qualcomm, Incorporated | Efficient execution of memory barrier bus commands with order constrained memory accesses |
US7606988B2 (en) | 2007-01-29 | 2009-10-20 | International Business Machines Corporation | Systems and methods for providing a dynamic memory bank page policy |
US7958301B2 (en) | 2007-04-10 | 2011-06-07 | Marvell World Trade Ltd. | Memory controller and method for memory pages with dynamically configurable bits per cell |
US20080282028A1 (en) | 2007-05-09 | 2008-11-13 | International Business Machines Corporation | Dynamic optimization of dynamic random access memory (dram) controller page policy |
US8184487B2 (en) * | 2010-08-30 | 2012-05-22 | Micron Technology, Inc. | Modified read operation for non-volatile memory |
WO2012116369A2 (en) | 2011-02-25 | 2012-08-30 | Fusion-Io, Inc. | Apparatus, system, and method for managing contents of a cache |
US9281036B2 (en) * | 2013-01-08 | 2016-03-08 | Qualcomm Incorporated | Memory device having an adaptable number of open rows |
-
2013
- 2013-01-08 US US13/736,662 patent/US9281036B2/en active Active
-
2014
- 2014-01-07 CN CN201480004103.3A patent/CN104903962B/zh active Active
- 2014-01-07 KR KR1020157021212A patent/KR101622311B1/ko not_active IP Right Cessation
- 2014-01-07 JP JP2015551843A patent/JP5956089B2/ja not_active Expired - Fee Related
- 2014-01-07 WO PCT/US2014/010544 patent/WO2014110050A1/en active Application Filing
- 2014-01-07 EP EP14702117.4A patent/EP2943956B1/en not_active Not-in-force
-
2016
- 2016-01-05 US US14/988,079 patent/US9343127B1/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016506009A5 (ja) | ||
JP7240452B2 (ja) | 不揮発性メモリの複数区画の同時アクセスのための装置及び方法 | |
US9870169B2 (en) | Interleaved all-level programming of non-volatile memory | |
KR102145401B1 (ko) | 메모리 동작 파라미터에 대한 다수의 파라미터 코드를 저장 및 기록하기 위한 방법 및 장치 | |
TWI425512B (zh) | 快閃記憶體控制電路及其儲存系統與資料傳輸方法 | |
TWI640986B (zh) | Semiconductor memory device and data reading method | |
TWI619122B (zh) | 能夠快速寫入/讀取資料的記憶體電路 | |
TW201602783A (zh) | 執行遮罩式寫入指令之裝置及方法 | |
US9502118B2 (en) | NAND memory addressing | |
CN107093447B (zh) | 存储器装置 | |
TWI582589B (zh) | 用於同時存取記憶體之不同記憶體平面之裝置及方法 | |
JP2008077768A5 (ja) | ||
KR20080067506A (ko) | 공유 어드레스 포트를 이용하여 메모리 어레이를 액세스할수 있는 메모리 시스템 및 그것의 액세스 방법 | |
US10318208B2 (en) | Memory apparatus for executing multiple memory operations by one command and operating method thereof | |
JP4486920B2 (ja) | 高速ワードラインスイッチを有するメモリ素子 | |
US8238148B2 (en) | Semiconductor device having architecture for reducing area and semiconductor system including the same | |
JP2009110551A5 (ja) | ||
JP2009123236A5 (ja) | ||
KR101814894B1 (ko) | 제어 디바이스 및 그 제어 디바이스를 이용하는 액세스 시스템 | |
TWI578331B (zh) | 資料介面電路,包含資料介面電路之非揮發性記憶體元件及其操作方法 | |
JP2011076595A5 (ja) | ||
JP2006099199A (ja) | メモリアクセス要求の調停 | |
JP2017146687A5 (ja) | ||
JP2009032055A (ja) | データ記憶装置 | |
JP2007273028A5 (ja) |