JP2017038046A5 - - Google Patents

Download PDF

Info

Publication number
JP2017038046A5
JP2017038046A5 JP2016149036A JP2016149036A JP2017038046A5 JP 2017038046 A5 JP2017038046 A5 JP 2017038046A5 JP 2016149036 A JP2016149036 A JP 2016149036A JP 2016149036 A JP2016149036 A JP 2016149036A JP 2017038046 A5 JP2017038046 A5 JP 2017038046A5
Authority
JP
Japan
Prior art keywords
substrate
electronic circuit
circuit element
opening
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016149036A
Other languages
English (en)
Other versions
JP2017038046A (ja
JP6803168B2 (ja
Filing date
Publication date
Priority claimed from US14/964,964 external-priority patent/US10206288B2/en
Application filed filed Critical
Publication of JP2017038046A publication Critical patent/JP2017038046A/ja
Publication of JP2017038046A5 publication Critical patent/JP2017038046A5/ja
Application granted granted Critical
Publication of JP6803168B2 publication Critical patent/JP6803168B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (5)

  1. ハイブリッド電子アセンブリであって、
    第1の表面と、前記第1の表面と反対側の第2の表面とを有する基板を有し、これらが前記基板の高さを規定し、前記第1の表面が、導電性回路追跡器を含み、前記基板が、さらに、前記基板の長さおよび幅の中に規定される少なくとも1つの開口部を含み、前記少なくとも1つの開口部が、前記第1の表面および前記第2の表面を貫通して延びている、基板と、
    第1の表面と第2の表面を有し、前記第1の表面が、導電性回路追跡器を含み、電子回路要素が、前記基板の前記少なくとも1つの開口部の中に配置され、前記基板の中の前記少なくとも1つの開口部の中で、または前記少なくとも1つの開口部を貫通して適合するのに十分な高さ、幅および長さの寸法を有する、電子回路要素と、
    前記基板の前記第1の表面と前記電子回路要素の前記第1の表面が、前記基板の前記少なくとも1つの開口部の中に配置される前記電子回路要素と実質的に平らで平坦な関係で整列する整列領域と、
    前記基板の前記第2の表面と前記電子回路要素の前記第2の表面が、整列していない関係にあり、前記電子回路要素の高さは、前記基板の高さより大きく、前記電子回路要素は、前記少なくとも1つの開口部の中に配置され、前記電子回路要素の前記第2の表面は、前記基板の前記第2の表面を通過して延びる、非整列領域と、
    前記基板の前記第2の表面の少なくとも一部および前記電子回路要素の少なくとも一部の上に作られ、前記基板と前記電子回路要素が物理的に密に接続する状態を維持するために十分な前記基板および前記電子回路要素の部分を包含する、結合材料と、
    前記基板の前記第1の表面と前記電子回路要素の前記第1の表面の間に作られ、前記基板と前記電子回路要素の間の電気接続を与える導電性トレースとを含む、ハイブリッド電子アセンブリ。
  2. 前記導電性トレースが、斜面のない構造での上に作られる、請求項1に記載のアセンブリ。
  3. 前記電子回路要素の前記第1の表面および前記基板の前記第1の表面が、前記導電性トレースを作るのに十分なほど、同じ高さであることを含む、請求項1に記載のアセンブリ。
  4. 前記基板は、あらかじめ製造された回路板であり、前記アセンブリは、前記あらかじめ製造された回路基板にさらなる電子回路要素を含む改良アセンブリである、請求項1に記載のアセンブリ。
  5. ハイブリッド電子アセンブリであって、
    第1の表面と、前記第1の表面と反対側の第2の表面とを有する基板を有し、これらが前記基板の高さを規定し、前記第1の表面が、導電性回路追跡器を含み、前記基板が、さらに、前記基板の長さおよび幅の中に規定される少なくとも1つの開口部を含み、前記少なくとも1つの開口部が、前記第1の表面および前記第2の表面を貫通して延びている、基板と、
    第1の表面と第2の表面を有し、前記第1の表面が、導電性回路追跡器を含み、電子回路要素が、前記基板の前記少なくとも1つの開口部の中に配置され、前記基板の中の前記少なくとも1つの開口部の中で、または前記少なくとも1つの開口部を貫通して適合するのに十分な高さ、幅および長さの寸法を有する、電子回路要素と、
    前記基板の前記第1の表面と前記電子回路要素の前記第1の表面が、前記基板の前記少なくとも1つの開口部の中に配置される前記電子回路要素と実質的に平らで平坦な関係で整列する整列領域と、
    前記基板の前記第2の表面と前記電子回路要素の前記第2の表面が、整列していない関係にあり、前記電子回路要素の高さは、前記基板の高さより大きく、前記電子回路要素は、前記少なくとも1つの開口部の中に配置され、前記電子回路要素の前記第2の表面は、前記基板の前記第2の表面を通過して延びる、非整列領域と、
    前記基板の前記第2の表面の少なくとも一部および前記電子回路要素の少なくとも一部の上に作られ、前記基板と前記電子回路要素が物理的に密に接続する状態を維持するために十分な前記基板および前記電子回路要素の部分を包含する、結合材料と、
    前記基板の前記第1の表面と前記電子回路要素の前記第1の表面の間に作られ、前記基板と前記電子回路要素の間の電気接続を与える導電性トレースとを含み、
    前記導電性トレースは、インクジェット印刷導電性トレース、フォトリソグラフィー導電性トレースおよび三次元印刷導電性トレースの少なくとも1つである、ハイブリッド電子アセンブリ。
JP2016149036A 2015-08-13 2016-07-28 可撓性基板の上にある印刷された構成要素とのベアダイの集積化 Active JP6803168B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562204706P 2015-08-13 2015-08-13
US62/204,706 2015-08-13
US14/964,964 2015-12-10
US14/964,964 US10206288B2 (en) 2015-08-13 2015-12-10 Bare die integration with printed components on flexible substrate

Publications (3)

Publication Number Publication Date
JP2017038046A JP2017038046A (ja) 2017-02-16
JP2017038046A5 true JP2017038046A5 (ja) 2019-09-12
JP6803168B2 JP6803168B2 (ja) 2020-12-23

Family

ID=56787268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016149036A Active JP6803168B2 (ja) 2015-08-13 2016-07-28 可撓性基板の上にある印刷された構成要素とのベアダイの集積化

Country Status (3)

Country Link
US (1) US10206288B2 (ja)
EP (1) EP3131114B1 (ja)
JP (1) JP6803168B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10206288B2 (en) * 2015-08-13 2019-02-12 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate
US10165677B2 (en) 2015-12-10 2018-12-25 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate without laser cut
CN110462855A (zh) 2017-03-31 2019-11-15 3M创新有限公司 包括固体半导体管芯的电子装置
US10847384B2 (en) 2017-05-31 2020-11-24 Palo Alto Research Center Incorporated Method and fixture for chip attachment to physical objects
US10795452B2 (en) 2018-02-07 2020-10-06 Microsoft Technology Licensing, Llc Multi-stage cure bare die light emitting diode
CN113130330B (zh) * 2021-03-17 2024-05-24 浙江臻镭科技股份有限公司 新型芯片表面贴装结构及其制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2527036A1 (fr) * 1982-05-14 1983-11-18 Radiotechnique Compelec Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative
US4658330A (en) * 1985-09-09 1987-04-14 Tektronix, Inc. Mounting a hybrid circuit to a circuit board
JPH0821672B2 (ja) * 1987-07-04 1996-03-04 株式会社堀場製作所 イオン濃度測定用シート型電極の製造方法
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
JPH11238956A (ja) * 1998-02-23 1999-08-31 Omron Corp 電子部品の実装構造、並びに、電磁波読み取り可能なicシート
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
JP4649745B2 (ja) 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP4386008B2 (ja) * 2004-11-11 2009-12-16 セイコーエプソン株式会社 実装基板及び電子機器
US7208345B2 (en) 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
JP4538416B2 (ja) 2006-02-03 2010-09-08 株式会社日立メディアエレクトロニクス 光ピックアップ装置、その製造方法及び光ドライブ装置
US9681550B2 (en) * 2007-08-28 2017-06-13 Joseph C. Fjelstad Method of making a circuit subassembly
KR20100009896A (ko) 2008-07-21 2010-01-29 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
JP2010251376A (ja) * 2009-04-10 2010-11-04 Sumitomo Electric Printed Circuit Inc 配線体,その製造方法および電子機器
WO2011127328A2 (en) * 2010-04-07 2011-10-13 Intellipaper, Llc Electronic assemblies and methods of forming electronic assemblies
EP2558832B1 (en) 2010-04-12 2015-01-07 IMEC vzw Optical shear sensor and method of producing such an optical shear sensor
KR101372084B1 (ko) * 2010-06-29 2014-03-07 쿨레지 라이팅 인크. 항복형 기판을 갖는 전자 장치
KR20120004777A (ko) 2010-07-07 2012-01-13 삼성전기주식회사 전자 부품 모듈 및 이의 제조방법
US8501544B2 (en) 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US20140291001A1 (en) * 2010-11-22 2014-10-02 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US20120268899A1 (en) 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
US8937382B2 (en) * 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US10388584B2 (en) 2011-09-06 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die
EP2639278A1 (en) 2012-03-13 2013-09-18 Nitto Denko Corporation Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing seminconductor device using the tape
TWI461127B (zh) * 2012-12-25 2014-11-11 Univ Nat Taipei Technology 電子裝置及其製法
DE102013201926A1 (de) 2013-02-06 2014-08-07 Robert Bosch Gmbh Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund
US8963318B2 (en) * 2013-02-28 2015-02-24 Freescale Semiconductor, Inc. Packaged semiconductor device
TWI518852B (zh) 2013-10-02 2016-01-21 矽品精密工業股份有限公司 半導體封裝件及其製法
EP2881986A3 (en) 2013-12-06 2015-08-12 Ka Wa Cheung System and method for manufacturing a cavity down fabricated carrier
US9396972B2 (en) 2014-02-11 2016-07-19 Palo Alto Research Center Incorporated Micro-assembly with planarized embedded microelectronic dies
US10206288B2 (en) * 2015-08-13 2019-02-12 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate
US10165677B2 (en) * 2015-12-10 2018-12-25 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate without laser cut

Similar Documents

Publication Publication Date Title
JP2017038046A5 (ja)
JP2015233164A5 (ja)
JP2016110613A5 (ja) タッチパネル、モジュール及び電子機器
JP2016192568A5 (ja)
JP2016188975A5 (ja)
JP2016110643A5 (ja) タッチパネル、タッチパネルモジュール及び電子機器
JP2016131152A5 (ja)
JP2015519782A5 (ja)
JP2014082276A5 (ja)
JP2013258393A5 (ja)
JP2016015822A5 (ja)
JP2018037576A5 (ja) プリント配線板、プリント回路板及び電子機器
JP1632240S (ja) アンテナ素子
JP2017175093A5 (ja)
JP2015007945A5 (ja)
MX2018003866A (es) Estructura de capas multiples y metodo de fabricacion relacionado para componentes electronicos.
JP1632239S (ja) アンテナ素子
JP2014239187A5 (ja)
JP2015079911A5 (ja) 車両電子装置
JP2016045371A5 (ja)
JP2014165210A5 (ja)
JP2010045067A5 (ja)
JP2014225642A5 (ja)
JP2017535055A5 (ja)
JP2014067741A5 (ja)