JP2017011857A - 電源制御装置および電源制御方法 - Google Patents

Abstract

【課題】デッドタイム損失を低減可能な電源制御装置を提供することを目的とする。
【解決手段】本発明にかかる電源制御装置は、同期整流における上側および下側のスイッチを制御する電源制御部１１として動作し、スイッチング電源の出力電圧および出力電流を所定期間毎に測定する検出部１１ａと、検出部１１ａにて得られた電圧値および電流値に基づいて負荷率を計算する演算部１１ｂと、負荷率毎にデッドタイムを予め記憶しておき、演算部１１ｂにて得られた負荷率に対応するデッドタイムが設定されたＰＷＭ信号を生成するＰＷＭ制御部１１ｃと、を備える。
【選択図】図１

Description

本発明は、同期整流方式のスイッチング電源に用いられる電源制御装置および電源制御方法に関する。

従来のスイッチング電源においては、ハイ側ＦＥＴ（Ｈｉ＿ＦＥＴ）とロー側ＦＥＴ（Ｌｏ＿ＦＥＴ）の２つのパワーＭＯＳＦＥＴを交互にＯＮ／ＯＦＦすること（同期整流方式）により、コイルへのエネルギーの蓄えおよび放出という繰り返しの制御を行っている（図２の等価回路参照）。

また、同期整流方式のスイッチング電源においては、Ｈｉ＿ＦＥＴおよびＬｏ＿ＦＥＴの両方に対してそれぞれＯＮ／ＯＦＦ制御を行うが、両方が同時にＯＮになると貫通電流が流れてしまうため、これを回避する必要がある。そのため、従来は、一方のＦＥＴがＯＮになる前に必ず両方がＯＦＦとなる時間、すなわち、デットタイムと呼ばれるタイミングを設けることで、上記のような貫通電流が流れてしまうような事態（ショート）を回避している。

一方で、２つのパワーＭＯＳＦＥＴが同時にＯＮにならないようにデッドタイムを設けると、両方のＦＥＴが同時にＯＦＦになっている間は、Ｌｏ＿ＦＥＴの寄生ダイオードに電流が流れ、これにより導通損失が発生する。これをデッドタイム損失と呼ぶ。このデッドタイム損失は、デッドタイムの設定時間が長いほど寄生ダイオードに電流が流れる時間が長くなるため、大きくなる。なお、電源制御装置および電源制御方法に関する従来の技術として、例えば、特許文献１に記載された電源制御装置がある。

特開２０１０−１７０２２号公報

ところで、従来のスイッチング電源においては、軽負荷時と重負荷時においてＦＥＴの駆動波形が異なることが一般的に知られている（図３、図４参照）。具体的には、出力の負荷が軽くなるほどＦＥＴのＯＮ／ＯＦＦ時間が長くなり、出力の負荷が重くなるほどあるところでＦＥＴのＯＮ／ＯＦＦ時間が短くなりはじめ、所定の負荷で一定となって安定する。そのため、従来のスイッチング電源は、軽負荷時、すなわち、長いＯＮ／ＯＦＦ時間を想定し、固定のデッドタイムを設定している。図１０は、従来のデッドタイム設定のイメージを示す図である。

しかしながら、軽負荷時にＦＥＴのＯＮ／ＯＦＦ時間が長くなることを想定して固定的にデッドタイムを設定すると、軽負荷時においては最適設定となり無駄なデッドタイム損失が最少となる一方で、たとえば、出力の負荷が重くなる方向に変化し、ＦＥＴのＯＮ／ＯＦＦ時間が段階的に短くなっていくと、その過程において変化するデッドタイムの最適値と上記固定のデッドタイムとの間のずれが徐々に大きくなり、デッドタイム損失が増大することになる。一方、重負荷時にＦＥＴのＯＮ／ＯＦＦ時間にあわせて相対的に短めのデッドタイムに固定すると、重負荷時においては最適設定となり無駄なデッドタイム損失が最少となる一方で、たとえば、軽負荷時にＦＥＴのＯＮ／ＯＦＦ時間が長くなったときにハイ側ＦＥＴとロー側ＦＥＴとの両方が同時にＯＮになるおそれがある。

また、従来のスイッチング電源においては、上記デッドタイム損失の増大に伴い、電力変換効率が低下する。

本発明は、上記に鑑みてなされたものであって、スイッチング電源におけるデッドタイム損失を低減可能な電源制御装置および電源制御方法を提供することを目的とする。

上記目的を達成するために、本発明にかかる電源制御装置は、同期整流における上側および下側のスイッチを制御する電源制御装置であって、スイッチング電源の出力電圧および出力電流を所定期間毎に測定する測定手段と、測定手段にて得られた電圧値および電流値に基づいて負荷率を計算する計算手段と、負荷率毎にデッドタイムを予め記憶しておき、計算手段にて得られた負荷率に対応するデッドタイムが設定されたＰＷＭ信号を生成する生成手段と、を備えることを特徴とする。

また、上記電源制御装置では、前記生成手段は、負荷率毎に前記デッドタイムの最適値を記憶するための記憶部を有し、前記記憶部から、前記計算手段にて計算された負荷率に対応付けられたデッドタイムの最適値を読み出し、この値が設定されたＰＷＭ信号を生成するものとすることができる。

上記目的を達成するために、本発明にかかる電源制御方法は、同期整流における上側および下側のスイッチを制御する電源制御方法であって、スイッチング電源の出力電圧および出力電流を所定期間毎に測定する測定ステップと、測定ステップにおいて得られた電圧値および電流値に基づいて負荷率を計算する計算ステップと、負荷率毎に対応付けられたデッドタイムの最適値を予め記憶部に記憶しておき、記憶部から、計算ステップにおいて計算された負荷率に対応付けられたデッドタイムの最適値を読み出し、この値が設定されたＰＷＭ信号を生成する生成ステップと、を含むことを特徴とする。

本発明によれば、スイッチング電源におけるデッドタイム損失を低減することができる、という効果を奏する。

図１は、実施形態にかかる電源制御装置を備えたスイッチング電源の構成例を示す図である。 図２は、ＤＣ／ＤＣコンバータにおける一般的な等価回路の一例を示す図である。 図３は、軽負荷時におけるＦＥＴ駆動波形の一例を示す図である。 図４は、重負荷時におけるＦＥＴ駆動波形の一例を示す図である。 図５は、実施形態にかかる制御フローを示す図である。 図６は、デッドタイム設定の一例を示す図である。 図７は、負荷率とデッドタイムの最適値との関係の一例を示す図である。 図８は、軽負荷時のＰＷＭ信号波形の一例を示す図である。 図９は、重負荷時のＰＷＭ信号波形の一例を示す図である。 図１０は、従来のデッドタイム設定のイメージを示す図である。

以下に、本発明にかかる実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。

［実施形態］
図１は、本実施形態にかかる電源制御装置を備えたスイッチング電源の構成例を示す図である。図１に示すスイッチング電源１は、たとえば、本実施形態の電源制御装置として動作する電源制御部１１と、入力直流電圧を電子部品等の電源電圧に変換するＤＣ／ＤＣコンバータ１２とを備える。

また、図２は、上記ＤＣ／ＤＣコンバータ１２における一般的な等価回路の一例を示す図である。このような回路で構成されたＤＣ／ＤＣコンバータ１２は、たとえば、上側および下側のスイッチとしてのハイ側ＦＥＴ（図示のＨｉ＿ＦＥＴ）とロー側ＦＥＴ（図示のＬｏ＿ＦＥＴ）の２つのパワーＭＯＳＦＥＴを交互にタイミングよくＯＮ／ＯＦＦし、コイルへのエネルギーの蓄えおよびコイルからのエネルギーの放出という動作を繰り返し行うことによって（同期整流方式）、入力直流電圧を所望の電源電圧に変換する回路である。

ここで、上記のような動作を行う同期整流方式のＤＣ／ＤＣコンバータ１２は、負荷の大きさによってＦＥＴの駆動波形が変化することが知られている。図３は、軽負荷時におけるＦＥＴ駆動波形の一例を示す図であり、図４は、重負荷時におけるＦＥＴ駆動波形の一例を示す図である。具体的には、出力の負荷が軽くなるほどＦＥＴのＯＮ／ＯＦＦ時間が長くなり、出力の負荷が重くなるほどあるところでＦＥＴのＯＮ／ＯＦＦ時間が短くなりはじめ、所定の負荷で一定となって安定する、という電圧特性（Ｖds）を持つ。ここで、ＯＮ／ＯＦＦ時間とは、ＦＥＴの駆動波形が実際にＯＮからＯＦＦ、又は、ＯＦＦからＯＮに切り替わるために要する時間に相当する。そのため、従来のスイッチング電源では、想定される負荷の大きさについて、Ｈｉ＿ＦＥＴおよびＬｏ＿ＦＥＴの両方が同時にＯＮになり貫通電流が流れてしまうことを回避するため、たとえば、軽負荷時における長いＯＮ／ＯＦＦ時間を想定し、固定のデッドタイムを設定していた。しかしながら、軽負荷時における長いＯＮ／ＯＦＦ時間を想定し固定的にデッドタイムを設定すると、出力の負荷が重くなる方向に変化しＦＥＴのＯＮ／ＯＦＦ時間が段階的に短くなっていくと、その過程において変化するデッドタイムの最適値と上記固定のデッドタイムとの間のずれが徐々に大きくなり、デッドタイム損失が増大することになる。一方、重負荷時にＦＥＴのＯＮ／ＯＦＦ時間にあわせて相対的に短めのデッドタイムに固定すると、重負荷時においては最適設定となり無駄なデッドタイム損失が最少となる一方で、たとえば、軽負荷時にＦＥＴのＯＮ／ＯＦＦ時間が長くなったときにハイ側ＦＥＴとロー側ＦＥＴとの両方が同時にＯＮになるおそれがある。このような問題を解決するため、本実施形態では、電源制御部１１が、負荷の大きさに応じたデッドタイムの最適値を設定することによって、スイッチング電源１におけるデッドタイム損失の低減を図る。ここで、最適値とは、負荷の大きさに応じて定まるデッドタイムの最適な値であり、後述する負荷率が大きくなるほど小さくなる傾向にある。

以下、本実施形態の電源制御装置として動作する電源制御部１１の構成および動作を、図面を用いて説明する。図１において、電源制御部１１は、同期整流における上側および下側のスイッチ、すなわち、ハイ側ＦＥＴ（Ｈｉ＿ＦＥＴ）およびロー側ＦＥＴ（Ｌｏ＿ＦＥＴ）を制御するものである。電源制御部１１は、測定手段としての検出部１１ａと、計算手段としての演算部１１ｂと、生成手段としてのＰＷＭ制御部１１ｃとを備える。検出部１１ａは、図１に示すスイッチング電源１の出力電圧および出力電流を測定する。演算部１１ｂは、検出部１１ａにて得られた電圧値および電流値に基づいて負荷率を計算する。ＰＷＭ制御部１１ｃは、負荷率と、予め計算しておいた負荷率毎のデッドタイムの最適値とを関連付けて記憶する記憶部１１ｄを有し、演算部１１ｂにて得られた負荷率に基づいて、記憶部１１ｄから、その負荷率に対応するデッドタイムの最適値を読み出し、デッドタイムとしてこの最適値が設定されたＰＷＭ信号を生成し出力する。

図５は、本実施形態にかかる電源制御方法の制御フローを示す図であり、図６は、デッドタイム設定の一例を示す図である。図５において、まず、検出部１１ａは、測定ステップとして、予め定めておいた特定期間において、出力電圧および出力電流を測定する（ステップＳ１）。この検出処理では、図６に示すように、特定期間のいずれかの時点において電圧および電流を測定することとしてもよいし、特定期間において測定された電圧の平均および電流の平均を計算することとしてもよい。つぎに、演算部１１ｂは、計算ステップとして、検出部１１ａにて測定された電圧値および電流値に基づいて負荷率を計算する（ステップＳ２）。ここで、「負荷率」とは、電源回路であるＤＣ／ＤＣコンバータ１２の定格出力容量（Ｗ）に対する実際の出力電圧および出力電流に基づいた負荷容量（Ｗ）の比率（あるいはＤＣ／ＤＣコンバータ１２を流れる電流（負荷電流）の定格電流（Ａ）に対する比率）を百分率で表すものである。つまり、負荷率が１００％の状態とは、ＤＣ／ＤＣコンバータ１２に定格電流が流れている状態を意味する。具体的には、演算部１１ｂは、検出部１１ａにより測定された電圧値および電流値から下記（１）式のように負荷率を計算する。

負荷率（％）＝（測定された負荷容量／定格出力容量）×１００ ・・・ （１）
（あるいは、負荷率（％）＝（測定された負荷電流／定格電流）×１００）

そして、ＰＷＭ制御部１１ｃは、生成ステップとして、記憶部１１ｄから、演算部１１ｂにて計算された負荷率に対応付けられたデッドタイムの最適値を読み出し、このデッドタイムが反映されたＰＷＭ信号を生成する（ステップＳ３、図６参照）。図７は、負荷率とデッドタイムの最適値との関係の一例を示す図であり、ここでは、一例として、デッドタイムが２値の場合を記載している。たとえば、負荷率が２０％未満（軽負荷時）の場合は、予め規定しておいた長いデッドタイム（軽負荷時におけるデッドタイムの最適値）を設定し、負荷率が２０％以上（重負荷時）の場合には、予め規定しておいた短いデッドタイム（重負荷時におけるデッドタイムの最適値）を設定する。図８は、軽負荷時のＰＷＭ信号波形の一例を示す図であり、図９は、重負荷時のＰＷＭ信号波形の一例を示す図である。なお、デッドタイムは図７に示すような２値に限らず、負荷率に応じて３値以上であってもよく、たとえば、１０％幅単位に対応付けられた最適値や２０％幅単位に対応付けられた最適値等、特定の負荷率幅（範囲）毎にデッドタイムの最適値を予め対応付けておくこととしてもよい。

以上、電源制御部１１では、特定期間毎（予め設定された所定期間毎）に図５に示す制御フローを実行することにより、負荷率に応じて最適化されたデッドタイムが設定されたＰＷＭ信号を生成し、ＤＣ／ＤＣコンバータ１２内の２つのパワーＭＯＳＦＥＴのスイッチング制御を行っている。

このように、本実施形態の電源制御部１１においては、検出部１１ａが所定期間毎に電源の出力電圧および出力電流を測定し、演算部１１ｂが検出部１１ａにて測定された電圧値および電流値に基づいて電源の負荷率を計算し、ＰＷＭ制御部１１ｃが、演算部１１ｂにて計算された負荷率に対応付けられたデッドタイムが反映されたＰＷＭ信号を生成することとした。これにより、負荷の大きさに応じたデッドタイムの最適値の設定が可能となり、スイッチング電源１におけるデッドタイム損失を低減することができる。また、デッドタイム損失の低減により、電力変換効率の向上および発熱量の低減も可能となる。

なお、上述した本発明の実施形態にかかる電源制御装置および電源制御方法は、上述した実施形態に限定されず、特許請求の範囲に記載された範囲で種々の変更が可能である。

１ スイッチング電源
１１ 電源制御部（電源制御装置）
１１ａ 検出部（測定手段）
１１ｂ 演算部（計算手段）
１１ｃ ＰＷＭ制御部（生成手段）
１１ｄ 記憶部
１２ ＤＣ／ＤＣコンバータ
Ｈｉ＿ＦＥＴ ハイ側ＦＥＴ（スイッチ）
Ｌｏ＿ＦＥＴ ロー側ＦＥＴ（スイッチ）

Claims (3)

1. 同期整流における上側および下側のスイッチを制御する電源制御装置であって、
   スイッチング電源の出力電圧および出力電流を所定期間毎に測定する測定手段と、
   前記測定手段にて得られた電圧値および電流値に基づいて負荷率を計算する計算手段と、
   負荷率毎にデッドタイムを予め記憶しておき、前記計算手段にて得られた負荷率に対応するデッドタイムが設定されたＰＷＭ信号を生成する生成手段と、
   を備えることを特徴とする電源制御装置。
2. 前記生成手段は、
   負荷率毎に前記デッドタイムの最適値を記憶するための記憶部を有し、
   前記記憶部から、前記計算手段にて計算された負荷率に対応付けられたデッドタイムの最適値を読み出し、この値が設定されたＰＷＭ信号を生成する、
   請求項１に記載の電源制御装置。
3. 同期整流における上側および下側のスイッチを制御する電源制御方法であって、
   スイッチング電源の出力電圧および出力電流を所定期間毎に測定する測定ステップと、
   前記測定ステップにおいて得られた電圧値および電流値に基づいて負荷率を計算する計算ステップと、
   負荷率毎に対応付けられたデッドタイムの最適値を予め記憶部に記憶しておき、前記記憶部から、前記計算ステップにおいて計算された負荷率に対応付けられたデッドタイムの最適値を読み出し、この値が設定されたＰＷＭ信号を生成する生成ステップと、
   を含むことを特徴とする電源制御方法。

Images