KR20180004677A - 브릿지리스 인터리브 역률보정회로 및 그 구동방법 - Google Patents

브릿지리스 인터리브 역률보정회로 및 그 구동방법 Download PDF

Info

Publication number
KR20180004677A
KR20180004677A KR1020170085018A KR20170085018A KR20180004677A KR 20180004677 A KR20180004677 A KR 20180004677A KR 1020170085018 A KR1020170085018 A KR 1020170085018A KR 20170085018 A KR20170085018 A KR 20170085018A KR 20180004677 A KR20180004677 A KR 20180004677A
Authority
KR
South Korea
Prior art keywords
switch
boost
inductor
operation mode
power factor
Prior art date
Application number
KR1020170085018A
Other languages
English (en)
Inventor
최우진
반투 안 도안
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Publication of KR20180004677A publication Critical patent/KR20180004677A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

브릿지리스 인터리브 역률보정회로 및 그 구동 방법이 개시된다. 본 발명에 따른 브릿지리스 인터리브 역률보정회로는, 입력 전원과 연결되며 인덕터를 포함하는 적어도 하나의 단일 부스트 레그와, 상기 입력 전원과 연결되며 인덕터 및 저속 다이오드를 포함하는 복수의 병합 부스트 레그를 포함하는 복수의 부스트 레그, 하나의 상기 단일 부스트 레그와 연결되는 단일 스위치 회로와, 적어도 두 개의 상기 병합 부스트 레그와 연결되는 병합 스위치 회로를 포함하는 복수의 스위치 회로 및 상기 스위치 회로와 연결되고, 미리 정해진 동작 구간 및 미리 정해진 전류 측정 시점에 따라 출력 전류를 측정하는 단일 전류 센서를 포함한다.

Description

브릿지리스 인터리브 역률보정회로 및 그 구동방법 {BRIDGELESS INTERLEAVED POWER FACTOR CORRECTION AND METHOD FOR CONTROLING THEREOF}
본 발명은 브릿지리스 인터리브 역률보정회로 및 그 구동방법에 관한 것으로서, 더욱 상세하게는 전기자동차용 배터리 충전 장치를 위한 브릿지리스 인터리브 역률보정회로 및 그 구동방법에 관한 것이다.
브릿지리스(bridgeless) 역률보정회로(Power Factor Correction, PFC) 컨버터는 종래의 부스트(boost) 역률보정회로에 비해 효율면에서 우수한 성능이 발휘된다는 점으로 인해 최근 많은 주목을 받고 있다. 부스트 모스펫(MOSFET)의 바디 다이오드를 이용함으로써 입력 브릿지 다이오드를 제거할 수 있으며, 이로 인해 브릿지리스 인터리브형 역률보정회로(BIPFC)는 종래의 부스트 컨버터에 비해 총 손실의 37% 가량을 절감할 수 있다. 하지만, 이러한 장점에도 불구하고, 종래의 브릿지리스 인터리브형 역률보정회로가 구현된 컨버터는 높은 EMI 노이즈, 회로 구성요소의 낮은 사용률 및 복잡한 피드백 회로에 의해서만 상술한 고효율을 달성할 수 있다는 문제점이 있다.
도 1은 종래 기술에 따른 컨버터의 회로도이다. 도 1의 (a)는 종래의 인터리브형 역률보정회로이고, 도 1의 (b)는 종래 기술에 따른 브릿지리스 인터리브형 역률보정회로이다.
도 1의 (b)에 도시된 바와 같이, 종래의 브릿지리스 인터리브형 역률보정회로(BIPFC)는 인터리브 구성을 사용하는 두 개의 브릿지리스 역률보정회로(BPFC)로 구성되며, 네 개의 부스트 레그(boot leg)를 포함한다. 여기서, 2개의 레그는 PWM(Pulse Width Modulation)로 동작하고, 다른 2개의 레그는 정류기로 동작한다. 복귀 경로상의 인덕터는 입력 저주파 전류를 전달하고, 본체 다이오드만이 이러한 경로에 이용된다. 결과적으로, 종래의 브릿지리스 인터리브형 역률보정회로를 이용할 경우, 저조한 이용률로 인해 회로의 전체 부피가 증가하며 높은 비용이 요구될 수 있다.
또한, 종래의 브릿지리스 인터리브형 역률보정회로(BIPFC)는 피드백 제어 회로에 대한 또다른 문제점을 가지고 있다. 피드백 제어 회로는 출력 전압과 입력 전류를 모두 조절해야 되기 때문에, 입력 전류, 입력 전압 및 출력 전압을 포함하는 많은 요소를 센싱해야 될 필요가 있다. 특히, 전류 제어 루프는 높은 대역폭을 필요로 하므로 고성능 전류 센서가 요구된다.
도시된 바와 같이, 종래의 BIPFC는 네 개의 입력 전류 센서(L1 내지 L4)가 구비되어 있다. 구체적으로, 종래의 BIPFC는 입력측에 4개의 홀 센서(hall sensor)가 구비되거나, 스위치에 4개의 변류기(Current Transformer, CT)가 구비되는 것을 특징으로 한다. 이때, 4개 홀 센서를 사용할 경우 회로를 제작하는 비용이 높아지고, 4개의 변류기를 사용할 경우 복잡한 리셋 회로(reset circuitry)가 요구된다는 문제점이 있다.
한국등록특허 제10-1412821호 한국등록특허 제10-1406476호
본 발명의 일측면은 종래의 인터리브형 역률보정회로에 비해 동작 성능은 향상되면서, 종래의 브릿지리스 인터리브 역률보정회로에 비해 제작 비용이 절감되면서도 콤팩트한 회로로 구현될 수 있는 브릿지리스 인터리브 역률보정회로 및 그 구동방법을 제공한다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 브릿지리스 인터리브 역률보정회로는, 입력 전원과 연결되며 인덕터를 포함하는 적어도 하나의 단일 부스트 레그와, 상기 입력 전원과 연결되며 인덕터 및 저속 다이오드를 포함하는 복수의 병합 부스트 레그를 포함하는 복수의 부스트 레그, 하나의 상기 단일 부스트 레그와 연결되는 단일 스위치 회로와, 적어도 두 개의 상기 병합 부스트 레그와 연결되는 병합 스위치 회로를 포함하는 복수의 스위치 회로 및 상기 스위치 회로와 연결되고, 미리 정해진 동작 구간 및 미리 정해진 전류 측정 시점에 따라 출력 전류를 측정하는 단일 전류 센서를 포함한다.
상기 복수의 부스트 레그는 제1 부스트 레그 내지 제4 부스트 레그를 포함하고, 상기 제1 부스트 레그 및 상기 제4 부스트 레그는 상기 단일 부스트 레그이고, 제2 부스트 레그 및 제3 부스트 레그는 상기 병합 부스트 레그일 수 있다.
상기 복수의 스위치 회로는 제1 스위치 회로 내지 제3 스위치 회로를 포함하고, 상기 제1 스위치 회로는 상기 제1 부스트 레그와 연결되고, 제2 스위치 회로는 상기 제2 부스트 레그 및 상기 제3 부스트 레그와 병렬로 연결되며, 상기 제3 스위치 회로는 상기 제4 부스트 레그와 연결될 수 있다.
상기 스위치 회로는 고속 다이오드 및 스위치를 포함하고, 상기 저속 다이오드는 상기 고속 다이오드와 직렬로 연결되어 상기 입력 전원의 순환 전류를 차단할 수 있다.
상기 브릿지리스 인터리브 역률보정회로는, 스위칭 주파수가 라인 주파수보다 높은 상태인 경우, 라인 전압의 1/2주기마다 상기 입력 전원으로부터 공급되는 입력 전압의 극성을 변화시키는 부스트 컨버터로 동작될 수 있다.
상기 브릿지리스 인터리브 역률보정회로는, 상기 라인 전압의 1/2주기동안 변화되는 듀티 사이클 값이 미리 정해진 기준값보다 작은 경우, 상기 복수의 스위치 회로가 제1 동작 모드 내지 제3 동작 모드 중 어느 하나의 동작 모드로 작동되도록 제어하고, 상기 듀티 사이클 값이 상기 기준값보다 큰 경우, 상기 복수의 스위치 회로가 제4 동작 모드 내지 제6 동작 모드 중 어느 하나의 동작 모드로 작동되도록 제어할 수 있다.
상기 복수의 스위치 회로는, 상기 듀티 사이클 값이 미리 정해진 값보다 작은 경우, 상기 라인 전압의 1/2주기를 구성하는 제1 구간은 제1 동작 모드로 제어되고, 상기 제1 구간 이후의 제2 구간은 제2 동작 모드로 제어되고, 상기 제2 구간 이후의 제3 구간은 제3 동작 모드로 제어되며, 상기 제3 구간 이후의 제4 구간은 상기 제2 동작 모드로 제어되고, 상기 듀티 사이클 값이 미리 정해진 값보다 큰 경우, 상기 라인 전압의 1/2주기를 구성하는 제1 구간은 제4 동작 모드로 제어되고, 상기 제1 구간 이후의 제2 구간은 제5 동작 모드로 제어되고, 상기 제2 구간 이후의 제3 구간은 상기 제4 동작 모드로 제어되며, 상기 제3 구간 이후의 제4 구간은 제6 동작 모드로 제어될 수 있다.
상기 복수의 스위치 회로가 제1 스위치 회로 내지 제3 스위치 회로로 마련되는 경우, 상기 브릿지리스 인터리브 역률보정회로는, 상기 제1 동작 모드 및 상기 제6 동작 모드에서 상기 제1 스위치 회로의 제1 스위치와 상기 제3 스위치 회로의 제3 스위치는 턴오프 시키고, 제2 스위치 회로의 제2 스위치는 턴온시키고, 상기 제2 동작 모드에서 상기 상기 제1 스위치 내지 상기 제3 스위치를 턴오프시키고, 상기 제3 동작 모드에서 상기 제1 스위치 및 상기 제3 스위치는 턴온시키고, 상기 제2 스위치는 턴오프시키고, 상기 제4 동작 모드에서 상기 제1 스위치 내지 상기 제3 스위치를 턴온시키며, 상기 제5 동작 모드에서 상기 제1 스위치 내지 상기 제3 스위치는 턴온시키고, 상기 제2 스위치는 턴오프시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 인덕터가 구비된 복수의 부스트 레그와, 적어도 하나의 상기 부스트 레그와 연결되는 복수의 스위칭 회로와, 상기 인덕터로부터 전달된 출력 전류를 감지하는 단일 전류 센서를 포함하는 브릿지리스 인터리브 역률보정회로의 동작 방법은, 상기 복수의 스위칭 회로는, 라인 전압의 소정 주기동안 변화되는 듀티 사이클 값을 미리 정해진 기준값과 비교한 결과에 따라 각각의 스위치 회로의 동작 모드가 제어되고, 상기 단일 전류 센서는, 상기 각각의 스위치 회로의 온오프 조합에 따라 상기 출력 전류를 측정할지 여부가 결정된다.
상기 부스트 레그는, 입력 전원과 연결되며 인덕터를 포함하는 적어도 하나의 단일 부스트 레그와, 상기 입력 전원과 연결되며 인덕터 및 저속 다이오드를 포함하는 복수의 병합 부스트 레그를 포함하며, 상기 스위치 회로는, 하나의 상기 단일 부스트 레그와 연결되는 단일 스위치 회로와, 적어도 두 개의 상기 병합 부스트 레그와 연결되는 병합 스위치 회로를 포함할 수 있다.
상기 스위치 회로는, 상기 라인 전압의 1/2주기동안 변화되는 듀티 사이클 값이 미리 정해진 기준값보다 작은 경우, 제1 동작 모드 내지 제3 동작 모드 중 어느 하나의 동작 모드로 동작되고, 상기 듀티 사이클 값이 상기 기준값보다 큰 경우, 제4 동작 모드 내지 제6 동작 모드 중 어느 하나의 동작 모드로 동작될 수 있다.
상술한 본 발명의 일측면에 따르면, 적어도 두 개의 병합 부스트 레그를 하나의 고속 다이오드에 병합함으로써, 종래의 기술보다 더욱 적은 능동 소자로 구현되면서도 높은 디바이스 이용률을 가질 수 있다. 또한, 단일 전류 센서를 이용함으로써, 종래의 선형 평균 전류 제어 방식을 통한 전류 센싱 기법에 비해 회로의 크기가 소형화되고 저비용으로 회로를 제작할 수 있다.
도 1은 종래 기술에 따른 인터리브형 역률보정회로 및 브릿지리스 역률보정회로의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 브릿지리스 인터리브 역률보정회로가 개략적으로 구현된 회로도이다.
도 3 내지 도 5는 도 2의 브릿지리스 인터리브 역률보정회로의 동작 특성 및 구동 원리가 도시된 도면이다.
도 6 내지 도 7은 도 2의 전류 센서(500)의 구체적인 동작 방법이 도시된 도면이다.
도 9 내지 도 16은 도 2의 브릿지리스 인터리브 역률보정회로의 실험 결과를 나타낸 도면이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예와 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 브릿지리스 인터리브 역률보정회로(1000)의 개략적인 구성이 도시된 회로도이다.
본 실시예에 따른 브릿지리스 인터리브 역률보정회로(1000)는 전기 자동차의 충전기에 구현될 수 있으며, 구체적으로는 자동차의 레벨 2 온-보드(level 2 on-board) 배터리 충전기를 위한 단일 위상 역률보정회로(Power Factor Correction, PFC)가 구현된 컨버터일 수 있다.
구체적으로, 본 실시예에 따른 브릿지리스 인터리브 역률보정회로(1000)는 입력 전원(100), 배터리(200), 복수의 부스트 레그(300), 스위치 회로(400) 및 단일 전류 센서(500)를 포함한다.
복수의 부스트 레그(boost leg, 300)는 입력전원(100)과 병렬로 연결될 수 있다. 부스트 레그는 입력 전원(100)으로부터 공급받는 입력 전압(Vac)를 스위치 회로(400)로 전달할 수 있다. 즉, 각각의 부스트 레그(300)는 일단은 입력 전원(100)과 연결되고, 타단은 스위치 회로(400)와 연결될 수 있다.
또한, 각각의 부스트 레그(300)는 스위치 회로(400)의 제어에 따라 에너지를 저장하거나 방출하는 인덕터(L1, L2, L3, L4)를 포함한다. 하나의 부스트 레그(310, 320, 330, 340)은 하나의 인덕터(L1, L2, L3, L4)가 구비될 수 있다. 예를 들어, 제1 부스트 레그(310)에는 제1 인덕터(L1)를 포함하고, 제2 부스트 레그(320)에는 제2 인덕터(L2)가 마련되어 있을 수 있다.
이러한 입력전원(100)과 병렬로 연결되는 부스트 레그는 최소 2개 이상 마련되며, 도시된 바와 같이 네 개의 부스트 레그(310, 320, 330, 340)로 구성되는 것이 바람직하다. 하지만, 부스트 레그의 개수는 2개 이상이기만 하면 구비되는 개수에는 제한이 없으며, 사용 환경에 따라 다양하게 변경될 수 있다. 이하에서는, 도시된 바와 같이 네 개의 부스트 레그(310, 320, 330, 340)가 마련되는 것으로 가정하여 설명하기로 한다.
한편, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 복수의 부스트 레그 중 적어도 두 개의 부스트 레그에는 저속 다이오드(Da1, Da2)가 구비될 수 있다. 도시된 바와 같이, 제1 부스트 레그(310)는 제1 인덕터(L1)를 포함하고, 제4 부스트 레그(340)는 제4 인덕터(L4)를 포함할 수 있다. 반면, 제2 부스트 레그(320)는 제2 인덕터(L2)와 함께 제1 저속 다이오드(Da1)를 더 포함하고, 제3 부스트 레그(330)는 제3 인덕터(L3)와 함께 제2 저속 다이오드(Da2)를 더 포함할 수 있다. 이하에서는, 설명의 편의를 위해, 제1 부스트 레그(310), 제4 부스트 레그(340)와 같이, 인덕터로만 구성된 부스트 레그를 단일 부스트 레그로 정의하고, 제2 부스트 레그(320) 및 제3 부스트 레그(340)와 같이, 인덕터 및 저속 다이오드를 함께 포함하는 부스트 레그를 병합 부스트 레그로 정의하여 설명하기로 한다.
스위치 회로(400)는 적어도 하나의 부스트 레그와 연결되며, 복수의 고속 다이오드(D1, D2, D3)와 복수의 스위치(S1, S2, S3)를 포함할 수 있다. 스위치 회로(400)는 복수 개로 마련될 수 있으며, 하나의 스위치 회로는 하나의 고속 다이오드와 하나의 스위치를 포함할 수 있다. 구체적으로, 제1 스위치 회로(410)는 제1 고속 다이오드(D1)와 제1 스위치(S1)로 구성되고, 제2 스위치 회로(420)는 제2 고속 다이오드(D2)와 제2 스위치(S2)로 구성되며, 제3 스위치 회로(430)는 제3 고속 다이오드(D3)와 제3 스위치(S3)로 구성될 수 있다.
이때, 스위치 회로를 구성하는 고속 다이오드와 스위치는 연결되는 부스트 레그에 대하여 병렬로 연결될 수 있다. 예를 들어, 제1 스위치 회로(410)와 제1 부스트 레그(310)는 제1 접점(10)을 통해 연결되며, 이때 제1 스위치 회로(410)를 구성하는 제1 고속 다이오드(D1)와 제1 스위치(S1)는 제1 접점(10)을 기준으로 서로 병렬로 연결될 수 있다. 이와 유사한 방법으로, 제2 스위치 회로(420)를 구성하는 제2 고속 다이오드(D2)와 제2 스위치(S2)는 제2 접점(20) 또는 제3 접점(30)을 기준으로 서로 병렬로 연결되며, 제3 스위치 회로(430)를 구성하는 제3 고속 다이오드(D3)와 제3 스위치는 제4 접점(40)을 기준으로 서로 병렬로 연결될 수 있다.
복수의 고속 다이오드(D1, D2, D3)는 저속 다이오드(Da1, Da2)에 비해 정류 속도가 빠른 다이오드일 수 있다. 그리고, 복수의 스위치(S1, S2, S3)는 BJT, JFET, MOSFET 등으로 마련될 수 있으며, 이하의 설명에서는 복수의 스위치(S1, S2, S3)가 MOSFET 스위치로 마련된 것을 예로 들어 설명한다.
한편, 제1 스위치 회로(410), 제2 스위치 회로(420) 및 제3 스위치 회로(430)는 적어도 하나의 부스트 레그와 연결될 수 있다. 도시된 바와 같이, 제1 스위치 회로(410)는 제1 부스트 레그(310)와 연결되고, 제2 스위치 회로(420)는 제2 부스트 레그(320)와 제3 부스트 레그(330)와 연결되며, 제3 스위치 회로(430)는 제4 부스트 레그(340)와 연결될 수 있다. 즉, 스위치 회로(400)는 하나의 부스트 레그와 연결되거나, 두 개 이상의 부스트 레그와 연결될 수 있다.
이때, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 부스트 레그가 인덕터만으로 구성된 단일 부스트 레그일 경우, 어느 하나의 단일 부스트 레그와 어느 하나의 스위치 회로가 1:1로 연결되는 것을 특징으로 할 수 있다. 또한, 부스트 레그가 인덕터와 저속 다이오드로 구성된 병합 부스트 레그인 경우, 하나의 스위치 회로에 적어도 두 개의 병합 부스트 레그가 연결되는 것을 특징으로 할 수 있다. 이하에서는, 설명의 편의를 위해 단일 부스트 레그와 연결되는 스위치 회로를 단일 스위치 회로로 구분하고, 적어도 두 개의 병합 부스트 레그와 연결되는 스위치 회로를 병합 스위치 회로로 구분하여 설명하기로 한다. 즉, 도시된 실시예에서는, 제1 부스트 레그(310)와 연결된 제1 스위치 회로(410)와, 제4 부스트 레그(340)와 연결된 제3 스위치 회로(430)는 단일 스위치 회로이고, 제2 부스트 레그(320) 및 제3 부스트 레그(330)와 연결된 제2 스위치 회로(420)는 병합 스위치 회로로 정의될 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 브릿지리스 인터리브 역률보정회로(1000)는 스위치 회로의 개수가 부스트 레그의 개수보다 작은 것을 특징으로 할 수 있다.
전류 센서(500)는 스위치 회로(400)와 연결되어 어느 하나의 스위치 회로(410 내지 430)로부터 전달되는 전류의 세기를 측정할 수 있다. 전류 센서(500)는 미리 정해진 동작 구간 및 동작 모드에 따라 전류 측정 시기가 제어될 수 있다. 이와 관련된 구체적인 설명은 후술하기로 한다.
종합하면, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 적어도 두 개의 병합 부스트 레그가 적어도 두 개의 저속 다이오드(보조 다이오드, Da1, Da2)에 의해 하나의 병합 스위치 회로에 의해 병합될 수 있다. 그리고, 적어도 두 개의 저속 다이오드(Da1, Da2)는 병합 스위치 회로(420)를 구성하는 제2 고속 다이오드(D2)와 직렬로 연결되어 입력 전원(100)의 순환 전류를 차단할 수 있다. 다시 말해, 병합 부스트 레그를 구성하는 보조 다이오드(Da1, Da2)는 역회복(reverse recovery) 문제를 방지시킬 수 있으며, 저가의 저속 다이오드로 구현될 수 있다. 결과적으로, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 종래의 브릿지리스 인터리브 역률보정회로에 비해 전력 손실 효율은 향상되면서도 제작 비용은 감소될 수 있다. 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 효과는 도 9 내지 도 16을 참조하여 후술하기로 한다.
도 3 내지 도 4는 도 2의 브릿지리스 인터리브 역률보정회로(1000)의 구체적인 동작 특성 및 구동 원리가 도시된 도면이다.
스위칭 주파수가 라인 주파수보다 월등히 높은 상태에서, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 라인 전압의 1/2주기마다 입력 전압의 극성을 변화시키는 부스트 컨버터로 동작될 수 있다. 이때, 라인 주기(line cycle)의 1/2주기 동안, 라인 전압은 0에서부터 피크 값까지 변화하고, 이에 따라 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 듀티 사이클(duty cycle)은 0에서 1에 근접한 값까지 변동 될 수 있다.
이 과정에서, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 듀티 사이클이 미리 정해진 값보다 작은 경우와, 듀티 사이클 미리 정해진 값보다 큰 경우 서로 다른 동작 모드로 동작될 수 있다. 이하에서는, 미리 정해진 값이 0.5인 경우로 정의하여 설명하기로 한다.
먼저, 도 3은 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 듀티 사이클이 0.5보다 작은 경우에서의 구체적인 동작 과정이 도시된 도면이다.
구체적으로, 도 3은 양의 반 사이클(positive half cycle) 동작 중 0.5보다 작은 듀티 주기에 대한 컨버터의 세 가지 서로 다른 모드(제1 동작 모드 내지 제3 동작 모드)가 도시된 도면이다. 이러한 조건(양의 반 사이클(positive half cycle) 동작 중 0.5보다 작은 듀티 주기를 가지는 경우)에서의 컨버터의 파형은 도 5의 (a)에 도시된 파형과 같은 형상을 가질 수 있다. 이때, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 스위칭 주파수가 입력 라인 전압의 주파수보다 월등히 높기 때문에, 입력 전원(100)으로부터 제공받는 입력 전압은 일정한 것으로 가정하여 설명하기로 한다.
양의 반 사이클(positive half cycle) 동작 중 0.5보다 큰 듀티 주기가 t0~t4의 시구간을 가질 경우, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 네 구간에 따라 서로 다른 동작 모드로 동작될 수 있다. 이하에서는, 이러한 네 구간을 제1 구간(t0~t1), 제2 구간(t1~t2), 제3 구간(t2~t3) 및 제4 구간, (t3~t4)으로 구분하여 설명하기로 한다.
우선, 도 3의 (a)는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)가 제1 구간(t0~t1)에서 동작하는 구체적인 동작 과정이 도시된 도면이다. 도시된 바와 같이, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 제1 구간의 t0 시점에서, 제1 스위치(S1)와 제3 스위치(S3)는 오프(off) 상태이고, 제2 스위치(S2)는 턴-온(turn on)되는 제1 동작 모드로 제어될 수 있다. 제1 구간 동안, 제1 인덕터(L1)내의 전류는 선형적으로 감소하고, 제1 고속 다이오드(D1)와 제3 스위치(S3)의 몸체 다이오드(body diode)를 통해 부하로 에너지를 전달할 수 있다. 제1 인덕터(L1)내의 전류량의 변화를 수학식으로 나타내면 다음과 같다.
Figure pat00001
여기서, iL1은 제1 인덕터(L1) 내의 전류를 의미한다.
한편, 제2 인덕터(L2) 내의 전류의 변화량은 하기의 수학식 2에 의해 결정된 기울기에 따라 선형적으로 증가할 수 있다. 그리고, 제1 저속 다이오드(Da1), 제2 스위치(S2) 및 제3 스위치(S3)의 몸체 다이오드를 제2 인덕터(L2)에 에너지를 저장할 수 있다.
Figure pat00002
여기서, iL2은 제2 인덕터(L2) 내의 전류를 의미한다. 그리고, 제4 인덕터(L4)의 전류는 제1 인덕터(L1) 내의 전류(iL1)와 제2 인덕터(L2) 내의 전류(iL2)의 합으로 표현될 수 있다.
다음으로, 도 3의 (b)는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)가 제2 구간(t1~t2)에서 동작하는 구체적인 동작 과정이 도시된 도면이다.
제2 구간의 t1 시점에서, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 제1 구간에서 턴온된 제2 스위치(S2)는 턴-오프되는 도록 제어하고, 제1 스위치(S1) 및 제3 스위치(S3) 또한 오프 상태가 유지되도록 제어되는 제2 동작 모드로 작동될 수 있다. 이러한 제2 구간에서, 제1 인덕터(L1)내의 전류는 선형적으로 감소하며, 이를 수학식으로 표현하면 다음과 같다.
Figure pat00003
상술한 제어 과정에 따라, 제1 고속 다이오드(D1) 및 제3 스위치(S3)의 몸체 다이오드를 통해 제1 구간동안 제1 인덕터(L1)에 저장된 에너지를 부하로 전달할 수 있다. 제2 구간에서는 모든 스위치가 오프된 상태이므로, 제2 인덕터(L2) 내의 전류 또한 선형적으로 감소할 수 있다(수학식 4). 그리고, 제1 저속 다이오드(Da1), 제2 고속 다이오드(D2) 및 제3 스위치(S3)의 몸체 다이오드를 통해 부하로 에너지가 전달될 수 있다.
Figure pat00004
계속해서, 도 3의 (c)는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)가 제3 구간(t2~t3)에서 동작하는 구체적인 동작 과정이 도시된 도면이다.
제3 구간의 t2 시점에서, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 제1 스위치(S1) 및 제3 스위치(S3)는 턴-온되고, 제2 스위치(S2)는 오프상태가 유지되도록 제어되는 제3 동작 모드로 작동될 수 있다. 즉, 제3 구간 동안, 제1 인덕터(L1)내의 전류는 선형적으로 증가하며, 하기의 수학식 5에 의해 산출된 기울기로 제1 스위치(S1) 및 제3 스위치(S3)에 의해 형성된 루프를 통해 에너지를 제1 인덕터(L1)에 저장할 수 있다. 반면, 제2 인덕터(L2)내의 전류는 선형적으로 감소하고, 하기의 수학식 6에 의해 산출된 변화량에 따라 제1 저속 다이오드(Da1), 제2 고속 다이오드(D2) 및 제3 스위치(S3)의 몸체 다이오드를 통해 부하로 에너지를 전달할 수 있다.
Figure pat00005
Figure pat00006
한편, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 제4 구간에서의 동작 과정은 제2 구간에서의 동작 과정과 동일하므로, 반복되는 설명은 생략하기로 한다. 요약하면, 도 3의 (b)에 도시된 바와 같이, 제4 구간의 t3 시점에서, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 제3 구간에서 턴온된 제1 스위치(S1) 및 제3 스위치(S3)를 턴-오프시키고, 제2 스위치(S2)를 오프 상태가 유지되도록 제어할 수 있다. 결론적으로, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 듀티값이 0.5보다 작은 경우 미리 정해진 시간 구간 동안 제1 동작 모드-제2 동작 모드-제3 동작 모드-제2 동작 모드 순으로 작동될 수 있다.
상술한 바에 따르면, 제1 구간 또는 제3 구간에서 제1 인덕터(L1)내의 전류와 제2 인덕터(L2)내의 전류는 동일하다. 따라서, 전류 센서(500)는 제1 구간 또는 제3 구간에서 출력 전류를 센싱하는 경우, 제1 인덕터(L1)및 제2 인덕터(L2)내의 전류량을 측정할 수 있다. 이때, 입력 전압이 라인 주기의 양의 절반 상에 있을 경우, 제1 스위치(S1)와 제2 스위치(S2)는 활성화된 스위치로 동작하고, 제3 스위치(S3)는 정류기로 동작할 수 있다.
다음으로, 도 4는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 듀티가 0.5보다 큰 경우에서의 구체적인 동작 과정이 도시된 도면이다.
구체적으로, 도 4는 양의 반 사이클(positive half cycle) 동작 중 0.5보다 큰 듀티 주기에 대한 컨버터의 세 가지 서로 다른 모드가 도시된 도면이다. 이러한 조건(양의 반 사이클(positive half cycle) 동작 중 0.5보다 큰 듀티 주기를 가지는 경우)에서의 컨버터의 파형은 도 5의 (b)에 도시된 파형과 같은 형상을 가질 수 있다.
도 4의 (a)는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)가 미리 정해진 기준값보다 큰, 즉 듀티 사이클이 0.5보다 큰 제1 구간(t0~t1)에서 동작하는 구체적인 동작 과정이 도시된 도면이다.
이 구간의 시점 t0에서, 본 발명에 따른 BIPFC(1000)는 제1 내지 제3 스위치(S1, S2, S3)가 턴-온 시키는 제4 동작 모드로 작동도록 제어될 수 있다. 제4 동작 모드로 동작되는 동안, 제1 인덕터(L1)의 전류는 선형적으로 증가하고, 제1 스위치(S1) 및 제3 스위치(S3)를 통해 제1 인덕터(L1)에 에너지가 저장될 수 있다. 이와 유사하게, 제2 인덕터(L2) 내의 에너지는 제1 저속 다이오드(Da1), 제2 스위치(S2) 및 제3 스위치(S3)에 의해 형성된 전류 루프를 통해 증가될 수 있다. 이때, 제4 인덕터(L4)내의 전류량은 하기의 수학식 7에 의해 산출된 제1 인덕터(L1)의 전류 변화량과, 수학식 8에 의해 산출된 제2 인덕터(L2)의 전류 변화량의 합으로 정의될 수 있다.
Figure pat00007
Figure pat00008
계속해서, 도 4의 (b)는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)가 미리 정해진 기준값보다 큰, 즉 듀티 값이 0.5보다 큰 제2 구간(t1~t2)에서 동작하는 구체적인 동작 과정이 도시된 도면이다.
제2 구간의 시작 시점 t1에서, 본 발명에 따른 BIPFC(1000)는 제2 스위치(S2)는 턴-오프되고, 제1 스위치(S1)및 제3 스위치(S3)는 온 상태가 유지되는 제5 동작 모드로 작동되도록 제어될 수 있다. 제2 구간 동안 제1 인덕터(L1)의 전류는 하기의 수학식 9에 의해 산출된 기울기에 따라 선형적으로 증가하며, 이는 제1 인덕터(L1)에 에너지가 저장됨을 의미한다. 반면, 제1 구간동안 제2 인덕터(L2)내의 에너지는 제1 저속 다이오드(Da1), 제2 고속 다이오드(D2) 및 제3 스위치(S3)를 통해 부하로 방출될 수 있다. 제2 인덕터(L2)의 전류의 변화량은 다음의 수학식 10에 의해 산출될 수 있다.
Figure pat00009
Figure pat00010
제3 구간에서의 동작 모드는 제1 구간에서의 동작 모드와 동일하게 설정될 수 있다. 즉, 제3 구간의 시점 t2에서, 본 발명에 따른 BIPFC(1000)는 제1 내지 제3 스위치(S1, S2, S3)가 턴-온 시키는 제4 동작 모드로 작동도록 제어될 수 있다. 제3 구간에서의 인덕터 내의 전류의 변화량은 상술한 수학식 7 내지 8을 참조한 제1 구간에서의 전류량과 동일할 수 있다.
마지막으로, 도 4의 (c)는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)가 미리 정해진 기준값보다 큰, 즉 듀티 값이 0.5보다 큰 제4 구간(t3~t4)에서 동작하는 구체적인 동작 과정이 도시된 도면이다.
제4 구간의 시작 시점 t3에서, 제2 스위치(S2)는 턴-온되고, 제1 스위치(S1) 및 제3 스위치(S3)은 오프상태가 유지되는 제6 동작 모드로 동작되도록 제어될 수 있다. 이는, 도 3의 (a)에서 상술한 제1 동작 모드와 유사한 스위치 제어 모드일 수 있다.
제4 구간 동안, 제1 인덕터(L1)의 전류는 선형적으로 감소하고, 하기 수학식 11에 의해 산출된 기울기에 따른 에너지량만큼 제1 고속 다이오드(D1)과 제3 스위치(S3)의 몸체 다이오드를 통해 부하로 선형적으로 방출될 수 있다. 그리고, 제2 인덕터(L2)는 제1 저속 다이오드(Da1), 제2 스위치(S2) 및 제3 스위치(S3)의 몸체 다이오드를 통해 에너지를 공급받을 수 있다. 공급받는 에너지량은 하기 수학식 12에 의해 산출될 수 있다.
Figure pat00011
Figure pat00012
상술한 도 4를 참조한 내용을 요약하면, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 듀티 사이클의 값이 0.5보다 큰 경우 미리 정해진 시간 구간 동안 제4 동작 모드-제5 동작 모드-제4 동작 모드-제6 동작 모드 순으로 작동될 수 있다.
상술한 바에 따르면, 제2 구간 또는 제4 구간에서 제1 인덕터(L1)내의 전류와 제2 인덕터(L2)내의 전류는 동일하다. 따라서, 전류 센서(500)는 제2 구간 또는 제4 구간에서 출력 전류를 센싱하는 경우, 제1 인덕터(L1)및 제2 인덕터(L2)내의 전류량을 측정할 수 있다. 이때, 입력 전압이 라인 주기의 양의 절반 상에 있을 경우, 제1 스위치(S1)와 제2 스위치(S2)는 활성화된 스위치로 동작하고, 제3 스위치(S3)는 정류기로 동작할 수 있다.
한편, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 입력 전압의 음의 절반의 라인 주기에서의 동작 방법은 입력 전압의 양의 절반의 주기 동안의 동작과 동일한 동작 모드로 작동되도록 제어될 수 있다.
도 6 내지 도 8은 도 1의 전류 센서(500)의 구체적인 동작 방법이 도시된 도면이다.
도 6은 범용적인 2-위상 인터리브형 역률보정회로(general 2-phase interleaved PFC)의 회로도이다. 먼저, 도 6 내지 도 7을 참조하여 범용적인 2-위상 인터리브형 역률보정회로에서의 전류 감지 방법을 설명한 후, 도 8을 참조하여 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)를 구성하는 전류 센서(500)의 구체적인 전류 감지 방법을 설명하기로 한다.
범용적인 2-위상 인터리브형 역률보정회로는 스위치가 오프 상태일 때의 값은 0으로, 온 상태일 때의 값은 1로 설정될 때, 표 1에 나열된 네 가지 종류의 스위치 조합을 가질 수 있다. 도시된 바와 같이, 스위치 조합 1 또는 4에서, 출력 전류를 모든 인덕터 전류의 합이거나 그 값이 0이 되므로, 스위치 조합이 1, 4인 경우는 하나의 인덕터에 대한 출력 전류를 감지할 수 없다.
Figure pat00013
반면, 스위치 조합이 조합 2 또는 3일 때 어느 하나의 인덕터로부터 전달된 전류량을 측정할 수 있다. 도 7의 (a)는 범용적인 2-위상 인터리브형 역률보정회로에서 조합 2에 따른 스위치 조합의 일 예를 나타내는 도면이고, 도 7의 (b)는 조합 3에 따른 스위치 조합의 일 예를 나타내는 도면이다. 이와 같이, 출력 전류의 측정이 스위치 조합 2 또는 스위치 조합 3인 시간 구간 동안에 수행되면, 입력 전압에 따라 입력 전류를 형성하는 전류 제어기에 대한 입력 전류값을 획득할 수 있다.
이때, 듀티 사이클의 값은 입력 전압이 라인 주기의 1/2 주기 이내에서, 0부터 피크값까지 변화함에 따라 최대값에서 최소값을 가질 수 있다. 듀티 사이클의 값, 즉 듀티값이 최대값 또는 최소값에 도달할 때, 스위치 조합 2 또는 스위치 조합 3의 구간 시간은 가장 짧은 시간 구간을 가질 수 있다.
이를 기초로, 본 발명에 따른 단일 전류 센서(500)의 구체적인 전류 측정 방법을 설명하기로 한다.
도 8은 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 전류 측정 방법의 구체적인 과정이 도시된 도면이다.
구체적으로, 도 8은 단일 전류 센서(500)가 라인 주기(line cycle)의 양의 1/2주기(positive half)동안 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)를 통해 전류를 샘플링하는 방법이 도시된 도면이다.
도시된 실시예에서, 단일 전류 센서(500)는 복수의 스위치(S1, S2, S3)의 펄스 폭 변조(Pulse Width Modulation, PWM) 제어신호와 동기화되며, 180°의 위상 시프트를 갖는 두 개의 대칭 PWM 캐리어가 적용된 것으로 가정하여 설명하기로 한다.
t1 내지 t2 구간 동안, 출력 전류는 제1 인덕터(L1)의 전류와 동일할 수 있다. 이를 수학식으로 표현하면 다음과 같다.
Figure pat00014
수학식 1, 11, 12로부터, 출력 전류는 아래의 수학식 14와 같이 유도될 수 있다.
Figure pat00015
도 8의 (a)와 (b)에 도시된 바와 같이, ts1 시점에서 PWM1의 캐리어는 0에 도달하고, 출력 전류는 제1 인턱터 전류(iL1)의 평균값과 동일하다. 이를 수학식으로 표현하면 다음과 같다.
Figure pat00016
즉, 단일 전류 센서(500)는 t1 내지 t2 구간의 중간 시점인 ts1 시점에 출력 전류를 샘플링할 수 있다. 이에 따라, 단일 전류 센서(500)는 PWM주기에서 제1 인덕터(L1)의 평균 전류값을 측정할 수 있다.
이와 유사하게, ts2 시점에서 PWM2의 캐리어는 0에 도달하고, 이 때의 출력 전류는 제2 인턱터 전류(iL2)의 PWM 주기의 평균값과 동일하다. 이를 수학식으로 표현하면 다음과 같다.
Figure pat00017
단일 전류 센서(500)에 의해 측정된 제1 인덕터(L1)와 제2 인덕터(L2)의 선형화된 전류값은 두 개의 병렬 전류 루프에 대한 피드백 신호일 수 있다. 그런 이유로, 두 개의 전류 루프는 해당 전류 루프의 레퍼런스를 따르도록 피드백 신호를 강제한다. 따라서, 본 발명에 따른 단일 전류 센서(500)에 의한 전류 측정 방법은 제1 인덕터(L1)와 제2 인덕터(L2) 사이의 전류를 동일하게 공유하고, 라인 주기의 양의 1/2주기에서 입력 전압을 따르는 입력 전류를 형성하도록 할 수 있다.
이를 종합하면, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)에 구현된 단일 전류 센서(500)는, 라인 주기의 양의 1/2주기에서 듀티값이 0.5보다 작은 경우(도 8의 (a)), 제1 스위치(S1)와 제3 스위치(S3)오프 상태이고, 제2 스위치(S2)는 온 상태인 시간 구간(t1~t2 구간)에서, t1 시점과 t2 시점의 중간 시점(ts1)에서 출력되는 전류를 측정하도록 제어될 수 있다. 이를 도 5의 (a)를 다시 참조하여 바꾸어 말하면, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 제1 구간(t0~t1)에서 제1 동작 모드(제1 스위치(S1)와 제3 스위치(S3)는 턴오프, 제2 스위치(S2)는 턴온 상태)로 동작하며, 이때 단일 전류 센서(500)는 제1 구간의 중간 시점에 출력 전류를 측정할 수 있다. 이 경우, 단일 전류 센서(500)에 의해 측정되는 출력 전류값은 상술한 수학식 15에 나타난 바와 같이, 제1 인덕터(L1) 내의 전류값의 평균과 동일할 수 있다.
그리고, 도 8의 (a)에서, 제1, 3 스위치(S1, S3)는 턴온 상태이고 제2 스위치(S2)는 턴오프 상태인 t3~t4구간은 도 5의 (a)의 제3 구간(t2~t3)과 대응될 수 있다. 이 경우, 단일 전류 센서(500)는 제3 구간(t2~t3)에서 t2 시점과 t3 시점의 중간 시점에서 출력되는 전류를 측정하도록 설계될 수 있다. 이때, 단일 전류 센서(500)에 의해 측정되는 출력 전류값은 상술한 수학식 16에 나타난 바와 같이, 제2 인덕터(L2) 내의 전류값의 평균과 동일할 수 있다.
결과적으로, 따라서, 전류 센서(500)는 제1 구간 또는 제3 구간에서 출력 전류를 센싱하는 경우, 제1 인덕터(L1)및 제2 인덕터(L2)내의 전류량을 측정할 수 있다. 이때, 입력 전압이 라인 주기의 양의 절반 상에 있을 경우, 상술한 바와 같이 제1 스위치(S1)와 제2 스위치(S2)는 활성화된 스위치로 동작하고, 제3 스위치(S3)는 정류기로 동작할 수 있다.
또한, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)에 구현된 단일 전류 센서(500)는, 라인 주기의 양의 1/2주기에서 듀티값이 0.5보다 큰 경우(도 8의 (b)), 제1, 3 스위치(S1, S3)는 턴오프 상태이면서, 제2 스위치는 턴온 상태인 t1~t2 구간(도 5의 t3~t4 구간에 대응)에서 출력 전류를 센싱할 수 있다. 그리고, 단일 전류 센서(500)는 제1, 3 스위치(S1, S3)는 턴온 상태이면서, 제2 스위치는 턴오프 상태인 t3~t4 구간(도 5의 t1~t2 구간에 대응)에서 출력 전류를 센싱할 수 있다.
요약하면, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 라인 주기의 양의 1/2주기에서 듀티값이 0.5보다 작은 경우, 미리 정해진 시간 구간별로 제1 동작 모드 내지 제4 동작 모드 중 어느 하나의 동작 모드에 따라 동작되며, 이때 단일 전류 센서(500)는 제1 동작 모드 및 제3 동작 모드로 동작되는 시간 구간에서 출력 전류를 센싱할 수 있다. 그리고, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 라인 주기의 양의 1/2주기에서 듀티값이 0.5보다 큰 경우, 미리 정해진 시간 구간별로 제4 동작 모드 내지 제6 동작 모드 중 어느 하나의 동작 모드에 따라 동작되며, 이때 단일 전류 센서(500)는 제5 동작 모드 및 제6 동작 모드로 동작되는 시간 구간에서 출력 전류를 센싱할 수 있다. 이를 도 5에 도시된 시구간으로 표현하면, 단일 전류 센서(500)는 도 5의 (a)의 제1 구간(t0~t1)과 제3 구간(t2~t3)에서 출력 전류를 센싱하고, 도 5의 (b)의 t1~t2, t2~t3 구간에서 출력 전류를 센싱하여 제1 인덕터(L1) 및 제2 인덕터(L2)의 전류값을 측정할 수 있다.
한편, 라인 주기의 음의 1/2주기에서(도 8의 (b)), 제3 인덕터(L3)와 제4 인덕터(L4)의 인덕터 전류는 입력 전류를 제어하고 공유할 필요가 있다. 제3 인덕터(L3)와 제4 인덕터(L4)의 인덕터 전류는 상술한 제1, 2인덕터의 전류를 측정하는 방법과 유사한 방법으로 출력 전류를 샘플링함으로써 측정될 수 있다.
도 9는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 구동 및 제어 방법을 설명하기 위한 회로도이다. 구체적으로, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 서브 컨버터 간 전력이 공유되도록 구성될 수 있다.
도시된 바와 같이, 외부 전압 루프는 낮은 대역폭으로 출력 전압을 제어할 수 있다. 그리고, 두 개의 고속 내부 전류 루프는 입력 전압에 따라 전류를 성형하도록 설계될 수 있다. 또한, 대칭형 PWM(Pulse Width Modulation)에 의해 출력 전류가 각각의 PWM 구간마다 두 번씩 샘플링되고, 따라서 각각의 서브 컨버터는 PWM 구간마다 한 번씩 입력 전류 피드백 값을 순차적으로 갱신할 수 있다.
도 9에 도시된 회로를 구성하는 구성 요소들에 걸리는 스트레스(stress)를 구체적으로 살펴보면, 먼저 입력 전압은 하기 수학식 17에 의해 산출되는 사인파로 표현되며, 두 개의 서브 컨버터는 동일한 파라미터를 가질 수 있다. 이때, 스위칭 주파수는 기본 주파수보다 큰 것으로 가정한다.
Figure pat00018
또한, 부스트 컨버터에 대한 종래의 기본적인 수학식으로부터, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)의 듀티 사이클의 값은 다음과 같이 산출될 수 있다.
Figure pat00019
그리고, 선형화된 스위치(S1 내지 S3)의 전류와 입력 전류는 각각 수학식 19 및 수학식 20에 의해 산출될 수 있다.
Figure pat00020
Figure pat00021
수학식 18 내지 수학식 20으로부터, 제1 스위치(S1) 및 제3 스위치(S3)의 전류 실효값(Root Mean Square, RMS)은 다음의 수학식 21과 같이 산출되고, 제2 스위치(S2)의 전류 실효값은 하기 수학식 22에 의해 산출될 수 있다.
Figure pat00022
Figure pat00023
또한, 인덕터의 리플 전류(ripple current)가 40% 리플로 설계되었다고 가정하면, 인덕터(L1 내지 L4)의 RMS값은 다음과 같이 근사될 수 있다.
Figure pat00024
고속 다이오드(D1 내지 D3)의 선형화된 전류는 수학식 24에 의해 산출될 수 있다. 이때, 제1 고속 다이오드(D1) 및 제3 고속 다이오드(D3)의 평균 전류값은 수학식 25에 의해, 제2 고속 다이오드(D2)의 평균 전류값은 수학식 26에 의해 산출될 수 있다.
Figure pat00025
Figure pat00026
Figure pat00027
마지막으로, 출력 커패시터(C) 전류의 고주파 성분의 RMS값은 하기의 수학식 27과 같이 나타낼 수 있으며, 커패시터(C) 전류의 저주파 성분의 RMS값은 아래 수학식 28와 같이 나타낼 수 있다.
Figure pat00028
Figure pat00029
표 2는 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)와 종래의 전류 스트레스를 비교한 결과를 나타내는 도표이다. 상술한 바와 같이, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 제2 인덕터(L2)를 포함하는 제2 부스트 레그(320)와 제3 인턱터(L3)를 포함하는 제3 부스트 레그(330)가 결합된 것을 특징으로 할 수 있다. 이에 따라, 자기 코어의 총 개수는 4개에서 3개로 감소될 수 있다. 또한, 결합된 두 부스트 레그에서, 디바이스의 사용률은 종래의 브릿지리스 역률보정회로보다 높은 사용률을 보여주는 종래의 인터리브형 역률보정회보와 동일하게 증가됨을 알 수 있다.
Figure pat00030
이하에서는, 도 10내지 도 17을 참조하여, 본 발명의 일 실시예에 따른 브릿지리스 인터리브 역률보정회로(1000)의 유리한 효과에 대하여 구체적으로 설명하기로 한다.
먼저, 본 발명의 일 실시예에 따른 브릿지리스 인터리브 역률보정회로(1000)의 동작 특성을 확인하고, 그 효과를 확인하기 위해 아래 표 3과 같은 사양의 컨버터를 설계하였으며, 6.6Kw의 레벨 2 온-보드 충전기에 적용하였다. 또한, 표 4는 종래의 인터리브형 역률보정회로(Interleaved PFC), 종래의 브릿지리스 인터리브 역률보정회로(BIPFC) 및 본 발명에 따른 브릿지리스 인터리브 역률보정회로(Proposed BIPFC)의 전력 손실을 비교하기 위하여, 각각의 주요 스펙을 표시한 도표이다. 그리고, 도 10는 본 발명의 브릿지리스 인터리브 역률보정회로(1000)과 종래 기술들간의 전력 손실을 비교한 그래프이며, 도 11은 본 발명의 브릿지리스 인터리브 역률보정회로(1000)과 종래 기술들을 6.6Kw의 레벨 2 온-보드 충전기에 적용했을 때의 성능을 비교한 그래프이다.
Figure pat00031
Figure pat00032
일반적으로, 스위치는 전도 손실, 스위칭 손실 및 고유 다이오드 손실 등과 같은 손실이 발생하며, 이는 전력 손실에 있어 상당한 부분을 차지하고 있다. 하지만, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 종래의 다른 기술들에 비해 스위치(MOSFET)의 수가 작기 때문에, 도 9에 도시된 바와 같이 전체 스위치에서 발생되는 손실인 Pmosfet이 종래의 기술들에 비해 감소될 수 있다.
또한, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 고속 다이오드의 전체 개수 또한 감소되지만, 고속 다이오드 전체에서 발생되는 손실인 Pfastdiode는 두 개의 병합 부스트 레그와 연결된 제2 고속 다이오드(D2)의 전류 정격을 증가시킴으로써 종래의 브릿지리스 인터리브 역률보정회로 내의 손실과 유사할 수 있다.
더욱이, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)에 포함된 두 개의 저속 다이오드(Da1, Da2)는 컨버터의 전체 손실을 0.23%(15.5W)증가시키지만, 종래의 인터리브형 역률보정회로(Interleaved PFC) 내의 브릿지 정류기와 비교하여 전체적인 손실은 개선될 수 있다. 그리고, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000, proposed BIPFC)는 종래의 브릿지리스 인터리브 역률보정회로(BIPFC)에 비해 인덕터를 통과하는 복귀 전류가 증가하기 때문에, 인덕터 전체 손실(Pinductor) 또한 증가될 수 있다. 하지만, 상술한 바와 같이, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 종래의 기술에 비해 전체적인 손실이 개선될 수 있다.
한편, 도 11에 도시된 바와 같이, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 스위치의 전류 스트레스가 종래의 다른 기술들의 능동 스위치에 비해 높은 것으로 도시되지만, 이는 종래의 인터리브형 역률보정회로에서 입력 브릿지 정류기의 스트레와 동일한 수치일 수 있다. 또한, 각 기술들을 제작하는 비용(cost of components)는 게이트 드라이버(gate driver)와 전류 센서를 포함하는 천여 개 부품의 가격을 기준으로 평가되었다.
결론적으로, 도 11을 참조하였을 때, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 저가의 종래 인터리브형 역률보정회로(interleaved PFC)의 성능이 개선되면서도, 고비용 고성능의 종래 브릿지리스 인터리브 역률보정회로(BIPC)의 높은 제작 비용을 감소시킬 수 있는 효과를 가질 수 있다.
이하에서는, 도 12 내지 도 17을 참조하여, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)를 표 5의 규격을 갖는 6.6Kw 차량용 충전기에 구현시킨 후, 이를 이용한 실험 결과들을 설명하기로 한다.
먼저, 도 12는 인터럽트에 기초한 디지털 신호 처리를 수행하는 디지털 제어기의 동작 루틴이 표현된 도면이다.
두 개의 인터리브형 컨버터를 구동시키기 위해, 180도 위상 시프트를 갖는 두 개의 PWM(PWM1, PWM2)가 사용될 수 있다. 그리고, ADC의 샘플링 시점을 고정시키도록, 대칭형 PWM 방식이 채택되었다. PWM 카운터가 최대값이 도달할 때, 본 발명에 따른 브릿지리스 인터리브 역률보정회로(1000)는 ADC의 데이터 변환을 시작하기 위한 신호를 생성할 수 있다. 변환 시간 지연(TADC)이 경과한 후, ADC 결과를 사용할 수 있으며, 전류 제어기는 ISR에서 실행될 수 있다. 디지털 신호 처리의 스트레를 감소시키도록, 별도의 저속 타이머의 인터럽트 내에서 동작하는 전압 루프가 설계되는데, 이는 요구되는 대역폭이 훨씬 낮기 때문이다.
도 13은 10% 부하(Vin = 220V, Pout = 0.66 kW)에서의 주요 파형이고, 도 14 및 도 15는 완전한 부하(도 13은 Vin = 220V, Pout = 6.6 kW, 도 15는 Vin = 240V, Pout = 6.6 kW인 경우)에서의 실험 파형이 도시된 도면이다. 여기서, 입력 전류는 4.12%의 THD(Total Harmonic Distortion)와 0.998의 역률을 갖는 사인파일 수 있다. 그리고, 출력 전압은 5% 미만의 120Hz 리플을 갖는 400V로 조절될 수 있다.
도 16은 입력 전압을 변경시킴에 따른 전력 효율이 도시된 도면이며, 도 17은 입력된 역률(Power factor)을 나타내는 그래프이다. 도시된 바와 같이, 역률은 220V의 교류 입력 전압 상에서, 절반의 부하로부터 최대 부하까지 0.99이상의 값을 가질 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 입력 전원
200: 배터리
300: 부스트 레그
400: 스위치 회로
500: 단일 전류 센서

Claims (12)

  1. 입력 전원과 연결되며 인덕터를 포함하는 적어도 하나의 단일 부스트 레그와, 상기 입력 전원과 연결되며 인덕터 및 저속 다이오드를 포함하는 복수의 병합 부스트 레그를 포함하는 복수의 부스트 레그;
    하나의 상기 단일 부스트 레그와 연결되는 단일 스위치 회로와, 적어도 두 개의 상기 병합 부스트 레그와 연결되는 병합 스위치 회로를 포함하는 복수의 스위치 회로; 및
    상기 스위치 회로와 연결되고, 미리 정해진 동작 구간 및 미리 정해진 전류 측정 시점에 따라 출력 전류를 측정하는 단일 전류 센서를 포함하는, 브릿지리스 인터리브 역률보정회로.
  2. 제1항에 있어서,
    상기 복수의 부스트 레그는 제1 부스트 레그 내지 제4 부스트 레그를 포함하고,
    상기 제1 부스트 레그 및 상기 제4 부스트 레그는 상기 단일 부스트 레그이고, 제2 부스트 레그 및 제3 부스트 레그는 상기 병합 부스트 레그인, 브릿지리스 인터리브 역률보정회로.
  3. 제2항에 있어서,
    상기 복수의 스위치 회로는 제1 스위치 회로 내지 제3 스위치 회로를 포함하고,
    상기 제1 스위치 회로는 상기 제1 부스트 레그와 연결되고, 제2 스위치 회로는 상기 제2 부스트 레그 및 상기 제3 부스트 레그와 병렬로 연결되며, 상기 제3 스위치 회로는 상기 제4 부스트 레그와 연결되는, 브릿지리스 인터리브 역률보정회로.
  4. 제1항에 있어서,
    상기 스위치 회로는 고속 다이오드 및 스위치를 포함하고,
    상기 저속 다이오드는 상기 고속 다이오드와 직렬로 연결되어 상기 입력 전원의 순환 전류를 차단하는, 브릿지리스 인터리브 역률보정회로.
  5. 제1항에 있어서,
    상기 브릿지리스 인터리브 역률보정회로는, 스위칭 주파수가 라인 주파수보다 높은 상태인 경우, 라인 전압의 1/2주기마다 상기 입력 전원으로부터 공급되는 입력 전압의 극성을 변화시키는 부스트 컨버터로 동작되는, 브릿지리스 인터리브 역률보정회로.
  6. 제5항에 있어서,
    상기 브릿지리스 인터리브 역률보정회로는,
    상기 라인 전압의 1/2주기동안 변화되는 듀티 사이클 값이 미리 정해진 기준값보다 작은 경우, 상기 복수의 스위치 회로가 제1 동작 모드 내지 제3 동작 모드 중 어느 하나의 동작 모드로 작동되도록 제어하고,
    상기 듀티 사이클 값이 상기 기준값보다 큰 경우, 상기 복수의 스위치 회로가 제4 동작 모드 내지 제6 동작 모드 중 어느 하나의 동작 모드로 작동되도록 제어하는, 브릿지리스 인터리브 역률보정회로.
  7. 제6항에 있어서,
    상기 복수의 스위치 회로는,
    상기 듀티 사이클 값이 미리 정해진 값보다 작은 경우,
    상기 라인 전압의 1/2주기를 구성하는 제1 구간은 제1 동작 모드로 제어되고, 상기 제1 구간 이후의 제2 구간은 제2 동작 모드로 제어되고, 상기 제2 구간 이후의 제3 구간은 제3 동작 모드로 제어되며, 상기 제3 구간 이후의 제4 구간은 상기 제2 동작 모드로 제어되고,
    상기 듀티 사이클 값이 미리 정해진 값보다 큰 경우,
    상기 라인 전압의 1/2주기를 구성하는 제1 구간은 제4 동작 모드로 제어되고, 상기 제1 구간 이후의 제2 구간은 제5 동작 모드로 제어되고, 상기 제2 구간 이후의 제3 구간은 상기 제4 동작 모드로 제어되며, 상기 제3 구간 이후의 제4 구간은 제6 동작 모드로 제어되는, 브릿지리스 인터리브 역률보정회로.
  8. 제7항에 있어서,
    상기 단일 전류 센서는,
    상기 듀티 사이클 값이 미리 정해진 값보다 작은 경우, 상기 제1 구간에서 출력 전류를 측정하여 상기 제1 인덕터의 인덕터 전류를 측정하고, 상기 제3 구간에서 출력 전류를 측정하여 상기 제2 인덕터의 인덕터 전류를 측정하며,
    상기 듀티 사이클 값이 미리 정해진 값보다 큰 경우, 상기 제4 구간에서 출력 전류를 측정하여 상기 제1 인덕터의 인덕터 전류를 측정하고, 상기 제2 구간에서 출력 전류를 측정하여 상기 제2 인덕터의 인덕터 전류를 측정하는, 브릿지리스 인터리브 역률보정회로.
  9. 제7항에 있어서,
    상기 복수의 스위치 회로가 제1 스위치 회로 내지 제3 스위치 회로로 마련되는 경우, 상기 브릿지리스 인터리브 역률보정회로는,
    상기 제1 동작 모드 및 상기 제6 동작 모드에서 상기 제1 스위치 회로의 제1 스위치와 상기 제3 스위치 회로의 제3 스위치는 턴오프 시키고, 제2 스위치 회로의 제2 스위치는 턴온시키고,
    상기 제2 동작 모드에서 상기 상기 제1 스위치 내지 상기 제3 스위치를 턴오프시키고,
    상기 제3 동작 모드에서 상기 제1 스위치 및 상기 제3 스위치는 턴온시키고, 상기 제2 스위치는 턴오프시키고,
    상기 제4 동작 모드에서 상기 제1 스위치 내지 상기 제3 스위치를 턴온시키며,
    상기 제5 동작 모드에서 상기 제1 스위치 및 상기 제3 스위치는 턴온시키고, 상기 제2 스위치는 턴오프시키는, 브릿지리스 인터리브 역률보정회로.
  10. 인덕터가 구비된 복수의 부스트 레그와, 적어도 하나의 상기 부스트 레그와 연결되는 복수의 스위칭 회로와, 상기 인덕터로부터 전달된 출력 전류를 감지하는 단일 전류 센서를 포함하는 브릿지리스 인터리브 역률보정회로의 동작 방법에 있어서,
    상기 복수의 스위칭 회로는,
    라인 전압의 소정 주기동안 변화되는 듀티 사이클 값을 미리 정해진 기준값과 비교한 결과에 따라 각각의 스위치 회로의 동작 모드가 제어되고,
    상기 단일 전류 센서는,
    상기 각각의 스위치 회로의 온오프 조합에 따라 상기 출력 전류를 측정할지 여부가 결정되는, 브릿지리스 인터리브 역률보정회로의 구동 방법.
  11. 제10항에 있어서,
    상기 부스트 레그는,
    입력 전원과 연결되며 인덕터를 포함하는 적어도 하나의 단일 부스트 레그와, 상기 입력 전원과 연결되며 인덕터 및 저속 다이오드를 포함하는 복수의 병합 부스트 레그를 포함하며,
    상기 스위치 회로는,
    하나의 상기 단일 부스트 레그와 연결되는 단일 스위치 회로와, 적어도 두 개의 상기 병합 부스트 레그와 연결되는 병합 스위치 회로를 포함하는, 브릿지리스 인터리브 역률보정회로의 구동 방법.
  12. 제10항에 있어서,
    상기 스위치 회로는,
    상기 라인 전압의 1/2주기동안 변화되는 듀티 사이클 값이 미리 정해진 기준값보다 작은 경우, 제1 동작 모드 내지 제3 동작 모드 중 어느 하나의 동작 모드로 동작되고,
    상기 듀티 사이클 값이 상기 기준값보다 큰 경우, 제4 동작 모드 내지 제6 동작 모드 중 어느 하나의 동작 모드로 동작되는, 브릿지리스 인터리브 역률보정회로의 구동 방법.
KR1020170085018A 2016-07-04 2017-07-04 브릿지리스 인터리브 역률보정회로 및 그 구동방법 KR20180004677A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160084209 2016-07-04
KR20160084209 2016-07-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190003060A Division KR102068923B1 (ko) 2019-01-10 2019-01-10 브릿지리스 인터리브 역률보정회로 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20180004677A true KR20180004677A (ko) 2018-01-12

Family

ID=61001151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170085018A KR20180004677A (ko) 2016-07-04 2017-07-04 브릿지리스 인터리브 역률보정회로 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20180004677A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020159640A1 (en) * 2019-01-28 2020-08-06 Murata Manufacturing Co., Ltd. Bootstrap pre-charge circuit in totem-pole power factor correction converter
CN111917279A (zh) * 2020-09-23 2020-11-10 苏州瑞驱电动科技有限公司 一种适用于多路交错并联Boost变换器的参数设计
CN113647003A (zh) * 2019-03-29 2021-11-12 株式会社村田制作所 交错式功率因数校正电路的自调谐调节器和自调谐调节方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080002444A1 (en) * 2006-06-30 2008-01-03 Sampat Shekhawat High-efficiency power converter system
US8385032B1 (en) * 2011-08-23 2013-02-26 Futurewei Technologies, Inc. High efficiency bridgeless PFC converter and method
KR101303341B1 (ko) * 2012-05-07 2013-09-03 주식회사 동아일렉콤 브리지리스 역률보상 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080002444A1 (en) * 2006-06-30 2008-01-03 Sampat Shekhawat High-efficiency power converter system
US8385032B1 (en) * 2011-08-23 2013-02-26 Futurewei Technologies, Inc. High efficiency bridgeless PFC converter and method
KR101303341B1 (ko) * 2012-05-07 2013-09-03 주식회사 동아일렉콤 브리지리스 역률보상 회로

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Hee-Jun Kim, The 2014 International Power Electronics Conference *
Khairul Safuan Bin Muhammad, IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL. 62, NO. 5, MAY 2015 *
Woojin Choi, 전력전자학술대회논문집, 2016.7, 363-364 (2 pages) *
최우진, 전력전자학술대회논문집, 2017.7, 24-25 (2 pages) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020159640A1 (en) * 2019-01-28 2020-08-06 Murata Manufacturing Co., Ltd. Bootstrap pre-charge circuit in totem-pole power factor correction converter
US11949328B2 (en) 2019-01-28 2024-04-02 Murata Manufacturing Co., Ltd. Bootstrap pre-charge circuit in totem-pole power factor correction converter
CN113647003A (zh) * 2019-03-29 2021-11-12 株式会社村田制作所 交错式功率因数校正电路的自调谐调节器和自调谐调节方法
CN111917279A (zh) * 2020-09-23 2020-11-10 苏州瑞驱电动科技有限公司 一种适用于多路交错并联Boost变换器的参数设计

Similar Documents

Publication Publication Date Title
EP2248249B1 (en) Electronic driver circuit and method
US9294001B2 (en) Power converter with dead-time control function
US8026704B2 (en) System and method for controlling a converter
US20110109283A1 (en) System and method for controlling a converter
WO2010131496A1 (ja) Ｐｆｃコンバータ
US20130301309A1 (en) Control circuits and control methods for flyback converters and ac-dc power converters thereof
TW201924200A (zh) 切換邊界模式交錯電力轉換器之數位控制
KR20120020080A (ko) 브리지리스 역률 보상을 위한 방법 및 장치
CN102810984A (zh) 一种开关电源电路
US20120014149A1 (en) Power conversion apparatus and method
US8773875B2 (en) Power conversion apparatus
US20170025969A1 (en) Synchronous rectifier phase control to improve load efficiency
Zhang et al. A digital adaptive discontinuous current source driver for high-frequency interleaved boost PFC converters
CN109067178B (zh) 一种同相升降压变换器模式平滑切换的控制系统及方法
US8824180B2 (en) Power conversion apparatus
US20200220452A1 (en) Enhanced power factor correction
TW201924198A (zh) 具有降低交越失真之切換邊界模式交錯電力轉換器之數位控制
CN106059294B (zh) 一种开关电源及变换方法
US20150171746A1 (en) Buck type dc-to-dc converter and method of operating the same
Jang et al. A novel active-current-sharing method for interleaved resonant converters
CN110572041B (zh) 一种双有源全桥变流器的双边pwm加移相控制方法
KR20180004677A (ko) 브릿지리스 인터리브 역률보정회로 및 그 구동방법
KR102068923B1 (ko) 브릿지리스 인터리브 역률보정회로 및 그 구동방법
EP2567453B1 (en) A controller and a method for a dc converter, and also a dc converter
Channappanavar et al. Current sensorless Power Factor correction circuit using FPGA

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170704

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180725

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20181025

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180725

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

Patent event date: 20181212

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180725

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20181212

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20181123

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20180820

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20190110

Patent event code: PA01071R01D