KR101303341B1 - 브리지리스 역률보상 회로 - Google Patents

브리지리스 역률보상 회로 Download PDF

Info

Publication number
KR101303341B1
KR101303341B1 KR1020120048273A KR20120048273A KR101303341B1 KR 101303341 B1 KR101303341 B1 KR 101303341B1 KR 1020120048273 A KR1020120048273 A KR 1020120048273A KR 20120048273 A KR20120048273 A KR 20120048273A KR 101303341 B1 KR101303341 B1 KR 101303341B1
Authority
KR
South Korea
Prior art keywords
inductor
diode
main
coupling
power factor
Prior art date
Application number
KR1020120048273A
Other languages
English (en)
Inventor
황순상
정동욱
전민희
Original Assignee
주식회사 동아일렉콤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동아일렉콤 filed Critical 주식회사 동아일렉콤
Priority to KR1020120048273A priority Critical patent/KR101303341B1/ko
Application granted granted Critical
Publication of KR101303341B1 publication Critical patent/KR101303341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Rectifiers (AREA)

Abstract

브리지리스 역률 보상 회로가 개시된다. 개시된 역률 보상 회로는 삼상 전력에 적용 가능하며, 각 상에 대해 메인 인덕터와 반도체 다이오드 및 스위칭 소자를 이용하여 브리지 회로 없이 역률을 보상한다. 또한 반도체 다이오드의 역방향 회복 전류는 그와 병렬로 연결된 보상 회로에 의해 효과적으로 감소한다.

Description

브리지리스 역률보상 회로{bridgeless power factor compensation circuit}
본 발명은 전원 공급 장치에 관련되며, 특히 브리지리스 역률 보상 회로에 관련된다.
전원 공급 장치는 효율을 개선하고 전자파를 저감시키기 위한 역률 보상 회로를 포함한다. 역률 보상 회로에는 입력 교류 전압을 직류로 정류하는 브리지 회로와, 그 출력을 승압하는 부스트 컨버터(boost converter)를 포함하는 것들이 있다. 이 회로는 브리지 회로의 다이오드에서 발생하는 손실로 인해 그 효율이 감소된다. 미국특허제4,412.277호는 부스트 컨버터의 스위칭 기능을 제어하여 다이오드 브리지를 기능적으로 통합함으로써 브리지 회로를 제거한(bridgeless) 전원 공급 장치를 개시한다. 그러나 이 회로는 스위칭 동작 시 다이오드의 역방향 회복 특성(reverse recovery characteristic)으로 인한 스위칭 손실과 노이즈가 발생한다.
전원공급장치에서 다이오드의 역회복 특성을 개선하는 역률 보상 회로가 개시된다. 개시된 브리지리스(bridgeless) 역률 보상 회로는 효율이 높고 노이즈를 감소시켜 전자파를 저감시킨다.
일 양상에 따르면, 브리지리스 역률 보상 회로는 제 1 상의 교류가 일단에 입력되는 제 1 메인 인덕터와, 제 1 메인 인덕터의 타단에 그 일단이 연결되는 제 1 결합 인덕터와, 제 1 결합 인덕터의 타단에 그 일단이 연결되는 제 1 다이오드와, 제 1 결합 인덕터의 일단과 제 1 다이오드의 타단 간에 연결되는 제 1 완충부(snubber)와, 제 1 결합 인덕터의 타단에 그 일단이 연결되는 제 1 스위칭부와, 제 2 상의 교류가 일단에 입력되는 제 2 메인 인덕터와, 제 2 메인 인덕터의 타단에 그 일단이 연결되는 제2 결합 인덕터와, 제 2 결합 인덕터의 타단에 그 일단이 연결되는 제 2 다이오드와, 제 2 결합 인덕터의 일단과 제 2 다이오드의 타단 간에 연결되는 제 2 완충부(snubber)와, 제 2 결합 인덕터의 타단에 그 일단이 연결되는 제 2 스위칭부와, 제 1,2 다이오드의 타단 및 제 1,2 스위칭부의 타단 사이에 연결되는 출력 커패시터를 포함한다.
또 다른 양상에 따르면, 제 1 메인 인덕터와 제 1 결합 인덕터는 동일한 코어에 권선된 코일이고, 제 2 메인 인덕터와 제 2 결합 인덕터는 동일한 코어에 권선된 코일일 수 있다.
또 다른 양상에 따르면, 제 1 메인 인덕터와 제 1 결합 인덕터는 동일한 방향으로 권선되고, 제 2 메인 인덕터와 제 2 결합 인덕터는 동일한 방향으로 권선되며, 제 1 메인 인덕터와 제 2 메인 인덕터는 서로 반대 방향으로 권선된 코일들일 수 있다.
스위치가 온(ON)이 되면 완충회로에 의해 출력 다이오드의 역전압 전류가 흐르지 않아 스위칭 손실을 줄일 수 있고, 스위칭 시 역회복 특성에 의한 노이즈를 저감함으로써 EMI가 개선되며, 효율이 상승한다. 또한 인덕터를 하나로 사용하여 크기가 컴팩트하고 비용을 줄일 수 있다.
도 1은 일 실시예에 따른 역률 보상 회로의 개략적인 구성을 도시한 회로도이다.
도 2는 도 1에 도시된 실시예에 따른 역률 보상 회로의 동작을 설명하기 위한 파형도이다.
도 3 내지 도 5는 도 1에 도시된 실시예에서 각 동작 모드에서의 전류의 흐름을 설명하는 파형도들이다.
도 6은 도 3 내지 도 5에 도시된 모드에서 각부의 신호의 파형들을 도시한다.
도 7 은 또 다른 실시 예에 따른 삼상 역률 보상 회로의 개략적인 구성을 도시한 회로도이다.
전술한, 그리고 추가적인 본 발명의 양상들은 후술하는 실시예를 통해 더욱 명확해질 것이다. 이하에서는 본 발명을 첨부된 도면을 참조하여 기술되는 바람직한 실시예들을 통해 상세히 설명한다.
도 1은 일 실시예에 따른 역률 보상 회로의 개략적인 구성을 도시한 회로도이다. 도시된 바와 같이, 일 실시예에 따른 브리지리스 역률 보상 회로는 제 1 상의 교류가 일단에 입력되는 제 1 메인 인덕터(Lm1)와, 제 1 메인 인덕터(Lm1)의 타단에 그 일단이 연결되는 제 1 결합 인덕터(Lc1)와, 제 1 결합 인덕터(Lc1)의 타단에 그 일단이 연결되는 제 1 다이오드(D1)와, 제 1 결합 인덕터(Lc1)의 일단과 제 1 다이오드(D1)의 타단 간에 연결되는 제 1 완충부(snubber)(10)와, 제 1 결합 인덕터(Lc2)의 타단에 그 일단이 연결되는 제 1 스위칭부(50)와, 제 2 상의 교류가 일단에 입력되는 제 2 메인 인덕터(Lm2)와, 제 2 메인 인덕터(Lm2)의 타단에 그 일단이 연결되는 제2 결합 인덕터(Lc2)와, 제 2 결합 인덕터(Lc2)의 타단에 그 일단이 연결되는 제 2 다이오드(D2)와, 제 2 결합 인덕터(Lc2)의 일단과 제 2 다이오드(D2)의 타단 간에 연결되는 제 2 완충부(snubber)(30)와, 제 2 결합 인덕터(Lc2)의 타단에 그 일단이 연결되는 제 2 스위칭부(70)와, 제 1,2 다이오드의 타단 및 제 1,2 스위칭부의 타단 사이에 연결되는 출력 커패시터(Cout)를 포함한다.
제 1 메인 인덕터(Lm1)와 제 1 결합 인덕터(Lc1), 제 1 스위칭부(50) 및 제 1 다이오드(D1)는 일 상의 브리지리스 역률 보상 회로를 구성한다. 일 실시예에 있어서, 제 1 완충부(10)는 제 1 완충 인덕터(Ls1)와 제 1 완충 다이오드(Ds1)를 포함할 수 있다. 완충 인덕터(Ls1)에 충전된 전류에 의해 제 1 스위칭부(50)가 오프되었을 때 제 1 다이오드(D1)는 오프로 되고, 이에 의해 역방향 회복 전류(reverse recovery current)가 생기는 것이 차단된다.
제 2 메인 인덕터(Lm2)와 제 2 결합 인덕터(Lc2), 제 2 스위칭부(70) 및 제 2 다이오드(D2)는 또다른 일 상의 브리지리스 역률 보상 회로를 구성한다. 일 실시예에 있어서, 제 2 완충부(30)는 제 2 완충 인덕터(Ls2)와 제 2 완충 다이오드(Ds2)를 포함할 수 있다. 완충 인덕터(Ls2)에 충전된 전류에 의해 제 2 스위칭부(70)가 오프되었을 때 제 2 다이오드(D2)는 오프로 되고, 이에 의해 역방향 회복 전류(reverse recovery current)가 생기는 것이 차단된다.
제 1,2 스위칭부(50,70)에 의해 경로가 제어된 전류들은 출력 커패시터(Cout)를 충전시킨다. 미 설명된 우측의 저항(Load)은 후단의 부하를 나타낸다.
도 2는 도 1에 도시된 실시예에 따른 역률 보상 회로의 동작을 설명하기 위한 파형도이다. 도시된 바와 같이, 입력 교류 전원의 양의 반주기 동안 제 1 스위칭부(50)가 온오프되고 그에 따라 제 1 메인 인덕터(Lm1), 제 1 결합 인덕터(Lc1), 제 1 스위칭부(50) 및 제 1 다이오드(D1)로 구성되는 일 상의 브리지리스 역률 보상 회로가 동작한다. 입력 교류 전원의 음의 반주기 동안 제 2 스위칭부(70)가 온오프되고 그에 따라 제 2 메인 인덕터(Lm2), 제 2 결합 인덕터(Lc2), 제 2 스위칭부(70) 및 제 2 다이오드(D2)로 구성되는 또다른 일 상의 브리지리스 역률 보상 회로가 동작한다.
또다른 양상에 따르면, 제 1,2 메인 인덕터(Lm1, Lm2)와 제 1,2 결합 인덕터(Lc1, Lc2)는 동일한 코어에 권선된 코일일 수 있다. 제 1, 2 결합 인덕터(Lc1, Lc2)의 턴(turn) 수는 제 1, 2 메인 인덕터 (Lm1, Lm2)의 그것보다 작다.
일 실시예에 있어서, 제 1 메인 인덕터(Lm1)와 제 1 결합 인덕터(Lc1)는 동일한 코어에 권선된 코일이고, 제 2 메인 인덕터(Lm2)와 제 2 결합 인덕터(Lc2)는 동일한 코어에 권선된 코일일 수 있다.
일 양상에 따르면, 제 1 메인 인덕터(Lm1)와 제 1 결합 인덕터(Lc1)는 동일한 방향으로 권선되고, 제 2 메인 인덕터(Lm2)와 제 2 결합 인덕터(Lc2)는 동일한 방향으로 권선되며, 제 1 메인 인덕터(Lm1)와 제 2 메인 인덕터(Lm2)는 서로 반대 방향으로 권선된 코일들일 수 있다. 여기서 제 1 메인 인덕터(Lm1)와 제 1 결합 인덕터(Lc1)의 권선수에 따라 제 1 완충 인덕터(Ls1)의 누설 인덕턴스가 결정된다.
마찬가지로 제 1 메인 인덕터(Lm1)와 제 1 결합 인덕터(Lc1)는 동일한 방향으로 권선되고, 제 2 메인 인덕터(Lm2)와 제 2 결합 인덕터(Lc2)는 동일한 방향으로 권선되며, 제 1 메인 인덕터(Lm1)와 제 2 메인 인덕터(Lm2)는 서로 반대 방향으로 권선될 수 있다.
이와 같이 동일한 코어에 코일들을 집적하여 권선함에 따라, 역률 보상 회로의 크기를 줄일 수 있다.
도 3 내지 도 5는 일 실시예에서 각 동작 모드에서의 전류의 흐름을 도시한 도면들이다. 도 6은 도 3 내지 도 5에 도시된 모드에서 각부의 신호의 파형들을 도시한다. 도 3 내지 도 6을 참조하여 도 1에 도시된 실시예에 따른 회로의 동작을 설명한다. 제 1 스위치(Q1)가 오프 되었을 때 제 1 다이오드(D1)는 오프가 되고, 이에 의해 역 방향 회복 전류(reverse recovery current)가 생기는 것이 차단된다. 제 2 스위치(Q2)가 오프 되었을 때 제 2 다이오드(D2)는 오프가 되고, 이에 의해 역 방향 회복 전류(reverse recovery current)가 생기는 것이 차단된다.
아래 표는 도 6에 도시된 각 모드에서 제 1 스위치(Q1), 제1 다이오드(D1), 제 1 완충 다이오드(Ds1) 및 제 1 메인 인덕터의 전류의 상태를 정리한 것이다.
모드 Q1 D1 Ds1 ILm1
1 on off off 증가
2 off on on 감소
3 off on off 감소
도 3은 모드 1에서의 동작을 설명한다. 화살표 방향은 전류의 흐름을 도시한다. 위 표에서 보듯이 모드 1에서 제 1 스위치(Q1)는 온이고, 제1 다이오드(D1)는 오프이며, 제 1 완충 다이오드(Ds1)는 오프이다. 제 1 메인 인덕터(Lm1)와 제 1 결합 인덕터(Lc1)를 지난 입력 전류는 제1 스위치(Q1)와, 제 2 스위치(Q2)의 내장 다이오드(body diode), 그리고 제 2 결합 인덕터(Lc2), 제 2 메인 인덕터(Lm2)를 거쳐 복귀한다. 이때 도 6에 도시된 바와 같이 제 1 스위치(Q1)의 전류는 제1 메인 인덕터(Lm1) 및 제 1 결합 인덕터(Lc1)에 의해 서서히 증가한다.
도 4는 모드 2에서의 동작을 설명한다. 화살표 방향은 전류의 흐름을 도시한다. 위 표에서 보듯이 모드 2에서 제 1 스위치(Q1)는 오프이고, 제1 다이오드(D1)는 온이다. '온' 상태인 두 다이오드(D1, Ds1)을 지난 전류는 출력 커패시터(Cout)를 충전시키고 제 2 스위치(Q2), 그리고 제 2 결합 인덕터(Lc2), 제 2 메인 인덕터(Lm2)를 거쳐 복귀한다. 이때 도 6에 도시된 바와 같이 제1 완충 다이오드(Ds1)의 전류는 직렬 연결된 완충 인덕터(Ls1)에 의해 서서히 증가한다. 또한 제 1 다이오드(D1)의 전류는 출력 커패시터(Cout)가 충전됨에 따라 역바이어스되어 전류가 0이 되므로 역방향 회복 전류(reverse recovery current)가 생기지 않는다.
도 5는 모드 3에서의 동작을 설명한다. 화살표 방향은 전류의 흐름을 도시한다. 위 표에서 보듯이 모드 3에서 제 1 스위치(Q1)는 오프이고, 제 1 다이오드(D1)는 온이며, 제 1 완충 다이오드(Ds1)는 오프이다. 제 1 메인 인덕터(Lm1)를 지난 전류는 제 1 다이오드(D1)가 '오프' 상태이므로 '온' 상태인 제 1 완충 다이오드(Ds1)을 지나서 출력 커패시터(Cout)을 충전시키고 제 2 스위치(Q2), 그리고 제 2 결합 인덕터(Lc2), 제 2 메인 인덕터(Lm2)를 거쳐 복귀한다. 이때 도 6에 도시된 바와 같이 제1 완충 다이오드(Ds1)의 전류는 직렬 연결된 완충 인덕터(Ls1)에 의해 서서히 증가한다. 또한 제 1 완충 다이오드(Ds1)의 전류는 출력 커패시터(Cout)가 충전됨에 따라 서서히 감소한다.
도 7 은 또 다른 실시 예에 따른 삼상 역률 보상 회로의 개략적인 구성을 도시한 회로도이다. 도 7의 실시예는 도 1의 실시예를 3상 교류전원에 적용한 예이다. 도 1 의 실시예와 비교하여 도면을 참조하면, 이 실시예에 따른 브리지리스 역률 보상 회로는 제 3 상의 교류가 일단에 입력되는 제 3 메인 인덕터와, 제 3 메인 인덕터의 타단에 그 일단이 연결되는 제 3 결합 인덕터와, 제 3 결합 인덕터의 타단에 그 일단이 연결되는 제 3 다이오드와, 제 3 결합 인덕터의 일단과 제 2 다이오드의 타단 간에 연결되는 제 3 완충부(snubber)와, 제 3 결합 인덕터의 타단에 그 일단이 연결되는 제 3 스위칭부를 더 포함한다. 이 실시예에 있어서, 출력 커패시터는 제 1,2,3 다이오드의 타단 및 제 1,2,3 스위칭부의 타단 사이에 연결된다. 도 7의 또 다른 실시 예에 따른 동작은 입력전압이 단상인 경우와 동일하게 동작하며 스위치가 오프 되었을 때 다이오드는 오프가 되고, 이에 의해 역 방향 회복 전류(reverse recovery current)가 생기는 것이 차단된다.
일 양상에 따라, 제 1 메인 인덕터(Lm1)와 제 1 결합 인덕터(Ls1)는 동일한 코에 권선된 코일이며, 제 2 메인 인덕터(Lm2) 와 제 2 결합 인덕터(Ls2)는 동일한 코어에 권선된 코일이며, 제 3 메인 인덕터(Lm3)와 제 3 결합 인덕터(Ls3)는 동일한 코어에 권선된 코일일수 있다.
이상에서 본 발명은 첨부된 도면을 참조하여 기술되는 실시예를 중심으로 설명되었지만 이에 한정되는 것은 아니다. 예를 들어 비록 하나의 도면에 기초하여 설명되었지만 완충부와 스위칭부의 양상은 상호간에 독립적인 것이며 주된 양상에 적용되지 않을 수도 있고 개별적으로 적용될 수 있다. 첨부된 청구범위는 이러한 본 발명의 양상들과, 그리고 그로부터 도출 가능한 자명한 양상들을 포괄하도록 의도되었다.

Claims (5)

  1. 제 1 상의 교류가 일단에 입력되는 제 1 메인 인덕터와;
    제 1 메인 인덕터의 타단에 그 일단이 연결되는 제 1 결합 인덕터와;
    제 1 결합 인덕터의 타단에 그 일단이 연결되는 제 1 다이오드와;
    제 1 결합 인덕터의 일단과 제 1 다이오드의 타단 간에 연결되는 제 1 완충부(snubber)와;
    제 1 결합 인덕터의 타단에 그 일단이 연결되는 제 1 스위칭부와;
    제 2 상의 교류가 일단에 입력되는 제 2 메인 인덕터와;
    제 2 메인 인덕터의 타단에 그 일단이 연결되는 제2 결합 인덕터와;
    제 2 결합 인덕터의 타단에 그 일단이 연결되는 제 2 다이오드와;
    제 2 결합 인덕터의 일단과 제 2 다이오드의 타단 간에 연결되는 제 2 완충부(snubber)와;
    제 2 결합 인덕터의 타단에 그 일단이 연결되는 제 2 스위칭부와;
    제 1,2 다이오드의 타단 및 제 1,2 스위칭부의 타단 사이에 연결되는 출력 커패시터;
    를 포함하는 브리지리스 역률 보상 회로.
  2. 제 1 항에 있어서, 제 1 완충부는 제 1 완충 인덕터와 제 1 완충 다이오드를 포함하고, 제 2 완충부는 제 2 완충 인덕터와 제 2 완충 다이오드를 포함하는 브리지리스 역률 보상 회로.
  3. 제 2 항에 있어서, 제 1 메인 인덕터와 제 1 결합 인덕터는 동일한 코어에 권선된 코일이고, 제 2 메인 인덕터와 제 2 결합 인덕터는 동일한 코어에 권선된 코일인 브리지리스 역률 보상 회로.
  4. 제 3 항에 있어서, 제 1 메인 인덕터와 제 1 결합 인덕터는 동일한 방향으로 권선되고, 제 2 메인 인덕터와 제 2 결합 인덕터는 동일한 방향으로 권선되며, 제 1 메인 인덕터와 제 2 메인 인덕터는 서로 반대 방향으로 권선되는 브리지리스 역률 보상 회로.
  5. 제 1 항에 있어서, 브리지리스 역률 보상 회로는 :
    제 3 상의 교류가 일단에 입력되는 제 3 메인 인덕터와;
    제 3 메인 인덕터의 타단에 그 일단이 연결되는 제 3 결합 인덕터와;
    제 3 결합 인덕터의 타단에 그 일단이 연결되는 제 3 다이오드와;
    제 3 결합 인덕터의 일단과 제 2 다이오드의 타단 간에 연결되는 제 3 완충부(snubber)와;
    제 3 결합 인덕터의 타단에 그 일단이 연결되는 제 3 스위칭부;
    를 더 포함하고,
    출력 커패시터는 제 1,2,3 다이오드의 타단 및 제 1,2,3 스위칭부의 타단 사이에 연결되는 브리지리스 역률 보상 회로.
KR1020120048273A 2012-05-07 2012-05-07 브리지리스 역률보상 회로 KR101303341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120048273A KR101303341B1 (ko) 2012-05-07 2012-05-07 브리지리스 역률보상 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120048273A KR101303341B1 (ko) 2012-05-07 2012-05-07 브리지리스 역률보상 회로

Publications (1)

Publication Number Publication Date
KR101303341B1 true KR101303341B1 (ko) 2013-09-03

Family

ID=49454941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120048273A KR101303341B1 (ko) 2012-05-07 2012-05-07 브리지리스 역률보상 회로

Country Status (1)

Country Link
KR (1) KR101303341B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180004677A (ko) * 2016-07-04 2018-01-12 숭실대학교산학협력단 브릿지리스 인터리브 역률보정회로 및 그 구동방법
KR20190006063A (ko) * 2019-01-10 2019-01-16 숭실대학교산학협력단 브릿지리스 인터리브 역률보정회로 및 그 구동방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164591B2 (en) 2003-10-01 2007-01-16 International Rectifier Corporation Bridge-less boost (BLB) power factor correction topology controlled with one cycle control
US20080002444A1 (en) 2006-06-30 2008-01-03 Sampat Shekhawat High-efficiency power converter system
WO2010124637A1 (zh) 2009-04-28 2010-11-04 珠海格力电器股份有限公司 单相无桥功率因数校正电路
US20110037444A1 (en) 2009-08-11 2011-02-17 Astec International Limited Bridgeless Boost PFC Circuits and Systems With Reduced Common Mode EMI

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164591B2 (en) 2003-10-01 2007-01-16 International Rectifier Corporation Bridge-less boost (BLB) power factor correction topology controlled with one cycle control
US20080002444A1 (en) 2006-06-30 2008-01-03 Sampat Shekhawat High-efficiency power converter system
WO2010124637A1 (zh) 2009-04-28 2010-11-04 珠海格力电器股份有限公司 单相无桥功率因数校正电路
US20110037444A1 (en) 2009-08-11 2011-02-17 Astec International Limited Bridgeless Boost PFC Circuits and Systems With Reduced Common Mode EMI

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180004677A (ko) * 2016-07-04 2018-01-12 숭실대학교산학협력단 브릿지리스 인터리브 역률보정회로 및 그 구동방법
KR20190006063A (ko) * 2019-01-10 2019-01-16 숭실대학교산학협력단 브릿지리스 인터리브 역률보정회로 및 그 구동방법
KR102068923B1 (ko) 2019-01-10 2020-01-21 숭실대학교산학협력단 브릿지리스 인터리브 역률보정회로 및 그 구동방법

Similar Documents

Publication Publication Date Title
US9847710B2 (en) Universal system structure for low power adapters
Wang et al. A single-stage LED driver based on SEPIC and LLC circuits
Athab et al. A single-switch AC/DC flyback converter using a CCM/DCM quasi-active power factor correction front-end
US6005780A (en) Single-stage AC/DC conversion with PFC-tapped transformers
US9025345B2 (en) Power supply apparatus
CN102067425B (zh) 具有缓冲电路的dc-dc变换器
US8184458B2 (en) Power converter load line control
CN103227575A (zh) 三相软切换pfc整流器
TWI492502B (zh) 被動式功因校正電路
KR20070003616A (ko) 스위칭 전원 회로
CN103219717A (zh) 动态阻尼模块及其应用的驱动电路
KR102034149B1 (ko) 단일 전력단 교류/직류 컨버터
JP2013169057A (ja) スイッチング電源回路
CN102611294B (zh) Cuk电路与Flyback电路集成的单级PFC电路
Shin et al. Bridgeless isolated PFC rectifier using bidirectional switch and dual output windings
US8711588B1 (en) Power supply device
KR101303341B1 (ko) 브리지리스 역률보상 회로
KR20150044333A (ko) 브리지리스 역률 개선 회로 및 이의 구동 방법
KR20150047648A (ko) 단권변압기를 이용한 zvzcs 스위칭 컨버터
Zhang et al. An improved CCM single-stage PFC converter with a low frequency auxiliary switch
KR101456654B1 (ko) 공용코어 역률보정 공진 컨버터
CN105099162A (zh) 一种复合型高效功率因数校正电路
CN104518687A (zh) 电源装置
JP2003153542A (ja) アクティブ型力率改善回路
Malekanehrad et al. Bridgeless buck PFC rectifier with improved power factor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160826

Year of fee payment: 6