JP2017011672A - 導波路基板の製造方法 - Google Patents
導波路基板の製造方法 Download PDFInfo
- Publication number
- JP2017011672A JP2017011672A JP2015247607A JP2015247607A JP2017011672A JP 2017011672 A JP2017011672 A JP 2017011672A JP 2015247607 A JP2015247607 A JP 2015247607A JP 2015247607 A JP2015247607 A JP 2015247607A JP 2017011672 A JP2017011672 A JP 2017011672A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- substrate
- hole
- resist
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 161
- 239000002184 metal Substances 0.000 claims abstract description 161
- 238000004544 sputter deposition Methods 0.000 claims abstract description 36
- 239000004020 conductor Substances 0.000 claims description 98
- 239000010408 film Substances 0.000 description 151
- 239000011521 glass Substances 0.000 description 38
- 230000015572 biosynthetic process Effects 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/12—Hollow waveguides
- H01P3/121—Hollow waveguides integrated in a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
- H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
- H01P5/107—Hollow-waveguide/strip-line transitions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
【課題】非貫通孔の底面付近における金属膜の膜厚を確保すると共に、基板表面に形成される金属膜の剥がれを防止できる導波路基板の製造方法を提供する。【解決手段】導波路基板の製造方法は、非貫通孔が形成された基板の一方の主面及び非貫通孔の内壁にスパッタリング法により第１金属膜を形成する第１金属膜形成工程と、基板の一方の主面側に非貫通孔の開口を塞ぐようにレジストを形成するレジスト形成工程と、一方の主面に形成された第１金属膜を除去する金属膜除去工程と、レジストを除去するレジスト除去工程と、非貫通孔の内壁に第１金属膜が形成された状態で基板の一方の主面に対してスパッタリング法により第２金属膜を形成する第２金属膜形成工程と、を有することを特徴とする。【選択図】図１
Description
本発明は、導波路基板の製造方法に関する。
安価で小型のミリ波通信モジュールを実現する形態として、ポスト壁導波路（Ｐｏｓｔ−ｗａｌｌ Ｗａｖｅｇｕｉｄｅ、以下「ＰＷＷ」とする場合がある。）を利用したミリ波通信モジュールが知られている（例えば、特許文献１参照）。
このＰＰＷは、表裏面に接地導体が形成されたプリント基板に、接地導体層間に立設された複数のポスト壁である導体柱が配列されており、この導体柱が従来の導波管の金属側壁に相当する導波路である。上記のミリ波通信モジュールでは、ＰＷＷの基板上に実装された無線通信ＩＣが、ワイヤボンドやバンプ接続などの方法で伝送路（マイクロストリップ線路、コプレーナ線路、ストリップ線路等）に接続され、この伝送路に接続され給電部としての導体ピンがＰＰＷに挿入されている。このため、無線通信ＩＣから出力されたミリ波信号は、伝送路を伝わり、ピンを経て、最終的にはＰＰＷへと導かれる。
ＰＰＷに挿入される導体ピンは、基板に形成された非貫通孔の内壁全体に設けられた金属膜や非貫通孔に充填された金属からなる。そして金属膜の場合にはＰＰＷの接地電極と同時に形成する方法が知られている。例えば、基板に非貫通孔を形成し、非貫通孔の開口側から基板の表面と非貫通孔の内壁にスパッタリング法により金属膜を形成したり、さらにめっき処理を行うことで、接地電極と導体ピンの金属膜を同時に形成している。
しかしながら、導体ピンが形成される非貫通孔が、細径かつ高いアスペクト比、例えば孔径が１００μｍ以下で、深さが４６０μｍ程度である場合には、めっき液が非貫通孔の底面まで到達し難くなるため、底面付近では金属膜が十分な膜厚を確保することができずにインピーダンスの整合が取れなくなる。
また、めっきを行なわずにスパッタリング法のみにより非貫通孔の底面付近での金属膜の膜厚を確保しようとすると、基板表面に形成される接地導体用の金属膜の膜厚が必要以上に厚くなり、金属膜と基板との膨張率の違いから金属膜が基板から剥がれやすくなるという問題がある。
また、めっきを行なわずにスパッタリング法のみにより非貫通孔の底面付近での金属膜の膜厚を確保しようとすると、基板表面に形成される接地導体用の金属膜の膜厚が必要以上に厚くなり、金属膜と基板との膨張率の違いから金属膜が基板から剥がれやすくなるという問題がある。
そこで、本発明が解決しようとする課題は、基板に形成された非貫通孔の内壁と基板表面とに同時に金属膜を形成する導波路基板の製造方法において、非貫通孔の底面付近における金属膜の膜厚を確保すると共に、基板表面に形成される金属膜の剥がれを防止できる導波路基板の製造方法を提供することである。
本発明に係る導波路基板の製造方法は、基板と、前記基板の一方の主面に形成された第１接地導体層及び前記基板の他方の主面に形成された第２接地導体層と、前記第１接地導体層と前記第２接地導体層との間の貫通孔の内壁に形成された複数の導体柱と、前記基板の一方の主面側に形成された信号伝搬用の平面回路と、前記基板の一方の主面に開口して設けられる非貫通孔の内壁に形成されると共に、前記平面回路に接続された導体ピンと、を備える導波路基板の製造方法において、前記非貫通孔が形成された前記基板の前記一方の主面及び前記非貫通孔の内壁にスパッタリング法により第１金属膜を形成する第１金属膜形成工程と、前記基板の前記一方の主面側に前記非貫通孔の開口を塞ぐようにレジストを形成するレジスト形成工程と、前記一方の主面に形成された前記第１金属膜を除去する金属膜除去工程と、前記レジストを除去するレジスト除去工程と、前記非貫通孔の内壁に第１金属膜が形成された状態で前記基板の前記一方の主面に対してスパッタリング法により第２金属膜を形成する第２金属膜形成工程とを有することを特徴とする。
本発明に係る導波路基板の製造方法によれば、基板と、前記基板の一方の主面に形成された第１接地導体層及び前記基板の他方の主面に形成された第２接地導体層と、前記第１接地導体層と前記第２接地導体層との間の貫通孔の内壁に形成された複数の導体柱と、前記基板の一方の主面側に形成された信号伝搬用の平面回路と、前記基板の一方の主面に開口して設けられる非貫通孔の内壁に形成されると共に、前記平面回路に接続された導体ピンと、を備える導波路基板の製造方法において、前記非貫通孔が形成された前記基板の前記一方の主面及び前記非貫通孔の内壁にスパッタリング法により第１金属膜を形成する第１金属膜形成工程を有している。これにより、非貫通孔の内壁、特に底面付近に形成された第１金属膜は、基板の一方の主面上に形成された第１金属膜よりも薄くなる。そして、前記基板の前記一方の主面側に前記非貫通孔の開口を塞ぐようにレジストを形成するレジスト形成工程と、前記一方の主面に形成された前記第１金属膜を除去する金属膜除去工程と、前記レジストを除去するレジスト除去工程とを更に有している。そのため、レジスト除去工程後の基板では、一方の主面には第１金属膜が形成されていないが前記非貫通孔の内壁には第１金属膜が除去されずに残ることになる。更に、前記非貫通孔の内壁に第１金属膜が形成された状態で前記基板の前記一方の主面に対してスパッタリング法により第２金属膜を形成する第２金属膜形成工程を有している。そのため、一工程でのスパッタリング法においては相対的に薄く形成される非貫通孔の内壁には、二工程でのスパッタリング法により金属膜、即ち導体ピンを形成することになり、一工程でのスパッタリング法においては相対的に厚く形成される一方の主面上では一工程のスパッタリング法により金属膜、即ち第１接地導体層を形成することになる。その結果、非貫通孔の底面付近における金属膜の膜厚を確保すると共に、基板表面には剥がれを防止できる膜厚の金属膜が形成することができる。
本発明に係る導波路基板の製造方法は、前記第１金属膜形成工程において、前記基板の前記他方の主面及び前記貫通孔の内壁にもスパッタリング法により前記第１金属膜を形成し、前記レジスト形成工程において、前記基板の両面側に前記貫通孔の開口も塞ぐように前記レジストを形成し、前記金属膜除去工程において、前記他方の主面に形成された前記第１金属膜も除去し、前記第２金属膜形成工程において、前記基板の前記他方の主面及び前記貫通孔の内壁にもスパッタリング法により前記第２金属膜を形成してもよい。
本発明によれば、基板に形成された非貫通孔の内壁と基板表面とに同時に金属膜を形成する導波路基板の製造方法において、非貫通孔の底面付近における金属膜の膜厚を確保すると共に、基板表面に形成される金属膜の剥がれを防止できる導波路基板の製造方法を提供することができる。
［導波路基板の構成］
図１は、導波路基板１００を示す斜視図であり、図２は、導波路基板１００を示す端面図である。なお、導体柱１１４と伝送路１２２は、図１に示すように同一面上に存在しないが、図２では便宜上、同じ端面図に示している。
図１は、導波路基板１００を示す斜視図であり、図２は、導波路基板１００を示す端面図である。なお、導体柱１１４と伝送路１２２は、図１に示すように同一面上に存在しないが、図２では便宜上、同じ端面図に示している。
本実施形態の導波路基板１００は、図１及び図２に示すように、ガラス基板１０１、信号伝搬用の伝送路（平面回路）１２２と、導体ピン１２３と、グランド電位に接続された第１接地導体層１１１及び第２接地導体層１１２と、導波路１１０とを備えている。
ガラス基板１０１は、単一材料から構成されたガラス基板である。ガラス基板の代わりに、石英基板や半導体基板を用いてもよい。
導波路１１０は、ガラス基板１０１の表裏面に設けられた第１接地導体層１１１及び第２接地導体層１１２と、これらの第１接地導体層１１１及び第２接地導体層１１２の間に立設された複数のポスト壁である導体柱１１４とで囲まれた領域であり、導体ピン１２３から放射される電磁波信号が伝搬する経路として機能する。導体柱１１４は、ガラス基板１０１の両側面１１５及び一端面１１６に沿って配列されており、他端面１１７側には配置されていない。そのため、他端面１１７側には導体やポスト壁が形成されていないので、電磁波信号が放射される開口部１０２となっている。
ガラス基板１０１は、単一材料から構成されたガラス基板である。ガラス基板の代わりに、石英基板や半導体基板を用いてもよい。
導波路１１０は、ガラス基板１０１の表裏面に設けられた第１接地導体層１１１及び第２接地導体層１１２と、これらの第１接地導体層１１１及び第２接地導体層１１２の間に立設された複数のポスト壁である導体柱１１４とで囲まれた領域であり、導体ピン１２３から放射される電磁波信号が伝搬する経路として機能する。導体柱１１４は、ガラス基板１０１の両側面１１５及び一端面１１６に沿って配列されており、他端面１１７側には配置されていない。そのため、他端面１１７側には導体やポスト壁が形成されていないので、電磁波信号が放射される開口部１０２となっている。
第１接地導体層１１１及び第２接地導体層１１２は、ガラス基板１０１表裏面に設けられた銅からななる金属膜とされ、少なくとも導体ピン１２３の周辺領域を除いたガラス基板１０１の表裏において全面に設けられている。
導体柱１１４は、第１接地導体層１１１及び第２接地導体層１１２と同じ材料からなる金属膜とされており、ガラス基板１０１の表裏を貫いて複数本形成されている。具体的には、導体柱１１４は、ガラス基板１０１の表裏面に貫通する貫通孔の内壁に形成された金属膜であり、導体柱１１４のそれぞれの端部が第１接地導体層１１１と第２接地導体層１１２とに接続されている。複数の導体柱１１４は、ガラス基板１０１の平面視において、開口部１０２に対応する他端面１１７を除いた両端面１１５及び一端面１１６に沿って略矩形のコの字状に配列されている。この複数の導体柱１１４の配列の位置や寸法は、導体ピン１２３から放射される信号を導体柱１１４間等から外部に漏洩しないように設定される。
導体柱１１４は、第１接地導体層１１１及び第２接地導体層１１２と同じ材料からなる金属膜とされており、ガラス基板１０１の表裏を貫いて複数本形成されている。具体的には、導体柱１１４は、ガラス基板１０１の表裏面に貫通する貫通孔の内壁に形成された金属膜であり、導体柱１１４のそれぞれの端部が第１接地導体層１１１と第２接地導体層１１２とに接続されている。複数の導体柱１１４は、ガラス基板１０１の平面視において、開口部１０２に対応する他端面１１７を除いた両端面１１５及び一端面１１６に沿って略矩形のコの字状に配列されている。この複数の導体柱１１４の配列の位置や寸法は、導体ピン１２３から放射される信号を導体柱１１４間等から外部に漏洩しないように設定される。
また、導体ピン１２３は、導波路１１０に挿入されるように配置されている。具体的には導体ピン１２３は、ガラス基板１０１の導体柱１１４の形成領域内に設けられた非貫通孔の内壁に形成された金属膜であり、有底の円筒形状をなしている。そして、導体ピン１２３は、ガラス基板１０１内にガラス基板１０１の表裏面に対して垂直方向に延びるように形成されている。また、導体ピン１２３の底部１２３ａは、第２接地導体層１１２と接触しないように長さ寸法が設定されている。導体ピン１２３の基端１２３ｂ側には、ガラス基板１０１面上に形成される第１接地導体層１１１と同一材料からなる環状のランド１２３ｃが形成されている。このランド１２３ｃは伝送路１２２に接続される。また、このランド１２３ｃの周囲には第１接地導体層１１１が形成されていない開口１１１ａが形成されている。なお、本実施形態においては導体ピン１２３及び導体柱１１４は、第１金属膜１１３ａと第２金属膜１１３ｂとの２層の金属膜から構成されるが、３層以上の金属膜から構成されても良い。また、導体ピン１２３及び導体柱１１４は、図２においては中空であるが、中心部まで金属が充填された金属柱であってもよい。
ランド１２３ｃを介して導体ピン１２３に接続される伝送路１２２は、第１接地導体層１１１上に設けられた絶縁部１２４上に形成されており、第１接地導体層１１１とは絶縁された状態で回路を形成している。伝送路１２２は、第１接地導体層１１１及び第２接地導体層１１２と同じ材料からなる導電パターンであり、導体ピン１２３に接続された一端側とは反対の他端側が絶縁部１２４上の図示しないＧＳＧパッドに接続されて、マイクロストリップラインとなっている。
［導波路基板の製造方法］
導波路基板１００の製造方法について以下に説明する。図３〜図５は、導波路基板１００の製造方法の工程を示す端面図である。
導波路基板１００の製造方法について以下に説明する。図３〜図５は、導波路基板１００の製造方法の工程を示す端面図である。
まず、ガラス基板（基板）１０１を準備する（図３（ａ））。そしてガラス基板１０１の上面（一方の主面）１０１ａ側から下面（他方の主面）１０１ｂに向かって導体ピン用の非貫通孔１０３及び導体柱用の貫通孔１０４を形成する（図３（ｂ））。ここで、非貫通孔１０３の開口部１０３ｃ、貫通孔１０４の上面開口部１０４ｃ及び下面開口部１０４ｄは略円形状である。但し、非貫通孔１０３の開口部１０３ｃ、貫通孔１０４の上面開口部１０４ｃ及び下面開口部１０４ｄの形状については特に限定されるものではなく、楕円形状であってもよく、他の形状であってもよい。
次に、上面１０１ａ及び下面１０１ｂの両面側からスパッタリング法によりガラス基板１０１の上面１０１ａ、非貫通孔１０３の内壁を構成している底面１０３ａ及び側壁１０３ｂ、貫通孔１０４の内壁を構成している側壁１０４ｂに、銅からなる第１金属膜１１３ａを形成する（図３（ｃ）：本発明における第１金属膜形成工程）。ここで、第１金属膜形成工程における第１金属膜１１３ａの成膜では、非貫通孔１０３の底面１０３ａに形成される第１金属膜１１３ａの膜厚を所定の厚さにできれば、スパッタリング法の条件は特に限定されるものではなく、複数回に分けてスパッタリング法により成膜してもよく、１回のスパッタリング法による成膜で成膜時間を調整してもよい。なお、この第１金属膜１１３ａの膜厚の所定の厚さとは、例えば、２０〜５０μｍ程度である。
なお、銅からなる第１金属膜１１３ａはガラス基板１０１に接着し難いため、第１金属膜形成工程に先立ち接着剤として機能する下地金属としてチタン薄膜をガラス基板１０１の表面にスパッタリング法等で成膜してもよい。なお、チタンは、銅と比較すると導電性が悪いため、できるだけ膜厚を薄くする必要がある。例えば、１０〜２０μｍ程度である。接着剤として機能する薄膜の材料は、基板の材料、第１金属膜１１３ａの材料の組合せにより適宜選択され、また、基板と第１金属膜１１３ａとの接着性がよければ、チタン薄膜のような接着剤として機能する薄膜を下地に形成する必要はない。
次に、レジスト１０５により非貫通孔１０３の開口部１０３ｃ、貫通孔１０４の上面開口部１０４ｃ及び下面開口部１０４ｄにレジストを形成する（図３（ｄ）：第１レジスト形成工程（本発明におけるレジスト形成工程））。ここでは、第１金属膜１１３ａが形成された上面１０１ａ及び下面１０１ｂ上に、シート状のレジストをのせて、非貫通孔１０３及び貫通孔１０４に相当する領域を露出させた上で露光処理を行い、当該露出したレジスト部分を硬化させ、残りのレジストを剥離する。これにより、非貫通孔１０３の開口部１０３ｃ、貫通孔１０４の上面開口部１０４ｃ及び下面開口部１０４ｄがレジスト１０５によって覆われる。ここで、レジスト１０５は、非貫通孔１０３の開口部１０３ｃ、貫通孔１０４の上面開口部１０４ｃ及び下面開口部１０４ｄの直径よりも３０〜１００μｍ程度大きく形成されている。
次に、エッチング処理を行い、レジスト１０５によって覆われた領域以外の第１金属膜１１３ａを除去する（図３（ｅ）：第１エッチング工程（本発明における金属膜除去工程））。つまり、非貫通孔１０３及び貫通孔１０４の内壁を被覆する第１金属膜１１３ａを除去することなく、ガラス基板１０１の上面１０１ａ及び下面１０１ｂを被覆する第１金属膜１１３ａを除去する。
次に、非貫通孔１０３の開口部１０３ｃ及び貫通孔１０４の上面開口部１０４ｃ及び下面開口部１０４ｄを覆っているレジスト１０５を、剥離剤によって除去する（図４（ｆ）：第１レジスト除去工程（本発明におけるレジスト除去工程））。このとき、レジスト１０５の直下に存在する第１金属膜１１３ａの一部（非貫通孔１０３及び貫通孔１０４からはみ出た部分）は、レジスト１０５と一緒に除去される。その後、ガラス基板１０１の上面１０１ａ及び下面１０１ｂは水洗いし剥離剤を除去し、上面１０１ａ及び下面１０１ｂに付着した水分を除去する。
次に、上面１０１ａ及び下面１０１ｂの両面側からスパッタリング法によりガラス基板１０１の上面１０１ａ、非貫通孔１０３の内壁に形成された第１金属膜１１３ａ、貫通孔１０４の内壁に形成された第１金属膜１１３ａ上に、銅からなる第２金属膜１１３ｂを形成する（図４（ｇ）：本発明における第２金属膜形成工程）。ここで、第２金属膜形成工程における第２金属膜１１３ｂの成膜では、既に成膜されている非貫通孔１０３の底面１０３ａの第１金属膜１１３ａの膜厚と合計したときの厚さが、導体ピンとして適切に機能する、即ち導電性が確保できる程度の厚さとなるようにスパッタリング法の条件を調整する。例えば、導体ピンとして適切に機能する厚さとしては５０〜１００μｍである。なお、スパッタリング法の条件は特に限定されるものではなく、複数回に分けてスパッタリング法により成膜してもよく、１回のスパッタリング法による成膜で成膜時間を調整してもよい。
なお、第１金属膜１１３ａの成膜と同様に、第２金属膜１１３ｂの成膜に先立って、接着剤としてスパッタリング法等によりチタン薄膜を形成してもよい。この場合、チタン薄膜は上記第１エッチング工程の直後に成膜してもよく、上記第１レジスト除去工程の直後に成膜しても良い。なお、第２金属膜形成工程においも、第１金属膜形成工程と同様に、ガラス基板１０１と第２金属膜１１３ｂとの接着性がよければ、チタン薄膜のような接着剤として機能する薄膜を事前に形成する必要はない。
以上により、ガラス基板１０１の上面１０１ａ上に形成された第２金属膜１１３ｂが第１接地導体層１１１を構成し、下面１０１ｂに形成された第２金属膜１１３ｂが第２接地導体層１１２を構成することになる。また、非貫通孔１０３の内壁に形成される第１金属膜１１３ａ及び第２金属膜１１３ｂにより導体ピン１２３を構成することになる。更に、貫通孔１０４の内壁に形成される第１金属膜１１３ａ及び第２金属膜１１３ｂにより導体柱１１４を構成することになる。
次に、レジスト１０６により第１接地導体層１１１の開口に相当する領域が露出するようにレジストを形成する（図４（ｈ）：第２レジスト形成工程）。第２レジスト形成工程の方法は第１レジスト形成工程の方法と同様である。
次に、エッチング処理を行い、第１接地導体層１１１の開口に相当する領域に形成された第２金属膜１１３ｂを除去する（図４（ｉ）：第２エッチング工程）。これにより、第１接地導体層１１１の開口１１１ａと第１接地導体層１１１と電気的に非接続なランド１２３ｃが形成される。
次に、レジスト１０６を除去し、その後、剥離剤さらに水分を除去することは第１レジスト除去工程と同様である（図４（ｊ）：第２レジスト除去工程）。
次に、第１接地導体層１１１上、開口１１１ａ上及びランド１２３ｃ上に絶縁部１２４を形成する（図５（ｋ））。まず、例えば液状の感光性樹脂をスピンコート法で第１接地導体層１１１側の全面に塗布した後にフォトリソグラフィー法により導体ピン１２３の開口付近の感光性樹脂を除去する。そして、残存した感光性樹脂を熱処理することで硬化することにより絶縁部１２４を形成する。なお、導体ピン１２３の開口付近において除去しきれなかった感光性樹脂が残る場合、これらの除去にはＣＦ４ガスやＯ２ガスによるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）プロセスを行うことが好ましい。
次に、伝送路１２２を形成する。まず、スパッタリング法を用いて、絶縁部１２４上に第３金属膜１１３ｃを形成する（図５（ｌ）：第３金属膜形成工程）。第３金属膜１１３ｃは導体ピン１２３の基端１２３ｂ側の一部と電気的に接続されていればよく、必ずしも導体ピン１２３の先端（底面）１２３ａ側にまで入り込んでいる必要はない。
次に、伝送路１２２に相当する領域にレジスト１０７を形成する（図５（ｍ）：第３レジスト形成工程）。第３レジスト形成工程の方法は第１レジスト形成工程及び第２レジスト形成工程の方法と同様である。
次に、エッチング処理を行い、レジスト１０７によって覆われた領域以外の第３金属膜１１３ｃを除去する（図５（ｎ）：第３エッチング工程）。これにより、伝送路１２２が形成される。
次に、レジスト１０７を除去し、その後、剥離剤さらに水分を除去することは第１レジスト除去工程及び第２レジスト除去工程と同様である（図５（ｏ）：第３レジスト除去工程）。
以上のように、図３〜図５に示す製造方法によって導波路基板１００が製造される。
［効果］
続いて本実施形態に係る導波路基板１００の製造方法についての作用効果を説明する。一般に、図３（ｃ）に示すように、非貫通孔１０３が形成されたガラス基板１０１の上面１０１ａ及び下面１０１ｂに同時にスパッタリング法により第１金属膜１１３ａを形成した場合、図６に示すように、上面１０１ａ上の第１金属膜１１３ａの厚さＤｔ'と、非貫通孔１０３の底面１０３ａ上の第１金属膜１１３ａの厚さＤｂ'との関係は、Ｄｔ'＞Ｄｂ'となる。つまり、ガラス基板１０１の上面１０１ａ上に形成される第１金属膜１１３ａよりも、非貫通孔１０３の内壁、特に底面１０３ａ上に形成される第１金属膜１１３ａの方が薄くなる。このため、非貫通孔１０３を導体ピン１２３として機能させるようにするためには、底面１０３ａ上に形成される第１金属膜１１３ａの厚さをある程度厚くする必要がある。
続いて本実施形態に係る導波路基板１００の製造方法についての作用効果を説明する。一般に、図３（ｃ）に示すように、非貫通孔１０３が形成されたガラス基板１０１の上面１０１ａ及び下面１０１ｂに同時にスパッタリング法により第１金属膜１１３ａを形成した場合、図６に示すように、上面１０１ａ上の第１金属膜１１３ａの厚さＤｔ'と、非貫通孔１０３の底面１０３ａ上の第１金属膜１１３ａの厚さＤｂ'との関係は、Ｄｔ'＞Ｄｂ'となる。つまり、ガラス基板１０１の上面１０１ａ上に形成される第１金属膜１１３ａよりも、非貫通孔１０３の内壁、特に底面１０３ａ上に形成される第１金属膜１１３ａの方が薄くなる。このため、非貫通孔１０３を導体ピン１２３として機能させるようにするためには、底面１０３ａ上に形成される第１金属膜１１３ａの厚さをある程度厚くする必要がある。
そこで、本実施形態に係る導波路基板１００の製造方法では、まず、非貫通孔１０３が形成されたガラス基板１０１の上面１０１ａ、下面１０１ｂ及び非貫通孔１０３の内壁にスパッタリング法により第１金属膜を形成する第１金属膜形成工程により、非貫通孔１０３の内壁、特に底面１０３ａ付近に形成された第１金属膜１１３ａは、ガラス基板１０１の上面１０１ａ及び下面１０１ｂに形成された第１金属膜１１３ａよりも薄くなる。そして、ガラス基板１０１の上面１０１ａ側に非貫通孔１０３の開口を塞ぐようにレジスト１０５を形成（レジスト形成工程）し、ガラス基板１０１の上面１０１ａ、下面１０１ｂに形成された第１金属膜１１３ａを除去（金属膜除去工程）し、更にレジストを除去（レジスト除去工程）する。そのため、レジスト除去工程後のガラス基板１０１では、上面１０１ａ及び下面１０１ｂには第１金属膜１１３ａが形成されていないが非貫通孔１０３の内壁には第１金属膜１１３ａが除去されずに残ることになる。そして、非貫通孔１０３の内壁に第１金属膜１１３ａが形成された状態でガラス基板１０１の上面１０１ａ、下面１０１ｂに対してスパッタリング法により第２金属膜を形成（第２金属膜形成工程）する。そのため、一工程（第１金属膜形成工程）でのスパッタリング法においては相対的に薄く形成される非貫通孔１０３の内壁には、二工程（第１金属膜形成工程及び第２金属膜形成工程）でのスパッタリング法により第１金属膜１１３ａ＋第２金属膜１１３ｂの二層の金属膜、即ち導体ピン１２３を形成することになり、一工程でのスパッタリング法においては相対的に厚く形成される一方の主面上では一工程（第２金属膜形成工程）のスパッタリング法により第２金属膜１１３ｂの一層の金属膜、即ち第１接地導体層及び第２接地導体層を形成することになる。その結果、非貫通孔１０３の底面１０３ａ付近における金属膜の膜厚を確保すると共に、基板表面には剥がれを防止できる膜厚の金属膜が形成することができる。
また、図３（ｃ）に示す第１金属膜形成工程では、非貫通孔１０３の底面１０３ａ上に形成される第１金属膜１１３ａの膜厚を所定の厚さになるまでスパッタリング法による成膜を繰り返すようにしているが、この第１金属膜形成工程において非貫通孔１０３の底面１０３ａ上に形成される第１金属膜１１３ａの膜厚を、当該第１金属膜１１３ａの膜厚のみで導体ピン１２３としての導電性を確保し得る程度の厚さとすれば、図４（ｇ）に示す第２金属膜形成工程では、非貫通孔１０３の底面１０３ａ上に形成される第２金属膜１１３ｂの膜厚を考慮することなく、ガラス基板１０１の上面１０１ａ上に形成される第２金属膜１１３ｂの膜厚を可能な限り薄く形成することが可能となる。
このように、ガラス基板１０１の上面１０１ａ上に形成される第２金属膜１１３ｂの膜厚を確実に薄くできるため、当該第２金属膜１１３ｂをガラス基板１０１の上面１０１ａから剥がれにくくすることができる。
なお、本実施形態では、基板としてガラス基板を用いるものとして説明したが、導波路基板１００となり得る基板としてシリコン基板であってもよい。このシリコン基板に、スパッタリング法による金属膜を形成する場合、金属膜の金属材料としてＣｕが好ましく、また、接着剤として機能する金属材料としてＴｉＷが好ましい。このように、基板の材料に応じて、第１金属膜１１３ａ、第２金属膜１１３ｂ及び接着剤の材料を適宜選択するようにすればよい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
１０１… ガラス基板
１０１ａ…上面
１０１ｂ…下面
１０２… 開口部
１０３… 非貫通孔
１０３ａ…底面
１０３ｂ…側壁
１０３ｃ…開口部
１０４… 貫通孔
１０４ｂ…側壁
１０４ｃ…上面開口部
１０４ｄ …下面開口部
１０５，１０６，１０７…レジスト
１１０… 導波路
１１１…第１接地導体層
１１１ａ …開口
１１２… 第２接地導体層
１１３ａ…第１金属膜
１１３ｂ…第２金属膜
１１３ｃ…第３金属膜
１１４… 導体柱
１１５… 両側面
１１６… 一端面
１１７… 他端面
１２２… 伝送路
１２３… 導体ピン
１２３ａ…底部
１２３ｂ…基端
１２３ｃ …ランド
１２４…絶縁部
１０１ａ…上面
１０１ｂ…下面
１０２… 開口部
１０３… 非貫通孔
１０３ａ…底面
１０３ｂ…側壁
１０３ｃ…開口部
１０４… 貫通孔
１０４ｂ…側壁
１０４ｃ…上面開口部
１０４ｄ …下面開口部
１０５，１０６，１０７…レジスト
１１０… 導波路
１１１…第１接地導体層
１１１ａ …開口
１１２… 第２接地導体層
１１３ａ…第１金属膜
１１３ｂ…第２金属膜
１１３ｃ…第３金属膜
１１４… 導体柱
１１５… 両側面
１１６… 一端面
１１７… 他端面
１２２… 伝送路
１２３… 導体ピン
１２３ａ…底部
１２３ｂ…基端
１２３ｃ …ランド
１２４…絶縁部
Claims (2)
- 基板と、前記基板の一方の主面に形成された第１接地導体層及び前記基板の他方の主面に形成された第２接地導体層と、前記第１接地導体層と前記第２接地導体層との間の貫通孔の内壁に形成された複数の導体柱と、前記基板の一方の主面側に形成された信号伝搬用の平面回路と、前記基板の一方の主面に開口して設けられる非貫通孔の内壁に形成されると共に、前記平面回路に接続された導体ピンと、を備える導波路基板の製造方法において、
前記非貫通孔が形成された前記基板の前記一方の主面及び前記非貫通孔の内壁にスパッタリング法により第１金属膜を形成する第１金属膜形成工程と、
前記基板の前記一方の主面側に前記非貫通孔の開口を塞ぐようにレジストを形成するレジスト形成工程と、
前記一方の主面に形成された前記第１金属膜を除去する金属膜除去工程と、
前記レジストを除去するレジスト除去工程と、
前記非貫通孔の内壁に第１金属膜が形成された状態で前記基板の前記一方の主面に対してスパッタリング法により第２金属膜を形成する第２金属膜形成工程と、
を有することを特徴とする導波路基板の製造方法。 - 前記第１金属膜形成工程において、前記基板の前記他方の主面及び前記貫通孔の内壁にもスパッタリング法により前記第１金属膜を形成し、
前記レジスト形成工程において、前記基板の両面側に前記貫通孔の開口も塞ぐように前記レジストを形成し、
前記金属膜除去工程において、前記他方の主面に形成された前記第１金属膜も除去し、
前記第２金属膜形成工程において、前記基板の前記他方の主面及び前記貫通孔の内壁にもスパッタリング法により前記第２金属膜を形成することを特徴とする請求項１記載の導波路基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/178,764 US9881860B2 (en) | 2015-06-17 | 2016-06-10 | Method for producing waveguide substrate |
| CN201610429033.7A CN106410360B (zh) | 2015-06-17 | 2016-06-14 | 波导基板的制造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015122402 | 2015-06-17 | ||
| JP2015122402 | 2015-06-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5933103B1 JP5933103B1 (ja) | 2016-06-08 |
| JP2017011672A true JP2017011672A (ja) | 2017-01-12 |
Family
ID=56102917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015247607A Expired - Fee Related JP5933103B1 (ja) | 2015-06-17 | 2015-12-18 | 導波路基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9881860B2 (ja) |
| JP (1) | JP5933103B1 (ja) |
| CN (1) | CN106410360B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6312894B1 (ja) * | 2017-04-11 | 2018-04-18 | 株式会社フジクラ | バンドパスフィルタ |
| CN108963443A (zh) * | 2017-05-26 | 2018-12-07 | 惠州硕贝德无线科技股份有限公司 | 一种天线及封装天线结构 |
| JP6321266B1 (ja) * | 2017-05-30 | 2018-05-09 | 株式会社フジクラ | 伝送線路及びポスト壁導波路 |
| US11515611B2 (en) * | 2018-10-17 | 2022-11-29 | Metawave Corporation | Transition in a multi-layer substrate between a substrate integrated waveguide portion and a coplanar waveguide portion |
| JP6680928B1 (ja) * | 2019-05-10 | 2020-04-15 | 株式会社フジクラ | モード変換器及びモード変換器の製造方法 |
| JP2020198595A (ja) * | 2019-06-05 | 2020-12-10 | 株式会社フジクラ | モード変換器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007520051A (ja) * | 2003-09-23 | 2007-07-19 | マイクロン テクノロジー，インコーポレイテッド | 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム |
| JP2010147145A (ja) * | 2008-12-17 | 2010-07-01 | Mitsubishi Materials Corp | プリント配線板とその製造方法 |
| JP2014158243A (ja) * | 2013-02-18 | 2014-08-28 | Fujikura Ltd | モード変換器の製造方法 |
| JP2014236291A (ja) * | 2013-05-31 | 2014-12-15 | 株式会社フジクラ | モード変換器 |
| JP2015076836A (ja) * | 2013-10-11 | 2015-04-20 | 株式会社フジクラ | 導波路基板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3627856B2 (ja) | 2000-11-22 | 2005-03-09 | 株式会社フジクラ | 微細空間への金属充填装置及び金属充填方法 |
| JP4057399B2 (ja) | 2002-11-07 | 2008-03-05 | 株式会社フジクラ | 微細孔への金属充填方法 |
| JP2011109438A (ja) | 2009-11-18 | 2011-06-02 | Amushisu:Kk | アンテナモジュール及びアンテナモジュールを有する無線デバイス。 |
| KR101055425B1 (ko) * | 2010-04-30 | 2011-08-08 | 삼성전기주식회사 | 광대역 전송선로-도파관 변환장치 |
| WO2014104336A1 (ja) * | 2012-12-27 | 2014-07-03 | 株式会社フジクラ | モード変換器 |
-
2015
- 2015-12-18 JP JP2015247607A patent/JP5933103B1/ja not_active Expired - Fee Related
-
2016
- 2016-06-10 US US15/178,764 patent/US9881860B2/en not_active Expired - Fee Related
- 2016-06-14 CN CN201610429033.7A patent/CN106410360B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007520051A (ja) * | 2003-09-23 | 2007-07-19 | マイクロン テクノロジー，インコーポレイテッド | 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム |
| JP2010147145A (ja) * | 2008-12-17 | 2010-07-01 | Mitsubishi Materials Corp | プリント配線板とその製造方法 |
| JP2014158243A (ja) * | 2013-02-18 | 2014-08-28 | Fujikura Ltd | モード変換器の製造方法 |
| JP2014236291A (ja) * | 2013-05-31 | 2014-12-15 | 株式会社フジクラ | モード変換器 |
| JP2015076836A (ja) * | 2013-10-11 | 2015-04-20 | 株式会社フジクラ | 導波路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9881860B2 (en) | 2018-01-30 |
| CN106410360B (zh) | 2019-06-04 |
| JP5933103B1 (ja) | 2016-06-08 |
| CN106410360A (zh) | 2017-02-15 |
| US20160372373A1 (en) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5933103B1 (ja) | 導波路基板の製造方法 | |
| JP3692314B2 (ja) | 配線回路基板 | |
| TWI402956B (zh) | 基材之製造方法 | |
| JP2002016183A (ja) | 半導体パッケージ用回路基板及びその製造方法 | |
| KR20020011922A (ko) | 고주파 코일 장치 및 그 제조 방법 | |
| KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
| TW201424497A (zh) | 電路板及其製作方法 | |
| JP2007173727A (ja) | 配線基板の製造方法 | |
| JP2016514909A (ja) | 酸化層を備える低コストインターポーザ | |
| US9060430B1 (en) | Shielded trace structure and fabrication method | |
| JP2005285972A (ja) | 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット | |
| KR20170041530A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
| JP2004103911A (ja) | 配線形成方法 | |
| CN210694480U (zh) | 具有层间导孔的线路结构 | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JP2004087657A (ja) | Ｔａｂテープ及びその製造方法並びにそれを用いた半導体装置 | |
| KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| US20150382460A1 (en) | Printed circuit board (pcb) with wrapped conductor | |
| TW201545621A (zh) | 印刷電路板的製造方法 | |
| JP2015204379A (ja) | プリント配線板 | |
| JP2004087862A (ja) | 半導体装置用テープキャリア | |
| JP5722814B2 (ja) | 半導体装置の製造方法 | |
| JP4106592B2 (ja) | 配線基板及びその製造方法 | |
| JP3994952B2 (ja) | 半導体装置 | |
| KR20140059074A (ko) | 회로 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160428 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5933103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |