CN106410360B - 波导基板的制造方法 - Google Patents

波导基板的制造方法 Download PDF

Info

Publication number
CN106410360B
CN106410360B CN201610429033.7A CN201610429033A CN106410360B CN 106410360 B CN106410360 B CN 106410360B CN 201610429033 A CN201610429033 A CN 201610429033A CN 106410360 B CN106410360 B CN 106410360B
Authority
CN
China
Prior art keywords
metal film
substrate
hole
main surface
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610429033.7A
Other languages
English (en)
Other versions
CN106410360A (zh
Inventor
韩旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN106410360A publication Critical patent/CN106410360A/zh
Application granted granted Critical
Publication of CN106410360B publication Critical patent/CN106410360B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/12—Hollow waveguides
    • H01P3/121—Hollow waveguides integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H01P5/10—Coupling devices of the waveguide type for linking dissimilar lines or devices for coupling balanced lines or devices with unbalanced lines or devices
    • H01P5/107—Hollow-waveguide/strip-line transitions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

本发明涉及一种波导基板的制造方法，其既确保非贯通孔的底面附近的金属膜的膜厚，又防止被形成于基板表面的金属膜的剥离。波导基板的制造方法在形成有非贯通孔的基板的一方的主表面以及非贯通孔的内壁形成第1金属膜，在基板的一方的主表面侧以封闭非贯通孔的开口的方式形成抗蚀层，除去被形成于一方的主表面的第1金属膜，除去抗蚀层，以在非贯通孔的内壁形成有第1金属膜的状态在基板的一方的主表面形成第2金属膜。

Description

波导基板的制造方法
技术领域
本发明涉及波导基板的制造方法。
背景技术
作为实现廉价且小型的毫米波通信模块的方式，公知有利用了柱壁波导(Post-wall Waveguide，以下有时称为“PWW”。)的毫米波通信模块(例如，参照专利文献1)。
该PWW是如下波导：在表面以及背面形成有接地导体的印刷电路板，排列有在接地导体层间立起设置的多个柱壁亦即导体柱，该导体柱相当于现有的导波管的金属侧壁。在上述毫米波通信模块中，被安装于PWW的基板上的无线通信IC通过引线接合、凸点连接等方法与传输路(微带线、共面线、带状线等)连接，与该传输路连接并作为供电部的导体销被插入PWW。因此，从无线通信IC输出的毫米波信号在传输路上传递，并经由销最终被引导向PWW。
被插入PWW的导体销由被设置于在基板形成的非贯通孔的内壁整体的金属膜、被填充于非贯通孔的金属构成。而且，在形成金属膜的情况下，公知方法是与PWW的接地电极同时形成金属膜。例如，在基板形成非贯通孔，从非贯通孔的开口侧通过溅射法在基板的表面与非贯通孔的内壁形成金属膜，并进行电镀处理，由此同时形成接地电极以及导体销的金属膜。
专利文献1：日本公开专利公报“日本特开2011-109438号公报(2011年6月2日公开)”
然而，在形成导体销的非贯通孔具有细径并且高长宽比，例如孔径为100μm以下，深度为460μm左右的情况下，电镀液难以到达至非贯通孔的底面，因此在底面附近无法确保充分膜厚的金属膜而无法进行阻抗匹配。
另外，若不进行电镀而仅通过溅射法在非贯通孔的底面附近确保金属膜的膜厚，则被形成于基板表面的接地导体用金属膜的膜厚以必要以上的方式变厚，从而因金属膜与基板的膨胀率的不同而存在金属膜容易从基板剥离的问题。
发明内容
因此，本发明要解决的课题在于提供一种在被形成于基板的非贯通孔的内壁以及基板表面同时形成金属膜的波导基板的制造方法，并且是既能够确保非贯通孔的底面附近的金属膜的膜厚，又能够防止被形成于基板表面的金属膜的剥离的波导基板的制造方法。
本发明的波导基板的制造方法是具备基板、被形成于上述基板的一方的主表面的第1接地导体层以及被形成于上述基板的另一方的主表面的第2接地导体层、被形成于上述第1接地导体层与上述第2接地导体层之间的贯通孔的内壁的多个导体柱、被形成于上述基板的一方的主表面侧的信号传播用平面电路、以及被形成于通过在上述基板的一方的主表面开口而设置的非贯通孔的内壁并且与上述平面电路连接的导体销的波导基板的制造方法，其特征在于，具有：通过溅射法在形成有上述非贯通孔的上述基板的上述一方的主表面以及上述非贯通孔的内壁形成第1金属膜的第1金属膜形成工序、在上述基板的上述一方的主表面侧以封闭上述非贯通孔的开口的方式形成抗蚀层的抗蚀层形成工序、除去被形成于上述一方的主表面的上述第1金属膜的金属膜除去工序、除去上述抗蚀层的抗蚀层除去工序、以及以在上述非贯通孔的内壁形成有第1金属膜的状态通过溅射法在上述基板的上述一方的主表面形成第2金属膜的第2金属膜形成工序。
根据本发明，在被形成于基板的非贯通孔的内壁以及基板表面同时形成金属膜的波导基板的制造方法中，能够提供一种既能够确保非贯通孔的底面附近的金属膜的膜厚，又能够防止被形成于基板表面的金属膜的剥离的波导基板的制造方法。
附图说明
图1是表示通过本发明的实施方式的波导基板的制造方法制造出的波导基板的立体图。
图2是表示通过本发明的实施方式的波导基板的制造方法制造出的波导基板的端视图。
图3是表示本发明的实施方式的波导基板的制造方法的工序的端视图。
图4是表示本发明的实施方式的波导基板的制造方法的工序的端视图。
图5是表示本发明的实施方式的波导基板的制造方法的工序的端视图。
图6是表示波导基板的比较例的端视图。
附图标记说明：
101…玻璃基板；101a…上表面；101b…下表面；102…开口部；103…非贯通孔；103a…底面；103b…侧壁；103c…开口部；104…贯通孔；104b…侧壁；104c…上表面开口部；104d…下表面开口部；105、106、107…抗蚀层；110…波导；111…第1接地导体层；111a…开口；112…第2接地导体层；113a…第1金属膜；113b…第2金属膜；113c…第3金属膜；114…导体柱；115…两侧面；116…一端面；117…另一端面；122…传输路；123…导体销；123a…底部；123b…基端；123c…凸起部；124…绝缘部。
具体实施方式
[波导基板的结构]
图1是表示波导基板100的立体图，图2是表示波导基板100的端视图。应予说明，虽导体柱114与传输路122如图1所示未存在于相同面上，但在图2中为了便于表示而将二者显示于相同的端视图中。
如图1以及图2所示，本实施方式的波导基板100具备：玻璃基板101、信号传播用的传输路(平面电路)122、导体销123、与地电位连接的第1接地导体层111以及第2接地导体层112、以及波导110。
玻璃基板101是由单一材料构成的玻璃基板。也可以代替玻璃基板，使用石英基板、半导体基板。
波导110是由被设置于玻璃基板101的表面以及背面的第1接地导体层111以及第2接地导体层112、和立起设置于上述第1接地导体层111以及第2接地导体层112之间的多个柱壁亦即导体柱114围起的区域，并作为供从导体销123放射的电磁波信号进行传播的路径发挥功能。导体柱114沿玻璃基板101的两侧面115以及一端面116进行排列，且未被配置于另一端面117侧。因此，由于在另一端面117侧未形成有导体、柱壁，所以成为放射电磁波信号的开口部102。
第1接地导体层111以及第2接地导体层112是被设置于玻璃基板101表面以及背面且由铜构成的金属膜，并至少被设置于除导体销123的周边区域之外的玻璃基板101的表面以及背面中的整个面。
导体柱114是由与第1接地导体层111以及第2接地导体层112相同的材料构成的金属膜，并贯通玻璃基板101的表面以及背面地被形成有多根。具体而言，导体柱114是被形成于贯通玻璃基板101的表面以及背面的贯通孔的内壁的金属膜，导体柱114各自的端部与第1接地导体层111以及第2接地导体层112连接。在玻璃基板101的俯视下，多个导体柱114沿除与开口部102对应的另一端面117之外的两端面115以及一端面116以大致矩形的コ字形进行排列。该多个导体柱114的排列的位置、尺寸被设定为不使从导体销123放射的信号从导体柱114间等向外部泄漏。
另外，导体销123以被插入波导110的方式配置。具体而言，导体销123是被形成于在玻璃基板101的导体柱114的形成区域内设置的非贯通孔的内壁的金属膜，并呈有底的圆筒形状。而且，导体销123被形成为在玻璃基板101内沿相对于玻璃基板101的表面以及背面垂直的方向延伸。另外，导体销123的底部123a以不与第2接地导体层112接触的方式被设定了长度尺寸。在导体销123的基端123b侧形成有与被形成于玻璃基板101面上的第1接地导体层111相同材料构成的环状的凸起部(land)123c。该凸起部123c与传输路122连接。另外，在该凸起部123c的周围形成有开口111a，该开口111a未形成有第1接地导体层111。此外，在本实施方式中，导体销123以及导体柱114由第1金属膜113a以及第2金属膜113b的双层的金属膜构成，但也可以由三层以上的金属膜构成。另外，导体销123以及导体柱114在图2中形成为中空，但也可以是直至中心部均填充有金属的金属柱。
经由凸起部123c与导体销123连接的传输路122被形成于在第1接地导体层111上设置的绝缘部124上，并以与第1接地导体层111绝缘的状态形成电路。传输路122是由与第1接地导体层111以及第2接地导体层112相同的材料构成的导电图案，并与被连接于导体销123的一端侧相反的另一端侧与绝缘部124上的未图示的GSG板连接，成为微带线。
[波导基板的制造方法]
以下对波导基板100的制造方法进行说明。图3～图5是表示波导基板100的制造方法的工序的端视图。
首先，准备玻璃基板(基板)101(图3的(a))。然后，从玻璃基板101的上表面(一方的主表面)101a侧朝向下表面(另一方的主表面)101b形成导体销用的非贯通孔103以及导体柱用的贯通孔104(图3的(b))。在此，非贯通孔103的开口部103c、贯通孔104的上表面开口部104c以及下表面开口部104d呈大致圆形状。其中，非贯通孔103的开口部103c、贯通孔104的上表面开口部104c以及下表面开口部104d的形状并不被特别限定，可以为椭圆形状，也可以为其他形状。
接下来，从上表面101a以及下表面101b的两面侧通过溅射法在玻璃基板101的上表面101a、构成非贯通孔103的内壁的底面103a以及侧壁103b、构成贯通孔104的内壁的侧壁104b形成由铜构成的第1金属膜113a(图3的(c)：本发明中的第1金属膜形成工序)。在此，在第1金属膜形成工序中的第1金属膜113a的成膜中，只要能够将被形成于非贯通孔103的底面103a的第1金属膜113a的膜厚形成为规定的厚度，便不特别限定溅射法的条件，可以分多次通过溅射法来成膜，也可以在一次溅射法的成膜中调整成膜时间。此外，该第1金属膜113a的膜厚的规定的厚度例如为20～50μm左右。
此外，由于由铜构成的第1金属膜113a难以粘合于玻璃基板101，所以也可以在第1金属膜形成工序之前通过溅射法等将作为粘合剂发挥功能的作为基底金属的钛薄膜成膜于玻璃基板101的表面。此外，由于钛比铜导电性差，所以需要尽可能减薄膜厚。例如为10～20μm左右。作为粘合剂发挥功能的薄膜的材料能够适当地选自基板的材料、第1金属膜113a的材料的组合，另外，只要基板与第1金属膜113a的粘合性优秀，便无需将钛薄膜之类的作为粘合剂发挥功能的薄膜形成于基底。
接下来，利用抗蚀层105在非贯通孔103的开口部103c、贯通孔104的上表面开口部104c以及下表面开口部104d形成抗蚀层(图3的(d)：第1抗蚀层形成工序(本发明中的抗蚀层形成工序))。在此，在形成有第1金属膜113a的上表面101a以及下表面101b上放置片状的抗蚀层，在使相当于非贯通孔103以及贯通孔104的区域露出的基础上进行曝光处理，使该露出的抗蚀层部分固化，并剥离剩余的抗蚀层。由此，利用抗蚀层105覆盖非贯通孔103的开口部103c、贯通孔104的上表面开口部104c以及下表面开口部104d。在此，抗蚀层105形成为比非贯通孔103的开口部103c、贯通孔104的上表面开口部104c以及下表面开口部104d的直径大30～100μm左右。
接下来，进行蚀刻处理，并除去除由抗蚀层105覆盖的区域以外的第1金属膜113a(图3的(e)：第1蚀刻工序(本发明中的金属膜除去工序))。换句话说，不除去覆盖非贯通孔103以及贯通孔104的内壁的第1金属膜113a，而除去覆盖玻璃基板101的上表面101a以及下表面101b的第1金属膜113a。
接下来，利用剥离剂除去覆盖非贯通孔103的开口部103c以及贯通孔104的上表面开口部104c以及下表面开口部104d的抗蚀层105(图4的(f)：第1抗蚀层除去工序(本发明中的抗蚀层除去工序))。此时，存在于抗蚀层105的正下方的第1金属膜113a的一部分(从非贯通孔103以及贯通孔104伸出的部分)与抗蚀层105一同被除去。之后，对玻璃基板101的上表面101a以及下表面101b进行水洗而除去剥离剂，并除去附着于上表面101a以及下表面101b的水分。
接下来，从上表面101a以及下表面101b的两面侧通过溅射法在玻璃基板101的上表面101a、被形成于非贯通孔103的内壁的第1金属膜113a、以及被形成于贯通孔104的内壁的第1金属膜113a上形成由铜构成的第2金属膜113b(图4的(g)：本发明中的第2金属膜形成工序)。在此，在第2金属膜形成工序中的第2金属膜113b的成膜中，以与已经成膜的非贯通孔103的底面103a的第1金属膜113a的膜厚合计时的厚度作为导体销适当地发挥功能，即能够确保导电性的程度的厚度的方式调整溅射法的条件。例如，作为导体销适当地发挥功能的厚度为50～100μm。此外，溅射法的条件并不被特别限定，可以分多次通过溅射法来成膜，也可以在一次溅射法的成膜中调整成膜时间。
此外，与第1金属膜113a的成膜同样，也可以在第2金属膜113b的成膜之前，作为粘合剂通过溅射法等形成钛薄膜。在该情况下，钛薄膜可以在上述第1蚀刻工序之后立即成膜，也可以在上述第1抗蚀层除去工序之后立即成膜。此外，在第2金属膜形成工序中，也与第1金属膜形成工序同样，只要玻璃基板101与第2金属膜113b的粘合性优秀，便无需预先形成钛薄膜之类的作为粘合剂发挥功能的薄膜。
如以上那样，被形成于玻璃基板101的上表面101a上的第2金属膜113b构成第1接地导体层111，被形成于下表面101b的第2金属膜113b构成第2接地导体层112。另外，利用被形成于非贯通孔103的内壁的第1金属膜113a以及第2金属膜113b构成导体销123。此外，利用被形成于贯通孔104的内壁的第1金属膜113a以及第2金属膜113b构成导体柱114。
接下来，以使相当于第1接地导体层111的开口的区域露出的方式利用抗蚀层106形成抗蚀层(图4的(h)：第2抗蚀层形成工序)。第2抗蚀层形成工序的方法与第1抗蚀层形成工序的方法相同。
接下来，进行蚀刻处理，除去被形成于相当于第1接地导体层111的开口的区域的第2金属膜113b(图4的(i)：第2蚀刻工序)。由此，形成隔着第1接地导体层111的开口111a不与第1接地导体层111电连接的凸起部123c。
接下来，除去抗蚀层106，之后，除去剥离剂以及水分的工序与第1抗蚀层除去工序相同(图4的(j)：第2抗蚀层除去工序)。
接下来，在第1接地导体层111上、开口111a上以及凸起部123c上形成绝缘部124(图5的(k))。首先，例如通过旋涂法将液状的感光性树脂涂覆于第1接地导体层111侧的整个面之后通过光刻法除去导体销123的开口附近的感光性树脂。然后，通过热处理来固化残存的感光性树脂，由此形成绝缘部124。此外，在导体销123的开口附近残留有未除尽的感光性树脂的情况下，优选在上述除去过程中进行CF4气体、O2气体的RIE(反应离子刻蚀：Reactive Ion Etching)工序。
接下来，形成传输路122。首先，使用溅射法，在绝缘部124上形成第3金属膜113c(图5的(l)：第3金属膜形成工序)。第3金属膜113c只要与导体销123的基端123b侧的一部分电连接即可，无需一定进入至导体销123的前端(底面)123a侧。
接下来，在相当于传输路122的区域形成抗蚀层107(图5的(m)：第3抗蚀层形成工序)。第3抗蚀层形成工序的方法与第1抗蚀层形成工序以及第2抗蚀层形成工序的方法相同。
接下来，进行蚀刻处理，除去除由抗蚀层107覆盖的区域以外的第3金属膜113c(图5的(n)：第3蚀刻工序)。由此，形成传输路122。
接下来，除去抗蚀层107，之后，除去剥离剂以及水分的工序与第1抗蚀层除去工序以及第2抗蚀层除去工序相同(图5的(o)：第3抗蚀层除去工序)。
如以上那样，通过图3～图5所示的制造方法来制造波导基板100。
[效果]
接下来，对本实施方式的波导基板100的制造方法的作用效果进行说明。一般，如图3的(c)所示，在通过溅射法在形成有非贯通孔103的玻璃基板101的上表面101a以及下表面101b同时形成有第1金属膜113a的情况下，如图6所示，上表面101a上的第1金属膜113a的厚度Dt'、与非贯通孔103的底面103a上的第1金属膜113a的厚度Db'的关系形成为Dt'＞Db'。换句话说，被形成于非贯通孔103的内壁特别是底面103a上的第1金属膜113a比被形成于玻璃基板101的上表面101a上的第1金属膜113a薄。因此，为了使非贯通孔103作为导体销123发挥功能，需要以某种程度加厚被形成于底面103a上的第1金属膜113a的厚度。
为此，在本实施方式的波导基板100的制造方法中，首先，依靠通过溅射法在形成有非贯通孔103的玻璃基板101的上表面101a、下表面101b以及非贯通孔103的内壁形成第1金属膜的第1金属膜形成工序，使被形成于非贯通孔103的内壁特别是底面103a附近的第1金属膜113a，比被形成于玻璃基板101的上表面101a以及下表面101b的第1金属膜113a薄。然后，在玻璃基板101的上表面101a侧以封闭非贯通孔103的开口的方式形成抗蚀层105(抗蚀层形成工序)，除去被形成于玻璃基板101的上表面101a、下表面101b的第1金属膜113a(金属膜除去工序)，并除去抗蚀层(抗蚀层除去工序)。因此，在抗蚀层除去工序后的玻璃基板101中，虽在上表面101a以及下表面101b未形成有第1金属膜113a，但在非贯通孔103的内壁未除去第1金属膜113a而将其残留。然后，以在非贯通孔103的内壁形成有第1金属膜113a的状态通过溅射法对于玻璃基板101的上表面101a、下表面101b形成第2金属膜(第2金属膜形成工序)。因此，针对在一个工序(第1金属膜形成工序)中通过溅射法相对较薄地形成的非贯通孔103的内壁，在两个工序(第1金属膜形成工序以及第2金属膜形成工序)中通过溅射法形成第1金属膜113a+第2金属膜113b的双层的金属膜，即形成导体销123，并针对在一个工序中通过溅射法相对较厚地形成的一方的主表面上，在一个工序(第2金属膜形成工序)中通过溅射法形成第2金属膜113b的一层的金属膜，即形成第1接地导体层以及第2接地导体层。其结果是，既能够确保非贯通孔103的底面103a附近的金属膜的膜厚，又能够在基板表面形成能够防止剥离的膜厚的金属膜。
另外，在图3的(c)所示的第1金属膜形成工序中，虽直至将被形成于非贯通孔103的底面103a上的第1金属膜113a的膜厚形成为规定的厚度为止都通过溅射法反复成膜，但只要将在该第1金属膜形成工序中被形成于非贯通孔103的底面103a上的第1金属膜113a的膜厚，形成为仅依靠该第1金属膜113a的膜厚便能够确保作为导体销123的导电性的程度的厚度即可，在图4的(g)所示的第2金属膜形成工序中，可以不考虑被形成于非贯通孔103的底面103a上的第2金属膜113b的膜厚，而将被形成于玻璃基板101的上表面101a上的第2金属膜113b的膜厚尽可能形成得较薄。
这样，由于能够可靠地减薄被形成于玻璃基板101的上表面101a上的第2金属膜113b的膜厚，所以能够使该第2金属膜113b不易从玻璃基板101的上表面101a剥离。
此外，在本实施方式中，虽对作为基板使用玻璃基板的情况进行了说明，但作为能够成为波导基板100的基板也可以使用硅基板。在通过溅射法在该硅基板上形成金属膜的情况下，作为金属膜的金属材料优选Cu，另外，作为粘合剂发挥功能的金属材料优选TiW。这样，根据基板的材料适当地选择第1金属膜113a、第2金属膜113b以及粘合剂的材料即可。
如以上那样，本发明的波导基板的制造方法的特征在于，具有：通过溅射法在形成有非贯通孔的基板的一方的主表面以及非贯通孔的内壁形成第1金属膜的第1金属膜形成工序、在基板的一方的主表面侧以封闭非贯通孔的开口的方式形成抗蚀层的抗蚀层形成工序、除去被形成于一方的主表面的第1金属膜的金属膜除去工序、除去抗蚀层的抗蚀层除去工序、以及以在非贯通孔的内壁形成有第1金属膜的状态下通过溅射法在基板的一方的主表面形成第2金属膜的第2金属膜形成工序。
本发明提供一种既能够确保非贯通孔的底面附近的金属膜的膜厚，又能够防止被形成于基板表面的金属膜的剥离的波导基板的制造方法。
〔总结〕
本发明的波导基板的制造方法是具备基板、被形成于上述基板的一方的主表面的第1接地导体层以及被形成于上述基板的另一方的主表面的第2接地导体层、被形成于上述第1接地导体层与上述第2接地导体层之间的贯通孔的内壁的多个导体柱、被形成于上述基板的一方的主表面侧的信号传播用平面电路、以及被形成于通过在上述基板的一方的主表面开口而设置的非贯通孔的内壁并且与上述平面电路连接的导体销的波导基板的制造方法，其特征在于，具有：通过溅射法在形成有上述非贯通孔的上述基板的上述一方的主表面以及上述非贯通孔的内壁形成第1金属膜的第1金属膜形成工序、在上述基板的上述一方的主表面侧以封闭上述非贯通孔的开口的方式形成抗蚀层的抗蚀层形成工序、除去被形成于上述一方的主表面的上述第1金属膜的金属膜除去工序、除去上述抗蚀层的抗蚀层除去工序、以及以在上述非贯通孔的内壁形成有第1金属膜的状态通过溅射法在上述基板的上述一方的主表面形成第2金属膜的第2金属膜形成工序。
根据本发明的波导基板的制造方法，在具备基板、被形成于上述基板的一方的主表面的第1接地导体层以及被形成于上述基板的另一方的主表面的第2接地导体层、被形成于上述第1接地导体层与上述第2接地导体层之间的贯通孔的内壁的多个导体柱、被形成于上述基板的一方的主表面侧的信号传播用平面电路、以及被形成于通过在上述基板的一方的主表面开口而设置的非贯通孔的内壁并且与上述平面电路连接的导体销的波导基板的制造方法中，具有通过溅射法在形成有上述非贯通孔的上述基板的上述一方的主表面以及上述非贯通孔的内壁形成第1金属膜的第1金属膜形成工序。由此，被形成于非贯通孔的内壁特别是底面附近的第1金属膜比被形成于基板的一方的主表面上的第1金属膜薄。而且，还具有在上述基板的上述一方的主表面侧以封闭上述非贯通孔的开口的方式形成抗蚀层的抗蚀层形成工序、除去被形成于上述一方的主表面的上述第1金属膜的金属膜除去工序、以及除去上述抗蚀层的抗蚀层除去工序。因此，在抗蚀层除去工序后的基板中，虽在一方的主表面未形成有第1金属膜，但在上述非贯通孔的内壁未除去第1金属膜而将其残留。此外，还具有以在上述非贯通孔的内壁形成有第1金属膜的状态下通过溅射法在上述基板的上述一方的主表面形成第2金属膜的第2金属膜形成工序。因此，针对在一个工序中通过溅射法相对较薄地形成的非贯通孔的内壁，在两个工序中通过溅射法形成金属膜，即形成导体销，并针对在一个工序中通过溅射法相对较厚地形成的一方的主表面上，在一个工序中通过溅射法形成金属膜，即形成第1接地导体层。其结果是，既能够确保非贯通孔的底面附近的金属膜的膜厚，又能够在基板表面形成能够防止剥离的膜厚的金属膜。
本发明的波导基板的制造方法也可以在上述第1金属膜形成工序中，通过溅射法在上述基板的上述另一方的主表面以及上述贯通孔的内壁也形成上述第1金属膜，在上述抗蚀层形成工序中，在上述基板的两面侧也以封闭上述贯通孔的开口的方式形成上述抗蚀层，在上述金属膜除去工序中，也除去被形成于上述另一方的主表面的上述第1金属膜，在上述第2金属膜形成工序中，通过溅射法在上述基板的上述另一方的主表面以及上述贯通孔的内壁也形成上述第2金属膜。
本发明并不限定于上述实施方式，在技术方案所示的范围内能够进行各种变更，并且适当地组合不同的实施方式中分别公开的技术手段而得的实施方式也被包含于本发明的技术范围内。

Claims (2)

1.一种波导基板的制造方法，该波导基板具备：基板、被形成于所述基板的一方的主表面的第1接地导体层以及被形成于所述基板的另一方的主表面的第2接地导体层、被形成于所述第1接地导体层与所述第2接地导体层之间的贯通孔的内壁的多个导体柱、被形成于所述基板的一方的主表面侧的信号传播用平面电路、以及被形成于通过在所述基板的一方的主表面开口而设置的非贯通孔的内壁并且与所述平面电路连接的导体销，
所述波导基板的制造方法的特征在于，具有：
通过溅射法在形成有所述非贯通孔的所述基板的所述一方的主表面以及所述非贯通孔的内壁形成第1金属膜的第1金属膜形成工序，
在所述基板的所述一方的主表面侧以封闭所述非贯通孔的开口的方式形成抗蚀层的抗蚀层形成工序，
除去被形成于所述一方的主表面的所述第1金属膜的金属膜除去工序，
除去所述抗蚀层的抗蚀层除去工序，以及
以在所述非贯通孔的内壁形成有第1金属膜的状态通过溅射法在所述基板的所述一方的主表面形成第2金属膜的第2金属膜形成工序。
2.根据权利要求1所述的波导基板的制造方法，其特征在于，
在所述第1金属膜形成工序中，通过溅射法在所述基板的所述另一方的主表面以及所述贯通孔的内壁也形成所述第1金属膜，
在所述抗蚀层形成工序中，在所述基板的两面侧也以封闭所述贯通孔的开口的方式形成所述抗蚀层，
在所述金属膜除去工序中，也除去被形成于所述另一方的主表面的所述第1金属膜，
在所述第2金属膜形成工序中，通过溅射法在所述基板的所述另一方的主表面以及所述贯通孔的内壁也形成所述第2金属膜。
CN201610429033.7A 2015-06-17 2016-06-14 波导基板的制造方法 Expired - Fee Related CN106410360B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015122402 2015-06-17
JP2015-122402 2015-06-17
JP2015-247607 2015-12-18
JP2015247607A JP5933103B1 (ja) 2015-06-17 2015-12-18 導波路基板の製造方法

Publications (2)

Publication Number Publication Date
CN106410360A CN106410360A (zh) 2017-02-15
CN106410360B true CN106410360B (zh) 2019-06-04

Family

ID=56102917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610429033.7A Expired - Fee Related CN106410360B (zh) 2015-06-17 2016-06-14 波导基板的制造方法

Country Status (3)

Country Link
US (1) US9881860B2 (zh)
JP (1) JP5933103B1 (zh)
CN (1) CN106410360B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6312894B1 (ja) * 2017-04-11 2018-04-18 株式会社フジクラ バンドパスフィルタ
CN108963443A (zh) * 2017-05-26 2018-12-07 惠州硕贝德无线科技股份有限公司 一种天线及封装天线结构
JP6321266B1 (ja) * 2017-05-30 2018-05-09 株式会社フジクラ 伝送線路及びポスト壁導波路
US11515611B2 (en) * 2018-10-17 2022-11-29 Metawave Corporation Transition in a multi-layer substrate between a substrate integrated waveguide portion and a coplanar waveguide portion
JP6680928B1 (ja) * 2019-05-10 2020-04-15 株式会社フジクラ モード変換器及びモード変換器の製造方法
JP2020198595A (ja) * 2019-06-05 2020-12-10 株式会社フジクラ モード変換器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158243A (ja) * 2013-02-18 2014-08-28 Fujikura Ltd モード変換器の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3627856B2 (ja) 2000-11-22 2005-03-09 株式会社フジクラ 微細空間への金属充填装置及び金属充填方法
JP4057399B2 (ja) 2002-11-07 2008-03-05 株式会社フジクラ 微細孔への金属充填方法
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
JP2010147145A (ja) * 2008-12-17 2010-07-01 Mitsubishi Materials Corp プリント配線板とその製造方法
JP2011109438A (ja) 2009-11-18 2011-06-02 Amushisu:Kk アンテナモジュール及びアンテナモジュールを有する無線デバイス。
KR101055425B1 (ko) * 2010-04-30 2011-08-08 삼성전기주식회사 광대역 전송선로-도파관 변환장치
EP2940784B1 (en) * 2012-12-27 2022-08-24 Fujikura Ltd. Mode converter
JP2014236291A (ja) * 2013-05-31 2014-12-15 株式会社フジクラ モード変換器
JP6167006B2 (ja) * 2013-10-11 2017-07-19 株式会社フジクラ 導波路基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158243A (ja) * 2013-02-18 2014-08-28 Fujikura Ltd モード変換器の製造方法

Also Published As

Publication number Publication date
JP2017011672A (ja) 2017-01-12
CN106410360A (zh) 2017-02-15
US9881860B2 (en) 2018-01-30
JP5933103B1 (ja) 2016-06-08
US20160372373A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
CN106410360B (zh) 波导基板的制造方法
US10074885B2 (en) Coaxial waveguide microstructures having conductors formed by plural conductive layers
EP2958188B1 (en) Mode converter and production method therefor
US8581412B2 (en) Semiconductor device comprising an electromagnetic waveguide
CN104904061B (zh) 模式转换器
TW201109668A (en) Inspection socket
JP2005532015A (ja) 小型のｒｆおよびマイクロ波の構成要素とそのような構成要素を製造するための方法
KR20000069625A (ko) 매개구조체
JP2014236291A (ja) モード変換器
US10389006B2 (en) Electronic apparatus and manufacturing method thereof
CN104108679A (zh) 制造贯穿玻璃的通孔的方法
US6667549B2 (en) Micro circuits with a sculpted ground plane
US8304916B1 (en) Half-through vias for suppression of substrate modes
US9060430B1 (en) Shielded trace structure and fabrication method
US9755333B2 (en) Radio frequency connector receptical
US20150035615A1 (en) Vertical microcoaxial interconnects
CN109037874A (zh) 在石英电路上制作梁式引线的方法
CN208637565U (zh) 具有梁式引线的石英电路
CN106684515A (zh) 一种硅基倒置微带线结构及其制作方法
JP2002299394A (ja) シート型プローブカード
JPH0685158A (ja) 電気伝送線路およびその製造方法
CN111900522B (zh) 硅基空气填充微同轴结构及硅基空气填充微同轴传输线
KR20040054857A (ko) 배선접속장치 및 그 제조방법
CN117080703A (zh) 一种微带线的垂直过渡结构和制造方法
JP2004128179A (ja) 配線板及び電子装置、ならびに配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190604

Termination date: 20210614

CF01 Termination of patent right due to non-payment of annual fee