JP2016538725A - 絶縁バイアを有する金属基板 - Google Patents
絶縁バイアを有する金属基板 Download PDFInfo
- Publication number
- JP2016538725A JP2016538725A JP2016531630A JP2016531630A JP2016538725A JP 2016538725 A JP2016538725 A JP 2016538725A JP 2016531630 A JP2016531630 A JP 2016531630A JP 2016531630 A JP2016531630 A JP 2016531630A JP 2016538725 A JP2016538725 A JP 2016538725A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- msiv
- metal
- dielectric
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
- C25D11/024—Anodisation under pulsed or modulated current or potential
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
- C25D11/04—Anodisation of aluminium or alloys based thereon
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
- C25D11/26—Anodisation of refractory metals or alloys based thereon
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0116—Porous, e.g. foam
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1147—Sealing or impregnating, e.g. of pores
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Laminated Bodies (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Structure Of Printed Boards (AREA)
Abstract
絶縁バイアを有する金属基板(MSIV)であって、層の厚さを通って画定された貫通孔を有する金属層と、金属層の表面の一部の上に形成され、延在して貫通孔の内壁を覆っている誘電層と、絶縁された貫通孔を通って延在し、絶縁されたバイアを形成している導電性材料と、誘電層の一部の上に形成され、導電性バイアと熱的及び/又は電気的に接触した電気回路とを有する、MSIV。誘電層は、平均粒径500ナノメートル以下の等軸結晶構造を有し、厚みが0.1〜100マイクロメートルであり、絶縁耐力が20KVmm−1超であり、熱伝導率が3W/mK超である誘電ナノセラミック層である。そのようなMSIVを電子基板として使用して、装置、例えば電力、マイクロ波、光電子、固体照明、及び熱電装置を支持することができる。【選択図】図1
Description
本発明は、金属層と、金属層を通って延在する導電性バイアとを含む金属基板に関する。導電性バイアは、金属基板から電気的に絶縁され、金属層の両側に電気的及び/又は熱的な接続を提供する。そのような金属基板は、電力装置、マイクロ波装置、光電子装置、固体照明装置、及び熱電装置を支持する基板として使用してもよい。
典型的には、バイアを有する電子基板を用いて、多層電子基板に、異なる層の表面領域の間の電気的及び/又は熱的接続を提供してもよい。導電性バイアは、電源供給源及び信号供給源を配置するよう用いてもよく、電気部品から熱を除去するよう機能してもよい。
多層基板のための最も一般的な基層材料は酸化アルミニウム(Al2O3)又は窒化アルミニウム(AlN)セラミック層、及びFR4エポキシ樹脂基板層である。そのような基層材料におけるバイアは、貫通孔を穿設し、これらの貫通孔に導電性材料又は金属めっきを充填することによって形成される。しかしながら、これらの一般的な基板材料の各々の使用には限界がある。例えば、基板材料としてのFR4は熱伝導率が非常に低く(約0.1W/mK)、高い熱伝導を必要とする用途に使用することができない。
Al2O3はFR4より熱伝導率が高く(約20〜30W/mK)、バイアを有する電子基板を製造するための現在好ましい基層材料である。AlNはさらに熱伝導率が高い(約140〜180W/mK)ので、最も熱的要求のある用途に使用される。AlNはFR4又はAl2O3より著しく高価な材料であり、その用途を制限している。Al2O3及びAlN(並びに他のセラミック層)は固有の脆性に悩まされる。この脆性は、非常に薄いセラミック基層の形成を妨げ(100マイクロメートルより薄い層を形成することは困難である)、セラミック基層の表面積を数ダースの平方インチに制限している。
金属は熱伝導性が高く耐久性が高いので、基層として金属を使用することは電子基板用途にとって有益である。金属層(金属基板ということもある)を用いて形成された電子基板は、セラミック層によって形成されたものと同次元の限界を有さず、10マイクロメートル程度に薄く形成することができる。金属基板における金属層として使用する最も一般的な金属の一つはアルミニウム(Al)である。アルミニウムは約150〜200W/mKの熱伝導率を有し;AlN基板のそれに類似するが、しかしながら材料は著しく安価である。金属基層を用いた多層基板の形成は、金属層を通して導電性バイアを形成することを必要とする。バイアの導電性コアは、基層金属から電気的に絶縁されていなければならない。これは、絶縁バイアを有する金属基板(MSIV)を構築することによって達成される。
MSIVの導電性材料のバイアと金属基層との間に電気的絶縁を提供することには、多くの困難がある。両面MSIVを実現させる標準的な方法は、典型的には以下のとおりである。
第1に、誘電体膜を用いて銅(Cu)層を金属層の両側に結合する。得られたパネル(金属層と、2枚の誘電体膜層と、2枚の銅層とからなる)を穿設して、パネルを通って延在する貫通孔を提供する。この貫通孔は金属層の材料を露出させ、このことは、導電性バイアを形成することができる前に、貫通孔を電気絶縁材料で塞ぐことが必要であることを意味する。塞いだら、より小型のドリルを用いて、塞いでいる電気絶縁材料を通して穿設する。次にこの第二の貫通孔を導電性材料で満たして、金属層の片側から他方まで延在する電導バイアを作製することができる。電気的接続は、湿式化学種層及びめっき処理を用いて、又は導電性バイア充填材を用いて、又は上記の組合せを使用して作製してもよい。
MSIVのバイア形成プロセスは、多くの工程を含み、したがって高度な複雑性を含むことが分かる。しかしながら、主要な欠点としては、電気絶縁孔−プラグによって提供される誘電体が最も少ないバイア孔の端における電気的故障のリスクである。
予め穿設され、次に陽極処理されて、貫通孔の表面及び内壁上に誘電層が提供されたAlパネルからMSIVを形成する試みがなされてきた。そのようなMSIVは、アノード層が十分に一貫した信頼性の高い電気的絶縁を提供することができないので、工業的用途が見つからなかった。陽極処理された誘電層に関するこの問題は、陽極処理された層の固有の構造によって生じる、陽極処理された層の多孔性、及び貫通孔の端におけるクラックに起因する。また、陽極処理された誘電層は熱サイクル下でアルミ層の平面上及び貫通孔内の両方にクラックが入る。
本発明は、ここで参照すべき添付の独立請求項に記載された絶縁バイアを有する金属基板(MSIV)、及びMSIVを形成する方法を提供する。本発明の好ましい又は有利な特徴は、様々な従属下位請求項において述べる。
したがって、第一の側面において、絶縁バイアを有する金属基板(MSIV)は、
金属層の第一の表面と第二の表面との間に、金属層の厚みを通って画定された貫通孔を有する金属層と、
金属層の酸化によって少なくとも部分的に形成された誘電層であって、金属層の第一の表面及び第二の表面の少なくとも一つの上、又は金属層の第一の表面及び第二の表面の両方の上、並びに貫通孔の内壁上に連続層として形成された、誘電層と、
金属層に画定された貫通孔を通って延在する導電性金属バイアであって、誘電層によって金属層から電気的に絶縁された、導電性金属バイアと、
誘電層の一部に形成された電気回路であって、導電性金属バイアと電気的及び/又は熱的に接触した電気回路とを含んでもよい。
金属層の第一の表面と第二の表面との間に、金属層の厚みを通って画定された貫通孔を有する金属層と、
金属層の酸化によって少なくとも部分的に形成された誘電層であって、金属層の第一の表面及び第二の表面の少なくとも一つの上、又は金属層の第一の表面及び第二の表面の両方の上、並びに貫通孔の内壁上に連続層として形成された、誘電層と、
金属層に画定された貫通孔を通って延在する導電性金属バイアであって、誘電層によって金属層から電気的に絶縁された、導電性金属バイアと、
誘電層の一部に形成された電気回路であって、導電性金属バイアと電気的及び/又は熱的に接触した電気回路とを含んでもよい。
誘電層は、平均粒径500ナノメートル以下の等軸結晶構造を有し、厚みが0.1〜100マイクロメートルであり、絶縁耐力が20KVmm−1超であり、熱伝導率が3W/mK超である誘電ナノセラミック層である。
本明細書で用いる金属層は、厚さの寸法より実質的に大きい長さ及び幅の寸法を有する層である。金属層は金属基層又は金属シートともいう。好ましくは、金属層の厚さは、5マイクロメートル〜5000マイクロメートル、好ましくは10マイクロメートル〜2000マイクロメートル、又は20マイクロメートル〜500マイクロメートルである。いくつかの実施形態において、金属層は柔軟構造、例えば金属箔でもよい。いくつかの実施形態において、金属層は硬質構造、例えば金属プレートでもよい。いくつかの実施形態において、金属層は形成された構造又は部品でもよい。
金属層はその厚みを通って画定された複数の貫通孔を有してもよく、複数の貫通孔の各々の内壁は、誘電ナノセラミック層の一部によってコーティングされていてもよい。特定の目的のため、複数の貫通孔を金属層の異なる部分にパターンで画定して、熱伝導性及び/又は電気伝導性を最適化してもよい。
本明細書で用いる金属基板という用語は、金属層の片面又は両面上の誘電層によって絶縁された金属層又はシートから形成されたタイプの電子基板を意味する。
誘電ナノセラミック層は、金属層の酸化によって少なくとも部分的に形成されており、本明細書において、誘電コーティング、又はナノセラミック層、又はナノセラミックコーティングともいう。
本発明の任意の側面によるMSIVは、金属層を通って形成されているが、しかしながら金属層から電気的に絶縁された導電性バイアを含む。貫通孔は、例えば金属層を機械穿設若しくはレーザー穿設することによって、又はパンチングすることによって、金属層を通って形成されている。誘電ナノセラミック層が形成され、この層は金属層の表面の少なくとも一部に渡って連続的に延在し、その又はそれぞれの貫通孔の内壁を覆って、絶縁された一つ又は複数の貫通孔を提供する。次に絶縁された貫通孔内に導電性材料、例えば金属を形成して、導電性バイアを作製することができる。貫通孔は、20マイクロメートル程の小さな直径で形成されてもよい。寸法の上限は任意の直径でよいが、しかしながら、多くの貫通孔は20マイクロメートル〜2000マイクロメートルの直径を有する。有利にも、誘電ナノセラミックコーティングは、アスペクト比が10又は15又は20又は20より大きい程度の貫通孔の内壁上に形成されていてもよい。アスペクト比は、貫通孔の深さを貫通孔の直径で除したものとして定義される。好ましくは、貫通孔のアスペクト比は0.1〜20である。
複数の貫通孔、したがって複数のバイアを互いに近接して形成することができることは、特に有利な構成であってもよい。従来技術のMSIVは、製造上の問題のため密集したバイアを有しない。したがって、金属層が、直径20〜300のマイクロメートル、又は直径50〜200マイクロメートルの複数の貫通孔を含み、貫通孔間の間隔が、直通孔の直径と同じオーダー、例えば20〜300マイクロメートル、又は50〜200マイクロメートルであることは有利であることがある。
コーティングは、平均粒径500ナノメートル未満の結晶構造を有する。そのようなナノ結晶構造は、金属層の表面上に、一つ又は複数の貫通孔の端及び内部表面を含む均一な高密度の層を提供する。有利にも、平均粒径は250ナノメートル以下、又は100ナノメートル以下であってもよい。
誘電ナノセラミックのミクロ構造は実質的に等軸の粒からなる。すなわち、ナノセラミックを形成する粒は、ほぼ同じ長さのx、y、及びz軸を有する。等軸粒はより多くの操作上のすべり面を有し、ナノセラミックは異方性の粒子構造に当てはまるよりも高い強度及び延性を有する。小さい粒径及び実質的に等軸の粒構造は、複雑な形状、例えば貫通孔上に誘電層を均一に被覆することを可能にする重要なパラメーターである。ナノスケールの粒径及び等軸構造おかげで、20マイクロメートルもの小さい内径及び最高20のアスペクト比(基板の厚みを孔の直径で除した値に等しい)を有する貫通孔の内部表面に、誘電ナノセラミック層を均一に適用して覆ってもよい。
誘電ナノセラミック層の厚みは、0.1〜100マイクロメートルである。この厚みの範囲において、実質的に等軸のナノセラミック層は、20KV/mmを超える高い絶縁耐力、及び3W/mKを超える高い熱伝導性を有する。これらの値は、多くの電子基板用途にとって有利である。いくつかの実施形態において、誘電ナノセラミック層の厚みは、1マイクロメートル〜50マイクロメートル、例えば5マイクロメートル〜40マイクロメートル、又は10マイクロメートル〜30マイクロメートルであってもよい。
有利にも、誘電層は、金属層の第一の表面及び第二の表面の両方の上、並びに貫通孔の内壁上に、連続層として形成されていてもよい。金属層の第一の表面及び第二の表面の両方の上にそれぞれ形成された誘電層の一部の上に、第一の電気回路及び第二の電気回路が形成されていてもよく、第一の電気回路及び第二の電気回路は、導電性金属バイアによって電気的及び/又は熱的に接続されている。このようにして、異なるレベルの電気回路が金属基板上に支持され、金属基板の金属層から絶縁されたバイアによって接続された多層構造を形成し始めてもよい。
金属(metallic)という用語は、本明細書において大きな分類の材料を記載するために用いる。したがって、この用語は、元素金属、例えば純粋なアルミニウム、並びに一つ又は複数の元素の合金、及び金属間化合物を意味する。実際、本明細書に記載のMSIVを形成するのに用いられる金属層は、商業的に入手可能な金属組成物のシートである傾向がある。多くの金属が、その上にコーティングが形成される金属層としての用途に適するだろう。適切な材料としては、バルブ金属として分類されるそれらの金属が挙げられる。MSIVは、好ましくは、アルミニウム、マグネシウム、チタン、ジルコニウム、タンタル、ベリリウム、又はこれらの金属のいずれかの合金若しくは金属間化合物である金属層を用いて形成されていてもよい。
電子基板用途にとって、絶縁誘電層の絶縁耐力は特に重要である。本明細書に記載のナノセラミック層は、有利にも20kV/mm〜100kV/mmの絶縁耐力を提供してもよい。
電子基板用途にとって、誘電層の熱伝導率が高いことが好ましい。絶縁誘電層又はコーティングは、作動中の電子部品とその部品を支持する金属層との間に電気的絶縁を提供し、同時にこの部品から熱を離して金属層内へと伝導することが求められる。したがって、本明細書に記載の任意の側面よる誘電ナノセラミック層は、熱伝導率が3W/mKを超える、例えば3〜7W/mKであることが有利であってもよい。
いくつかの電子基板用途にとって、誘電層の誘電率が高いことが好ましいことがある。高い誘電率は、MSIVがRF又はマイクロ波用途に使用されることを意図する場合、特に好ましいことがある。好ましくは、MSIVは、誘電率が7より大きい(例えば7.5〜10)である誘電層を含む。
金属基板上に形成されたセラミック被膜の物理的特性の多くは、セラミック被膜の結晶子サイズ又は粒径にある程度依存する。本明細書に記載のナノセラミック層は、平均直径が500ナノメートル未満、特に好ましくは100ナノメートル未満、例えば約50ナノメートル未満、又は約40ナノメートル未満、又は約30ナノメートル未満の等軸粒を含む結晶質のセラミック被膜である。粒は、代わりに結晶又は結晶子ということもある。粒径という用語は、材料、例えば誘電層中の粒又は結晶の平均寸法にわたる距離を意味する。したがって、MSIVは、ナノメートルスケールのサイズ又は寸法を有する物理的特徴を有するのでナノ構造層又はナノセラミック層として記載することがある層又はコーティングを含む。微細な粒子径は、構造的な均一性及び特性、例えばバイア内部及びそれらの境界上の誘電体が均一な層を形成する能力を改善することがある。微細な粒子径は、セラミック材料の熱伝導率、絶縁耐力、及び誘電率を上昇させることがある。微細な粒径の結果として、より滑らかな表面プロファイルが発達することがある。
いくつかの実施形態において、MSIVが柔軟性(flexible)であることが有利であることがある。MSIVの柔軟性は、曲げ半径を参照することで定義されてもよい。曲げ半径は、ワイヤ、ケーブル、及びシートの形態の材料の特徴を描写するために用いる、柔軟性の標準的な測定である。曲げ半径を測定するため、典型的には、シートを、しだいに減少する直径の棒又は筒状体の周りに曲げて、シートを損傷することなく曲げることができる最小の曲率を決定する。MSIVは、材料のシートの形態である傾向がある。本明細書で用いる曲げ半径とは、MSIVをその特性に損傷を与えずに繰り返し曲げることができる半径を意味する。最小曲げ半径とは、MSIVをその特性に損傷を与えずに曲げることができる最小の曲率である。
MSIVの最小曲げ半径は、MSIVの合計の厚さにある程度依存する。FESの厚みが大きい(例えば2mm)場合、最小曲げ半径は大きいことがある。例えば、最小曲げ半径は、好ましくは25cmより小さく、特に好ましくは15cmより小さく、又は10cmより小さい。いくつかの実施形態において、MSIVの合計の厚さは2mm未満であってよく、MSIVの柔軟性は高くてもよい。MSIVの最小曲げ半径は20mmより小さい、例えば10mmより小さい、又は5mmより小さい、又は例えば2mm〜5mmであることが好ましいことがある。
MSIVの好ましい実施形態は、金属層と、金属層の表面の酸化によって少なくとも部分的に形成された誘電ナノセラミック層と、誘電層の表面上に形成された電気回路とを含んでもよく、誘電ナノセラミック層は、平均粒径100ナノメートル以下の粒からなる結晶構造を有し、厚みが1マイクロメートル〜50マイクロメートルであり、絶縁耐力が20KVmm−1超であり、熱伝導率が3W/mK超であり、金属層は貫通孔を画定しており、貫通孔の壁は誘電ナノセラミック層と同じ組成の誘電ナノセラミック材料によってコーティングされ、誘電ナノセラミック層と連続的である。
陽極処理方法によって金属層上に形成された層又はコーティングは、高多孔質である傾向がある。陽極処理されたコーティングは、非晶質構造(すなわち、陽極処理されたコーティングは滅多に結晶質ではない)、及びオープンでカラムの様な構造もまた通常有する。典型的な陽極処理されたコーティングの規則的なカラムの様な構造によって、コーティングは、特にコーティングを熱サイクル又は曲げた後にクラックを形成しやすくなることがある。クラックを形成しやすいことは、電子基板における陽極処理されたコーティングの用途を制限する。
本発明の任意の側面よるMSIVを形成するため、所望の特性を有するナノセラミック層を金属層の少なくとも一部に形成する。金属層は予め穿孔されたバイアを有する。ナノセラミック層は、あらゆる好適な方法を用いて形成してもよい。金属層上にナノセラミック層を形成する好ましい方法は、水性電解質と、少なくとも2本の電極とを含む電気分解チャンバー内に金属層を配置する工程を含む。上に結晶ナノセラミックコーティングを形成することが所望される金属層の表面の少なくとも一部と電極の一部とは、水性電解質に接触している。
正及び負のパルスが独立して定電位的又は定電流的に制御された交替する両極性の一連の電気的電圧パルスを、その部分と電極との間に適用することによって、かなりのレベルのマイクロ放電を誘起することなく高電圧のパルスを適用することができる。ナノセラミックコーティングを形成する間のマイクロ放電現象を最小にする又は回避することによって、コーティングパラメータ、例えば表面粗さ及びコーティングの多孔性の大きさを制御することが可能であってもよい。したがって、このプロセスを制御することによって、所望により、500ナノメートル未満の平均孔径を有するナノセラミック層が形成されることがある。
マイクロ放電は、マイクロスパーク放電又はマイクロアークということもある。マイクロ放電の存在はPEOコーティングプロセスの本質的特徴であるが、しかしながら、MSIVに使用するには本質的に適切でないセラミック層を製造する。したがって、スパークしない方法を使用してナノセラミックコーティングを製造することが好ましい。
それぞれの電圧パルスの間の電流スパイクの発生を回避するよう、正及び負の電圧パルスを形成することは有利であることがある。電流スパイクはコーティングの崩壊及びマイクロ放電に関連する。電流スパイクを回避するよう電圧パルスを形成することによって、マイクロ放電は著しく低減され又は除去されることがある。上記のように、マイクロ放電は多くのコーティング特性、例えば層の平均孔径、及びその結果層の絶縁耐力に悪影響を及ぼす。
正及び負の電圧パルスの一方又は両方の形状が実質的に台形の形状である場合、特に有利であることがある。
金属層が電極に対してアノードに付勢される正の電圧パルスの間、金属層内で材料の転換が起こり、ナノセラミック層が形成される。水性電解質中の酸素含有種が金属材料自体と反応すると、ナノセラミック層が形成される。連続する正の電圧パルスを通じて、ナノセラミック層の厚みが増大する。層が厚みを増すと層の電気抵抗が増加し、適用される電圧に対して流れる電流がより少なくなる。したがって、正の電圧パルスの各々のピーク電圧は所定期間にわたって一定であることが好ましいが、しかしながら、連続する電圧パルスのそれぞれに流れる電流は、所定期間にわたって低減することがある。
ナノセラミック層が厚みを増すにつれて層の抵抗が増大し、したがって、連続した負の電圧パルスのそれぞれの間に層を通過する電流が層の抵抗加熱を引き起こす。負の電圧パルスの間のこの抵抗加熱は、層内の拡散レベルの増加に寄与することがあり、したがって、発達中の層内における結晶化及び粒形成の過程を助けることがある。
このようにナノセラミックコーティングの形成を制御し、好ましくはマイクロ放電を実質的に回避することによって、極めて微細なスケールの結晶子又は粒径を有するより高密度なコーティングが形成されることがある。好ましくは、形成されるナノセラミックコーティングの粒径は、200ナノメートル未満であり、特に好ましくは100ナノメートル未満、例えば50ナノメートル未満である。
アルカリ性水溶液、好ましくはpH9以上の電解質である電解質中で実施される電気分解プロセスを使用してナノセラミック層を形成する場合、有利であることがある。好ましくは、電解質は1mScm−1を超える電気伝導度を有する。適切な電解質としては、アルカリ金属水酸化物、特に水酸化カリウム又は水酸化ナトリウムの電解質が挙げられる。
電解質がコロイド状であり、水相中に分散した固体粒子を含む場合、特に有利であることがある。特に好ましくは、電解質は、100ナノメートル未満の粒径を有する割合の固体粒子を含む。
粒径とは、その粒子の最も大きい寸法の長さを意味する。
電圧パルスを適用する間に生成される電界は、水相に分散し静電的に荷電した固体粒子を生じ、金属層の表面の方へと輸送され、その上に非金属ナノセラミックコーティングが成長する。固体粒子が成長中のナノセラミックコーティングと接触すると、それらはコーティングと反応して、コーティング中に取り入れられることがある。したがって、コロイド状電解質を使用する場合、ナノセラミックコーティングは、金属層の表面の一部の酸化によって形成されたナノセラミック材料と、電解質から導かれたコロイド粒子との両方を含むことがある。
金属層上に形成されるナノセラミックコーティングは、正負の電圧パルスの間に生成される。ナノセラミックコーティングを成長させるために、金属層と電解質との間の接触を維持することが必要である。発達するナノセラミックコーティングは、完全に高密度ではなく、ある程度の多孔性を有する。金属層物質と電解質との間の接触は、この多孔性を介して維持される。電解質がコロイド状であり固体粒子を含む場合、ナノセラミックコーティングの形成に固有の多孔性が実質的に変更されることがある。水相中に分散した非金属固体粒子は、電界の下、成長しているコーティングの細孔内に移動することがある。一旦細孔内に入ると、固体粒子は例えば焼結プロセスによって、コーティングと、細孔に移動した他の固体粒子との両方と反応することがある。このようにして、細孔の寸法は実質的減少し、コーティングの多孔性が変更され、ナノ多孔性として発達する。例えば、コーティングにおける細孔の最大寸法は、直径1マイクロメートル以上から、直径400ナノメートル未満、又は直径300ナノメートル未満に低減されることがある。
多孔性を小さくすることによって、ナノセラミックコーティングの密度が増加する。更に、コーティングにわたる多孔性の寸法の減少は、コーティングの絶縁耐力及び熱伝導率を実質的に増加させることがある。
金属層の表面上に誘電ナノセラミックコーティングを形成することに適する装置は、水性電解質を収容するための電気分解チャンバーと、電気分解チャンバー中に配置することができる少なくとも2本の電極と、金属層と電極との間に交替する両極性の一連の電圧パルスを適用することができる電力供給源とを含んでもよい。
装置が水相中に分散した固体粒子を含むコロイド状電解質を更に含むことは、特に有利であることがある。そのような電解質中に分散した固体粒子は、装置を用いて生成されるナノセラミックコーティング内に取り入れられることがある。
ナノセラミックコーティングを形成するための上記の例示的な技術は、電解タンク内に提供される電界が金属層の両面から適用される限り、貫通孔バイア内の誘電コーティングに均一性を提供する。厚み水平化効果のおかげで均一性が達成され、このことは、ナノセラミックの厚みがより厚いコーティング領域がより高い電気抵抗を有し、ナノセラミックの厚みがより薄い領域における優先的なナノセラミックの増大につながることを意味する。この自己水平化機構は、端及び角上にナノセラミックの一貫した厚み及び質を提供する能力を説明してもよい。
ある用途にとって、ナノセラミックコーティングに存在するあらゆる細孔を充填することが望ましいことがある。したがって、本発明の任意の側面によるMSIVは、コーティングのあらゆる細孔を充填するのに適切な有機又は無機材料によって封止又は含浸されたナノセラミックコーティングを含んでもよい。適切な封止材料としては、例えば、樹脂、フルオロポリマー、ポリイミド、ポリエステル、水ガラス、アクリル、又はゾル−ゲル材料であってよい。適切な封止材料のこのリストは網羅的ではなく、当業者であれば他の適切な材料を特定することができる。封止材料は、多くの公知の方法によるコーティング、例えば浸漬、吹付け、減圧含浸によって、並びにPVD及びCVD堆積技術によって適用してもよい。
本発明の任意の側面によるMSIVは、ナノセラミック層の表面に作られた一つ又は複数の電気回路を含む。電気回路は、任意の従来技術、例えばスクリーン印刷、導電性インクプリント、無電界メタライゼーション、ガルバニックメタライゼーション、金属箔の接着結合、作製済みフレックス回路の結合、金属スパッタリング、化学蒸着(CVD)、及び物理蒸着(PVD)メタライゼーションによって提供してもよい。
本発明の任意の側面によるMSIVは、絶縁された貫通孔内に配置された導電性バイアを含む。導電性バイアは絶縁された貫通孔を通過し、それによって絶縁バイアを形成した導電性材料、例えば金属を含む。例えば、導電性材料の貫通孔への取り込みは、従来技術、例えば、スクリーン印刷、無電界及びガルバニックメタライゼーション、化学蒸着(CVD)、及び物理的な蒸着(PVD)によってバイアに導電性材料を充填することによって達成してもよい。導電性コアを有する絶縁バイアの構築は、上記の技術の組合せ、例えば無電解法によって金属シード層を構築し、続いて導電性バイア材料をガルバニックに蓄積することによって達成することができる。
特に高温用途に適するMSIVの好ましい実施形態は、金属層上に形成されたナノセラミックコーティングを有する金属層と、非有機材料、例えば金属スパッタリングに続く無電解又はガルバニックメタライゼーションによる金属によって完全に造られた電気回路とを含んでもよい。そのようなMSIVは、完全に非有機的組成を有し、200℃を超える温度で作動することができる。それらは、プラスチック材料に固有の熱分解に影響を受けない。非有機MSIVは、例えば、半導体パッケージ、高温電子機器、集光型光起電装置、熱電エネルギー発電、高輝度LED、又は高い周囲温度で作動するセンサに使用される装置のための基板として使用する場合、特に興味深いことがある。これらの用途は、多くの場合、基板の表面から裏面までの貫通孔バイア接続を必要とする。
更なる側面は、上記の絶縁バイアを有する金属基板(MSIV)を形成する方法であって、方法は
金属層を提供することと、
金属層の第一の表面と第二の表面との間に、金属層の厚みを通った貫通孔を画定することと、
金属層の第一の表面及び第二の表面の少なくとも一つの上、並びに貫通孔の内壁上に誘電層を形成することであって、誘電層は金属層の酸化によって少なくとも部分的に形成される、ことと、
貫通孔に導電性材料を充填して導電性バイアを形成することと、
誘電層の一部の上に電気回路を形成することであって、電気回路は導電性バイアと電気的及び/又は熱的に接触している、ことと
を含む方法を提供してもよい。
金属層を提供することと、
金属層の第一の表面と第二の表面との間に、金属層の厚みを通った貫通孔を画定することと、
金属層の第一の表面及び第二の表面の少なくとも一つの上、並びに貫通孔の内壁上に誘電層を形成することであって、誘電層は金属層の酸化によって少なくとも部分的に形成される、ことと、
貫通孔に導電性材料を充填して導電性バイアを形成することと、
誘電層の一部の上に電気回路を形成することであって、電気回路は導電性バイアと電気的及び/又は熱的に接触している、ことと
を含む方法を提供してもよい。
更なる側面は、上記の任意の側面によるMSIVを取り入れた又は取り付けた装置を提供してもよい。本発明のMSIVは、従来技術のMSIVと比較して優れた誘電特性及び熱伝導特性を有し、MSIVに取り付けられた装置は、MSIVを通した装置の部品からの改善された熱転写のため、より効率的に作動することがある。そのような熱転写は、コーティングをより薄くしつつ電気的絶縁を提供することができるMSIV上のコーティングの改善された絶縁耐力と、材料の改善された熱伝導率とを組み合せることによって達成されることがある。
ある用途にとって、多層構造を有するMSIVが有利であることが分かった。例えば、MSIVは上記の任意の側面又は実施形態によって形成し、次にこのMSIVは、多層MSIVの基板を形成してもよい。すなわち、更なるMSIVをMSIVの表面に適用して多層構造を形成してもよい。
本発明の好ましい実施形態
ここで、本発明の好ましい実施形態を以下の図面を参照しながら説明する。
ここで、本発明の好ましい実施形態を以下の図面を参照しながら説明する。
図1は、誘電ナノセラミック層12によって上面及び下面が絶縁された金属層又はシート11を含む、本発明を実施している絶縁バイアを有する金属基板(MSIV)の模式的な側面図を提供する。MSIVは、金属シート11の両側のナノセラミック層12の表面上に構築された電気回路13、14を含む。誘電ナノセラミック層は、電気回路13及び14の領域を相互接続する導電性貫通孔バイア15の表面の電気的絶縁を提供している。
金属シートは、どの場所の厚みも10〜30,000マイクロメートルであってよい。厚みは、要求、例えば熱容量、耐熱性、機械的強度の範囲によって決定される。金属層は、電気化学的変換技術によって処理して、金属層の表面上にナノ結晶質の酸化物層を形成することができる金属から形成すべきである。そのような金属の例としては、アルミニウム、マグネシウム、チタン、ジルコニウム、タンタル、ベリリウム、又はこれらの金属のいずれかの合金若しくは金属間化合物が挙げられる。
ナノセラミックコーティング12は、英国特許第2497063号明細書に記載されているようなコロイド状電解質中における金属の酸化物への電気化学的変換の特許技術を使用して適用され、その内容は本願明細書中に取り入れられる。ナノセラミック層の厚みは0.1〜100マイクロメートルで変化してもよく、厚みはMSIVの電気的絶縁の要求、例えば破壊電圧によって決定される。
電気回路13及び14は、MSIVの両側のナノセラミック層の表面上に構築されている。電気回路は、従来の方法、例えばスクリーン印刷、導電性インクジェット印刷、無電解メタライゼーション、ガルバニックメタライゼーション、金属箔の接着結合、作製済みフレックス回路の結合、金属スパッタリング、化学蒸着(CVD)、及び物理蒸着(PVD)メタライゼーション、又はそのような方法の組合せによって形成される。バイアの導電性コアは、金属含量の高いプリントAg若しくはプリントCuバイア充填物質を使用して、又はCuのめっきによって、絶縁された貫通孔内に構築してもよい。
図2は、予め穿設した貫通孔21を有する金属層上にナノセラミック誘電層を形成する方法を使用するのに適する、典型的な電解装置を示す。装置は、電解溶液23を含む化学的に不活性なタンク22、例えばステンレス鋼合金から形成されたタンクを含む。電解溶液23は、水性アルカリ性電解溶液、例えば水酸化ナトリウム又は水酸化カリウムの水溶液であり、1mScm−1を超える電気伝導度を有する。電解質は、固体粒子を含むコロイド状電解質でもよく、それらの粒子は100ナノメートル未満の粒子径を有する割合である。
上に非金属コーティングを形成することが所望される金属層又はシート21は、パルス電力供給源24の第一の出力27へ電気的に接続されている。電極25’及び25’’は、パルス電力供給源24の第二の出力28へ接続されている。金属層の表面上及び金属層を通って画定される貫通孔内部に均一な電界を生成するために、2本の電極25’及び25’’は、金属層21のそれぞれの側面に配置されている。電極25’、25’’、及び金属層21は、タンク22内に収容された電解溶液23中に浸漬されている。電極25’及び25’’に対して金属層21を電気的に付勢するために、パルス電力供給源24は、交替する両極性の電気的パルスを供給することができる。
なお、所望する場合、2本以上の電極をパルス電力供給源24の出力に接続してもよい。同様に、常に一つより多い金属層がコーティングされてもよいように、一つより多い金属層をパルス電力供給源4の出力に同時に接続してもよい。
図2の装置は熱交換器26を更に含み、熱交換器26を通って電解質23が循環する。熱交換器6は、タンク22内に電解質23を循環させることを可能にし、さらに電解質の温度を制御することを可能にする。
例1
図3A〜3Cは、厚いフィルムメタライゼーション技術を用いたMSIVの特定の実施形態の形成に関する工程を示す。そのようなMSIVは、例えば、半導体パッケージのために有利に使用してもよい。例えば、そのようなMSIVは、LED表面実装部品のための金属基板として使用してもよい。
図3A〜3Cは、厚いフィルムメタライゼーション技術を用いたMSIVの特定の実施形態の形成に関する工程を示す。そのようなMSIVは、例えば、半導体パッケージのために有利に使用してもよい。例えば、そのようなMSIVは、LED表面実装部品のための金属基板として使用してもよい。
図3Aは、シートを上面から底面まで通って画定された直径0.2mmの貫通孔35を有する厚み0.5mmのアルミニウムシート(6061等級)である、基板金属層31を示す。アルミニウムシートを、上記に開示した電気化学的方法によって処理して、両面上及び貫通孔35の内壁上に、ナノセラミック誘電コーティング32を作製した。この絶縁基板のSEM断面画像を図6に示す。誘電ナノセラミック層32は、クラック又は欠陥なく、両方の平面及び貫通孔35の内壁を、均一かつ連続的に覆っていた。誘電層の厚みは20マイクロメートルであり、1300V DCに相当する電気的絶縁を提供した。
図3Bに示すように、バイア36は、絶縁された貫通孔にAgバイア充填物質を充填することによって形成されている。スクリーン印刷及びその後の熱又は光焼成によって、電気回路33及び34を金属層の両面上に構築した(図3C)。回路の領域は、金属シートの両側の誘電ナノセラミックコーティング上に形成され、金属層を通って延在するが、しかしながら金属層から電気的に絶縁された導電性バイア36によって電気的及び熱的に接続されている。
例2
図4A〜4Fは、銅の接着接合技術を用いたMSIVの特定の実施形態の形成に関する工程を示す。そのようなMSIVは、例えば、電力工学用途のための基板として特に好ましいことがある。
図4A〜4Fは、銅の接着接合技術を用いたMSIVの特定の実施形態の形成に関する工程を示す。そのようなMSIVは、例えば、電力工学用途のための基板として特に好ましいことがある。
図4Aは、直径0.3mmの貫通孔45を有する厚み1mmのアルミニウムシート(6082等級)である、基板金属層41を示す。アルミニウムシートを、上記に開示した電気化学的方法によって処理して、両面上及び貫通孔45の内壁上に、ナノセラミック誘電コーティング42を作製した。誘電ナノセラミック層の厚みは35マイクロメートルであり、2000V DCの電気的絶縁を提供した。
厚み4マイクロメートルのエポキシ樹脂が塗られた厚み35マイクロメートルの銅箔47を、図4Bに示すように絶縁されたシートの両面に接着接合した。銅箔をエッチングして貫通孔の領域から除いた(図4C)。フォトレジストマスクを適用して、金属層の他の領域から銅箔がエッチングされることを防止してもよい。
図4Dに示すように、貫通孔にめっき可能なCuペースト46を充填して、導電性バイアを形成した。その後、厚み70マイクロメートルの銅層を金属層の両面にガルバニックに適用し、こうして金属層のそれぞれの側面上に、総厚105マイクロメートルの銅層をもたらした(図4E)。最後に、適切に配置されたフォトレジストマスクをとおして銅層をエッチングすることによって、電気回路43及び44を基板の両面に形成し、完全に形成されたMSIVとした(図4F)。
例3
図5A〜5Fは、スパッタによるTiCu種子層の直接メタライゼーション、及びその後のガルバニックパターンめっきを用いた、MSIVの特定の実施形態の形成に関する工程を示す。そのようなMSIVは、例えば半導体パッケージのために使用してもよい。例えば、そのようなMSIVは、高出力LEDダイアレイのための金属基板として有利に使用してもよい。
図5A〜5Fは、スパッタによるTiCu種子層の直接メタライゼーション、及びその後のガルバニックパターンめっきを用いた、MSIVの特定の実施形態の形成に関する工程を示す。そのようなMSIVは、例えば半導体パッケージのために使用してもよい。例えば、そのようなMSIVは、高出力LEDダイアレイのための金属基板として有利に使用してもよい。
図5Aは、シートを上面から底面まで通って画定された直径0.15mmの貫通孔を有する厚み0.5mmのアルミニウムシート(Al6061等級)である、基板金属層51を示す。アルミニウムシートを、上記に開示した電気化学的方法によって処理して、両面上及び貫通孔55の内壁上に、ナノセラミック誘電コーティング52を作製した。誘電ナノセラミック層は、クラック又は欠陥なく、両方の平面及び貫通孔内の表面を均一かつ連続的に覆っていた。誘電ナノセラミック層の厚みは15マイクロメートルであり、1000V DCに相当する電気的絶縁を提供した。次に種TiCu層57を、貫通孔内の表面を含む誘電層の全表面に適用した。種子層は、TiCuのスパッタリングを使用して適用した(図5B)。種子層は、厚み2マイクロメートルで堆積した。次にフォトレジストマスク58を種子層に適用し、成長している基板を銅でガルバニックにめっきした(図5C)。銅をめっきして、金属層の両面上に厚さ70マイクロメートルの層59を作製した(図5D)。めっき処理で導電性パッド及びトラックの領域を構築し、また、貫通孔を完全に銅で充填して、これによって導電性バイア56を作製した。その後フォトレジストを除去し(図5E)、種子層をエッチングして、基材の両面上に回路53及び54の形成を完了した(図5F)。
図6は、絶縁バイアを形成するメタライゼーションの前(図6A)及びメタライゼーション後(図6B)の両方の、絶縁された貫通孔を形成している誘電層を有する金属層の断面を示すSEM画像である。金属層は厚み0.5mmAlシート61であり、シートを通って画定された貫通孔63の内壁を含む金属層61の全表面に渡って電気的な絶縁を提供する20マイクロメートルのナノセラミックコーティング62を有する。図6Aは、ナノセラミック層が、金属層61の平面及び貫通孔の内面の両方を均一かつ一貫して覆っていることを実証する。図6Bは、メタライゼーション64が貫通孔を完全に充填して導電性バイアを形成し、基材の両面上の必要な領域を厚み35マイクロメートルのCu層で覆って、電気回路が形成されたことを実証する。
図7Aは、本明細書に定義したようなナノセラミックコーティングを使用して絶縁された貫通孔の断面のSEM画像である。対照的に、図7Bは、金属層の陽極処理によって絶縁された貫通孔の等価な部分を示す同じスケールのSEM画像である。図7Aは、物理的欠陥を有さず、必要な電気的絶縁を提供する均一な誘電層71を実証する。しかしながら、図7Bは、基板Al金属層71に届く層間剥離74及びクラック75の形態の、陽極処理された絶縁層73における複数の欠陥を示す。陽極処理されたコーティングは、貫通孔内部に必要な電気的絶縁を提供して絶縁バイアを有する金属基板の形成を可能にすることができない。
図8は、アルミニウム合金上に形成されたナノセラミックコーティングのX線回折(XRD)パターンである。コーティングのXRD分析により、コーティングの組成は酸化アルミニウムであり、コーティングの平均結晶粒径は40nmであることが分かった。回折ピークを広げて分析したところ、結晶子が実質的に等軸であることが証明された。平均結晶径は、シェラー式に従いXRDデータに基づいて算出した(B.D. Cullity、及びS.R.Stock、「Elements of X−Ray Diffraction)、第三版、Prentice−Hall社、2001年、167〜171頁)。
図8は、アルミニウム合金上に形成されたナノセラミックコーティングのX線回折(XRD)パターンである。コーティングのXRD分析により、コーティングの組成は酸化アルミニウムであり、コーティングの平均結晶粒径は40nmであることが分かった。回折ピークを広げて分析したところ、結晶子が実質的に等軸であることが証明された。平均結晶径は、シェラー式に従いXRDデータに基づいて算出した(B.D. Cullity、及びS.R.Stock、「Elements of X−Ray Diffraction」、第三版、Prentice−Hall社、2001年、167〜171頁)。以下、本発明の実施形態の例を列記する。
〔1〕
金属層の第一の表面と第二の表面との間に、金属層の厚みを通って画定された貫通孔を有する金属層と、
前記金属層の酸化によって少なくとも部分的に形成された誘電層であって、前記金属層の前記第一の表面及び前記第二の表面の少なくとも一つの上、及び前記貫通孔の内壁上に連続層として形成された、誘電層と、
前記金属内に画定された前記貫通孔を通って延在する導電性金属バイアであって、前記誘電層によって前記金属層から電気的に絶縁されている、導電性金属バイアと、
前記誘電層の一部に形成された電気回路であって、前記導電性金属バイアと電気的及び/又は熱的に接触した、電気回路と
を含む、絶縁バイアを有する金属基板(MSIV)であって、
前記誘電層は、平均粒径500ナノメートル以下の等軸結晶構造を有し、厚みが0.1〜100マイクロメートルであり、絶縁耐力が20KVmm −1 超であり、熱伝導率が3W/mK超である誘電ナノセラミック層である、
MSIV。
〔2〕
前記誘電ナノセラミック層が、平均粒径100ナノメートル以下の粒を含む、項目1に記載のMSIV。
〔3〕
前記誘電ナノセラミック層の厚さが1マイクロメートル〜50マイクロメートルである、項目1又は2に記載のMSIV。
〔4〕
前記金属層の厚さが5マイクロメートル〜5000マイクロメートルである、項目1〜3のいずれか一項に記載のMSIV。
〔5〕
前記誘電層が、前記金属層の前記第一の表面及び前記第二の表面の両方の上、並びに貫通孔の内壁上に連続層として形成されており、
前記金属層の前記第一の表面及び前記第二の表面の両方の上にそれぞれ形成された前記誘電層の一部の上に、第一の電気回路及び第二の電気回路が形成されており、
前記第一の電気回路及び前記第二の電気回路は、前記導電性金属バイアによって電気的及び/又は熱的に接続されている、項目1〜4のいずれか一項に記載のMSIV。
〔6〕
前記金属層は、その厚みを通って画定された複数の貫通孔を有し、前記複数の貫通孔の内壁のそれぞれは前記誘電ナノセラミック層の一部で覆われている、項目1〜5のいずれか一項に記載のMSIV。
〔7〕
一つ又は複数の前記貫通孔の直径が20マイクロメートル〜2000マイクロメートルである、項目1〜6のいずれか一項に記載のMSIV。
〔8〕
直径50〜200マイクロメートルの前記複数の貫通孔を含み、前記貫通孔間の間隔が50〜200マイクロメートルである、項目1〜7のいずれか一項に記載のMSIV。
〔9〕
一つより多い金属層を含み、前記金属層のそれぞれは、項目1に記載された前記誘電ナノセラミック材料によって覆われた内壁を有する少なくとも一つの貫通孔を有する、項目1〜8のいずれか一項に記載のMSIV。
〔10〕
最小曲げ半径が25cm未満であるフレキシブル電子基板(FES)である、項目1〜9のいずれか一項に記載のMSIV。
〔11〕
前記金属層が、アルミニウム、マグネシウム、チタン、ジルコニウム、タンタル、ベリリウム、又はこれらの金属のいずれかの合金若しくは金属間化合物からなる群から選択される金属である、項目1〜10のいずれか一項に記載のMSIV。
〔12〕
完全に非有機材料でできた、項目1〜11のいずれか一項に記載のMSIV。
〔13〕
最大作動温度が200℃超である、項目1〜12のいずれか一項に記載のMSIV。
〔14〕
前記誘電ナノセラミック層の誘電率が7超である、項目1〜13のいずれか一項に記載のMSIV。
〔15〕
前記誘電ナノセラミック層が、アルカリ性コロイド状電解質中での前記金属層の電気化学的酸化によって形成された、項目1〜14のいずれか一項に記載のMSIV。
〔16〕
スクリーン印刷、導電性インクジェット印刷、無電解メタライゼーション、ガルバニックメタライゼーション、金属箔の接着結合、作製済みフレックス回路の結合、金属スパッタリング、化学蒸着(CVD)及び物理蒸着(PVD)メタライゼーションからなる群から選択される方法によって前記電気回路が形成された、項目1〜15のいずれか一項に記載のMSIV。
〔17〕
前記誘電ナノセラミック層の少なくとも一部が、有機又は非有機材料で含浸された、例えばポリイミド、メタクリレート、エポキシ樹脂、アクリル樹脂、又はゾル−ゲル材料で含浸された、項目1〜16のいずれか一項に記載のMSIV。
〔18〕
項目1〜17のいずれか一項に記載の絶縁バイアを有する金属基板(MSIV)を形成する方法であって、方法は;
金属層を提供することと、
前記金属層の第一の表面と第二の表面との間に、前記金属層の厚みを通った貫通孔を画定することと、
前記金属層の前記第一の表面及び前記第二の表面の少なくとも一つの上、並びに前記貫通孔の内壁上に誘電層を形成することであって、前記誘電層は前記金属層の酸化によって少なくとも部分的に形成される、ことと、
前記貫通孔に導電性材料を充填して導電性バイアを形成することと、
前記誘電層の一部の上に電気回路を形成することであって、前記電気回路は前記導電性バイアと電気的及び/又は熱的に接触している、ことと
を含む、方法。
〔19〕
前記誘電層が、アルカリ性コロイド状電解質中での前記金属層の電気化学的酸化によって形成された、項目18に記載の方法。
〔20〕
スクリーン印刷、導電性インクジェット印刷、無電解メタライゼーション、ガルバニックメタライゼーション、金属箔の接着結合、作製済みフレックス回路の結合、金属スパッタリング、化学蒸着(CVD)、及び物理蒸着(PVD)メタライゼーションからなる群から選択される方法によって前記電気回路が形成された、項目18又は19に記載の方法。
〔21〕
前記誘電ナノセラミック層の少なくとも一部が、有機又は非有機材料で含浸された、例えばポリイミド、メタクリレート、エポキシ樹脂、アクリル樹脂、又はゾル−ゲル材料で含浸された、項目18〜20のいずれか一項に記載の方法。
〔22〕
項目1〜17のいずれか一項に記載のMSIVを含む、多層基板。
〔23〕
電子チップ又はダイ、電子装置、ディスプレイ、電池、光電子装置、RF装置、マイクロ波装置、熱電装置、又は電気装置からなる群から選択される一つ又は複数の装置又は部品を支持するための、項目1〜17のいずれか一項に記載のMSIV。
〔24〕
本明細書及び図面を参照して実質的に記載されている、MSIV。
〔1〕
金属層の第一の表面と第二の表面との間に、金属層の厚みを通って画定された貫通孔を有する金属層と、
前記金属層の酸化によって少なくとも部分的に形成された誘電層であって、前記金属層の前記第一の表面及び前記第二の表面の少なくとも一つの上、及び前記貫通孔の内壁上に連続層として形成された、誘電層と、
前記金属内に画定された前記貫通孔を通って延在する導電性金属バイアであって、前記誘電層によって前記金属層から電気的に絶縁されている、導電性金属バイアと、
前記誘電層の一部に形成された電気回路であって、前記導電性金属バイアと電気的及び/又は熱的に接触した、電気回路と
を含む、絶縁バイアを有する金属基板(MSIV)であって、
前記誘電層は、平均粒径500ナノメートル以下の等軸結晶構造を有し、厚みが0.1〜100マイクロメートルであり、絶縁耐力が20KVmm −1 超であり、熱伝導率が3W/mK超である誘電ナノセラミック層である、
MSIV。
〔2〕
前記誘電ナノセラミック層が、平均粒径100ナノメートル以下の粒を含む、項目1に記載のMSIV。
〔3〕
前記誘電ナノセラミック層の厚さが1マイクロメートル〜50マイクロメートルである、項目1又は2に記載のMSIV。
〔4〕
前記金属層の厚さが5マイクロメートル〜5000マイクロメートルである、項目1〜3のいずれか一項に記載のMSIV。
〔5〕
前記誘電層が、前記金属層の前記第一の表面及び前記第二の表面の両方の上、並びに貫通孔の内壁上に連続層として形成されており、
前記金属層の前記第一の表面及び前記第二の表面の両方の上にそれぞれ形成された前記誘電層の一部の上に、第一の電気回路及び第二の電気回路が形成されており、
前記第一の電気回路及び前記第二の電気回路は、前記導電性金属バイアによって電気的及び/又は熱的に接続されている、項目1〜4のいずれか一項に記載のMSIV。
〔6〕
前記金属層は、その厚みを通って画定された複数の貫通孔を有し、前記複数の貫通孔の内壁のそれぞれは前記誘電ナノセラミック層の一部で覆われている、項目1〜5のいずれか一項に記載のMSIV。
〔7〕
一つ又は複数の前記貫通孔の直径が20マイクロメートル〜2000マイクロメートルである、項目1〜6のいずれか一項に記載のMSIV。
〔8〕
直径50〜200マイクロメートルの前記複数の貫通孔を含み、前記貫通孔間の間隔が50〜200マイクロメートルである、項目1〜7のいずれか一項に記載のMSIV。
〔9〕
一つより多い金属層を含み、前記金属層のそれぞれは、項目1に記載された前記誘電ナノセラミック材料によって覆われた内壁を有する少なくとも一つの貫通孔を有する、項目1〜8のいずれか一項に記載のMSIV。
〔10〕
最小曲げ半径が25cm未満であるフレキシブル電子基板(FES)である、項目1〜9のいずれか一項に記載のMSIV。
〔11〕
前記金属層が、アルミニウム、マグネシウム、チタン、ジルコニウム、タンタル、ベリリウム、又はこれらの金属のいずれかの合金若しくは金属間化合物からなる群から選択される金属である、項目1〜10のいずれか一項に記載のMSIV。
〔12〕
完全に非有機材料でできた、項目1〜11のいずれか一項に記載のMSIV。
〔13〕
最大作動温度が200℃超である、項目1〜12のいずれか一項に記載のMSIV。
〔14〕
前記誘電ナノセラミック層の誘電率が7超である、項目1〜13のいずれか一項に記載のMSIV。
〔15〕
前記誘電ナノセラミック層が、アルカリ性コロイド状電解質中での前記金属層の電気化学的酸化によって形成された、項目1〜14のいずれか一項に記載のMSIV。
〔16〕
スクリーン印刷、導電性インクジェット印刷、無電解メタライゼーション、ガルバニックメタライゼーション、金属箔の接着結合、作製済みフレックス回路の結合、金属スパッタリング、化学蒸着(CVD)及び物理蒸着(PVD)メタライゼーションからなる群から選択される方法によって前記電気回路が形成された、項目1〜15のいずれか一項に記載のMSIV。
〔17〕
前記誘電ナノセラミック層の少なくとも一部が、有機又は非有機材料で含浸された、例えばポリイミド、メタクリレート、エポキシ樹脂、アクリル樹脂、又はゾル−ゲル材料で含浸された、項目1〜16のいずれか一項に記載のMSIV。
〔18〕
項目1〜17のいずれか一項に記載の絶縁バイアを有する金属基板(MSIV)を形成する方法であって、方法は;
金属層を提供することと、
前記金属層の第一の表面と第二の表面との間に、前記金属層の厚みを通った貫通孔を画定することと、
前記金属層の前記第一の表面及び前記第二の表面の少なくとも一つの上、並びに前記貫通孔の内壁上に誘電層を形成することであって、前記誘電層は前記金属層の酸化によって少なくとも部分的に形成される、ことと、
前記貫通孔に導電性材料を充填して導電性バイアを形成することと、
前記誘電層の一部の上に電気回路を形成することであって、前記電気回路は前記導電性バイアと電気的及び/又は熱的に接触している、ことと
を含む、方法。
〔19〕
前記誘電層が、アルカリ性コロイド状電解質中での前記金属層の電気化学的酸化によって形成された、項目18に記載の方法。
〔20〕
スクリーン印刷、導電性インクジェット印刷、無電解メタライゼーション、ガルバニックメタライゼーション、金属箔の接着結合、作製済みフレックス回路の結合、金属スパッタリング、化学蒸着(CVD)、及び物理蒸着(PVD)メタライゼーションからなる群から選択される方法によって前記電気回路が形成された、項目18又は19に記載の方法。
〔21〕
前記誘電ナノセラミック層の少なくとも一部が、有機又は非有機材料で含浸された、例えばポリイミド、メタクリレート、エポキシ樹脂、アクリル樹脂、又はゾル−ゲル材料で含浸された、項目18〜20のいずれか一項に記載の方法。
〔22〕
項目1〜17のいずれか一項に記載のMSIVを含む、多層基板。
〔23〕
電子チップ又はダイ、電子装置、ディスプレイ、電池、光電子装置、RF装置、マイクロ波装置、熱電装置、又は電気装置からなる群から選択される一つ又は複数の装置又は部品を支持するための、項目1〜17のいずれか一項に記載のMSIV。
〔24〕
本明細書及び図面を参照して実質的に記載されている、MSIV。
Claims (24)
- 金属層の第一の表面と第二の表面との間に、金属層の厚みを通って画定された貫通孔を有する金属層と、
前記金属層の酸化によって少なくとも部分的に形成された誘電層であって、前記金属層の前記第一の表面及び前記第二の表面の少なくとも一つの上、及び前記貫通孔の内壁上に連続層として形成された、誘電層と、
前記金属内に画定された前記貫通孔を通って延在する導電性金属バイアであって、前記誘電層によって前記金属層から電気的に絶縁されている、導電性金属バイアと、
前記誘電層の一部に形成された電気回路であって、前記導電性金属バイアと電気的及び/又は熱的に接触した、電気回路と
を含む、絶縁バイアを有する金属基板(MSIV)であって、
前記誘電層は、平均粒径500ナノメートル以下の等軸結晶構造を有し、厚みが0.1〜100マイクロメートルであり、絶縁耐力が20KVmm−1超であり、熱伝導率が3W/mK超である誘電ナノセラミック層である、
MSIV。 - 前記誘電ナノセラミック層が、平均粒径100ナノメートル以下の粒を含む、請求項1に記載のMSIV。
- 前記誘電ナノセラミック層の厚さが1マイクロメートル〜50マイクロメートルである、請求項1又は2に記載のMSIV。
- 前記金属層の厚さが5マイクロメートル〜5000マイクロメートルである、請求項1〜3のいずれか一項に記載のMSIV。
- 前記誘電層が、前記金属層の前記第一の表面及び前記第二の表面の両方の上、並びに貫通孔の内壁上に連続層として形成されており、
前記金属層の前記第一の表面及び前記第二の表面の両方の上にそれぞれ形成された前記誘電層の一部の上に、第一の電気回路及び第二の電気回路が形成されており、
前記第一の電気回路及び前記第二の電気回路は、前記導電性金属バイアによって電気的及び/又は熱的に接続されている、請求項1〜4のいずれか一項に記載のMSIV。 - 前記金属層は、その厚みを通って画定された複数の貫通孔を有し、前記複数の貫通孔の内壁のそれぞれは前記誘電ナノセラミック層の一部で覆われている、請求項1〜5のいずれか一項に記載のMSIV。
- 一つ又は複数の前記貫通孔の直径が20マイクロメートル〜2000マイクロメートルである、請求項1〜6のいずれか一項に記載のMSIV。
- 直径50〜200マイクロメートルの前記複数の貫通孔を含み、前記貫通孔間の間隔が50〜200マイクロメートルである、請求項1〜7のいずれか一項に記載のMSIV。
- 一つより多い金属層を含み、前記金属層のそれぞれは、請求項1に記載された前記誘電ナノセラミック材料によって覆われた内壁を有する少なくとも一つの貫通孔を有する、請求項1〜8のいずれか一項に記載のMSIV。
- 最小曲げ半径が25cm未満であるフレキシブル電子基板(FES)である、請求項1〜9のいずれか一項に記載のMSIV。
- 前記金属層が、アルミニウム、マグネシウム、チタン、ジルコニウム、タンタル、ベリリウム、又はこれらの金属のいずれかの合金若しくは金属間化合物からなる群から選択される金属である、請求項1〜10のいずれか一項に記載のMSIV。
- 完全に非有機材料でできた、請求項1〜11のいずれか一項に記載のMSIV。
- 最大作動温度が200℃超である、請求項1〜12のいずれか一項に記載のMSIV。
- 前記誘電ナノセラミック層の誘電率が7超である、請求項1〜13のいずれか一項に記載のMSIV。
- 前記誘電ナノセラミック層が、アルカリ性コロイド状電解質中での前記金属層の電気化学的酸化によって形成された、請求項1〜14のいずれか一項に記載のMSIV。
- スクリーン印刷、導電性インクジェット印刷、無電解メタライゼーション、ガルバニックメタライゼーション、金属箔の接着結合、作製済みフレックス回路の結合、金属スパッタリング、化学蒸着(CVD)及び物理蒸着(PVD)メタライゼーションからなる群から選択される方法によって前記電気回路が形成された、請求項1〜15のいずれか一項に記載のMSIV。
- 前記誘電ナノセラミック層の少なくとも一部が、有機又は非有機材料で含浸された、例えばポリイミド、メタクリレート、エポキシ樹脂、アクリル樹脂、又はゾル−ゲル材料で含浸された、請求項1〜16のいずれか一項に記載のMSIV。
- 請求項1〜17のいずれか一項に記載の絶縁バイアを有する金属基板(MSIV)を形成する方法であって、方法は;
金属層を提供することと、
前記金属層の第一の表面と第二の表面との間に、前記金属層の厚みを通った貫通孔を画定することと、
前記金属層の前記第一の表面及び前記第二の表面の少なくとも一つの上、並びに前記貫通孔の内壁上に誘電層を形成することであって、前記誘電層は前記金属層の酸化によって少なくとも部分的に形成される、ことと、
前記貫通孔に導電性材料を充填して導電性バイアを形成することと、
前記誘電層の一部の上に電気回路を形成することであって、前記電気回路は前記導電性バイアと電気的及び/又は熱的に接触している、ことと
を含む、方法。 - 前記誘電層が、アルカリ性コロイド状電解質中での前記金属層の電気化学的酸化によって形成された、請求項18に記載の方法。
- スクリーン印刷、導電性インクジェット印刷、無電解メタライゼーション、ガルバニックメタライゼーション、金属箔の接着結合、作製済みフレックス回路の結合、金属スパッタリング、化学蒸着(CVD)、及び物理蒸着(PVD)メタライゼーションからなる群から選択される方法によって前記電気回路が形成された、請求項18又は19に記載の方法。
- 前記誘電ナノセラミック層の少なくとも一部が、有機又は非有機材料で含浸された、例えばポリイミド、メタクリレート、エポキシ樹脂、アクリル樹脂、又はゾル−ゲル材料で含浸された、請求項18〜20のいずれか一項に記載の方法。
- 請求項1〜17のいずれか一項に記載のMSIVを含む、多層基板。
- 電子チップ又はダイ、電子装置、ディスプレイ、電池、光電子装置、RF装置、マイクロ波装置、熱電装置、又は電気装置からなる群から選択される一つ又は複数の装置又は部品を支持するための、請求項1〜17のいずれか一項に記載のMSIV。
- 本明細書及び図面を参照して実質的に記載されている、MSIV。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1320180.1 | 2013-11-15 | ||
GB1320180.1A GB2521813A (en) | 2013-11-15 | 2013-11-15 | Flexible electronic substrate |
PCT/GB2014/053074 WO2015071636A1 (en) | 2013-11-15 | 2014-10-13 | Metal substrate with insulated vias |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016538725A true JP2016538725A (ja) | 2016-12-08 |
Family
ID=49883658
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016531054A Pending JP2016538425A (ja) | 2013-11-15 | 2014-10-13 | フレキシブル電子基板 |
JP2016531630A Pending JP2016538725A (ja) | 2013-11-15 | 2014-10-13 | 絶縁バイアを有する金属基板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016531054A Pending JP2016538425A (ja) | 2013-11-15 | 2014-10-13 | フレキシブル電子基板 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10299374B2 (ja) |
EP (2) | EP3068927A1 (ja) |
JP (2) | JP2016538425A (ja) |
KR (2) | KR20160121506A (ja) |
CN (2) | CN106029955B (ja) |
GB (1) | GB2521813A (ja) |
HK (1) | HK1207127A1 (ja) |
WO (2) | WO2015071636A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105530791B (zh) * | 2014-12-26 | 2016-10-12 | 比亚迪股份有限公司 | 一种形成有天线槽的电子产品金属壳体及其制备方法 |
CN108603637B (zh) * | 2016-02-04 | 2020-07-17 | 奥斯兰姆奥普托半导体有限责任公司 | 发光二极管灯丝和具有发光二极管灯丝的发光体 |
US11038227B2 (en) | 2016-09-20 | 2021-06-15 | Apple Inc. | Battery pouch including nanoceramic coating |
CN106838642A (zh) * | 2017-02-24 | 2017-06-13 | 广东昭信照明科技有限公司 | 一种led贴片光源 |
DE102017104742A1 (de) * | 2017-03-07 | 2018-09-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
GB2569637A (en) * | 2017-12-21 | 2019-06-26 | Sumitomo Chemical Co | Electronic device |
CN108323003A (zh) * | 2018-01-24 | 2018-07-24 | 深圳市牧泰莱电路技术有限公司 | 一种带金属化通孔的陶瓷线路板及其制造方法 |
CN110491865A (zh) * | 2018-05-14 | 2019-11-22 | 相丰科技股份有限公司 | 发光二极管结构 |
KR102652266B1 (ko) * | 2019-01-31 | 2024-03-28 | (주)포인트엔지니어링 | 다층 배선 기판 및 이를 포함하는 프로브 카드 |
US11605993B2 (en) * | 2019-03-22 | 2023-03-14 | Superior Essex Inc. | Rotary motors incorporating flexible printed circuit boards |
KR20220070531A (ko) * | 2019-10-03 | 2022-05-31 | 럭스 세미컨덕터스 인코포레이티드 | 시스템-온-포일 디바이스 |
TWI777760B (zh) * | 2021-08-09 | 2022-09-11 | 頎邦科技股份有限公司 | 具散熱片之軟性電路板及其散熱片 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11504387A (ja) * | 1995-04-26 | 1999-04-20 | オリン コーポレイション | 高い破壊電圧を有する陽極酸化アルミニウム基板 |
WO2012107755A1 (en) * | 2011-02-08 | 2012-08-16 | Cambridge Nanolitic Limited | Insulated metal substrate |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4015987A (en) | 1975-08-13 | 1977-04-05 | The United States Of America As Represented By The Secretary Of The Navy | Process for making chip carriers using anodized aluminum |
CN2063334U (zh) * | 1989-09-04 | 1990-10-03 | 南开大学 | 金属印制板 |
US5917157A (en) | 1994-12-12 | 1999-06-29 | Remsburg; Ralph | Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate |
JP3516381B2 (ja) * | 1998-04-22 | 2004-04-05 | 電気化学工業株式会社 | 金属ベース回路基板 |
US6919012B1 (en) * | 2003-03-25 | 2005-07-19 | Olimex Group, Inc. | Method of making a composite article comprising a ceramic coating |
TW200607426A (en) * | 2004-06-10 | 2006-02-16 | Showa Denko Kk | Aluminum substrate for printed circuits, manufacturing method thereof, PCB, and manufacturing method thereof |
JP2007180083A (ja) | 2005-12-27 | 2007-07-12 | Fujitsu Ltd | 半導体チップ搭載用基板およびその製造方法 |
EP1991720A1 (en) | 2006-02-10 | 2008-11-19 | Opulent Electronics International PTE Ltd. | Anodised aluminium, dielectric, and method |
WO2008120046A1 (en) * | 2007-04-02 | 2008-10-09 | Gostevs, Vladimirs | Method of forming a protective ceramic coating on the surface of metal products |
JP5473885B2 (ja) | 2010-02-08 | 2014-04-16 | 富士フイルム株式会社 | 絶縁層付金属基板およびその製造方法、半導体装置およびその製造方法ならびに太陽電池およびその製造方法 |
JP4980455B2 (ja) | 2010-02-08 | 2012-07-18 | 富士フイルム株式会社 | 絶縁層付金属基板の製造方法、半導体装置の製造方法、太陽電池の製造方法、電子回路の製造方法、および発光素子の製造方法 |
CN103350542B (zh) * | 2013-07-19 | 2016-01-20 | 广东生益科技股份有限公司 | 一种埋容材料、制备方法及其用途 |
CN105706231A (zh) | 2013-10-24 | 2016-06-22 | 罗杰斯公司 | 热管理电路材料、其制造方法以及由其形成的制品 |
-
2013
- 2013-11-15 GB GB1320180.1A patent/GB2521813A/en not_active Withdrawn
-
2014
- 2014-10-13 KR KR1020167015922A patent/KR20160121506A/ko not_active Application Discontinuation
- 2014-10-13 JP JP2016531054A patent/JP2016538425A/ja active Pending
- 2014-10-13 US US15/036,592 patent/US10299374B2/en not_active Expired - Fee Related
- 2014-10-13 EP EP14784375.9A patent/EP3068927A1/en not_active Withdrawn
- 2014-10-13 EP EP14784376.7A patent/EP3069583A1/en not_active Withdrawn
- 2014-10-13 CN CN201480073097.7A patent/CN106029955B/zh not_active Expired - Fee Related
- 2014-10-13 WO PCT/GB2014/053074 patent/WO2015071636A1/en active Application Filing
- 2014-10-13 KR KR1020167015920A patent/KR20160107160A/ko not_active Application Discontinuation
- 2014-10-13 CN CN201480072811.0A patent/CN106134302A/zh active Pending
- 2014-10-13 WO PCT/GB2014/053073 patent/WO2015071635A1/en active Application Filing
- 2014-10-13 JP JP2016531630A patent/JP2016538725A/ja active Pending
-
2015
- 2015-08-06 HK HK15107592.0A patent/HK1207127A1/xx unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11504387A (ja) * | 1995-04-26 | 1999-04-20 | オリン コーポレイション | 高い破壊電圧を有する陽極酸化アルミニウム基板 |
WO2012107755A1 (en) * | 2011-02-08 | 2012-08-16 | Cambridge Nanolitic Limited | Insulated metal substrate |
Also Published As
Publication number | Publication date |
---|---|
CN106029955A (zh) | 2016-10-12 |
CN106029955B (zh) | 2018-01-09 |
EP3069583A1 (en) | 2016-09-21 |
JP2016538425A (ja) | 2016-12-08 |
WO2015071635A1 (en) | 2015-05-21 |
US10299374B2 (en) | 2019-05-21 |
HK1207127A1 (en) | 2016-01-22 |
WO2015071636A8 (en) | 2015-08-06 |
KR20160107160A (ko) | 2016-09-13 |
WO2015071636A1 (en) | 2015-05-21 |
CN106134302A (zh) | 2016-11-16 |
GB201320180D0 (en) | 2014-01-01 |
KR20160121506A (ko) | 2016-10-19 |
GB2521813A (en) | 2015-07-08 |
US20160302300A1 (en) | 2016-10-13 |
EP3068927A1 (en) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016538725A (ja) | 絶縁バイアを有する金属基板 | |
TWI558853B (zh) | 絕緣金屬基材 | |
TW201517335A (zh) | 熱處理電路材料、其製造方法及由其所形成的製品 | |
US20160286644A1 (en) | Metal substrate with insulated vias | |
US8338714B2 (en) | Heat-radiating substrate and manufacturing method thereof | |
JP2009158662A (ja) | 電子部品及びその製造方法 | |
US20140041906A1 (en) | Metal heat radiation substrate and manufacturing method thereof | |
JP2007023368A (ja) | 多層配線基板の製造に供せられるシート、及び該シートの製造に用いられるめっき方法及びめっき装置 | |
JP3950060B2 (ja) | 配線板およびその製造方法 | |
JP4165195B2 (ja) | 金属コア基板及び金属コア配線板 | |
JP2008147208A (ja) | 電気回路用放熱基板の製造方法 | |
WO2015076079A1 (ja) | コンデンサ | |
KR101157446B1 (ko) | 고방열용 메탈 인쇄회로 기판 및 그 제조방법 | |
JP2008198794A (ja) | 固体電解コンデンサ及びその製造方法 | |
TWI437740B (zh) | 發光二極體散熱基板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171003 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190618 |