KR20160107160A - 플렉서블 전자 기판 - Google Patents

플렉서블 전자 기판 Download PDF

Info

Publication number
KR20160107160A
KR20160107160A KR1020167015920A KR20167015920A KR20160107160A KR 20160107160 A KR20160107160 A KR 20160107160A KR 1020167015920 A KR1020167015920 A KR 1020167015920A KR 20167015920 A KR20167015920 A KR 20167015920A KR 20160107160 A KR20160107160 A KR 20160107160A
Authority
KR
South Korea
Prior art keywords
layer
fes
dielectric
nanoceramic
micrometers
Prior art date
Application number
KR1020167015920A
Other languages
English (en)
Inventor
파벨 샤쉬코브
세르게이 우소브
Original Assignee
캠브리지 나노썸 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캠브리지 나노썸 리미티드 filed Critical 캠브리지 나노썸 리미티드
Publication of KR20160107160A publication Critical patent/KR20160107160A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/024—Anodisation under pulsed or modulated current or potential
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/26—Anodisation of refractory metals or alloys based thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores

Abstract

플렉서블 전자 기판(FES: flexible electronic substrate)은 금속 층, 금속 층의 표면의 산화에 의해 형성된 유전체 나노세라믹 층, 및 유전체 층의 표면에 형성된 전기 회로를 포함한다. FES는 예를 들어, 플렉서블 디스플레이, OLED, 광전자 디바이스, 또는 rf 디바이스와 같은 디바이스를 지지하기 위해 사용될 수 있다. 유전체 나노세라믹 층은 100 나노미터 또는 그보다 작은 평균 입자 크기, 1 마이크로미터와 50 마이크로미터 사이의 두께, 20 KV mm-1보다 큰 절연 강도, 및 3 W/mK보다 큰 열전도율을 갖는 실질적으로 등축인 입자들로 구성된 결정질 구조를 가진다. FES는 25 cm보다 작은 최소 굽힘 반경을 가진다.

Description

플렉서블 전자 기판{FLEXIBLE ELECTRONIC SUBSTRATE}
본 발명은 플렉서블 전자 기판(FES: flexible electronic substrate)에 관한 것이고, 예를 들어, 플렉서블 디스플레이(flexible display)들, 인쇄 배터리(printed battery)들, 광전지 디바이스(photovoltaic device)들, 열전 디바이스(thermoelectric device)들, 광전자 디바이스(optoelectronic device)들, 전자 디바이스들, 마이크로웨이브 디바이스들, 또는 RF 디바이스들을 지지하는 FES에 관한 것이다.
디스플레이들, 전자, 광전자, 마이크로웨이브, RF, 및 전기 디바이스들은 지지를 제공하고, 전기 전력 및 신호 공급을 조정하고, 디바이스로부터 열을 제거하는 작용을 하는 기판들에 일반적으로 탑재되거나 인쇄된다. 플렉서블 전자 기판들은 보통 폴리머 필름 또는 금속 포일(metal foil)인 플렉서블 물질 기저(flexible material base)에 구축된다. FES(flexible electronic substrate)들은 또한 플렉서블 회로들 또는 플렉서블 PCB들, 플렉스 프린트들 또는 플렉스-회로들로 명명된다.
폴리머 필름들은 FES들을 구축하기 위해 사용되는 가장 흔한 물질들이고, 일반적으로 폴리에스테르(polyester){예를 들어, PET(polyethylene terephthalate)}, PI(polyimide), PEN(polyethylene napthalate), PEI(Polyetherimide), 또는 다양한 FEP(fluoropolymers) 및 공중합체(copolymers) 중 하나로 만들어진다.
폴리머 필름들에 기반을 두는 FES(flexible electronic substrate)들은 낮은 특정한 열 에너지를 생성하는 전자 디바이스들, 예를 들어 플렉서블 디스플레이들, OLED(organic light-emitting diode)들, 키보드들, 또는 광전지 디바이스들을 지지하는 응용에 제한된다. FES들의 응용에서의 그러한 제한들은 부분적으로는 전자 디바이스들로부터 열의 방사(dissipation)를 허용하지 않는, 폴리머 필름들의 낮은 열전도율(1 W/mK보다 더 낮음)로 인한 것이다. 제한들은 또한 부분적으로는 폴리머 필름들의 낮은 열적, 구조적, 및 치수적 안정성으로 인한 것이다.
많은 폴리머 물질들의 최대의 처리 온도는 TFT(thin film transistor) 제조를 위해 요구되는, 300℃보다 클 수 있는 온도들보다 더 낮다.
높은 온도들에서 동작하는 광전지 디바이스들 또는 열전 디바이스들, 또는 생성된 열이 수명(longevity), 광 효율, 색 안정성, 및 디바이스의 신뢰성의 부정적인 효과를 갖는 플렉서블 디스플레이들 또는 OLED 등의 광원들과 같은, 온도가 중요한 응용들에 대하여, FES에 더 높은 열전도율을 제공하는 것이 유리하다.
RF 및 마이크로웨이브 응용들에 대하여, FES가 높은 유전율을 가지는 유전체 물질뿐만 아니라 접지 금속층(ground metal layer) 또는 금속 차폐층(metal shielding layer)을 포함하는 것이 유리할 수 있다.
더 높은 처리 및 작동 온도들을 제공하기 위하여, 그리고 열적 속성들을 개선하기 위하여, 플렉서블 기판들은 높은 온도 안정성 및 열 방사(heat dissipation)를 제공하는 강철(Steel), Ti(Titanium), 또는 Al(Aluminium) 포일들과 같은 금속 포일 상에 구축될 수 있다.
표 1의 수치들에 의해 예시되듯이, FES들을 위한 기저로서 사용되는 앞서 언급된 금속들 중에서 Al은 상당히 더 높은 열전도율(150 W/mK보다 큼)을 가지고, 따라서 열 관리에 대하여 유리하다.
물질 열전도율(W/mK)
알루미늄 150-250
강철 15-25
티타늄 5-23
폴리이미드 0.4-0.8
폴리에스테르 0.15-0.24
표 1: 플렉서블 전자 기판들을 위해 사용되는 물질들의 열전도율
금속 포일 기저를 갖는 FES를 형성하기 위해, 금속 포일 표면을 전기 회로로부터 절연시키기 위하여 유전체 층이 금속 포일 표면에 적용된다. 금속 기반 FES들의 열 장점들을 유지하기 위해 무기(non-organic) 유전체 층을 가지는 것이 유리하다. 유전체 층은 PVD(physical-vapour deposition), 또는 CVD(chemical-vapour deposition)에 의해, 제트 프린팅(jet printing)에 의해, 또는 양극 처리(anodising)에 의해 금속 표면에 적용될 수 있다. 일부 금속들(예를 들어, Al)의 표면에서의 천연 산화 층의 존재는 전통적인 퇴적 코팅(deposition coating)들 또는 프린팅 기술들에 대한 접착(adhesion) 문제들을 생성할 수 있다. 양극 처리 프로세스는 동일한 문제를 제시하지 않는데, 왜냐하면 양극 처리된 코팅이 기판 자체의 전기화학적 산화(electrochemical oxidation)에 의해 형성되기 때문이다.
미국 특허 4015987은 전자 응용들을 위한 절연된 금속 기판으로서의 사용을 위한 양극 처리된 비플렉서블(non-flexible) Al 기판들을 개시한다. US4015987에 설명된 프로세스는 알루미늄 기판을 양극 처리하고, 양극 처리된 기판에 구리 포일을 라미네이팅(laminating)하는 것을 포함한다. 포토레지스트(photo resist), 에칭(etching) 및 도금(plating) 단계들이 후속한다. 양극 처리된 Al 기판은 양극 처리된 층의 고유의 낮은 가요성(flexibility) 때문에 FES들처럼 넓은 응용이 발견되지 않는다. 양극 처리된 층들은 또한 낮은 열 안정성을 가진다. 이러한 결함들 모두는 층의 절연 강도(dielectric strength)를 손상시키는 양극 층(anodic layer)에서의 미세한 균열(crack)들의 형성을 유도한다.
본 발명의 목적은 개선된 속성들을 가지는 플렉서블 전자 기판을 제공하는 것이다.
본 발명은 이하에서 참조되어야만 하는 첨부된 독립항들에 설명된 것처럼 FES(flexible electronic substrate), FES를 만드는 방법, 및 FES를 포함하는 디바이스들을 제공한다. 본 발명의 선호되는 또는 유리한 특징들은 다양한 종속 서브청구항들에서 명시된다.
플렉서블 유전체 나노세라믹 층(flexible dielectric nanoceramic layer) 또는 코팅을 갖는 적어도 하나의 플렉서블 금속 층, 및 나노세라믹 코팅의 표면에 형성된 전기 회로를 포함하는 FES가 제공될 수 있다. 나노세라믹 코팅은 금속 층 물질의 산화물을 포함한다. 예를 들어, FES는 금속 층, 적어도 부분적으로는 금속 층의 표면의 산화에 의해 형성된 유전체 나노세라믹 층, 및 유전체 층의 표면에 형성된 전기 회로를 포함할 수 있다. 유전체 나노세라믹 층은 100 나노미터 또는 그보다 작은 평균 입자 크기(grain size), 1 마이크로미터와 50 마이크로미터 사이의 두께, 20 KV mm-1보다 큰 절연 강도, 및 3 W/mK보다 큰 열전도율을 갖는 입자들로 구성된 결정질 구조(crystalline structure)를 가진다.
나노세라믹 층은 100 나노미터보다 작은 평균 입자 크기를 갖는 결정질 구조를 가진다. 그러한 나노결정질 구조는 세라믹 물질들에서 흔하지 않은 가요성을 층에 제공한다. 그러한 나노세라믹 층은 또한 일반적으로 3과 10 W/mK 사이의 높은 열전도율을 가능하게 한다. 코팅의 두께는 1과 50 마이크로미터 사이이다. 이러한 두께 범위에서, 나노세라믹 층은 가요성을 유지하고, 열전도율 및 절연 강도와 같은 나노세라믹 층의 속성들을 악화시키지 않고서 2 mm 만큼 작은 굽힘 반경(bend radius)으로 반복적으로 굽혀질 수 있다. 나노세라믹 층은 전기 응용들에 대하여 선호되는 것으로서, 높은 가요성과 함께 20 KV/mm보다 큰 높은 절연 강도, 및 3 W/mK보다 큰 높은 열전도율의 조합을 가진다.
용어 "금속(metallic)"은 본 명세서에서 물질의 넓은 분류들을 설명하도록 사용된다. 따라서, 이 용어는 순수 알루미늄과 같은 원소 금속들뿐만 아니라, 하나 이상의 원소의 합금들, 및 금속간 화합물(intermetallic compound)들을 설명한다. 현실적으로, 본 발명의 방법들에서 사용되는 기판들은 상업적으로 이용 가능한 금속 조성물들일 수 있다. 많은 금속들은 FES를 생산하기 위해 나노세라믹 층이 그 위에 형성되는 금속 기판으로서 사용하기에 적합할 수 있다. 적절한 물질들은 밸브 메탈(valve metal)들로 분류되는 금속들을 포함할 수 있다. FES는 바람직하게는 알루미늄, 마그네슘, 티타늄, 지르코늄, 탄탈룸, 및 베릴륨, 또는 이러한 금속들 중 임의의 것의 합금 또는 금속간 물질(intermetallic)로 만들어진 기판으로 형성될 수 있다.
바람직하게는, 금속 층은 5 마이크로미터와 2000 마이크로미터 사이, 바람직하게는 10 마이크로미터와 500 마이크로미터 사이, 또는 20 마이크로미터와 200 마이크로미터 사이의 두께를 가진다. 바람직하게는, 금속 층은 금속 포일(metallic foil)이다.
FES 응용들에 대하여, 나노세라믹 층의 절연 강도는 특히 중요하다. 본 발명의 임의의 양태에 따른 나노세라믹 층은 유리하게도 25 kV mm-1보다 큰, 또는 30 kV mm-1보다 큰, 예를 들어 40 kV mm-1보다 큰, 또는 50 kV mm-1보다 큰 절연 강도를 제공할 수 있다. 일반적으로, 절연 강도는 20과 60 kV mm-1 사이일 수 있다.
FES 응용들에 대하여, 유전체 층의 열전도율이 높은 것이 선호된다. 절연 층은 작동 전자 구성요소들과 금속 층 사이의 전기적 절연을 제공하고, 동시에 작동 전자 구성요소들로부터 금속 층으로 열을 전도하도록 요구된다. 따라서, 본 발명의 임의의 양태에 따른 FES의 유전체 나노세라믹 층이 3 W/mK보다 큰, 예를 들어 5 W/mK보다 큰, 또는 7 W/mK보다 큰 열전도율을 가지는 것이 유리할 수 있다. 일반적으로, 나노세라믹 층은 3과 10 W/mK 사이의, 예를 들어 4와 7 W/mK 사이의 열전도율을 가진다.
일부 FES 응용들에 대하여, 유전체 층이 높은 유전율을 가지는 것이 선호될 수 있다. 높은 유전율은 특히 FES가 RF 또는 마이크로웨이브 응용들에서 사용되도록 의도되는 경우 선호될 수 있다. 바람직하게는, FES는 7보다 큰, 예를 들어 7.5와 10 사이의 유전율을 가지는 나노세라믹 층을 포함한다.
금속 기판 상에 형성되는 세라믹 층들의 많은 물리적 속성들은 세라믹 층의 결정자(crystallite) 크기 또는 입자 크기에 어느 정도 의존한다. 본 발명에 따른 FES의 나노세라믹 층은 결정질 세라믹 층이고, 바람직하게는 코팅은 100 나노미터보다 작은, 특히 바람직하게는 80 나노미터보다 작은, 예를 들어 대략 50 나노미터 또는 40 나노미터의 평균 직경을 가지는 입자들을 포함한다. 입자들은 대안적으로 결정(crystal)들 또는 결정자들로 지칭될 수 있다. 용어 입자 크기(grain size)는 코팅 내의 입자 또는 결정의 평균 치수에 걸친 거리를 지칭한다. 따라서, FES는 나노미터 스케일에서 크기 또는 치수를 갖는 물리적 특징부들을 갖기 때문에 나노구조화된 층 또는 나노세라믹 층으로 설명될 수 있는 층을 포함한다. 미세한 입자 크기들은 구조적 균질성, 및 가요성과 같은 속성들을 개선할 수 있다. 미세한 입자 크기들은 또한 세라믹 물질의 열전도율, 절연 강도 및 유전율을 증가시킬 수 있다. 더 매끄러운 표면 프로파일은 또한 미세한 입자 크기의 결과로서 전개될 수 있다. 나노세라믹 층의 가요성은 나노세라믹 층 내의 입자들의 형상에 의해 영향받을 수 있다. 나노세라믹 층이 이방성 기계적(anisotropic mechanical) 속성들을 소유하지 않도록, 입자들은 실질적으로 등축인 입자(substantially equiaxed grain)들인 것이 선호된다.
유전체 나노세라믹 층은 바람직하게는 1 마이크로미터보다 큰 직경을 갖는 구멍(pore)을 실질적으로 갖지 않고, 500 나노미터보다 작은 평균 구멍 크기를 가진다. 구멍 치수들에서의 그러한 제한은 유리하게도 층의 절연 강도 및 가요성을 증가시킬 수 있다.
FES의 가요성은 굽힘 반경을 참조로 정의될 수 있다. 굽힘 반경은 와이어들, 케이블들, 및 시트들의 형태로 된 물질들을 특성화하도록 사용되는 가요성의 표준 측정이다. 굽힘 반경을 측정하기 위해, 시트는 일반적으로 시트가 손상 없이 굽혀질 수 있는 최소 곡률을 결정하기 위해, 감소하는 직경의 막대들 또는 실린더들 둘레에 굽혀진다. FES는 물질의 시트의 형태로 되어 있을 가능성이 높다. 본 명세서에서 사용될 때, 굽힘 반경은 FES가 그것의 속성들을 손상시키는 것 없이 반복적으로 굽혀질 수 있는 반경을 지칭한다. 최소 굽힘 반경은 FES가 그것의 속성들을 손상시키는 것 없이 굽혀질 수 있는 최소 곡률이다.
FES의 최소 굽힘 반경은 FES의 전체 두께에 어느 정도 의존한다. FES가 큰 두께(예를 들어 2 mm)를 가지는 경우, 최소 굽힘 반경은 클 수 있다. 예를 들어, 최소 굽힘 반경은 바람직하게는 25 cm보다 작고, 특히 바람직하게는 15 cm보다 작거나, 10 cm보다 작다. 대부분의 응용들에 대하여, FES는 2 mm보다 작은 전체 두께를 가질 것이고, FES의 가요성은 높을 것이다. FES의 최소 굽힘 반경이 20 mm보다 작고, 예를 들어 10 mm보다 작거나, 5 mm보다 작고, 예를 들어 2 mm와 5 mm 사이인 것이 선호된다.
양극 처리 프로세스에 의해 금속 기판에 형성된 층은 고도로 다공성(porous)인 경향이 있다. 양극 처리된 층들 또는 코팅들은 또한 보통 비결정 구조(amorphous structure)(즉, 양극 처리된 층들은 드물게 결정질임) 및 개방된 기둥 유사 구조(open, column-like structure)를 가진다. 전형적인 양극 층의 규칙적인 기둥 유사 구조는, 코팅이 구체적으로 층의 열적 순환 또는 굽힘 후에 균열들의 형성에 민감해지게 할 수 있다. 균열 형성에 대한 민감도는 양극 층들의 가요성을 제한하고, 따라서 FES들에서의 유전체들로서의 양극 층들의 응용을 제한한다.
PEO(Plasma Electrolytic Oxidation) 프로세스들에 의해 생산된 코팅들 또는 층들은 결정질인 한편, 플렉서블하지 않다. 이는 PEO 프로세스의 중요한 요소인 마이크로-스파크(micro-spark) 방전과 연관되는 큰 스케일의 공극률(porosity) 및 내재된 균열 형성으로 인한 것이다. PEO 코팅들은 FES의 유전체 층을 형성하도록 사용될 수 없다.
나노세라믹 층의 두께는 바람직하게는 50 마이크로미터보다 작고, 특히 바람직하게는 20 마이크로미터보다 작거나 10 마이크로미터보다 작다. 더 작은 두께를 갖는 나노세라믹 층들은 더 높은 가요성을 입증한다. 더 얇은 층들일수록 층들에 걸쳐 열을 전달하기에 더 효과적이고, 따라서 층들이 1 또는 2 마이크로미터부터 10 마이크로미터까지의 범위에서 두께를 가지는 것이 특히 유리할 수 있다.
유전체 나노세라믹 층에 존재하는 임의의 구멍들을 채우는 것이 바람직할 수 있다. 따라서, 본 발명의 임의의 양태에 따른 FES는 층 내의 임의의 구멍들을 채우기 위해 적절한 유기 또는 무기 물질에 의해 실링되거나(sealed) 함침된(impregnated) 나노세라믹 층을 포함할 수 있다. 적절한 실링 물질은 예를 들어, 수지(resin), 불소 중합체(fluoropolymer), 폴리이미드(polyimide), 메타크릴산염(methacrylate), 폴리에스테르(polyester), 물유리(water glass), 또는 졸-겔 물질(sol-gel material)일 수 있다. 적절한 실링 물질들의 목록은 완전하지 않고, 통상의 기술자는 다른 적절한 물질들을 식별할 수 있을 것이다. 실링 물질들은 예를 들어 디핑(dipping), 스프레잉(spraying), 진공 실링(vacuum sealing), 및 PVD 및 CVD 퇴적(deposition) 기술들과 같은 많은 알려진 방법들에 의해 코팅에 적용될 수 있다.
본 발명의 임의의 양태에 따른 FES는 나노세라믹 층의 표면에 형성되거나 구축된 전기 회로를 포함한다. 전기 회로는 스크린 프린팅(screen printing), 전도성 잉크 프린팅(conductive ink printing), 무전해 금속화(electroless metallisation), 갈바닉 금속화(galvanic metallisation), 금속 포일의 접착제 본딩(adhesive bonding of metal foil), 사전제조된 플렉스 회로들의 본딩(bonding of pre-fabricated flex circuits), CVD(chemical vapour deposition) 및 PVD(physical vapour deposition) 금속화(metallisation)와 같은 임의의 종래 기술들에 의해 형성될 수 있다.
전기 회로는 앞서 설명된 것과 같이 형성된 나노세라믹 층에 구리 포일들 또는 사전제조된 플렉스 회로들과 같은 금속 포일들을 본딩하기 위해 열 전도성 접착제들을 사용하는 것에 의해 형성될 수 있다. 적절한 열 전도성 접착제들은 코팅의 표면에 금속 층을 본딩하기 위한 수지들, 폴리이미드들, 또는 불소 중합체들, 및 다른 것들을 포함할 수 있다. 접착제들을 사용하는 본딩은 코팅의 임의의 구멍들로의 본딩 물질의 침투(penetration)를 수반할 수 있다. 이러한 침투는 증가된 파괴 전압(breakdown voltage)을 갖는 조성물 유전체 층을 생성할 수 있다.
FES는 금속 기판 층의 한쪽 면 또는 양쪽 면들 모두에 적용된 나노세라믹 유전체 층을 가질 수 있다. 단일 면의 유기 FES들이 보통 사용되고, 기술적으로 및 경제적으로 효율적이다. 그러나, 완전히 절연된 기판들을 위해, 및 전기 회로가 기판의 한 면에서 수용될 수 없는 경우, 양쪽 면의 절연이 요구된다.
FES는 비금속 코팅의 표면에 형성된 전기 회로 요소들을 금속 층과 연결하는 전도성 비아(conductive via)들을 포함할 수 있다. 그러한 비아들은 코팅의 형성 전에 마스킹 프로세스(masking process)에 의해 형성될 수 있다. 비아들은 코팅이 형성된 후의 에칭 프로세스(etching process)에 의해, 또는 나노세라믹 층의 레이저 어블레이션(laser ablation)에 의해 형성될 수 있다.
보호 코팅 층은 전기 회로 상에 형성될 수 있다.
RF 또는 마이크로웨이브 응용들에 특히 적절한 FES의 바람직한 실시예는 금속 층의 표면에 형성된 유전체 나노세라믹 층을 갖는 금속 기판을 포함할 수 있고, 나노세라믹 층은 20 KV mm-1보다 큰 절연 강도, 1 마이크로미터와 50 마이크로미터 사이의 두께, 100 나노미터보다 작은 평균 입자 크기를 갖는 실질적으로 등축인 결정질 구조(substantially equiaxed crystalline structure), 및 7보다 큰 유전율을 가진다.
고온 응용들에 특히 적절한 FES의 선호되는 실시예는 금속 층에 형성된 유전체 나노세라믹 층을 갖는 금속 기판, 및 예를 들어 금속 스퍼터링(metal sputtering), 비전해 및 갈바닉 금속화에 의해 금속들과 같은 무기 물질들로 완전히 구축된 전기 회로를 포함할 수 있다. 그러한 FES들은 완전한 무기 성분을 가지고, 300℃가 넘는 온도들에서 동작할 수 있다. 그러한 FES들은 플라스틱 물질들을 포함하는 FES에 내재된 열적 성능저하(thermal degradation)에 의해 영향받지 않는다. 완전한 무기 FES는 예를 들어 집광식 광전지(concentrated photovoltaic)들, 열전기 에너지 하비스팅(thermoelectric energy harvesting), 상승된 주변 온도들에서 작동하는 고휘도(high brightness) LED들 또는 센서들에서 사용되는 디바이스들에 대하여 특별한 관심이 될 수 있다.
앞서 설명된 FES는 전자 디바이스, 플렉서블 디스플레이, OLED, 배터리, 광전자 디바이스, RF 디바이스, 마이크로웨이브 디바이스 및 전기 디바이스로 구성되는 목록으로부터 선택된 하나 이상의 디바이스를 지지하기 위해 사용될 수 있다.
본 발명의 임의의 양태에 따른 FES를 형성하기 위해, 원하는 속성들을 보유하는 나노세라믹 코팅 또는 층은 플렉서블 금속 기판 상에 형성되고, 전기 회로는 나노세라믹 층 상에 형성된다.
본 발명의 양태에 따른 FES를 형성하는 선호되는 방법은 수성 알칼리성 전해질(aqueous alkaline electrolyte) 및 전극을 포함하는 전기 분해 챔버(electrolysis chamber)에 플렉서블 금속 시트를 위치시키는 단계를 포함하고, 플렉서블 금속 시트의 적어도 하나의 표면 및 전극의 일부분은 수성 전해질에 접촉한다. 적어도 하나의 표면과 연관되는 플렉서블 금속 시트의 적어도 일부분은 텐션되고(tensioned), 이는 시트가 나노세라믹 층의 형성 동안 굽혀지는 것을 방지할 수 있다. 다음으로, 유전체 나노세라믹 층은 전극에 대하여 플렉서블 금속 시트의 적어도 하나의 표면을 전기적으로 바이어싱(biasing)하는 것에 의해 형성되고, 금속 시트의 적어도 하나의 표면은 0.1과 20 KHz 사이의 펄스 반복 주파수(pulse repetition frequency)에서 교호 극성(alternating polarity)의 전압 펄스들의 시퀀스에 의해 바이어싱된다. 양의 전압 펄스들은 정전압적으로(potentiostatically) 제어, 즉, 전압에 관하여 제어되고, 음의 전압 펄스들은 정전류적으로(galvanostatically) 제어, 즉, 전류에 관하여 제어된다.
나노세라믹 층의 형성 후에 플렉서블 금속 시트는 전기 분해 챔버로부터 제거된다. 다음으로, 전기 회로는 FES를 형성하기 위해 유전체 나노세라믹 층의 표면에 형성된다.
양의 펄스들은 정전압적으로 제어되고 음의 펄스들은 정전류적으로 제어되는 교호 극성의 전압 펄스들의 시퀀스를 적용하는 것에 의해, 상당한 레벨들의 미세 방전(micro-discharge)을 유도하지 않고서 기판에 높은 전압의 펄스들을 적용하는 것이 가능하다. 비금속 코팅의 형성 동안 미세 방전 이벤트들을 최소화하거나 바람직하게는 완전히 방지하는 것에 의해, 코팅 공극률의 크기 및 표면 거칠기(roughness) 같은 코팅 매개변수들을 제어하는 것이 가능할 수 있다. 따라서, 이러한 프로세스를 제어하는 것에 의해, 코팅은 원하는 경우 500 나노미터보다 작은 평균 구멍 크기를 갖도록 형성될 수 있다. 미세 방전은 또한 마이크로스파크 방전 또는 마이크로아킹(microarcing)으로 명명될 수 있다. 미세 방전의 존재는 PEO 코팅 프로세스의 중요한 특징이지만, FES의 사용에 본질적으로 적절하지 않은 세라믹 층들을 생성한다. 따라서, 나노세라믹 코팅이 스파크 없는 프로세스를 사용하여 생산되는 것이 선호된다.
양의 전압 펄스들 및 음의 전압 펄스들은 각각의 전압 펄스 동안 전류 스파이크(current spike)들의 전개를 방지하도록 성형되는(shaped) 것이 유리할 수 있다. 전류 스파이크들은 코팅의 파괴 및 미세 방전과 연관된다. 전류 스파이크들을 방지하기 위해 전압 펄스들을 성형하는 것에 의해, 미세 방전은 상당히 감소되거나 제거될 수 있다. 앞서 언급하였듯이, 미세 방전은 많은 코팅 속성들, 예를 들어 나노세라믹 층의 가요성 및 층의 평균 구멍 크기에 유해한 효과를 가질 수 있고, 결과적으로는 층의 절연 강도에 유해한 효과를 가질 수 있다.
양의 전압 펄스들 및 음의 전압 펄스들 중 하나 또는 모두의 형상이 실질적으로 사다리꼴(trapezoidal)의 형상인 경우가 특히 유리할 수 있다.
나노세라믹 층을 형성하기 위한 플렉서블 금속 시트(기판)에서의 물질의 변환은 기판이 전극에 관하여 양극으로 바이어싱되는(anodically biased) 양의 전압 펄스들 동안 발생한다. 수성 전해질 내의 산소 함유 종들(oxygen containing species)이 기판 물질 자체와 반응할 때, 나노세라믹 층이 형성된다. 연속적인 양의 전압 펄스들 동안 나노세라믹 층의 두께는 증가한다. 층의 두께가 증가함에 따라, 층의 전기적 저항은 증가하고, 인가된 전압에 대하여 더 적은 전류가 흐른다. 따라서, 양의 전압 펄스들의 각각의 피크 전압이 미리 정의된 기간 동안 일정한 것이 선호되는 한편, 각각의 연속적인 전압 펄스에서의 전류 흐름은 미리 정의된 기간 동안 감소할 것이다.
나노세라믹 층의 두께가 성장함에 따라, 층의 저항은 증가하고, 따라서 각각의 연속적인 음의 전압 펄스 동안 층을 통해 흐르는 전류는 층의 저항 가열(resistive heating)을 야기한다. 음의 전압 펄스들 동안의 이러한 저항 가열은 층 내의 증가된 레벨들의 확산에 기여할 수 있고, 따라서 성장하는 층 내에서 결정화 및 입자 형성의 프로세스들을 도울 수 있다. 바람직하게는 미세 방전이 실질적으로 방지되는 이러한 방식으로 층의 형성을 제어하는 것에 의해, 조밀한(dense) 나노세라믹 층이 극히 미세한 스케일의 결정자들 또는 입자 크기를 가지도록 형성될 수 있다.
전압 펄스들의 펄스 반복 주파수는 0.1과 20 KHz 사이, 바람직하게는 1.5와 15 KHz 사이, 또는 2와 10 KHz 사이일 수 있다. 예를 들어, 유리한 펄스 반복 주파수들은 2.5 KHz 또는 3 KHz 또는 4 KHz일 수 있다. 낮은 펄스 반복 주파수들에서, 나노세라믹 층은 긴 기간의 성장과, 그에 후속하는 긴 기간의 옴가열(ohmic heating)을 겪는다. 따라서, 결과적인 나노세라믹 층은 더 높은 펄스 반복 주파수가 사용되었을 경우보다 더 거친 구조 또는 표면 프로파일을 가질 수 있다. 더 높은 펄스 반복 주파수들은 더 미세한 구조들 및 더 매끄러운 나노세라믹 층 표면들을 생산할 수 있지만, 프로세스의 형성 속도들 및 효율은 감소할 수 있다.
방법은 알칼리성 수성 용액인 전해질, 바람직하게는 9 또는 그보다 큰 pH를 가지는 전해질에서 수행된다. 바람직하게는, 전해질은 1 mS cm-1보다 큰 전기 전도율을 가진다. 적절한 전해질들은 알칼리성 금속 수산화물(alkaline metal hydroxide), 특히 수산화칼륨 또는 수산화나트륨을 포함하는 것들을 포함한다.
전해질이 콜로이드이고 수상(aqueous phase)에서 분산된 고체 입자들을 포함하는 것이 특히 유리할 수 있다. 특히 바람직하게는, 전해질은 100 나노미터보다 작은 입자 크기를 갖는 고체 입자들의 부분들을 포함한다. 입자 크기는 입자의 가장 큰 치수의 길이를 지칭한다.
인가된 전압 펄스들 동안 생성된 전기장은, 수상에서 분산된 정전기적으로(electrostatically) 대전된 고체 입자들이 나노세라믹 층이 성장되고 있는 기판의 표면을 향해 이동되게 한다. 고체 입자들이 성장 중인 나노세라믹 층과 접촉함에 따라, 그들은 나노세라믹 층과 반응하거나 나노세라믹 층에 포함될 수 있다. 따라서, 콜로이드 전해질이 사용되는 경우, 나노세라믹 층은 플렉서블 금속 기판의 표면의 일부분의 산화에 의해 형성된 세라믹 물질, 및 전해질로부터 파생된 콜로이드 입자들 모두를 포함할 수 있다.
기판에 형성하는 나노세라믹 층은 양의 양극 전압 펄스(positive, anodic, voltage pulse)들 동안 생성된다. 나노세라믹 층이 성장하기 위해, 기판 물질과 전해질 사이에 연결이 유지되는 것이 필요하다. 성장하는 나노세라믹 층은 완전히 조밀한 것이 아니라, 어느 정도의 공극률을 가진다. 기판 물질과 전해질 사이의 연결은 그것의 공극률을 통해 유지된다. 전해질이 콜로이드이고 고체 입자들을 포함하는 경우, 나노세라믹 층의 형성에 고유한 공극률은 실질적으로 수정될 것이다. 수상에서 분산된 비금속 고체 입자들은 전기장 하에서 성장 중인 나노세라믹 층의 구멍들로 이주할 것이다. 고체 입자들은 일단 구멍들 내에 위치하면, 예를 들어 소결(sintering) 프로세스들에 의해 나노세라믹 층, 및 구멍들로 이주한 다른 고체 입자들과 반응할 것이다. 이러한 방식으로, 구멍들의 치수들은 실질적으로 감소되고 나노세라믹 층의 공극률은 나노공극률로 변경되고 발전한다. 예를 들어, 나노세라믹 층 내의 구멍들의 최대 치수들은 1 마이크로미터부터, 400 나노미터 미만으로 또는 300 나노미터 미만으로 감소될 것이다.
공극률을 감소시키는 것에 의해, 나노세라믹 층의 밀도는 증가한다. 추가로, 나노세라믹 층을 통한 임의의 공극률의 최대 치수들의 감소는 나노세라믹 층의 절연 강도 및 열전도율을 실질적으로 증가시킬 것이다.
전해질은 프로세스의 시작으로부터 존재하는 고체 입자들을 포함할 것이고, 즉, 입자들은 전해질 용액에 초기에 존재할 것이다. 대안적으로, 고체 입자들은 나노세라믹 층 형성 프로세스 동안 수성 전해질에 추가될 것이다. 이러한 방식으로, 성장하는 나노세라믹 층의 조성 및/또는 구조는 나노세라믹 층이 성장하는 동안 제어될 것이다.
플렉서블 금속 시트의 표면에 나노세라믹 층을 형성하는 데에 적절한 장치는 수성 전해질을 포함하기 위한 전기 분해 챔버, 전기 분해 챔버 내에 위치 가능한 적어도 하나의 전극, 및 금속 시트와 전극 사이에 교호 극성의 전압 펄스들의 시퀀스를 인가할 수 있는 전원 장치를 포함할 수 있다. 전원 장치는 기판을 전극에 대하여 양극으로 바이어싱하기 위해 정전압적으로 제어되는 양의 전압 펄스들의 시퀀스를 생성하기 위한 제1 펄스 생성기를 포함한다. 전원 장치는 기판을 전극에 대하여 음극으로(cathodically) 바이어싱하기 위해 정전류적으로 제어되는 음의 전압 펄스들의 시퀀스를 생성하기 위한 제2 펄스 생성기를 더 포함한다.
장치가 수상에서 분산된 고체 입자들을 포함하는 콜로이드 전해질을 더 포함하는 것이 특히 유리할 수 있다. 그러한 전해질에 분산된 고체 입자들은 장치를 사용하여 생산된 나노세라믹 층으로 포함될 수 있다.
바람직하게는, 금속 시트는 나노세라믹 층의 형성 동안 약간 텐션된다. 이러한 텐션은 금속 시트를 평면 형태로 유지하는 것을 도울 수 있고, 나노세라믹 층이 고르게 형성되는 것을 허용할 수 있다. 선호되는 실시예들에서, 금속 시트는 금속 시트 또는 포일의 롤의 형태로 공급될 수 있다. 이 포일은 롤로부터 풀려(unwound)질 수 있고, 나노세라믹 층의 형성을 위해 전기 분해 챔버를 통해 계속하여 이동되고, 다음으로 제2 롤에 감긴다(wound). 따라서, 나노세라믹 층의 형성은 롤-투-롤(roll-to-roll) 메커니즘에 의해 진행할 수 있다.
추가적인 양태에서, 발명은 앞선 임의의 양태에 따른 FES에 탑재되거나 FES를 포함하는 디바이스를 제공할 수 있다. 본 발명에 따른 FES는 선행 기술의 FES들에 비교하여 우수한 유전체 및 열전도율 속성들을 가지고, 이에 탑재된 디바이스들은 FES를 통한 디바이스의 구성요소들로부터의 개선된 열 전달로 인하여 더 효율적으로 동작할 수 있다. 그러한 열 전달은 나노세라믹 층이 전기적 절연을 제공하는 한편 더 얇아지도록 허용하는, FES 상의 나노세라믹 층의 개선된 절연 강도, 및 물질의 개선된 열전도율의 조합에 의해 달성될 수 있다.
특정한 응용들에 대하여, 다층 구조(multilayered structure)를 갖는 FES가 유리할 수 있다. 예를 들어, FES는 앞서 설명된 임의의 양태 또는 실시예에 따라 형성될 수 있고, 이 FES는 다음으로 다층의 FES의 기저를 형성할 수 있다. 다음으로, 유전체 물질의 추가적인 층 또는 층들 및 연관된 금속 전도성 층들은 기저 FES의 상단에 형성될 수 있다.
본 명세서에서 설명된 FES는 특히 스크린, 예를 들어 LED 스크린 또는 LCD 스크린을 지지하기 위한 절연된 기판으로서 사용될 수 있다.
이하에서는, 본 발명의 선호되는 실시예들이 도면들을 참조하여 설명될 것이다.
도 1은 금속 층의 한 면에 적용된 유전체 나노세라믹 층으로 절연된 금속 층, 및 나노세라믹 층에 구축된 전기 회로를 포함하는, 본 발명을 구현하는 FES의 측면도이다.
도 2는 금속 층의 양쪽 면들에 적용된 유전체 나노세라믹 층들로 절연된 금속 층, 및 나노세라믹 층들 중 하나에 구축된 전기 회로를 포함하는, 본 발명을 구현하는 FES의 측면도이다.
도 3은 금속 층의 한 면에 적용된 유전체 나노세라믹 층으로 절연된 금속 층, 및 나노세라믹 층에 구축된 전기 회로를 포함하는 본 발명을 구현하는 FES의 측면도로서, 전기 회로의 영역들은 전도성 비아들에 의하여 금속 층에 연결된다.
도 4는 금속 층의 양쪽 면들에 적용된 유전체 나노세라믹 층들로 절연된 금속 층, 및 양쪽 나노세라믹 층들에 구축된 전기 회로들을 포함하는, 본 발명을 구현하는 FES의 측면도이다.
도 1 내지 도 4는 본 발명을 구현하는 FES의 상이한 구성들의 개략적 예시들이다. 모든 FES는 금속 층, 나노세라믹 층 및 전기 회로를 가진다. 금속 층은 1부터 1000 마이크로미터의 두께를 가질 수 있고, 이 두께는 열용량 및 열저항, 및 최소 굽힘 반경, 및 기계적 강도(mechanical strength)와 같은 FES의 요건들에 의해 결정된다. 금속 층을 형성하는 금속은 바람직하게는 금속 층의 표면에 나노-결정질 금속 산화물 (나노세라믹) 층을 형성하기 위해 전기화학적 변환 토폴로지(예를 들어, 개시 내용 전부가 통합되는 WO 2012/107754에 설명된 것)에 의해 다루어질 수 있는 물질들, 즉, 알루미늄, 마그네슘, 티타늄, 지르코늄, 탄탈룸, 베릴륨, 또는 이러한 금속들 중 임의의 것의 합금 또는 금속간 물질들의 세트에 속해야만 한다. 나노세라믹 층의 고유한 특징은 그것의 고도의 가요성이다. 그것은 2 mm만큼 작은 반경으로 반복적으로 굽혀지거나 롤링 다운될 수 있다. 나노세라믹 층의 두께는 1부터 50 마이크로미터까지 변할 수 있고, 나노세라믹 층의 요구되는 두께는 요구되는 파괴 전압과 같은 전기 절연 요건들에 의해 결정된다. 금속 층에 나노세라믹 층을 형성하는 방법은 위에 제시되어 있다. 나노세라믹 층이 금속 층의 표면에 형성되고 나면, 전기 회로는 스크린 프린팅, 전도성 잉크 프린팅, 무전해 금속화, 갈바닉 금속화, 금속 포일의 접착제 본딩, 사전제조된 플렉스 회로들의 본딩, 금속 스퍼터링, CVD(chemical vapour deposition), 및 PVD(physical vapour deposition) 금속화와 같은 종래의 방법에 의해 나노세라믹 층의 표면에 구축될 수 있다.
도 1은 금속 층(11)의 한 면에 형성된 유전체 나노세라믹 층(12)으로 절연된 플렉서블 금속 층(11)을 포함하는, 본 발명을 구현하는 FES의 측면도이다. 전기 회로(13)는 나노세라믹 층(12)에 구축된다. 금속 층은 300 미크론의 두께를 갖는 순수한 산업용 등급(pure industrial grade) (99%) 알루미늄의 층(11)이다. 앞서 설명된 것처럼, 나노세라믹 코팅은 콜로이드 전해질 내에서의 금속 층의 전기화학적 산화를 사용하여 형성되었다. 나노세라믹 층 두께는 12 미크론이었다.
나노세라믹 층의 파괴 전압은 400 V DC로 측정되었다. FES의 굽힘 반경은 감소하는 반경의 일련의 막대들 둘레에 반복적으로 그것을 굽히는 것에 의해 결정되었다. 최소 굽힘 반경은 8 mm로 결정되었다.
전기 회로(13)는 포토레지스트 마스크(photoresist mask)를 통한 금속 스퍼터링을 사용하여 구축되었다. Ti-Cu -Ni-Au 시스템이 적용되었다. 이 시스템은 나노세라믹 층에 대한 높은 접착력, 높은 전기 전도율을 제공하고 납땜이 가능하며 와이어 본딩가능(wire bondable)하다. 도 1의 FES는 전적으로 무기 물질들로부터 형성되고, 300℃보다 더 높은 온도들을 견딜 수 있다. Al 금속 층은 200 W/mK의 열전도율을 가지고, 나노세라믹 층은 4 W/mK의 열전도율을 가진다. FES의 전체 열저항은 0.04 Ccm2/W이다.
이 FES는 300 마이크로미터 두께 기판에 대하여 0.15 Ccm2/W의 열 임피던스를 가지는 고체 Al2O3 세라믹 층을 사용하여 만들어진 무기 DBC(direct bonded copper) 기판들보다 3배 더 낮은 열저항을 제공한다. FES는 고체 세라믹의 취성(brittleness)을 겪지 않고, 요구되는 경우 3-D 디바이스의 형상, 예를 들어 원통형의 형상을 추종하도록 굽혀질 수 있다. 도 1의 FES는 열전 디바이스를 지지하도록 사용될 수 있다.
도 2는 완전한 전기적 절연을 제공하기 위해 플렉서블 금속 층(21)의 양쪽 면들에 나노세라믹 층(22)이 적용된, 본 발명을 구현하는 FES의 측면도이다. 전기 회로(23)는 기판의 한 면에 구축된다. 도 2의 FES는 열 관리를 요구하는 플렉서블 디스플레이에서의 응용에 적절할 수 있다. 플렉서블 금속 층(21)은 AA 8014 등급 Al의 알루미늄 포일이고 50 미크론의 두께를 가진다. 나노세라믹 층(22)은 금속 층(21)의 양쪽 면들에 형성되었고 (앞서 설명된 방법을 사용함), 층 두께는 10 미크론이었다.
측정에 있어서, 나노세라믹 층이 300 V DC의 전기적 절연을 제공한 것으로 결정되었다. 도 2의 FES는 고도의 가요성을 가지는 것으로 발견되었다. 그것은 4 mm만큼 작은 반경으로 반복적으로 굽혀지거나 롤링 다운될 수 있다.
전기 회로(23)는 잉크젯 프린터를 사용하여 나노세라믹 표면에 인쇄되었다. 도 2의 완전히 절연된 Al 포일 기반의 FES는 롤-투-롤 인쇄 전자 기술에 호환되는 것이 발견되었다.
도 3은 한 면에서 유전체 나노세라믹 층(32)으로 절연된 플렉서블 금속 층(31), 및 나노세라믹 층(32)의 표면에 구축된 전기 회로(33)를 포함하는, 본 발명을 구현하는 FES의 측면도이다. 전기 회로(33)의 영역들은 전도성 비아들(34)에 의해 금속 층(31)과 연결된다. 이러한 비아들은 FES에 의해 지지되는 디바이스들과 금속 층(31) 사이의 열적 또는 전기적 접촉을 제공한다.
도 4는 양쪽 면들에서 유전체 나노세라믹 층들(42)로 절연된 플렉서블 금속 층(41), 및 나노세라믹 층(42)의 표면에 구축된 전기 회로들(43, 44)을 포함하는, 본 발명을 구현하는 FES의 측면도이다. 그러한 FES는 단일 유전체 층을 갖는 FES에 의해 지지될 수 없는, 높은 밀도를 갖는 전기적 상호 접속부들을 지지하도록 사용될 수 있다.

Claims (29)

  1. 플렉서블 전자 기판(FES: flexible electronic substrate)으로서,
    금속 층;
    적어도 부분적으로는 상기 금속 층의 표면의 산화에 의해 형성되는 유전체 나노세라믹 층(dielectric nanoceramic layer);
    상기 유전체 층의 표면에 형성된 전기 회로
    를 포함하고,
    상기 유전체 나노세라믹 층은 100 나노미터 또는 그보다 작은 평균 입자 크기(grain size), 1 마이크로미터와 50 마이크로미터 사이의 두께, 20 KV mm-1보다 큰 절연 강도(dielectric strength), 및 3 W/mK보다 큰 열전도율을 갖는 실질적으로 등축인 입자(substantially equiaxed grain)들로 구성된 결정질 구조(crystalline structure)를 가지고, 상기 FES는 25 cm보다 작은 최소 굽힘 반경(bend radius)을 가지는 FES.
  2. 제1항에 있어서,
    상기 금속 층은 5 마이크로미터와 2000 마이크로미터 사이, 바람직하게는 10 마이크로미터와 500 마이크로미터 사이, 또는 20 마이크로미터와 200 마이크로미터 사이의 두께를 가지는, FES.
  3. 제1항 또는 제2항에 있어서,
    15 cm보다 작은, 또는 10 cm보다 작은 최소 굽힘 반경을 가지는 FES.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    10 마이크로미터와 500 마이크로미터 사이의 두께, 및 20 mm보다 작은, 예를 들어 10 mm보다 작은, 또는 5 mm보다 작은, 예를 들어 2 mm와 5 mm 사이의 최소 굽힘 반경을 가지는 FES.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전기 회로의 부분들을 상기 금속 층과 연결하는 전도성 비아(conductive via)들을 포함하는 FES.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    제1 유전체 나노세라믹 층은 상기 금속 층의 제1 표면에 형성되고, 제2 유전체 나노세라믹 층은 상기 금속 층의 제2 표면에 형성되는, FES.
  7. 제8항에 있어서,
    제1 전기 회로는 상기 제1 유전체 나노세라믹 층의 표면에 형성되고, 제2 전기 회로는 상기 제2 유전체 나노세라믹 층의 표면에 형성되는, FES.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 금속 층은 알루미늄, 마그네슘, 티타늄, 지르코늄, 탄탈룸, 및 베릴륨, 또는 이러한 금속들 중 임의의 것의 합금 또는 금속간 물질(intermetallic)을 포함하는 그룹으로부터 선택된 물질인, FES.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    전적으로 무기 물질들로 형성된 FES.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    200℃를 초과하는, 예를 들어 250℃를 초과하는, 바람직하게는 300℃를 초과하는 최대 동작 온도를 가지는 FES.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 나노세라믹 코팅은 7보다 큰 유전율을 가지는, FES.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 유전체 나노세라믹 층의 두께는 20 마이크로미터보다 작은, 예를 들어 10 마이크로미터보다 작은, FES.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 유전체 나노세라믹 코팅은 알칼리성 콜로이드 전해질(alkaline colloidal electrolyte) 내에서의 상기 금속 층의 전기화학적 산화(electrochemical oxidation)에 의해 형성되는, FES.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 유전체 나노세라믹 층은 적어도 부분적으로는 알칼리성 수성 전해질(alkaline aqueous electrolyte) 내에서의 상기 금속 층의 표면의 스파크가 없는 산화(sparkless oxidation)에 의해 형성되는, FES.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 유전체 나노세라믹 층은 1 마이크로미터보다 큰 직경을 갖는 구멍(pore)을 실질적으로 갖지 않고, 500 나노미터보다 작은 평균 구멍 크기를 갖는, FES.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 전기 회로는 스크린 프린팅(screen printing), 전도성 잉크 프린팅(conductive ink printing), 무전해 금속화(electroless metallisation), 갈바닉 금속화(galvanic metallisation), 금속 포일의 접착제 본딩(adhesive bonding of metal foil), 사전제조된 플렉스 회로들의 본딩(bonding of pre-fabricated flex circuits), 금속 스퍼터링(metal sputtering), CVD(chemical vapour deposition) 및 PVD(physical vapour deposition) 금속화(metallisation)로 구성되는 목록으로부터 선택된 프로세스에 의해 형성되는, FES.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 유전체 나노세라믹 층의 적어도 일부분은 유기 또는 무기 물질, 예를 들어 폴리이미드(polyimide), 메타크릴산염(methacrylate), 에폭시 수지(epoxy resin), 아크릴 수지(acrylic resin) 또는 졸-겔 물질(sol-gel material)들이 함침된(impregnated), FES.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    배치된 보호 코팅 층을 더 포함하는 FES.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    전자 디바이스, 플렉서블 디스플레이, OLED, 배터리, 광전자 디바이스(optoelectronic device), RF 디바이스, 열전 디바이스(thermoelectric device), 마이크로웨이브 디바이스 및 전기 디바이스로 구성되는 목록으로부터 선택된 하나 이상의 디바이스를 지지하기 위한 것인 FES.
  20. 제1항 내지 제19항 중 어느 한 항에 따른 FES를 형성하는 방법으로서,
    수성 알칼리성 전해질(aqueous alkaline electrolyte) 및 전극을 포함하는 전기 분해 챔버(electrolysis chamber)에 플렉서블 금속 시트를 위치시키는 단계 - 상기 플렉서블 금속 시트의 적어도 하나의 표면 및 상기 전극의 일부분은 상기 수성 전해질에 접촉하고, 상기 적어도 하나의 표면과 연관된 상기 플렉서블 금속 시트의 적어도 일부분은 텐션됨(tensioned) -,
    상기 전극에 대하여 상기 플렉서블 금속 시트의 상기 적어도 하나의 표면을 전기적으로 바이어싱(biasing)하는 것에 의해 유전체 나노세라믹 층을 형성하는 단계 - 상기 금속 시트의 상기 적어도 하나의 표면은 0.1과 20 KHz 사이의 펄스 반복 주파수(pulse repetition frequency)에서 교호 극성(alternating polarity)의 전압 펄스들의 시퀀스에 의해 바이어싱되고, 양의 전압 펄스들은 정전압적으로(potentiostatically) 제어되고 음의 전압 펄스들은 정전류적으로(galvanostatically) 제어됨 -,
    상기 전기 분해 챔버로부터 유전체 나노세라믹 층을 갖는 상기 플렉서블 금속 시트를 제거하는 단계, 및
    상기 유전체 나노세라믹 층의 표면에 전기 회로를 형성하는 단계
    를 포함하는 FES를 형성하는 방법.
  21. 제20항에 있어서,
    상기 플렉서블 금속 시트는 물질의 제1 롤(roll)의 형태로 공급되고, 상기 물질의 제1 롤로부터 풀린(unwound) 상기 플렉서블 금속 시트의 일부분들은 적어도 하나의 표면에 형성된 상기 유전체 나노세라믹 층을 갖고, 상기 유전체 나노세라믹 층으로 코팅된 플렉서블 금속 시트는 물질의 제2 롤에 감기는(wound), FES를 형성하는 방법.
  22. 제20항 또는 제21항에 있어서,
    상기 플렉서블 금속 시트의 상기 적어도 하나의 표면에서 유전체 나노세라믹 층을 형성하는 단계는 롤-투-롤(roll-to-roll) 프로세싱을 포함하는, FES를 형성하는 방법.
  23. 제20항 내지 제22항 중 어느 한 항에 있어서,
    상기 나노세라믹 코팅은 부분적으로는 상기 기판이 수성 콜로이드 전해질(aqueous colloidal electrolyte)과 접촉하는 동안의 전해 산화 프로세스(electrolytic oxidation process)에 의해 형성되고, 상기 콜로이드 전해질 내에서 분산된(dispersed) 콜로이드 입자들은 상기 나노세라믹 코팅에 포함되는, FES를 형성하는 방법.
  24. 제20항 내지 제23항 중 어느 한 항에 있어서,
    상기 전압 펄스들은 마이크로스파크(microspark)들의 방전을 방지하도록 제어되는, FES를 형성하는 방법.
  25. 제20항 내지 제24항 중 어느 한 항에 있어서,
    상기 양의 전압 펄스들 및 음의 전압 펄스들 모두는 실질적으로 사다리꼴(trapezoidal)의 형상인, FES를 형성하는 방법.
  26. 제1항 내지 제22항 중 어느 한 항에 따른 FES의 표면에 형성되는 RF 구성요소들 및 회로들을 포함하는 디바이스로서,
    높은 Q 입력 / 출력 송신 라인들, RF 디-커플링(de-coupling), 및 정합 회로(matching circuit)들을 포함하는 디바이스.
  27. 제1항 내지 제19항 중 어느 한 항에 따른 FES에 탑재되거나 FES를 포함하는 디바이스.
  28. 제1항 내지 제19항 중 어느 한 항에 따른 FES를 포함하는 LCD 또는 LED 스크린.
  29. 제1항 내지 제19항 중 어느 한 항에 따른 FES를 포함하는 다층 기판(multilayered substrate).
KR1020167015920A 2013-11-15 2014-10-13 플렉서블 전자 기판 KR20160107160A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1320180.1 2013-11-15
GB1320180.1A GB2521813A (en) 2013-11-15 2013-11-15 Flexible electronic substrate
PCT/GB2014/053073 WO2015071635A1 (en) 2013-11-15 2014-10-13 Flexible electronic substrate

Publications (1)

Publication Number Publication Date
KR20160107160A true KR20160107160A (ko) 2016-09-13

Family

ID=49883658

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167015920A KR20160107160A (ko) 2013-11-15 2014-10-13 플렉서블 전자 기판
KR1020167015922A KR20160121506A (ko) 2013-11-15 2014-10-13 절연된 비아들을 갖는 금속 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020167015922A KR20160121506A (ko) 2013-11-15 2014-10-13 절연된 비아들을 갖는 금속 기판

Country Status (8)

Country Link
US (1) US10299374B2 (ko)
EP (2) EP3069583A1 (ko)
JP (2) JP2016538725A (ko)
KR (2) KR20160107160A (ko)
CN (2) CN106029955B (ko)
GB (1) GB2521813A (ko)
HK (1) HK1207127A1 (ko)
WO (2) WO2015071635A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105530791B (zh) * 2014-12-26 2016-10-12 比亚迪股份有限公司 一种形成有天线槽的电子产品金属壳体及其制备方法
WO2017133770A1 (en) * 2016-02-04 2017-08-10 Osram Opto Semiconductors Gmbh Led-filament and illuminant with led-filament
US11038227B2 (en) 2016-09-20 2021-06-15 Apple Inc. Battery pouch including nanoceramic coating
CN106838642A (zh) * 2017-02-24 2017-06-13 广东昭信照明科技有限公司 一种led贴片光源
DE102017104742A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
GB2569637A (en) * 2017-12-21 2019-06-26 Sumitomo Chemical Co Electronic device
CN108323003A (zh) * 2018-01-24 2018-07-24 深圳市牧泰莱电路技术有限公司 一种带金属化通孔的陶瓷线路板及其制造方法
CN110491865A (zh) * 2018-05-14 2019-11-22 相丰科技股份有限公司 发光二极管结构
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드
US11605993B2 (en) * 2019-03-22 2023-03-14 Superior Essex Inc. Rotary motors incorporating flexible printed circuit boards
KR20220070531A (ko) * 2019-10-03 2022-05-31 럭스 세미컨덕터스 인코포레이티드 시스템-온-포일 디바이스
TWI777760B (zh) * 2021-08-09 2022-09-11 頎邦科技股份有限公司 具散熱片之軟性電路板及其散熱片

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4015987A (en) 1975-08-13 1977-04-05 The United States Of America As Represented By The Secretary Of The Navy Process for making chip carriers using anodized aluminum
CN2063334U (zh) * 1989-09-04 1990-10-03 南开大学 金属印制板
US5917157A (en) 1994-12-12 1999-06-29 Remsburg; Ralph Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
JP3516381B2 (ja) * 1998-04-22 2004-04-05 電気化学工業株式会社 金属ベース回路基板
US6919012B1 (en) * 2003-03-25 2005-07-19 Olimex Group, Inc. Method of making a composite article comprising a ceramic coating
TW200607426A (en) * 2004-06-10 2006-02-16 Showa Denko Kk Aluminum substrate for printed circuits, manufacturing method thereof, PCB, and manufacturing method thereof
JP2007180083A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 半導体チップ搭載用基板およびその製造方法
CA2640658A1 (en) * 2006-02-10 2007-08-16 Opulent Electronics International Pte Ltd. Anodised aluminium, dielectric, and method
EA012825B1 (ru) * 2007-04-02 2009-12-30 Владимир Никандрович Кокарев Способ формирования на поверхности металлических изделий защитного керамического покрытия
JP5473885B2 (ja) 2010-02-08 2014-04-16 富士フイルム株式会社 絶縁層付金属基板およびその製造方法、半導体装置およびその製造方法ならびに太陽電池およびその製造方法
JP4980455B2 (ja) * 2010-02-08 2012-07-18 富士フイルム株式会社 絶縁層付金属基板の製造方法、半導体装置の製造方法、太陽電池の製造方法、電子回路の製造方法、および発光素子の製造方法
GB2499560B (en) * 2011-02-08 2014-01-22 Cambridge Nanotherm Ltd Insulated metal substrate
CN103350542B (zh) * 2013-07-19 2016-01-20 广东生益科技股份有限公司 一种埋容材料、制备方法及其用途
EP3061128A1 (en) 2013-10-24 2016-08-31 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom

Also Published As

Publication number Publication date
US20160302300A1 (en) 2016-10-13
EP3068927A1 (en) 2016-09-21
US10299374B2 (en) 2019-05-21
WO2015071635A1 (en) 2015-05-21
JP2016538425A (ja) 2016-12-08
CN106134302A (zh) 2016-11-16
GB2521813A (en) 2015-07-08
WO2015071636A1 (en) 2015-05-21
WO2015071636A8 (en) 2015-08-06
KR20160121506A (ko) 2016-10-19
JP2016538725A (ja) 2016-12-08
CN106029955B (zh) 2018-01-09
CN106029955A (zh) 2016-10-12
GB201320180D0 (en) 2014-01-01
EP3069583A1 (en) 2016-09-21
HK1207127A1 (en) 2016-01-22

Similar Documents

Publication Publication Date Title
US10299374B2 (en) Flexible electronic substrate
TWI558853B (zh) 絕緣金屬基材
US20150118391A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
WO2007091976A1 (en) Anodised aluminium, dielectric, and method
CN105152689A (zh) 一种陶瓷基覆铜板的制造方法
US20160286644A1 (en) Metal substrate with insulated vias
JP4734369B2 (ja) キャパシタ及びその製造方法
JP2007134711A (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
JP2006080401A (ja) キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
WO2023038106A1 (ja) 発電素子の製造方法、発電素子、発電装置、及び電子機器
WO2023038104A1 (ja) 発電素子の製造方法、発電素子、発電装置、及び電子機器
KR101460749B1 (ko) 우수한 방열성을 갖는 Ｍｅｔａｌ ＰＣＢ 적층 기술 개발
WO2023038108A1 (ja) 発電素子の製造方法、発電素子、発電装置、及び電子機器
CN105489713A (zh) 一种无介质敷铜沉金的led封装用的陶瓷基板的制作工艺

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination