JP2016503242A5 - - Google Patents

Download PDF

Info

Publication number
JP2016503242A5
JP2016503242A5 JP2015552852A JP2015552852A JP2016503242A5 JP 2016503242 A5 JP2016503242 A5 JP 2016503242A5 JP 2015552852 A JP2015552852 A JP 2015552852A JP 2015552852 A JP2015552852 A JP 2015552852A JP 2016503242 A5 JP2016503242 A5 JP 2016503242A5
Authority
JP
Japan
Prior art keywords
solder ball
mold
grooves
row
solder balls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015552852A
Other languages
English (en)
Other versions
JP2016503242A (ja
JP6019252B2 (ja
Filing date
Publication date
Priority claimed from US13/777,298 external-priority patent/US9313881B2/en
Application filed filed Critical
Publication of JP2016503242A publication Critical patent/JP2016503242A/ja
Publication of JP2016503242A5 publication Critical patent/JP2016503242A5/ja
Application granted granted Critical
Publication of JP6019252B2 publication Critical patent/JP6019252B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (32)

  1. 複数の電気接点パッドを有する基板と、
    前記基板に平行であり、上面を有する成形層と、
    前記複数の電気接点パッド上に位置する複数のハンダボールであって、前記複数のハンダボールのうちの各ハンダボールが前記複数の電気接点パッドのうちの対応する電気接点パッド上に位置し、各ハンダボールが前記成形層内に形成された複数のモールド貫通ビアのうちの対応するモールド貫通ビアによって少なくとも部分的に覆われておらず、前記複数のモールド貫通ビアが複数の行に配列されていて、前記複数のハンダボールのうちの各ハンダボールが垂直方向の直径及び水平方向の直径を有し、前記成形層の上面が各ハンダボールの上部と同一平面上にあり、各モールド貫通ビアの直径が各ハンダボールの水平方向の直径よりも小さい、複数のハンダボールと、
    前記複数のモールド貫通ビアのうちの少なくともいくつかの外側部分に位置し、前記複数のモールド貫通ビアのうちの少なくともいくつかに隣接する複数の溝であって、前記複数の溝のうちの各溝が、溶融時に隣接するハンダボールの少なくとも一部を収容するように、前記成形層の上面から対応するハンダボールの垂直方向の直径の半分以下の深さまで、前記成形層内において垂直方向に延在する、複数の溝と、
    を備える、装置。
  2. 前記複数のモールド貫通ビアの前記複数の行が、
    前記装置の周辺部に延在するモールド貫通ビアの外側の行と、
    前記モールド貫通ビアの外側の行に隣接し、前記装置の周辺部に延在するモールド貫通ビアの内側の行と、
    を備える、請求項1に記載の装置。
  3. 前記モールド貫通ビアの外側の行の各モールド貫通ビアが、前記装置の周辺部に面する第1の外側と、前記装置の中心に面する第1の内側とを有し、前記モールド貫通ビアの内側の行の各モールド貫通ビアが、前記装置の中心に面する第2の外側と、前記装置の周辺部に面する第2の内側とを有する、請求項2に記載の装置。
  4. 前記複数の溝のうちの各溝が互いに分離していて、
    前記複数の溝が、少なくとも一対の隣接するハンダボールに対応する少なくとも一対の溝を含む、請求項1に記載の装置。
  5. 前記複数の溝のうちの各溝の水平方向の長さが、対応するハンダボールの前記水平方向の直径の長さ程度である、請求項1に記載の装置。
  6. 前記複数のハンダボールのうちの各ハンダボールが、前記成形層の上面と同一平面上にある、請求項1に記載の装置。
  7. 前記成形層の一部分が、前記複数の溝のうちの各溝を形成するために取り除かれている、請求項1に記載の装置。
  8. 取り除かれた前記一部分が、溶融時に対応するハンダボールの略50%を収容するのに十分大きい、請求項7に記載の装置。
  9. 取り除かれた前記一部分が、溶融時に対応するハンダボールの40%〜50%を収容するのに十分大きい、請求項7に記載の装置。
  10. 前記複数の溝が、溶融時に対応するハンダボール用の圧力軽減経路を提供する、請求項1に記載の装置。
  11. 音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータのうちの少なくとも1つに組み込まれた請求項1に記載の装置。
  12. 前記複数のハンダボールが前記基板上の内側の行及び外側の行に配列されている、請求項1に記載の装置。
  13. 前記内側の行のハンダボールに対応する各溝が、対応するハンダボールの内側のみに形成されていて、
    前記外側の行のハンダボールに対応する各溝が、対応するハンダボールの外側のみに形成されている、請求項12に記載の装置。
  14. 前記基板が長方形であり、前記内側の溝及び前記外側の行の両方が長方形である、請求項12に記載の装置。
  15. 前記内側の行の角にあるハンダボールに対応する溝がL字形状を有する、請求項12に記載の装置。
  16. 前記内側の行の角にない前記内側の行のハンダボールに対応する溝が直線状である、請求項12に記載の装置。
  17. 前記外側の行の角にあるハンダボールに対応する溝がL字形状を有する、請求項12に記載の装置。
  18. 前記外側の行の角にあるハンダボールに対応する溝が直線状である、請求項12に記載の装置。
  19. 前記外側の行の角にあるハンダボールに対応する一対の溝が設けられている、請求項12に記載の装置。
  20. 前記外側の行の角にあるハンダボールに対応する一対の溝が両方とも直線状である、請求項19に記載の装置。
  21. 前記外側の行の角にない前記外側の行のハンダボールに対応する溝が直線状である、請求項12に記載の装置。
  22. 前記内側の行及び前記外側の行が二行のみである、請求項12に記載の装置。
  23. 前記内側の行及び前記外側の行が前記基板の周辺部に沿って形成されている、請求項22に記載の装置。
  24. 前記複数のモールド貫通ビアのうちの少なくとも一つが円形であり、対応する隣接する溝が長方形である、請求項1に記載の装置。
  25. 前記対応する隣接する溝が、該対応する隣接する溝が隣接しているモールド貫通ビアの外径以下の長さを有する、請求項24に記載の装置。
  26. 取り除かれた前記一部分が、溶融時に対応するハンダボールの50%以下を収容する大きさである、請求項7に記載の装置。
  27. 取り除かれた前記一部分が、溶融時に対応するハンダボールの50%〜60%を収容する大きさである、請求項7に記載の装置。
  28. 取り除かれた前記一部分が、溶融時に対応するハンダボールの30%〜40%を収容する大きさである、請求項7に記載の装置。
  29. 取り除かれた前記一部分が、溶融時に対応するハンダボールの25%〜30%を収容する大きさである、請求項7に記載の装置。
  30. 取り除かれた前記一部分が、溶融時に対応するハンダボールの10%以上を収容する大きさである、請求項7に記載の装置。
  31. 前記装置が成形レーザパッケージである、請求項1に記載の装置。
  32. 請求項1に記載の装置を形成する方法。
JP2015552852A 2013-01-11 2014-01-13 成形レーザパッケージ(mlp)パッケージ上のモールド貫通ビアの軽減溝 Expired - Fee Related JP6019252B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361751313P 2013-01-11 2013-01-11
US61/751,313 2013-01-11
US13/777,298 2013-02-26
US13/777,298 US9313881B2 (en) 2013-01-11 2013-02-26 Through mold via relief gutter on molded laser package (MLP) packages
PCT/US2014/011230 WO2014110482A1 (en) 2013-01-11 2014-01-13 Through mold via relief gutter on molded laser package (mlp) packages

Publications (3)

Publication Number Publication Date
JP2016503242A JP2016503242A (ja) 2016-02-01
JP2016503242A5 true JP2016503242A5 (ja) 2016-07-21
JP6019252B2 JP6019252B2 (ja) 2016-11-02

Family

ID=51164316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552852A Expired - Fee Related JP6019252B2 (ja) 2013-01-11 2014-01-13 成形レーザパッケージ(mlp)パッケージ上のモールド貫通ビアの軽減溝

Country Status (6)

Country Link
US (1) US9313881B2 (ja)
EP (1) EP2943977A1 (ja)
JP (1) JP6019252B2 (ja)
KR (1) KR101674155B1 (ja)
CN (1) CN104919587B (ja)
WO (1) WO2014110482A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140139332A (ko) * 2013-05-27 2014-12-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN106463426B (zh) * 2014-06-27 2020-03-13 索尼公司 半导体器件及其制造方法
US10032652B2 (en) * 2014-12-05 2018-07-24 Advanced Semiconductor Engineering, Inc. Semiconductor package having improved package-on-package interconnection
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
CN106872575B (zh) * 2017-01-05 2020-01-14 航天科工防御技术研究试验中心 一种塑封器件分层缺陷的分级风险评价方法
TW201837420A (zh) * 2017-04-14 2018-10-16 雙鴻科技股份有限公司 均溫板
US10629536B2 (en) 2018-04-05 2020-04-21 Micron Technology, Inc. Through-core via
CN111112835A (zh) * 2018-10-31 2020-05-08 东莞新科技术研究开发有限公司 一种激光分束装置和激光焊接方法
KR20200145150A (ko) 2019-06-20 2020-12-30 삼성전자주식회사 반도체 패키지

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
US4996391A (en) * 1988-09-30 1991-02-26 Siemens Aktiengesellschaft Printed circuit board having an injection molded substrate
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
US5784782A (en) 1996-09-06 1998-07-28 International Business Machines Corporation Method for fabricating printed circuit boards with cavities
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP2001053111A (ja) * 1999-08-10 2001-02-23 Matsushita Electric Works Ltd フリップチップ実装構造
US20020093089A1 (en) 1999-12-01 2002-07-18 Dau-Tsyong Lu Compliant mounting interface for electronic devices
US6562656B1 (en) * 2001-06-25 2003-05-13 Thin Film Module, Inc. Cavity down flip chip BGA
US6854633B1 (en) * 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
US6787443B1 (en) * 2003-05-20 2004-09-07 Intel Corporation PCB design and method for providing vented blind vias
TWI230994B (en) * 2004-02-25 2005-04-11 Via Tech Inc Circuit carrier
WO2008062647A1 (en) * 2006-11-02 2008-05-29 Nec Corporation Multiprocessor system, system configuration method in multiprocessor system, and program thereof
US20090071707A1 (en) * 2007-08-15 2009-03-19 Tessera, Inc. Multilayer substrate with interconnection vias and method of manufacturing the same
JP2009302505A (ja) * 2008-05-15 2009-12-24 Panasonic Corp 半導体装置、および半導体装置の製造方法
KR20110070987A (ko) * 2008-10-21 2011-06-27 아토테크더치랜드게엠베하 기판 상에 땜납 용착물을 형성하는 방법
WO2010100706A1 (ja) 2009-03-05 2010-09-10 パナソニック株式会社 半導体装置
JP5379527B2 (ja) * 2009-03-19 2013-12-25 パナソニック株式会社 半導体装置
US8222538B1 (en) * 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
CN102237330B (zh) * 2010-05-07 2015-08-05 三星电子株式会社 晶片级封装
KR101680082B1 (ko) * 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
US8492896B2 (en) * 2010-05-21 2013-07-23 Panasonic Corporation Semiconductor apparatus and semiconductor apparatus unit
KR101719630B1 (ko) 2010-12-21 2017-04-04 삼성전자 주식회사 반도체 패키지 및 그를 포함하는 패키지 온 패키지

Similar Documents

Publication Publication Date Title
JP2016503242A5 (ja)
JP2018523925A5 (ja)
TWI578466B (zh) 具有垂直柱之重疊堆疊的晶粒封裝
JP6859269B2 (ja) パッケージ構造にトレンチを形成する方法及びこの方法により形成された構造
JP2017506001A5 (ja)
TW201613053A (en) Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP2016536787A5 (ja)
WO2014138493A3 (en) Substrate-less interproser technology for a stacked silicon interconnect technology (ssit) product
JP2016518730A5 (ja)
JP2016503583A5 (ja)
JP2015195106A5 (ja) 表示装置の製造方法、及び表示装置用マザー基板
JP2012146793A5 (ja)
JP2015505171A5 (ja)
JP2016513364A5 (ja)
WO2014112954A8 (en) Substrate for semiconductor packaging and method of forming same
JP2016096292A5 (ja)
JP2015505643A5 (ja)
JP2017507495A5 (ja)
JP2016518730A (ja) 上面および側壁保護のためのモールドを備える半導体デバイス
TW201130099A (en) Semiconductor component and fabrication method thereof
JP2017520929A5 (ja)
JP2016012707A5 (ja)
CN105321926A (zh) 封装装置及其制作方法
JP2013128112A5 (ja)
JP2014501449A5 (ja)