JP2016219727A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】ビアホールにはんだを充填することで放熱性を確保しつつ、ビアホール下端からのはんだのはみ出しを防止することができる半導体装置及びその製造方法を提供する。
【解決手段】プリント基板ＰＷＢは、ビアホール１５及びビアホール１５に接続されるランド１２ｂを有する。パワー半導体部品ＰＳは、ビアホール１５及びランド１２ｂ上に配置され、ランド１２ｂとはんだで接続されるヒートシンク２３を有する。ビアホール１５は、ヒートシンク２３側の第１の開口端ＯＥ１とヒートシンク２３と反対側の第２の開口端ＯＥ２の間の内壁の一部に形成されるソルダーレジスト１７を有する。第１の開口端ＯＥ１とソルダーレジスト１７の間にはんだが充填される。
【選択図】図５

Description

本発明は、半導体装置の実装構造及びその製造方法に関する。

従来から、プリント基板にパワー半導体素子を実装する場合、半導体素子の熱を逃がすため、プリント基板に放熱ビアが形成される（例えば、特許文献１参照）。

特許文献１には、「配線基板上にヒートシンクを介して実装された半導体素子の熱を当該ヒートシンク及び上記配線基板のスルーホールを通じて放熱する構成の半導体装置の製造方法において、前記ヒートシンクをスペーサ部材により前記配線基板との間に隙間部を形成した状態で実装してから、前記配線基板をはんだフローすることにより前記スルーホール及び前記ヒートシンクと前記配線基板との隙間部にはんだを充填したことを特徴とする半導体装置の製造方法。」と記載されている。

特許第４３４５８３５号公報

特許文献１に開示されるような技術では、スルーホール（ビアホール）内壁の導体に加え、スルーホール内に充填したはんだ材を介して熱を逃がし放熱性を担保している。しかし、はんだフロー時に、余剰なはんだがプリント基板裏面のスルーホール下端からはみ出ることがあり、こうしたはんだと筐体や各種部品が接触すると電気的不具合が発生する。

本発明の目的は、ビアホールにはんだを充填することで放熱性を確保しつつ、ビアホール下端からのはんだのはみ出しを防止することができる半導体装置及びその製造方法を提供することにある。

上記目的を達成するために、本発明は、ビアホール及び前記ビアホールに接続されるランドを有する配線基板と、前記ビアホール及び前記ランド上に配置され、前記ランドとはんだで接続されるヒートシンクを有する半導体部品と、を備え、前記ビアホールは、前記ヒートシンク側の第１の開口端と前記ヒートシンクと反対側の第２の開口端の間の内壁の一部に形成されるソルダーレジストを有し、前記第１の開口端と前記ソルダーレジストの間に前記はんだが充填される。

本発明によれば、ビアホールにはんだを充填することで放熱性を確保しつつ、ビアホール下端からのはんだのはみ出しを防止することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

第１の比較例による半導体装置の断面図である。 図１に示すヒートシンクを有する半導体部品の裏面電極配置図である。 図１に示す放熱ビアを有するプリント基板の部品搭載部上面図である。 第２の比較例による半導体装置の断面図である。 本発明の第１の実施形態による半導体装置の断面図である。 本発明の第１の実施形態による半導体装置のソルダーレジスト形成工程のフロー図である。 本発明の第２の実施形態による半導体装置の断面図である。断面図である。 図７に示すビアホール内壁下端近傍の断面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

以下で説明する実施形態では、放熱ビアホール内に流入したはんだが、ビアホール内壁の一部に沿って形成したソルダーレジスト上部で留まる構造について説明する。なお、理解を容易にするため、最初に第１〜第２の比較例について説明する。

（第１の比較例）
図１は、第１の比較例として、ビアホール１５（スルーホール）を有するプリント基板ＰＷＢ（配線基板）に、ヒートシンク２３を有するパワー半導体部品ＰＳをはんだ３０によって接続する構造の断面図である。

プリント基板ＰＷＢは基材１１と、銅箔１２と、ソルダーレジスト１６とからなる。基板ＰＷＢの外層と内層の銅箔１２には配線パターンが形成される。ここで、半導体部品ＰＳをはんだ接続する銅箔１２のうち、部品ＰＳの端子２２が接続するランド１２ａと、部品のヒートシンク２３が接続するランド１２ｂに区別して説明する。プリント基板ＰＷＢにはビアホール１５用の貫通穴が空けられ、放熱ビア１４及びソルダーレジスト１７が形成される。このように、ビアホール１５は、その内壁に形成された放熱ビア１４を有する。放熱ビア１４により配線基板ＰＷＢの各層の配線パターン（銅箔１２）が接続される。

パワー半導体部品ＰＳとしてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例に説明する。パワー半導体部品ＰＳとしてのＭＯＳＦＥＴパッケージはモールド樹脂２１によって封止されている。端子２２（ソース端子及びゲート端子）と、ドレイン端子を兼ねるヒートシンク２３がモールド樹脂２１から露出している。

ヒートシンク２３のはんだ接続において、はんだがビアホール１５内に流れ込むのを防止するため、ランド１２ｂ上面の放熱ビア１４周辺にはソルダーレジスト１６が形成される。

放熱ビア１４の数を増やすと放熱効果は増大するが、ランド１２ｂ上にソルダーレジスト１６を形成することではんだ接続面積が制限され放熱性が低下する。よって、両者はトレードオフの関係にある。経験上、ヒートシンク２３の露出面積に対するプリント基板ＰＷＢ側のランド露出面積比率は約50%が目安である。

図２は、ヒートシンク２３を有するＭＯＳＦＥＴ部品（ＰＳ）の裏面電極配置である。図３は、当該部品を実装するプリント基板ＰＷＢ側のランド（１２ａ、１２ｂ）上のソルダーレジスト開口パターンの例である。ランド１２ｂはビアホール１５上端に形成されたソルダーレジスト１６によって開口部が分離される。

はんだリフロー時に、ソルダーレジスト１６上にははんだが濡れ広がらないが、その上方に位置するヒートシンク２３には濡れ広がる。この時、ランド１２ｂの開口部がソルダーレジスト１６によって非対称に分離されていると、表面張力のバランスにより、部品の位置ずれや傾きが生じることがある。

（第２の比較例）
一方、図４は、第２の比較例として、ランド１２ｂ上面にソルダーレジスト１６を形成せず、ビアホール１５内にはんだを充填させる構造の断面図である。図４は、はんだ３０がビアホール１５の下端から垂れ下がった状態を示している。基板ＰＷＢの裏面からはみ出たはんだ３０が他部品や筐体などと接触すると部品ＰＳの誤動作の原因となることから好ましくない。

（第１の実施形態）
次に、本実施形態に係る半導体装置の構造について説明する。

図５はビアホール１５内壁の一部に沿ってソルダーレジスト１７を形成した半導体装置の断面図である。ビアホール１５上端周辺にはソルダーレジスト１６を形成せず、ビアホール１５内部にはんだ３０が充填される。ただし、ビアホール１５内の任意の深さの内壁に沿ってソルダーレジスト１７を形成することで、はんだ３０の流入をその上部までに留め、裏面からの垂れ下がりによる不具合発生の防止を図る。

ここで、ビアホール１５の直径が0.3mm以下の場合には、はんだ３０の流入が阻害される傾向にあることから、安定してはんだを充填させるためビアホール１５の直径は0.3mm以上とする。

第１の比較例の構造に比べ、ランド１２ｂ上のソルダーレジスト１６を取り去ることで直接接続する面積を増加しつつ、放熱ビア１４の配置密度も増加できることから、放熱性が向上する。

放熱ビア１４を基板ＰＷＢの裏面の銅箔１２に接続し、図示していない放熱グリス等を介して筐体に放熱する構造のほか、放熱ビア１４を内層のグランド層などに接続して放熱させる構造としてもよい。

なお、プリント基板ＰＷＢ（配線基板）は、ビアホール１５及びビアホール１５に接続されるランド１２ｂを有する。パワー半導体部品ＰＳ（半導体部品）は、ビアホール１５及びランド１２ｂ上に配置され、ランド１２ｂとはんだで接続されるヒートシンク２３を有する。ビアホール１５は、ヒートシンク２３側の第１の開口端ＯＥ１とヒートシンク２３と反対側の第２の開口端ＯＥ２の間の内壁の一部に形成されるソルダーレジスト１７を有する。ビアホール１５内において、第１の開口端ＯＥ１とソルダーレジスト１７の間にはんだが充填される。ここで、ソルダーレジスト１７は、円環状である。

（製造方法）
次に、本発明に係るプリント基板ＰＷＢの製造方法のうち、図６に示すソルダーレジスト形成工程について説明する。

図６（a）はビアホールの形成と、銅めっき工程を表す。複数の配線層１２からなるプリント基板ＰＷＢに、ドリルでビアホール１５を空け、電気銅めっきによって基板の表裏層およびビア内壁を接続する。

このようにして、ビアホール１５及びビアホール１５に接続されるランド１２ｂを有するプリント基板ＰＷＢ（配線基板）を作成する。

図６（b）はソルダーレジストの塗布および露光工程を表す。基板ＰＷＢの最外層にはソルダーレジスト１６を形成する。ソルダーレジスト１６は配線パターン上の不要部分にはんだが濡れ広がらないよう導体金属表面を覆い隠すものである。

一般的にソルダーレジスト１６には液状又はフィルム状の感光性材料が用いられる。フォトマスクを設置した上方から露光を行った後、専用現像液で現像すると、光が当たった部位以外が溶融し、所望のパターンが形成されるものである。

本実施形態では、ソルダーレジスト１６は基板表裏面及びビアホール１６内にスプレー法によってコーティングする。ソルダーレジスト１６の供給方法には、スプレー法、カーテン法などが挙げられるが、ビア内壁に薄膜を形成するにはスプレー法が適している。スプレーコート後、規定の温度で加熱し溶剤を蒸発させる。

露光工程では、ソルダーレジスト１６を残したい部分に露光する。一般的な露光機で露光すると、光線の指向性が低いため、ビア内部の受光面積にばらつきが生じ、ソルダーレジスト膜の形成寸法もばらつく。

一方、近年用いられるレーザー直描法はフォトマスクを必要とせず、必要なレジストパターンのデジタルデータを露光機に読み込み、マスクレスでソルダーレジストを露光することで所望のパターンが得られる。レーザー光４０を用いることで、数ミクロン精度のパターン形成が可能となり、ビアホール内部端部付近にも高精度でパターン形成が可能である。

このように、基板ＰＷＢの裏面からはんだがはみ出ない奥行き長さまでソルダーレジスト１７を残し、銅めっき膜を露出させないことによって、はんだが濡れない状態を作ることができる。

図６（c）はプリント基板ＰＷＢの反対面側を露光する図である。同様にレーザー直描装置によりマスクレスで露光を行う。

図６（d）は現像により不要部分を除去した図である。ネガ型のソルダーレジスト１６を用いることにより、光が当たっていない領域が現像によって除去される。

このようにして、ビアホール１５の第１の開口端ＯＥ１とビアホール１５の第２の開口端ＯＥ２の間のビアホール１５の内壁の一部にソルダーレジスト１７を形成する。詳細には、マスクレスレーザー直描露光方法によりソルダーレジスト１７を形成する。

本発明に係る半導体装置では、プリント基板ＰＷＢにパワー半導体部品ＰＳを接続する場合、搭載ランド１２ｂ上にはんだペーストを印刷し、マウンターによって該当部品ＰＳを搭載し、リフロー炉によってはんだ３０を溶かし、両者を接続する。

ビアホール１５上端にソルダーレジスト１６が形成されておらず、また、ビアホール１５内が閉塞していないため、リフロー時にはんだ３０が容易にビアホール１５内に流入する。ビアホール１５内に入ったはんだ３０はビア内ソルダーレジスト１７によって濡れ広がりが止められる。また、半導体素子（パワー半導体部品ＰＳ）のヒートシンク２３にもはんだ３０が濡れ広がり、一定の厚さのはんだが形成される。

このようにして、ヒートシンク２３を有するパワー半導体部品ＰＳ（半導体部品）をビアホール１５及びランド１２ｂ上に配置し、ランド１２ｂとヒートシンク２３をはんだで接続し、第１の開口端ＯＥ１とソルダーレジスト１７の間にはんだを充填する。

なお、上記製造方法は、装置（半導体製造装置）によって実行されるが、人間が実行してもよい。

以上説明したように、本実施形態によれば、ビアホール１５内部にはんだを充填し放熱性を向上する一方で、プリント基板ＰＷＢの裏面からはんだがはみ出ることによる電気的不具合を防止することができる。プリント基板ＰＷＢのランド１２ｂ上にはんだ流入防止用のソルダーレジスト膜（第１の比較例、図１）を形成する必要がなく、限られた面積に高密度で放熱ビア１４を配置することが可能となる。ビアホール１５に流入するはんだ量が安定し、部品の位置ずれや傾きを抑制する効果も期待できる。

（第２の実施形態）
本実施形態では、前記ビアホール１５内に形成するソルダーレジスト１７の配置の変形例について説明する。

図７はビアホール１５内壁の下端にソルダーレジスト１７を形成した半導体装置の断面図である。第１の実施形態ではビアホール１５内の任意の位置にソルダーレジスト１７を形成するが、本実施形態ではビアホール１５内壁の基板裏面側端部に限られることを特徴とする。

すなわち、ソルダーレジスト１７は、第２の開口端ＯＥ２から所定の奥行きまでのビアホール１５の内壁に形成される。

図８は本実施形態に係る半導体装置の基板ＰＷＢの裏面側断面図である。放熱性の観点から、ビアホール１５内のはんだ３０の充填は、ビアホール１５下端近傍までとすることが望ましい。ただし、はんだ３０の下端がプリント基板ＰＷＢの裏面からはみ出ないよう以下のような寸法にソルダーレジスト１７を形成する。

すなわち、ビアホール１５の直径Ｄに対し、ビアホール１５下端から奥行き長さＤ/２以上となるようソルダーレジスト１７を形成する。

すなわち、ソルダーレジスト１７は、第２の開口端ＯＥ２から所定の奥行き（ビアホール１５の直径Ｄの１／２以上）までのビアホール１５の内壁に形成される。

溶融したはんだ３０には重力がかかるが、表面張力の方が支配的となり、はんだ３０はドーム形状で凝固する。この時、はんだ３０の下端が、プリント基板裏面のソルダーレジスト１６面からはみ出すことはない。

はんだ３０が流入しやすい直径0.3mmのビアホールの場合、ソルダーレジスト１７の深さを0.15mm以上とするのが望ましい。

このようにすることで、はんだ３０がビアホール１５内に流入しやいとともに、その流入深さをソルダーレジスト１７によってコントロールすることが可能となる。

なお、ビアホール１５に充填するはんだペーストの供給量が不足する場合は、はんだペースト印刷時に複数回印刷を行ったり、ディスペンサーによっても必要量を供給することができる。

以上説明したように、本実施形態によれば、ビアホールにはんだを充填することで放熱性を確保しつつ、ビアホール下端からのはんだのはみ出しを防止することができる。特に、本実施形態では、はんだ３０の下端がプリント基板ＰＷＢの裏面からはみ出ないようにしつつ、ビアホール１５内にはんだを最大限に充填できる。そのため、第１の実施形態よりも放熱性が高い。

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

１１…基材
１２…銅箔
１２ａ…端子接続用ランド（銅箔）
１２ｂ…ヒートシンク接続用ランド（銅箔）
１４…放熱ビア
１５…ビアホール
１６…ソルダーレジスト
１７…ビア内ソルダーレジスト
２１…モールド樹脂
２２…リードフレーム、端子
２３…ヒートシンク
２４…チップ（パワー半導体）
３０…はんだ
４０…レーザー光
ＰＳ…パワー半導体部品
ＰＷＢ…プリント基板

Claims (7)

1. ビアホール及び前記ビアホールに接続されるランドを有する配線基板と、
   前記ビアホール及び前記ランド上に配置され、前記ランドとはんだで接続されるヒートシンクを有する半導体部品と、を備え、
   前記ビアホールは、
   前記ヒートシンク側の第１の開口端と前記ヒートシンクと反対側の第２の開口端の間の内壁の一部に形成されるソルダーレジストを有し、
   前記第１の開口端と前記ソルダーレジストの間に前記はんだが充填される
   ことを特徴とする半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記ソルダーレジストは、
   円環状である
   ことを特徴とする半導体装置。
3. 請求項１に記載の半導体装置であって、
   前記ソルダーレジストは、
   前記第２の開口端から所定の奥行きまでの前記内壁に形成される
   ことを特徴とする半導体装置。
4. 請求項３に記載の半導体装置であって、
   前記所定の奥行きは、
   前記ビアホールの直径の１／２以上である
   ことを特徴とする半導体装置。
5. 請求項１に記載の半導体装置であって、
   前記ビアホールの直径は、
   ０．３ｍｍ以上である
   ことを特徴とする半導体装置。
6. ビアホール及び前記ビアホールに接続されるランドを有する配線基板を作成する工程と、
   前記ビアホールの第１の開口端と前記ビアホールの第２の開口端の間の前記ビアホールの内壁の一部にソルダーレジストを形成する工程と、
   ヒートシンクを有する半導体部品を前記ビアホール及び前記ランド上に配置し、前記ランドと前記ヒートシンクをはんだで接続し、前記第１の開口端と前記ソルダーレジストの間に前記はんだを充填する工程と、
   を有することを特徴とする半導体装置の製造方法。
7. 請求項６に記載の半導体装置の製造方法であって、
   前記ソルダーレジストを形成する工程では、
   マスクレスレーザー直描露光方法により前記ソルダーレジストを形成する
   ことを特徴とする半導体装置の製造方法。

Images