JP2016213339A - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP2016213339A
JP2016213339A JP2015096279A JP2015096279A JP2016213339A JP 2016213339 A JP2016213339 A JP 2016213339A JP 2015096279 A JP2015096279 A JP 2015096279A JP 2015096279 A JP2015096279 A JP 2015096279A JP 2016213339 A JP2016213339 A JP 2016213339A
Authority
JP
Japan
Prior art keywords
gas
tungsten
processing
high frequency
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015096279A
Other languages
English (en)
Other versions
JP6502160B2 (ja
Inventor
史弥 小林
Fumiya Kobayashi
史弥 小林
小笠原　正宏
Masahiro Ogasawara
正宏 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015096279A priority Critical patent/JP6502160B2/ja
Priority to KR1020160055168A priority patent/KR102363050B1/ko
Priority to TW105114187A priority patent/TWI703630B/zh
Priority to US15/149,501 priority patent/US9716014B2/en
Priority to CN201610300938.4A priority patent/CN106158619B/zh
Publication of JP2016213339A publication Critical patent/JP2016213339A/ja
Application granted granted Critical
Publication of JP6502160B2 publication Critical patent/JP6502160B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

【課題】 タングステン含有膜に高い垂直性をもった開口を形成することを可能とする。
【解決手段】 一実施形態に係る方法は、（ｉ）被処理体をプラズマ処理装置の処理容器内に準備する工程と、（ｉｉ）処理容器内で塩素を含有する第１の処理ガスのプラズマ生成する第１プラズマ処理工程と、（ｉｉｉ）処理容器内でフッ素を含有する第２の処理ガスのプラズマを生成する第２プラズマ処理工程と、（ｉｖ）処理容器内で酸素を含有する第３の処理ガスのプラズマを生成する第３プラズマ処理工程と、を含む。この方法では、各々が、第１プラズマ処理工程、第２プラズマ処理工程、及び第３プラズマ処理工程を含む複数回のシーケンスが実行される。
【選択図】図１

Description

本発明の実施形態は、被処理体を処理する方法に関し、特に、タングステン含有膜のエッチングを含む方法に関するものである。
半導体デバイスといった電子デバイスの製造では、被エッチング層に開口を形成するために、プラズマ処理によって被エッチング層のエッチングが行われている。このようなエッチングには、高いアスペクト比を有する開口を形成することが要求されている。即ち、狭く且つ深い開口を形成することが要求されている。
高いアスペクト比の開口を形成するためには、被エッチング層のエッチングの際に、当該被エッチング層上のマスクの消耗を低減させる必要がある。このために、タングステン膜に対してエッチングを行ない、マスクを作成することが行われている。一般的に、タングステン膜は、塩素ガスを含む処理ガスのプラズマによってエッチングされる。このようなタングステン膜のエッチングについては、例えば、特許文献１に記載されている。
特開２０１４−２０３９１２号公報
塩素ガスを含む処理ガスのプラズマによってタングステンを含有する膜（以下、「タングステン含有膜」という）をエッチングすると、タングステンと塩素との反応によって塩化タングステンが形成される。塩化タングステンは低い揮発性を有しているので、被処理体上に付着する。その結果、タングステン含有膜に形成される開口はテーパー形状になる。即ち、深い位置での幅が浅い位置での幅よりも小さい開口が形成される。したがって、タングステン含有膜に高い垂直性をもった開口を形成する技術が必要となっている。
一態様においては、タングステン含有膜、及び該タングステン含有膜上に設けられたマスクを有する被処理体を処理する方法が提供される。この方法は、（ｉ）被処理体をプラズマ処理装置の処理容器内に準備する工程と、（ｉｉ）処理容器内で塩素を含有する第１の処理ガスのプラズマ生成する工程（以下、「第１プラズマ処理工程」という）と、（ｉｉｉ）処理容器内でフッ素を含有する第２の処理ガスのプラズマを生成する工程（以下、「第２プラズマ処理工程」という）と、（ｉｖ）処理容器内で酸素を含有する第３の処理ガスのプラズマを生成する工程（以下、「第３プラズマ処理工程」という）と、を含む。この方法では、各々が、第１プラズマ処理工程、第２プラズマ処理工程、及び第３プラズマ処理工程を含む複数回のシーケンスが実行される。
一態様に係る方法の第１プラズマ処理工程では、マスクから露出されている部分においてタングステン含有膜がエッチングされ、塩素とタングステンの反応生成物、即ち塩化タングステンが生成される。この反応生成物は被処理体に付着する。続く第２プラズマ処理工程では、塩化タングステンとフッ素との反応により、塩素及びフッ化タングステンが生成される。また、タングステン含有膜中のタングステンとフッ素との反応によっても、フッ化タングステンが生成される。生成された塩素、及びフッ化タングステンは排気される。続く第３プラズマ処理工程では、露出しているタングステン含有膜の表面、即ち開口を画成する壁面が酸化する。この方法では、かかる第１プラズマ処理工程、第２プラズマ処理工程、及び第３プラズマ処理工程を含むシーケンスが繰り返し実行される。この方法によれば、開口を画成する側壁面が酸化膜によって保護され、且つ、塩化タングステンから揮発し易いフッ化タングステンが形成されるので、高い垂直性をもった開口がタングステン含有膜に形成される。
一実施形態の方法の複数回のシーケンスでは、被処理体の温度が５０℃以上の温度に設定されてもよい。かかる温度に被処理体の温度が設定された状態で、複数回のシーケンスが実行されると、タングステン含有膜に形成される開口の垂直性がより高くなる。
一実施形態では、第１の処理ガスは塩素ガスを含んでいてもよい。また、第１の処理ガスは、窒素ガス及び／又は酸素ガスを更に含んでいてもよい。また、一実施形態では、第２の処理ガスは、はフルオロカーボンガス及び三フッ化窒素ガスのうち少なくとも一方を含んでいてもよい。また、第２の処理ガスは、酸素ガスを更に含んでいてもよい。一実施形態では、第３の処理ガスは酸素ガスを含んでいてもよい。また、第３の処理ガスは窒素ガスを更に含んでいてもよい。
一実施形態の第２プラズマ処理工程では、処理容器内の空間の圧力が２０ｍＴｏｒｒ（２．６６６Ｐａ）以下の圧力に設定されてもよい。このような圧力環境下では、フッ化タングステンの排気が更に促進される。
一実施形態では、被処理体は、多結晶シリコン層を更に有しおり、タングステン含有膜は多結晶シリコン層上に設けられている。この実施形態において、方法は、多結晶シリコン層をエッチングする工程を更に含んでいてもよい。
以上説明したように、タングステン含有膜に高い垂直性をもった開口を形成することが可能となる。
一実施形態に係る被処理体を処理する方法を示す流れ図である。 図１に示す方法によって処理され得る被処理体の一例を示す断面図である。 図１に示す方法の実施に用いることが可能なプラズマ処理装置を概略的に示す図である。 図１に示す方法の一工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法の一工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法の一工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法の一工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法の一工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法の一工程の実行後の被処理体の状態を示す断面図である。 実験例１及び比較実験例１で求めた幅ＴＣＤ及び幅ＢＣＤを説明するための図である。 実験例１及び比較実験例１の結果を示すグラフである。 実験例２の結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る被処理体を処理する方法を示す流れ図である。図１に示す方法ＭＴは、タングステン含有膜をエッチングすることを含む方法である。図２は、図１に示す方法によって処理され得る被処理体の一例を示す断面図である。図２に示す被処理体（以下、「ウエハＷ」ということがある）は、基板ＳＢ、被エッチング層ＥＬ、タングステン含有膜ＷＬ、及びマスクＭＫを有している。
被エッチング層ＥＬは、基板ＳＢ上に設けられている。被エッチング層ＥＬは、例えば、多結晶シリコン層である。タングステン含有膜ＷＬは、被エッチング層ＥＬ上に設けられている。タングステン含有膜ＷＬは、タングステンを含有する膜である。タングステン含有膜ＷＬは、タングステンのみから形成されたタングステン単膜であってもよい。或いは、タングステン含有膜ＷＬは、タングステンと他の元素とから形成された膜であってもよく、例えば、タングステンシリサイド（ＷＳｉ）膜、窒化タングステン（ＷＮ）膜等であってもよい。タングステン含有膜ＷＬは、例えば、１００ｎｍ以上の膜厚を有し得る。マスクＭＫは、タングステン含有膜ＷＬ上に設けられている。マスクＭＫは、タングステン含有膜ＷＬのエッチングに対して耐性を有する材料から形成されている。一例では、マスクＭＫは、酸化シリコンから形成されている。このマスクＭＫは、タングステン含有膜ＷＬに転写されるパターンを有しており、当該マスクＭＫにはホールといった開口が形成されている。マスクＭＫの開口は、例えば、３０ｎｍの幅を有し得る。このようなマスクＭＫのパターンは、例えば、フォトリソグラフィ及びプラズマエッチングによって形成することが可能である。以下、このウエハＷを処理する場合を例にとって、方法ＭＴについて説明する。
方法ＭＴでは、工程ＳＴ１においてウエハＷがプラズマ処理装置の処理容器内に準備される。図３は、図１に示す方法の実施に用いることが可能なプラズマ処理装置を概略的に示す図である。図３には、プラズマ処理装置１０の縦断面における構造が概略的に示されている。プラズマ処理装置１０は、容量結合型プラズマエッチング装置である。プラズマ処理装置１０は、処理容器１２を備えている。処理容器１２は、略円筒形状を有し得る。処理容器１２は、例えば、アルミニウムから形成されている。処理容器１２の内壁面には、陽極酸化といった処理が施されている。この処理容器１２は、接地されている。
処理容器１２の底部上には、略円筒形状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持するよう構成されている。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミアルミニウムといった金属から構成されており、略円盤形状を有している。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。この静電チャックの内部には、ヒータが設けられていてもよい。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するよう、供給される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と載置台ＰＤとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。上部電極３０は、天板３４及び天板支持体３６を含み得る。天板３４は処理空間Ｓに面しており、当該天板３４には複数のガス吐出孔３４ａが設けられている。この天板３４は、シリコン又は石英から形成され得る。
天板支持体３６は、天板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。天板支持体３６は、水冷構造を有し得る。天板支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、天板支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを有している。プラズマ処理装置１０は、複数のガスソースから第１の処理ガス、第２の処理ガス、第３の処理ガス、及び被エッチング層ＥＬのエッチングのための第４の処理ガスを選択的に供給するように構成されている。
第１の処理ガスは、塩素を含有する。一実施形態では、第１の処理ガスは、塩素（Ｃｌ２）ガスを含む。また、第１の処理ガスは、窒素（Ｎ２）ガス及び／又は酸素ガスを更に含み得る。第２の処理ガスは、フッ素を含有する。一実施形態では、第２の処理ガスは、フルオロカーボンガス及び三フッ化窒素ガスのうち少なくとも一方を含む。フルオロカーボンガスは、例えば、ＣＦ４ガスである。また、第２の処理ガスは、酸素（Ｏ２）ガスを更に含み得る。第３の処理ガスは、酸素を含有する。一実施形態では、第３の処理ガスは、酸素ガスを含む。また、第３の処理ガスは、窒素ガスを更に含み得る。第４の処理ガスは、一実施形態では、臭化水素ガスを含む。
これらの処理ガスを供給するため、ガスソース群４０の複数のガスソースは、塩素ガス、窒素ガス、フルオロカーボンガス、三フッ化窒素ガス、酸素ガス、及び臭化水素ガスそれぞれのガスソースを含む。また、複数のガスソースは、Ｈｅガス、Ｎｅガス、Ａｒガス、Ｋｒガス、Ｘｅガスといった希ガスのソースを更に含んでいてもよい。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウムから形成されており、その表面には、酸化イットリウムといったセラミックの被覆が施されている。排気プレート４８には、多数の貫通孔が形成されている。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁、及び、ターボ分子ポンプといった真空ポンプを有している。排気装置５０は、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の高周波を発生する電源であり、２７ＭＨｚ〜１００ＭＨｚの周波数、一例においては１００ＭＨｚの高周波を発生する。第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路を有している。
一実施形態では、第１の高周波電源６２は、高周波を連続的に下部電極ＬＥに供給することができる。即ち、第１の高周波電源６２は、連続波である高周波を下部電極ＬＥに供給することができる。また、第１の高周波電源６２は、パルス変調された高周波を下部電極ＬＥに供給することができる。即ち、第１の高周波電源６２は、高周波のパワーを第１のパワーと当該第１のパワーよりも低い第２のパワーとに交互に切り換えることができる。例えば、第２のパワーは、０Ｗであり得る。このパルス変調の変調周波数は、例えば、０．１ｋＨｚ以上１００ｋＨｚ以下の周波数である。また、パルス変調の一周期に対して高周波が第１のパワーを有する期間の比、即ちデューティ比は、５％以上９０％以下の比である。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための高周波バイアスを発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては１３．５６ＭＨｚの高周波バイアスを発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路を有している。この一実施形態においては、第２の高周波電源６４は、第１の高周波電源６２と同様に、連続波である高周波バイアスを下部電極ＬＥに供給してもよく、或いは、パルス変調された高周波バイアスを下部電極ＬＥに供給してもよい。
一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。一実施形態では、制御部Ｃｎｔは、方法ＭＴの実施のための処理レシピに基づいて、プラズマ処理装置１０の各部を制御することができる。
再び図１を参照し、方法ＭＴについて説明する。以下の説明では、プラズマ処理装置１０を用いて実施される例に沿って、方法ＭＴを説明する。また、以下の説明では、図１に加えて、図４〜図９を参照する。図４〜図９は、図１に示す方法の一工程の実行後の被処理体の状態を示す断面図である。
上述したように、方法ＭＴの工程ＳＴ１では、プラズマ処理装置１０の処理容器１２内にウエハＷが準備される。具体的には、ウエハＷが処理容器１２内に搬入され、静電チャックＥＳＣ上に載置される。しかる後に、静電チャックＥＳＣによってウエハＷは保持される。
次いで、方法ＭＴでは、各々が工程ＳＴ２、工程ＳＴ３、及び工程ＳＴ４を含む複数回のシーケンスＳＱが実行される。工程ＳＴ２では、処理容器１２内において第１の処理ガスのプラズマが生成される。具体的に、工程ＳＴ２では、ガスソース群４０から第１の処理ガスが処理容器１２内に所定の流量で供給される。また、排気装置５０によって処理容器１２内の圧力が所定の圧力に設定される。また、第１の高周波電源６２からの高周波が下部電極ＬＥに供給され、第２の高周波電源からの高周波バイアスが、下部電極ＬＥに供給される。なお、第１の高周波電源６２からは、連続波である高周波が下部電極ＬＥに供給されてもよく、或いは、パルス変調された高周波が下部電極ＬＥに供給されてもよい。また、第２の高周波電源６４からは、連続波である高周波バイアスが下部電極ＬＥに供給されてもよく、或いは、パルス変調された高周波バイアスが下部電極ＬＥに供給されてもよい。
上述したように、第１の処理ガスは、塩素を含有している。工程ＳＴ２では、図４に示すように、タングステンと塩素とが反応し、マスクＭＫの開口から露出されている部分においてタングステン含有膜ＷＬがエッチングされる。工程ＳＴ２のエッチングでは、塩素とタングステンの反応生成物、即ち、塩化タングステン（例えば、ＷＣｌ６）が生成される。生成された反応生成物ＣＷは、図４に示すように、ウエハＷの表面、特に、タングステン含有膜ＷＬの表面に付着する。その結果、工程ＳＴ２のエッチングによってタングステン含有膜ＷＬに形成される開口の形状はテーパー形状となる。
続く工程ＳＴ３では、処理容器１２内において第２の処理ガスのプラズマが生成される。具体的に、工程ＳＴ３では、ガスソース群４０から第２の処理ガスが処理容器１２内に所定の流量で供給される。また、排気装置５０によって処理容器１２内の圧力が所定の圧力に設定される。また、第１の高周波電源６２からの高周波が下部電極ＬＥに供給され、第２の高周波電源からの高周波バイアスが、下部電極ＬＥに供給される。なお、第１の高周波電源６２からは、連続波である高周波が下部電極ＬＥに供給されてもよく、或いはパルス変調された高周波が下部電極ＬＥに供給されてもよい。また、第２の高周波電源６４からは、連続波である高周波バイアスが下部電極ＬＥに供給されてもよく、或いはパルス変調された高周波バイアスが下部電極ＬＥに供給されてもよい。
上述したように、第２の処理ガスは、フッ素を含有している。工程ＳＴ３では、図５に示すように、反応生成物ＣＷ、即ち塩化タングステンとフッ素の活性種とが反応して、反応生成物ＣＷがエッチングされる。また、フッ素の活性種とタングステンとの反応によって、タングステン含有膜ＷＬが更にエッチングされる。工程ＳＴ３のエッチングでは、フッ化タングステン（例えば、ＷＦ６）及び塩素が生成される。フッ化タングステンは、塩化タングステンの蒸気圧よりも高い蒸気圧を有する。即ち、フッ化タングステンは塩化タングステンに比して高い揮発性を有している。したがって、生成されたフッ化タングステンは気体の状態となって、生成された塩素と共に容易に排気される。故に、図５に示すように垂直性の高い開口がタングステン含有膜ＷＬに形成される。
続く工程ＳＴ４では、処理容器１２内において第３の処理ガスのプラズマが生成される。具体的に、工程ＳＴ４では、ガスソース群４０から第３の処理ガスが処理容器１２内に所定の流量で供給される。また、排気装置５０によって処理容器１２内の圧力が所定の圧力に設定される。また、第１の高周波電源６２からの高周波が下部電極ＬＥに供給され、第２の高周波電源からの高周波バイアスが、下部電極ＬＥに供給される。なお、第１の高周波電源６２からは、連続波である高周波が下部電極ＬＥに供給されてもよく、或いはパルス変調された高周波が下部電極ＬＥに供給されてもよい。また、第２の高周波電源６４からは、連続波である高周波バイアスが下部電極ＬＥに供給されてもよく、或いはパルス変調された高周波バイアスが下部電極ＬＥに供給されてもよい。
上述したように、第３の処理ガスは、酸素を含有している。工程ＳＴ４では、図６に示すように、タングステン含有膜ＷＬの表面、即ち、エッチングによってタングステン含有膜ＷＬに形成された開口を画成する壁面が酸化して、酸化膜ＯＦが形成される。
図１に示すように、方法ＭＴでは、続く工程ＳＴＪにおいて停止条件が満たされるか否かが判定される。停止条件は、例えば、シーケンスＳＱの実行回数が所定回数に達しているときに満たされるものと判定される。工程ＳＴＪにおいて停止条件が満たされないと判定されると、再びシーケンスＳＱが実行される。
そして、工程ＳＴ２では、塩素イオンの引き込みの効果により、図７に示すように、開口を画成する底面の酸化膜ＯＦが開口を画成する側壁面の酸化膜ＯＦに対して優先的にエッチングされる。また、タングステン含有膜ＷＬが更にエッチングされて、反応生成物ＣＷがタングステン含有膜ＷＬの表面に付着する。しかる後に、続く工程ＳＴ３及び工程ＳＴ４が更に実行される。
工程ＳＴＪにおいて停止条件が満たされるものと判定されると、シーケンスＳＱの実行が完了する。シーケンスＳＱの実行の完了時には、図８に示すように、タングステン含有膜ＷＬに被エッチング層ＥＬの表面を露出させる開口が形成される。
方法ＭＴでは、次いで、工程ＳＴ５が実行される。工程ＳＴ５では、被エッチング層ＥＬがエッチングされる。このため、処理容器１２内において第４の処理ガスのプラズマが生成される。具体的に、工程ＳＴ５では、ガスソース群４０から第４の処理ガスが処理容器１２内に所定の流量で供給される。また、排気装置５０によって処理容器１２内の圧力が所定の圧力に設定される。また、第１の高周波電源６２からの高周波が下部電極ＬＥに供給され、第２の高周波電源からの高周波バイアスが、下部電極ＬＥに供給される。なお、第１の高周波電源６２からは、連続波である高周波が下部電極ＬＥに供給されてもよく、或いは、パルス変調された高周波が下部電極ＬＥに供給されてもよい。また、第２の高周波電源６４からは、連続波である高周波バイアスが下部電極ＬＥに供給されてもよく、或いは、パルス変調された高周波バイアスが下部電極ＬＥに供給されてもよい。
この工程ＳＴ５の実行の結果、図９に示すように、タングステン含有膜ＷＬの開口から露出されている部分には、被エッチング層ＥＬがエッチングされる。
かかる方法ＭＴでは、工程ＳＴ２で生成された塩化タングステンから揮発し易いフッ化タングステンが工程ＳＴ３で形成される。したがって、エッチングの反応生成物が容易に排気される。また、工程ＳＴ４において開口を画成するタングステン含有膜ＷＬの壁面に酸化膜ＯＦが形成され、続く工程ＳＴ２では、開口を画成する底面の酸化膜ＯＦが優先的にエッチングされる。即ち、開口を画成する側壁面の酸化膜ＯＦは維持される。したがって、タングステン含有膜ＷＬに形成される開口が横方向に広がることが抑制される。このような原理に基づく方法ＭＴによれば、高い垂直性をもった開口をタングステン含有膜ＷＬに形成することが可能となる。
方法ＭＴの一実施形態では、少なくとも工程ＳＴ３の実行中、処理容器１２内の空間の圧力は、２０ｍＴｏｒｒ（２．６６６Ｐａ）以下の圧力に設定される。かかる圧力でシーケンスＳＱが実行されることにより、工程ＳＴ３で生成されるフッ化タングステンの排気が促進される。なお、工程ＳＴ２の実行中においても、処理容器１２内の空間の圧力は、２０ｍＴｏｒｒ（２．６６６Ｐａ）以下の圧力に設定されてもよい。
また、方法ＭＴの一実施形態では、シーケンスＳＱの実行中、ウエハＷの温度は５０℃以上の温度に設定されてもよい。かかる温度にウエハＷの温度が設定されることにより、フッ化タングステンの気化が促進され、フッ化タングステンの排気が更に促進される。その結果、更に高い垂直性をもった開口をタングステン含有膜ＷＬに形成することが可能となる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、上述したプラズマ処理装置１０は、下部電極ＬＥに第１の高周波電源６２からの高周波が供給される構成を有しているが、第１の高周波電源６２からの高周波は、上部電極３０に供給されてもよい。また、方法ＭＴの実施には、プラズマ処理装置１０以外の任意のプラズマ処理装置が用いられてもよい。例えば、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波を利用するプラズマ処理装置が、方法ＭＴの実施に用いられてもよい。
以下、方法ＭＴの評価のために行った実験例について説明する。なお、本明細書の開示内容は、実験例に限定されるものではない。
（実験例１）
実験例１では、図２に示した構成の複数枚のウエハを準備した。具体的には、３００ｎｍの膜厚を有するタングステン含有膜ＷＬ、及び、３０ｎｍのホールを有するマスクＭＫを有する複数枚のウエハを準備した。タングステン含有膜ＷＬは、タングステンのみから形成された単膜であった。実験例１では、プラズマ処理装置１０を用いて方法ＭＴを下記に示す条件で実行し、準備した複数枚のウエハのタングステン含有膜ＷＬにホールを形成した。なお、実験例１では、複数枚のウエハの各々に対するシーケンスＳＱの実行回数を調整して、複数枚のウエハのタングステン含有膜ＷＬに、互いに深さの異なるホールを形成した。
＜実験例１の工程ＳＴ２の条件＞
・処理容器１２内の圧力：１０ｍＴｏｒｒ（１．３３３Ｐａ）
・第１の高周波電源６２の高周波：１００ＭＨｚ
・第１の高周波電源６２の高周波のパルス変調周波数：５０ｋＨｚ
・第１の高周波電源６２の高周波のパルス変調のデューティ比：５０％
・第２の高周波電源６４の高周波バイアス（連続波）：１３．５６ＭＨｚ
・塩素ガスの流量：１６０ｓｃｃｍ
・窒素ガスの流量：５０ｓｃｃｍ
・酸素ガスの流量：３０ｓｃｃｍ
・ウエハの温度：５０℃
・処理時間：６秒
＜実験例１の工程ＳＴ３の条件＞
・処理容器１２内の圧力：１５ｍＴｏｒｒ（２Ｐａ）
・第１の高周波電源６２の高周波：１００ＭＨｚ
・第１の高周波電源６２の高周波のパルス変調周波数：１０ｋＨｚ
・第１の高周波電源６２の高周波のパルス変調のデューティ比：５０％
・第２の高周波電源６４の高周波バイアス（連続波）：１３．５６ＭＨｚ
・三フッ化窒素ガスの流量：１５ｓｃｃｍ
・ＣＦ４ガスの流量：３０ｓｃｃｍ
・酸素ガスの流量：５０ｓｃｃｍ
・ウエハの温度：５０℃
・処理時間：５．５秒
＜実験例１の工程ＳＴ４の条件＞
・処理容器１２内の圧力：１００ｍＴｏｒｒ（１３．３３Ｐａ）
・第１の高周波電源６２の高周波（連続波）：１００ＭＨｚ
・第２の高周波電源６４の高周波バイアス（連続波）：１３．５６ＭＨｚ
・酸素ガスの流量：８００ｓｃｃｍ
・窒素ガスの流量：１００ｓｃｃｍ
・ウエハの温度：５０℃
・処理時間：５秒
また、比較のために比較実験例１を行った。比較実験例１では、実験例１のウエハと同様の複数枚のウエハを準備した。比較実験例１では、準備した複数枚のウエハのタングステン含有膜ＷＬにホールを形成する処理を、プラズマ処理装置１０を用いて下記に示す条件で、行った。なお、比較実験例１では、処理時間を調整して、複数枚のウエハのタングステン含有膜ＷＬに、互いに深さの異なるホールを形成した。
＜比較実験例１の処理の条件＞
・処理容器１２内の圧力：１０ｍＴｏｒｒ（１．３３３Ｐａ）
・第１の高周波電源６２の高周波（連続波）：１００ＭＨｚ
・第２の高周波電源６４の高周波バイアス：１３．５６ＭＨｚ
・第２の高周波電源６４の高周波バイアスのパルス変調周波数：１０ｋＨｚ
・第２の高周波電源６４の高周波バイアスのパルス変調のデューティ比：５０％
・塩素ガスの流量：１８５ｓｃｃｍ
・ウエハの温度：６０℃
・処理時間：１２０秒
そして、図１０に示すように、実験例１及び比較実験例１の処理後の各ウエハのタングステン含有膜ＷＬの開口の上部の幅ＴＣＤ、及び、開口の底部の幅ＢＣＤを測定した。なお、幅ＢＣＤは、タングステン含有膜ＷＬに形成した開口の底面から３０ｎｍ上方における当該開口の幅とした。そして、各ウエハのタングステン含有膜ＷＬに形成した開口について、ＢＣＤ／ＴＣＤを算出した。図１１のグラフに結果を示す。図１１のグラフの横軸は、タングステン含有膜ＷＬに形成したホールの深さ方向におけるＢＣＤの計測位置を示しており、縦軸は、ＢＣＤ／ＴＣＤを示している。ＢＣＤ／ＴＣＤは、その値が１に近いほど、垂直性の高いホールが形成されていることを示すパラメータである。図１１に示すように、比較実験例１、即ち、塩素ガスを用いたエッチングでは、タングステン含有膜ＷＬに形成された開口のＢＣＤ／ＴＣＤが１より相当に小さかった。即ち、比較実験例１では、垂直性の低い、テーパー状の開口が形成されていた。一方、実験例１では、ＢＣＤ／ＴＣＤが１に近い値であった。したがって、実験例１では、タングステン含有膜ＷＬに垂直性の高いホールが形成された。よって、方法ＭＴでは、タングステン含有膜ＷＬに垂直性の高いホールを形成することが可能であることが確認された。
（実験例２）
実験例２では、実験例１のウエハと同様の複数枚のウエハを準備した。実験例２では、プラズマ処理装置１０を用いて方法ＭＴを下記に示す条件で実行し、準備した複数枚のウエハのタングステン含有膜ＷＬにホールを形成した。なお、実験例２では、シーケンスＳＱの実行時の複数枚のウエハそれぞれの温度として、互いに異なる温度を設定した。
＜シーケンスＳＱの条件＞
・シーケンスＳＱの実行回数：１２回
＜実験例１の工程ＳＴ２の条件＞
・処理容器１２内の圧力：１０ｍＴｏｒｒ（１．３３３Ｐａ）
・第１の高周波電源６２の高周波：１００ＭＨｚ
・第１の高周波電源６２の高周波のパルス変調周波数：５０ｋＨｚ
・第１の高周波電源６２の高周波のパルス変調のデューティ比：５０％
・第２の高周波電源６４の高周波バイアス（連続波）：１３．５６ＭＨｚ
・塩素ガスの流量：１６０ｓｃｃｍ
・窒素ガスの流量：５０ｓｃｃｍ
・酸素ガスの流量：３０ｓｃｃｍ
・処理時間：６秒
＜実験例１の工程ＳＴ３の条件＞
・処理容器１２内の圧力：１５ｍＴｏｒｒ（２Ｐａ）
・第１の高周波電源６２の高周波：１００ＭＨｚ
・第１の高周波電源６２の高周波のパルス変調周波数：１０ｋＨｚ
・第１の高周波電源６２の高周波のパルス変調のデューティ比：５０％
・第２の高周波電源６４の高周波バイアス（連続波）：１３．５６ＭＨｚ
・三フッ化窒素ガスの流量：１５ｓｃｃｍ
・ＣＦ４ガスの流量：３０ｓｃｃｍ
・酸素ガスの流量：５０ｓｃｃｍ
・処理時間：５．５秒
＜実験例１の工程ＳＴ４の条件＞
・処理容器１２内の圧力：１００ｍＴｏｒｒ（１３．３３Ｐａ）
・第１の高周波電源６２の高周波（連続波）：１００ＭＨｚ
・第２の高周波電源６４の高周波バイアス（連続波）：１３．５６ＭＨｚ
・酸素ガスの流量：８００ｓｃｃｍ
・窒素ガスの流量：１００ｓｃｃｍ
・処理時間：５秒
そして、複数枚のウエハのタングステン含有膜ＷＬに形成した開口について、ＢＣＤ／ＴＣＤを算出した。図１２のグラフにその結果を示す。図１２に示すグラフの横軸は、シーケンスＳＱの実行時のウエハの温度を示しており、縦軸は、ＢＣＤ／ＴＣＤを示している。図１２に示すように、シーケンスＳＱの実行時のウエハの温度が５０℃以上である場合に、ＢＣＤ／ＴＣＤが略０．９又はそれよりも大きな値となっていた。したがって、シーケンスＳＱの実行時のウエハの温度が５０℃以上である場合に、より垂直性の高いホールが形成されることが確認された。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、ＬＥ…下部電極、ＥＳＣ…静電チャック、３０…上部電極、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、Ｃｎｔ…制御部、Ｗ…ウエハ、ＷＬ…タングステン含有膜、ＥＬ…被エッチング層、ＭＫ…マスク。

Claims (10)

  1. タングステン含有膜、及び該タングステン含有膜上に設けられたマスクを有する被処理体を処理する方法であって、
    前記被処理体をプラズマ処理装置の処理容器内に準備する工程と、
    前記処理容器内で塩素を含有する第１の処理ガスのプラズマ生成する工程と、
    前記処理容器内でフッ素を含有する第２の処理ガスのプラズマを生成する工程と、
    前記処理容器内で酸素を含有する第３の処理ガスのプラズマを生成する工程と、
    を含み、
    各々が、第１の処理ガスのプラズマ生成する前記工程、第２の処理ガスのプラズマを生成する前記工程、及び第３の処理ガスのプラズマを生成する前記工程を含む複数回のシーケンスが実行される、方法。
  2. 前記複数回のシーケンスにおいて、前記被処理体の温度が５０℃以上の温度に設定される、請求項１に記載の方法。
  3. 前記第１の処理ガスは塩素ガスを含む、請求項１又は２に記載の方法。
  4. 前記第１の処理ガスは窒素ガス及び／又は酸素ガスを更に含む、請求項３に記載の方法。
  5. 前記第２の処理ガスはフルオロカーボンガス及び三フッ化窒素ガスのうち少なくとも一方を含む、請求項１〜４の何れか一項に記載の方法。
  6. 前記第２の処理ガスは酸素ガスを更に含む、請求項５に記載の方法。
  7. 前記第３の処理ガスは酸素ガスを含む、請求項１〜６の何れか一項に記載の方法。
  8. 前記第３の処理ガスは窒素ガスを更に含む、請求項７に記載の方法。
  9. 第２の処理ガスのプラズマを生成する前記工程において、前記処理容器内の空間の圧力が２．６６６Ｐａ以下の圧力に設定される、請求項１〜８の何れか一項に記載の方法。
  10. 前記被処理体は、多結晶シリコン層を更に有し、前記タングステン含有膜は前記多結晶シリコン層上に設けられており、
    前記多結晶シリコン層をエッチングする工程を更に含む、
    請求項１〜９の何れか一項に記載の方法。
JP2015096279A 2015-05-11 2015-05-11 被処理体を処理する方法 Active JP6502160B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015096279A JP6502160B2 (ja) 2015-05-11 2015-05-11 被処理体を処理する方法
KR1020160055168A KR102363050B1 (ko) 2015-05-11 2016-05-04 피처리체를 처리하는 방법
TW105114187A TWI703630B (zh) 2015-05-11 2016-05-06 處理被處理體之方法
US15/149,501 US9716014B2 (en) 2015-05-11 2016-05-09 Method of processing workpiece
CN201610300938.4A CN106158619B (zh) 2015-05-11 2016-05-09 被处理体的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015096279A JP6502160B2 (ja) 2015-05-11 2015-05-11 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
JP2016213339A true JP2016213339A (ja) 2016-12-15
JP6502160B2 JP6502160B2 (ja) 2019-04-17

Family

ID=57277829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015096279A Active JP6502160B2 (ja) 2015-05-11 2015-05-11 被処理体を処理する方法

Country Status (5)

Country Link
US (1) US9716014B2 (ja)
JP (1) JP6502160B2 (ja)
KR (1) KR102363050B1 (ja)
CN (1) CN106158619B (ja)
TW (1) TWI703630B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020005389A1 (en) * 2018-06-25 2020-01-02 Mattson Technology, Inc. Post etch defluorination process

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7257088B1 (ja) * 2022-03-24 2023-04-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257936A (ja) * 2002-03-07 2003-09-12 Hitachi High-Technologies Corp 半導体素子の製造方法
JP2007235136A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2008021975A (ja) * 2006-06-02 2008-01-31 Applied Materials Inc 特にフラッシュメモリにおいてポリシリコンの上にある珪化タングステンをエッチングするプロセス
JP2009302517A (ja) * 2008-05-12 2009-12-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012033891A (ja) * 2010-07-09 2012-02-16 Tokyo Electron Ltd プラズマ処理方法及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002086957A1 (fr) * 2001-04-19 2002-10-31 Tokyo Electron Limited Procede de gravure a sec
US6933243B2 (en) * 2002-02-06 2005-08-23 Applied Materials, Inc. High selectivity and residue free process for metal on thin dielectric gate etch application
JP4783169B2 (ja) * 2006-02-13 2011-09-28 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
JP6153755B2 (ja) 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257936A (ja) * 2002-03-07 2003-09-12 Hitachi High-Technologies Corp 半導体素子の製造方法
JP2007235136A (ja) * 2006-02-27 2007-09-13 Applied Materials Inc 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2008021975A (ja) * 2006-06-02 2008-01-31 Applied Materials Inc 特にフラッシュメモリにおいてポリシリコンの上にある珪化タングステンをエッチングするプロセス
JP2009302517A (ja) * 2008-05-12 2009-12-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012033891A (ja) * 2010-07-09 2012-02-16 Tokyo Electron Ltd プラズマ処理方法及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020005389A1 (en) * 2018-06-25 2020-01-02 Mattson Technology, Inc. Post etch defluorination process

Also Published As

Publication number Publication date
KR102363050B1 (ko) 2022-02-16
CN106158619A (zh) 2016-11-23
TWI703630B (zh) 2020-09-01
US9716014B2 (en) 2017-07-25
KR20160132769A (ko) 2016-11-21
TW201642341A (zh) 2016-12-01
US20160336197A1 (en) 2016-11-17
CN106158619B (zh) 2019-11-05
JP6502160B2 (ja) 2019-04-17

Similar Documents

Publication Publication Date Title
JP6315809B2 (ja) エッチング方法
JP6396699B2 (ja) エッチング方法
JP6689674B2 (ja) エッチング方法
JP6230954B2 (ja) エッチング方法
JP6328524B2 (ja) エッチング方法
JP2016225437A (ja) エッチング方法
KR102513051B1 (ko) 에칭 방법
JP2017011127A (ja) エッチング方法
US11462412B2 (en) Etching method
JP6578145B2 (ja) エッチング方法
JP2015041624A (ja) シリコン酸化膜をエッチングする方法
KR102363050B1 (ko) 피처리체를 처리하는 방법
JP2016157793A (ja) エッチング方法
JP6592400B2 (ja) エッチング方法
JP2017011167A (ja) エッチング方法
JP6504827B2 (ja) エッチング方法
US11107692B2 (en) Etching method
JP6374781B2 (ja) プラズマ処理方法
JP2014175521A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190320

R150 Certificate of patent or registration of utility model

Ref document number: 6502160

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250