CN106158619B - 被处理体的处理方法 - Google Patents

被处理体的处理方法 Download PDF

Info

Publication number
CN106158619B
CN106158619B CN201610300938.4A CN201610300938A CN106158619B CN 106158619 B CN106158619 B CN 106158619B CN 201610300938 A CN201610300938 A CN 201610300938A CN 106158619 B CN106158619 B CN 106158619B
Authority
CN
China
Prior art keywords
plasma
processing gas
gas
high frequency
tungsten film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610300938.4A
Other languages
English (en)
Other versions
CN106158619A (zh
Inventor
小林史弥
小笠原正宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Floating Corp
Original Assignee
Floating Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Floating Corp filed Critical Floating Corp
Publication of CN106158619A publication Critical patent/CN106158619A/zh
Application granted granted Critical
Publication of CN106158619B publication Critical patent/CN106158619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种被处理体的处理方法。本发明可在含钨膜中形成具有高垂直性的开口。一个实施方式的方法包括：(i)在等离子体处理装置的处理容器内准备被处理体的工序；(ii)在处理容器内生成含有氯的第1处理气体的等离子体的第1等离子体处理工序；(iii)在处理容器内生成含有氟的第2处理气体的等离子体的第2等离子体处理工序；及(iv)在处理容器内生成含有氧的第3处理气体的等离子体的第3等离子体处理工序。在该方法中，执行多次序列，该序列各自包括第1等离子体处理工序、第2等离子体处理工序、及第3等离子体处理工序。

Description

被处理体的处理方法
技术领域
本发明的实施方式涉及一种被处理体的处理方法，尤其涉及一种包括含钨膜的蚀刻的方法。
背景技术
半导体设备等电子设备的制造中，为了在被蚀刻层中形成开口，通过等离子体处理进行被蚀刻层的蚀刻。这种蚀刻中要求形成具有高纵横比的开口。即，要求形成窄且深的开口。
为了形成高纵横比的开口，在蚀刻被蚀刻层时，需要降低该被蚀刻层上的掩模的消耗。因此，不对钨膜进行蚀刻，而是进行制作掩模。通常，钨膜通过包含氯气的处理气体的等离子体来进行蚀刻。关于这种钨膜的蚀刻，例如记载于专利文献1中。
现有技术文献
专利文献
专利文献1：日本特开2014-203912号公报
发明内容
发明所要解决的技术问题
若通过包含氯气的处理气体的等离子体来蚀刻含有钨的膜(以下称为“含钨膜”)，则通过钨与氯的反应形成氯化钨。由于氯化钨具有低挥发性，因此附着于被处理体上。其结果是，形成于含钨膜的开口成为锥形状。即，形成有深位置上的宽度小于浅位置上的宽度的开口。因此，需要在含钨膜中形成具有高垂直性的开口的技术。
用于解决技术问题的手段
在一个方式中，提供一种具有含钨膜及设置于该含钨膜上的掩模的被处理体的处理方法。该方法包括：(i)在等离子体处理装置的处理容器内准备被处理体的工序；(ii)在处理容器内生成含有氯的第1处理气体的等离子体的工序(以下称为“第1等离子体处理工序”)；(iii)在处理容器内生成含有氟的第2处理气体的等离子体的工序(以下称为“第2等离子体处理工序”)；及(iv)在处理容器内生成含有氧的第3处理气体的等离子体的工序(以下称为“第3等离子体处理工序”)。该方法中，执行多次序列，该序列各自包括第1等离子体处理工序、第2等离子体处理工序、及第3等离子体处理工序。
在一个方式的方法的第1等离子体处理工序中，在从掩模暴露的部分中蚀刻含钨膜，并生成氯与钨的反应产物即氯化钨。该反应产物附着于被处理体。接着在第2等离子体处理工序中，通过氯化钨与氟的反应，生成氯及氟化钨。另外，通过含钨膜中的钨与氟的反应也生成氟化钨。所生成的氯及氟化钨被排气。接着在第3等离子体处理工序中，暴露的含钨膜的表面、即划分开口的壁面发生氧化。该方法中，重复执行包括这些第1等离子体处理工序、第2等离子体处理工序、及第3等离子体处理工序的序列。根据该方法，划分开口的侧壁面被氧化膜保护，并且，从氯化钨形成容易挥发的氟化钨，因此具有高垂直性的开口形成于含钨膜。
在一个实施方式的方法的多次序列中，被处理体的温度可以被设定为50℃以上的温度。在被处理体的温度被设定为这种温度的状态下，若执行多次序列，则形成于含钨膜的开口的垂直性变得更高。
在一个实施方式中，第1处理气体可以包含氯气。另外，第1处理气体也可以进一步包含氮气和/或氧气。另外，在一个实施方式中，第2处理气体可以包含氟碳气体及三氟化氮气体中的至少一者。另外，第2处理气体也可以进一步包含氧气。在一个实施方式中，第3处理气体可以包含氧气。另外，第3处理气体也可以进一步包含氮气。
在一个实施方式的第2等离子体处理工序中，处理容器内的空间压力可设定为20mTorr(2.666Pa)以下的压力。在这种压力环境下，更加促进氟化钨的排气。
在一个实施方式中，被处理体进一步具有多晶硅层，含钨膜设置于多晶硅层上。在该实施方式中，方法可进一步包括蚀刻多晶硅层的工序。
发明效果
如上所述，可在含钨膜中形成具有高垂直性的开口。
附图说明
图1是表示一个实施方式的处理被处理体的方法的流程图。
图2是表示通过图1所示的方法来处理并得到的被处理体的一个例子的截面图。
图3是概略地表示可用于实施图1所示的方法的等离子体处理装置的图。
图4是表示执行图1所示的方法的一个工序之后的被处理体的状态的截面图。
图5是表示执行图1所示的方法的一个工序之后的被处理体的状态的截面图。
图6是表示执行图1所示的方法的一个工序之后的被处理体的状态的截面图。
图7是表示执行图1所示的方法的一个工序之后的被处理体的状态的截面图。
图8是表示执行图1所示的方法的一个工序之后的被处理体的状态的截面图。
图9是表示执行图1所示的方法的一个工序之后的被处理体的状态的截面图。
图10是用于说明由实验例1及比较实验例1求出的宽度TCD及宽度BCD的图。
图11是表示实验例1及比较实验例1的结果的图表。
图12是表示实验例2的结果的图表。
符号说明
10等离子体处理装置，12处理容器，PD载置台，LE下部电极，ESC静电卡盘，30上部电极，40气体源组，50排气装置，62第1高频电源，64第2高频电源，Cnt控制部，W晶片，WL含钨膜，EL被蚀刻层，MK掩模。
具体实施方式
以下，参考附图对各种实施方式进行详细说明。另外，在各附图中，对相同或相当的部分标注相同的符号。
图1是表示一个实施方式的被处理体的处理方法的流程图。图1所示的方法MT是包括蚀刻含钨膜的方法。图2是表示通过图1所示的方法来处理并得到的被处理体的一个例子的截面图。图2所示的被处理体(以下有时称为“晶片W”)具有基板SB、被蚀刻层EL、含钨膜WL及掩模MK。
被蚀刻层EL设置于基板SB上。被蚀刻层EL例如为多晶硅层。含钨膜WL设置于被蚀刻层EL上。含钨膜WL为含有钨的膜。含钨膜WL可以是仅由钨形成的钨单独膜。或者，含钨膜WL也可以是由钨与其他元素形成的膜，例如可以是硅化钨(WSi)膜、氮化钨(WN)膜等。含钨膜WL例如能够具有100nm以上的膜厚。掩模MK设置于含钨膜WL上。掩模MK由对含钨膜WL的蚀刻具有耐受性的材料形成。一个例子中，掩模MK由氧化硅形成。该掩模MK具有转印于含钨膜WL的图案，在该掩模MK中形成有孔之类的开口。掩模MK的开口例如可具有30nm的宽度。这种掩模MK的图案例如可通过光刻蚀及等离子体蚀刻来形成。以下，以处理该晶片W的情况为例，对方法MT进行说明。
方法MT中，在工序ST1中，在等离子体处理装置的处理容器内准备晶片W。图3是概略地表示可用于实施图1所示的方法的等离子体处理装置的图。图3中概略地示出等离子体处理装置10的纵截面中的结构。等离子体处理装置10为电容耦合型等离子体蚀刻装置。等离子体处理装置10具备处理容器12。处理容器12可具有大致圆筒形状。处理容器12例如由铝形成。在处理容器12的内壁面实施阳极氧化等处理。该处理容器12被接地。
处理容器12的底部上设置有大致圆筒形状的支撑部14。支撑部14例如由绝缘材料构成。在处理容器12内，支撑部14从处理容器12的底部沿铅直方向延伸。另外，处理容器12内设置有载置台PD。载置台PD被支撑部14支撑。
载置台PD构成为在其上表面保持晶片W。载置台PD具有下部电极LE及静电卡盘ESC。下部电极LE包含第1板18a及第2板18b。第1板18a及第2板18b例如由铝等金属构成，并具有大致圆盘形状。第2板18b设置于第1板18a上，并与第1板18a电连接。
第2板18b上设置有静电卡盘ESC。静电卡盘ESC具有将作为导电膜的电极配置在一对绝缘层或绝缘片之间的结构。在静电卡盘ESC的电极上经由开关23电连接有直流电源22。该静电卡盘ESC通过由来自直流电源22的直流电压产生的库仑力等静电力来吸附晶片W。由此，静电卡盘ESC能够保持晶片W。该静电卡盘的内部可设置有加热器。
第2板18b的周缘部上配置有聚焦环FR，以包围晶片W的边缘及静电卡盘ESC。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料适当选择的材料构成，例如可由石英构成。
在第2板18b的内部设置有制冷剂通道24。制冷剂通道24构成温度调节机构。制冷剂从设置于处理容器12的外部的冷却器单元经由配管26a被供给到制冷剂通道24。被供给到制冷剂通道24的制冷剂经由配管26b返回到冷却器单元。如此制冷剂以循环的方式被供给到制冷剂通道24。通过控制该制冷剂的温度，控制被静电卡盘ESC支撑的晶片W的温度。
另外，在等离子体处理装置10中设置有气体供给管路28。气体供给管路28将来自传热气体供给机构的传热气体例如He气体供给到静电卡盘ESC的上表面与晶片W的背面之间。
另外，等离子体处理装置10具备上部电极30。上部电极30在载置台PD的上方与该载置台PD相向配置。下部电极LE与上部电极30相互大致平行地设置。在这些上部电极30与载置台PD之间提供有用于对晶片W进行等离子体处理的处理空间S。
上部电极30经由绝缘性遮蔽部件32被支撑于处理容器12的上部。上部电极30可包含顶板34及顶板支撑体36。顶板34朝向处理空间S，该顶板34中设置有多个气体吐出孔34a。该顶板34可由硅或石英形成。
顶板支撑体36装卸自如地支撑顶板34，可由例如铝等导电性材料构成。顶板支撑体36可具有水冷结构。顶板支撑体36的内部设置有气体扩散室36a。与气体吐出孔34a连通的多个气体流通孔36b从该气体扩散室36a向下方延伸。另外，在顶板支撑体36中形成有向气体扩散室36a导入处理气体的气体导入口36c，在该气体导入口36c处连接有气体供给管38。
在气体供给管38处，经由阀组42及流量控制器组44连接有气体源组40。气体源组40具有多个气体源。等离子体处理装置10构成为从多个气体源选择性供给第1处理气体、第2处理气体、第3处理气体、及用于蚀刻被蚀刻层EL的第4处理气体。
第1处理气体含有氯。在一个实施方式中，第1处理气体包含氯(Cl2)气。另外，第1处理气体可进一步包含氮(N2)气和/或氧气。第2处理气体含有氟。在一个实施方式中，第2处理气体包含氟碳气体及三氟化氮气体中的至少一者。氟碳气体例如为CF4气体。另外，第2处理气体可进一步包含氧(O2)气。第3处理气体含有氧。在一个实施方式中，第3处理气体包含氧气。另外，第3处理气体可进一步包含氮气。第4处理气体在一个实施方式中包含溴化氢气体。
为了供给这些处理气体，气体源组40的多个气体源包含氯气、氮气、氟碳气体、三氟化氮气体、氧气、及溴化氢气体各自的气体源。另外，多个气体源可进一步包含He气体、Ne气体、Ar气体、Kr气体、Xe气体等稀有气体的气体源。
阀组42包含多个阀，流量控制器组44包含质量流量控制器等多个流量控制器。气体源组40的多个气体源分别经由阀组42的对应阀及流量控制器组44的对应流量控制器连接于气体供给管38。
另外，等离子体处理装置10中沿处理容器12的内壁装卸自如地设置有沉淀挡板46。沉淀挡板46还设置于支撑部14的外周。沉淀挡板46防止蚀刻副产物(沉淀物)附着于处理容器12，可通过将Y2O3等陶瓷覆盖于铝材而构成。
处理容器12的底部侧、且支撑部14与处理容器12的侧壁之间设置有排气板48。排气板48例如由铝形成，在其表面实施氧化钇等陶瓷的覆盖。在排气板48中形成有多个贯穿孔。在该排气板48的下方，在处理容器12中设置有排气口12e。在排气口12e处经由排气管52连接有排气装置50。排气装置50具有压力调节阀、及涡轮分子泵等真空泵。排气装置50能够将处理容器12内的空间减压至所希望的真空度。另外，在处理容器12的侧壁上设置有晶片W的搬入出口12g，该搬入出口12g通过闸阀54可进行开闭。
另外，等离子体处理装置10进一步具备第1高频电源62及第2高频电源64。第1高频电源62为产生等离子体生成用的高频的电源，产生27MHz～100MHz的频率，一个例子中产生100MHz的高频。第1高频电源62经由匹配器66连接于下部电极LE。匹配器66具有用于匹配第1高频电源62的输出阻抗与负载侧(下部电极LE侧)的输入阻抗的电路。
在一个实施方式中，第1高频电源62能够将高频连续供给到下部电极LE。即，第1高频电源62能够将作为连续波的高频供给到下部电极LE。另外，第1高频电源62能够将经脉冲调制的高频供给到下部电极LE。即，第1高频电源62能够将高频的功率交替切换成第1功率与低于该第1功率的第2功率。例如，第2功率可为0W。该脉冲调制的调制频率例如为0.1kHz以上且100kHz以下的频率。另外，高频具有第1功率的期间相对于脉冲调制的一个周期的比即占空比为5％以上且90％以下的比。
第2高频电源64为产生用于将离子引入到晶片W的高频偏置的电源，产生400kHz～13.56MHz范围内的频率，一个例子中产生13.56MHz的高频偏置。第2高频电源64经由匹配器68连接于下部电极LE。匹配器68具有用于匹配第2高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻抗的电路。在该一个实施方式中，第2高频电源64与第1高频电源62同样地可将作为连续波的高频偏置供给到下部电极LE，或者也可以将经脉冲调制的高频偏置供给到下部电极LE。
在一个实施方式中，等离子体处理装置10可进一步具备控制部Cnt。该控制部Cnt为具备处理器、存储部、输入装置、显示装置等的计算机，控制等离子体处理装置10的各部。在该控制部Cnt中，操作员为了管理等离子体处理装置10，能够利用输入装置来进行指令的输入操作等，另外，通过显示装置，能够将等离子体处理装置10的运转状况可视化并显示。而且，控制部Cnt的存储部中储存有用于通过处理器控制在等离子体处理装置10中执行的各种处理的控制程序、用于根据处理条件在等离子体处理装置10的各部执行处理的程序，即处理配方。在一个实施方式中，控制部Cnt能够根据用于实施方法MT的处理配方来控制等离子体处理装置10的各部。
再次参考图1对方法MT进行说明。在以下说明中，按照使用等离子体处理装置10而实施的例子，对方法MT进行说明。另外，在以下说明中，除了图1之外还参考图4～图9。图4～图9是表示执行图1所示的方法的一个工序之后的被处理体的状态的截面图。
如上所述，在方法MT的工序ST1中，在等离子体处理装置10的处理容器12内准备晶片W。具体而言，晶片W被搬入到处理容器12内，并载置于静电卡盘ESC上。之后，晶片W通过静电卡盘ESC被保持。
其次，在方法MT中，执行多次序列SQ，该序列SQ各自包括工序ST2、工序ST3、及工序ST4。在工序ST2中，在处理容器12内生成第1处理气体的等离子体。具体而言，在工序ST2中，第1处理气体以规定流量从气体源组40被供给到处理容器12内。另外，通过排气装置50，处理容器12内的压力被设定为规定压力。另外，来自第1高频电源62的高频被供给到下部电极LE，来自第2高频电源的高频偏置被供给到下部电极LE。另外，可以从第1高频电源62向下部电极LE供给作为连续波的高频，或者也可以向下部电极LE供给经脉冲调制的高频。另外，可以从第2高频电源64向下部电极LE供给作为连续波的高频偏置，或者也可以向下部电极LE供给经脉冲调制的高频偏置。
如上所述，第1处理气体含有氯。在工序ST2中，如图4所示，钨和氯发生反应，在从掩模MK的开口暴露的部分蚀刻含钨膜WL。在工序ST2的蚀刻中，生成氯与钨的反应产物即氯化钨(例如WCl6)。如图4所示，所生成的反应产物CW附着在晶片W的表面，尤其是含钨膜WL的表面。其结果是，通过工序ST2的蚀刻，形成于含钨膜WL的开口的形状成为锥形状。
接着在工序ST3中，在处理容器12内生成第2处理气体的等离子体。具体而言，在工序ST3中，第2处理气体以规定流量从气体源组40被供给到处理容器12内。另外，通过排气装置50，处理容器12内的压力被设定为规定压力。另外，来自第1高频电源62的高频被供给到下部电极LE，来自第2高频电源的高频偏置被供给到下部电极LE。另外，可以从第1高频电源62向下部电极LE供给作为连续波的高频，或者也可以向下部电极LE供给经脉冲调制的高频。另外，可以从第2高频电源64向下部电极LE供给作为连续波的高频偏置，或者也可以向下部电极LE供给经脉冲调制的高频偏置。
如上所述，第2处理气体含有氟。如图5所示，在工序ST3中，反应产物CW即氯化钨与氟的活性种发生反应而蚀刻反应产物CW。另外，通过氟的活性种与钨的反应，进一步蚀刻含钨膜WL。在工序ST3的蚀刻中，生成氟化钨(例如WF6)及氯。氟化钨具有高于氯化钨的蒸气压的蒸气压。即，氟化钨与氯化钨相比具有高的挥发性。因此，所生成的氟化钨成为气体状态，并容易与所生成的氯一起排气。因此，如图5所示，垂直性高的开口形成于含钨膜WL。
接着在工序ST4中，在处理容器12内生成第3处理气体的等离子体。具体而言，在工序ST4中，第3处理气体以规定流量从气体源组40被供给到处理容器12内。另外，通过排气装置50，处理容器12内的压力被设定为规定压力。另外，来自第1高频电源62的高频被供给到下部电极LE，来自第2高频电源的高频偏置被供给到下部电极LE。另外，可以从第1高频电源62向下部电极LE供给作为连续波的高频，或者也可以向下部电极LE供给经脉冲调制的高频。另外，可以从第2高频电源64向下部电极LE供给作为连续波的高频偏置，或者也可以向下部电极LE供给经脉冲调制的高频偏置。
如上所述，第3处理气体含有氧。如图6所示，在工序ST4中，含钨膜WL的表面、即划分通过蚀刻形成于含钨膜WL的开口的壁面发生氧化，从而形成氧化膜OF。
如图1所示，在方法MT中，在接下来的工序STJ中判断是否满足停止条件。例如序列SQ的执行次数达到规定次数时，判断为满足停止条件。在工序STJ中，若判断为不满足停止条件，则再次执行序列SQ。
另外，在工序ST2中，通过氯离子的引入效果，如图7所示，划分开口的底面的氧化膜OF相对于划分开口的侧壁面的氧化膜OF优先被蚀刻。另外，含钨膜WL进一步被蚀刻，从而反应产物CW附着于含钨膜WL的表面。之后，进一步执行接下来的工序ST3及工序ST4。
在工序STJ中，若判断为满足停止条件，则结束序列SQ的执行。如图8所示，结束序列SQ的执行时，在含钨膜WL中形成暴露被蚀刻层EL表面的开口。
在方法MT中，接着执行工序ST5。在工序ST5中，蚀刻被蚀刻层EL。因此，在处理容器12内生成第4处理气体的等离子体。具体而言，在工序ST5中，第4处理气体以规定流量从气体源组40被供给到处理容器12内。另外，通过排气装置50，处理容器12内的压力被设定为规定压力。另外，来自第1高频电源62的高频被供给到下部电极LE，来自第2高频电源的高频偏置被供给到下部电极LE。另外，可以从第1高频电源62向下部电极LE供给作为连续波的高频，或者也可以向下部电极LE供给经脉冲调制的高频。另外，可以从第2高频电源64向下部电极LE供给作为连续波的高频偏置，或者也可以向下部电极LE供给经脉冲调制的高频偏置。
如图9所示，执行该工序ST5的结果是，在从含钨膜WL的开口暴露的部分中，蚀刻被蚀刻层EL。
在这种方法MT中，工序ST3中由在工序ST2中生成的氯化钨形成容易挥发的氟化钨。因此，容易排气蚀刻的反应产物。另外，工序ST4中，在划分开口的含钨膜WL的壁面上形成有氧化膜OF，在接下来的工序ST2中，划分开口的底面的氧化膜OF优先被蚀刻。即，维持划分开口的侧壁面的氧化膜OF。因此，抑制形成于含钨膜WL的开口沿横向扩展。根据基于这种原理的方法MT，则能够在含钨膜WL中形成具有高垂直性的开口。
在方法MT的一个实施方式中，至少在工序ST3的执行中，处理容器12内的空间压力被设定为20mTorr(2.666Pa)以下的压力。通过在这种压力下执行序列SQ，促进在工序ST3中生成的氟化钨的排气。另外，在工序ST2的执行中，处理容器12内的空间压力也可以被设定为20mTorr(2.666Pa)以下的压力。
另外，在方法MT的一个实施方式中，序列SQ的执行中，晶片W的温度可以被设定为50℃以上的温度。通过将晶片W的温度设定为这种温度，从而促进氟化钨的气化，且进一步促进氟化钨的排气。其结果是，能够在含钨膜WL中形成具有更高的垂直性的开口。
以上，对各种实施方式进行了说明，但并不限定于上述的实施方式，可构成各种变形方式。例如，上述的等离子体处理装置10具有来自第1高频电源62的高频被供给到下部电极LE的结构，但来自第1高频电源62的高频也可以被供给到上部电极30。另外，在方法MT的实施中，可使用除了等离子体处理装置10以外的任意的等离子体处理装置。例如，在方法MT的实施中可使用电感耦合型等离子体处理装置、或利用微波等表面波的等离子体处理装置。
以下，对为了评价方法MT而进行的实验例进行说明。另外，本说明书的公开内容并不限定于实验例。
(实验例1)
在实验例1中，准备图2所示的结构的多片晶片。具体而言，准备多片晶片，该晶片具有：具有300nm膜厚的含钨膜WL、及具有30nm孔的掩模MK。含钨膜WL为仅由钨形成的单独膜。在实验例1中，使用等离子体处理装置10在以下所示的条件下执行方法MT，在所准备的多片晶片的含钨膜WL中形成孔。另外，在实验例1中，调节多片晶片各自的序列SQ的执行次数，在多片晶片的含钨膜WL中形成深度互不相同的孔。
＜实验例1的工序ST2的条件＞
·处理容器12内的压力：10mTorr(1.333Pa)
·第1高频电源62的高频：100MHz
·第1高频电源62的高频的脉冲调制频率：50kHz
·第1高频电源62的高频的脉冲调制的占空比：50％
·第2高频电源64的高频偏置(连续波)：13.56MHz
·氯气的流量：160sccm
·氮气的流量：50sccm
·氧气的流量：30sccm
·晶片的温度：50℃
·处理时间：6秒
＜实验例1的工序ST3的条件＞
·处理容器12内的压力：15mTorr(2Pa)
·第1高频电源62的高频：100MHz
·第1高频电源62的高频的脉冲调制频率：10kHz
·第1高频电源62的高频的脉冲调制的占空比：50％
·第2高频电源64的高频偏置(连续波)：13.56MHz
·三氟化氮气体的流量：15sccm
·CF4气体的流量：30sccm
·氧气的流量：50sccm
·晶片的温度：50℃
·处理时间：5.5秒
＜实验例1的工序ST4的条件＞
·处理容器12内的压力：100mTorr(13.33Pa)
·第1高频电源62的高频(连续波)：100MHz
·第2高频电源64的高频偏置(连续波)：13.56MHz
·氧气的流量：800sccm
·氮气的流量：100sccm
·晶片的温度：50℃
·处理时间：5秒
另外，为了比较进行了比较实验例1。在比较实验例1中，准备与实验例1的晶片相同的多片晶片。在比较实验例1中，使用等离子体处理装置10在以下所示的条件下进行在所准备的多片晶片的含钨膜WL中形成孔的处理。另外，在比较实验例1中，调节处理时间，从而在多片晶片的含钨膜WL中形成深度互不相同的孔。
＜比较实验例1的处理条件＞
·处理容器12内的压力：10mTorr(1.333Pa)
·第1高频电源62的高频(连续波)：100MHz
·第2高频电源64的高频偏置：13.56MHz
·第2高频电源64的高频偏置的脉冲调制频率：10kHz
·第2高频电源64的高频偏置的脉冲调制的占空比：50％
·氯气的流量：185sccm
·晶片的温度：60℃
·处理时间：120秒
另外，如图10所示，测定实验例1及比较实验例1的处理后的各晶片的含钨膜WL的开口上部的宽度TCD、及开口底部的宽度BCD。另外，宽度BCD设为自形成于含钨膜WL的开口的底面起30nm上方的该开口的宽度。另外，对形成于各晶片的含钨膜WL的开口计算BCD/TCD。在图11的图表中示出结果。图11的图表的横轴表示形成于含钨膜WL的孔的深度方向上的BCD的测量位置，纵轴表示BCD/TCD。BCD/TCD是表示其值越接近1、越形成高垂直性的孔的参数。如图11所示，在比较实验例1中，即在使用氯气的蚀刻中，形成于含钨膜WL的开口的BCD/TCD比1小很多。即在比较实验例1中，形成有垂直性低且锥状的开口。另一方面，在实验例1中，BCD/TCD为接近1的值。因此，在实验例1中，在含钨膜WL中形成有垂直性高的孔。由此，在方法MT中，确认到可在含钨膜WL中形成垂直性高的孔。
(实验例2)
在实验例2中，准备与实验例1的晶片相同的多片晶片。在实验例2中，使用等离子体处理装置10在以下所示的条件下执行方法MT，在所准备的多片晶片的含钨膜WL中形成孔。另外，在实验例2中，作为执行序列SQ时的多片晶片各自的温度，设定互不相同的温度。
＜序列SQ的条件＞
·序列SQ的执行次数：12次
＜实验例2的工序ST2的条件＞
·处理容器12内的压力：10mTorr(1.333Pa)
·第1高频电源62的高频：100MHz
·第1高频电源62的高频的脉冲调制频率：50kHz
·第1高频电源62的高频的脉冲调制的占空比：50％
·第2高频电源64的高频偏置(连续波)：13.56MHz
·氯气的流量：160sccm
·氮气的流量：50sccm
·氧气的流量：30sccm
·处理时间：6秒
＜实验例2的工序ST3的条件＞
·处理容器12内的压力：15mTorr(2Pa)
·第1高频电源62的高频：100MHz
·第1高频电源62的高频的脉冲调制频率：10kHz
·第1高频电源62的高频的脉冲调制的占空比：50％
·第2高频电源64的高频偏置(连续波)：13.56MHz
·三氟化氮气体的流量：15sccm
·CF4气体的流量：30sccm
·氧气的流量：50sccm
·处理时间：5.5秒
＜实验例2的工序ST4的条件＞
·处理容器12内的压力：100mTorr(13.33Pa)
·第1高频电源62的高频(连续波)：100MHz
·第2高频电源64的高频偏置(连续波)：13.56MHz
·氧气的流量：800sccm
·氮气的流量：100sccm
·处理时间：5秒
另外，对形成于多片晶片的含钨膜WL的开口计算BCD/TCD。在图12的图表中示出其结果。图12所示的图表的横轴表示执行序列SQ时的晶片的温度，纵轴表示BCD/TCD。如图12所示，在执行序列SQ时的晶片的温度为50℃以上时，BCD/TCD大约成为0.9或比其更大的值。因此，确认到，在执行序列SQ时的晶片的温度为50℃以上时形成垂直性更高的孔。

Claims (11)

1.一种具有含钨膜及设置于该含钨膜上的掩模的被处理体的处理方法，其包括：
在等离子体处理装置的处理容器内准备所述被处理体的工序；
在所述处理容器内生成含有氯且不含有氟的第1处理气体的等离子体的工序；
在所述生成第1处理气体的等离子体的工序之后，在所述处理容器内生成含有氟的第2处理气体的等离子体的工序；及
在所述生成第2处理气体的等离子体的工序之后，为了使所述含钨膜的表面氧化，在所述处理容器内生成含有氧的第3处理气体的等离子体的工序，
其中，执行多次序列，该序列各自包括所述生成第1处理气体的等离子体的工序、所述生成第2处理气体的等离子体的工序、及所述生成第3处理气体的等离子体的工序。
2.根据权利要求1所述的方法，其中，在所述多次序列中，所述被处理体的温度被设定为50℃以上的温度。
3.根据权利要求1或2所述的方法，其中，所述第1处理气体包含氯气。
4.根据权利要求3所述的方法，其中，所述第1处理气体进一步包含氮气和/或氧气。
5.根据权利要求1或2所述的方法，其中，所述第2处理气体包含氟碳气体及三氟化氮气体中的至少一者。
6.根据权利要求5所述的方法，其中，所述第2处理气体进一步包含氧气。
7.根据权利要求1或2所述的方法，其中，所述第3处理气体包含氧气。
8.根据权利要求7所述的方法，其中，所述第3处理气体进一步包含氮气。
9.根据权利要求1所述的方法，其中，在所述生成第2处理气体的等离子体的工序中，所述处理容器内的空间压力被设定为2.666Pa以下的压力。
10.根据权利要求1所述的方法，其中，
所述被处理体进一步具有多晶硅层，所述含钨膜设置于所述多晶硅层上，
所述方法进一步包括蚀刻所述多晶硅层的工序。
11.根据权利要求1所述的方法，其中，
在所述生成第1处理气体的等离子体的工序中，生成氯化钨即反应产物，该反应产物附着于所述含钨膜的表面，
在所述生成第2处理气体的等离子体的工序中，所述反应产物通过所述氯化钨与氟的活性种的反应被蚀刻，生成氟化钨及氯。
CN201610300938.4A 2015-05-11 2016-05-09 被处理体的处理方法 Active CN106158619B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-096279 2015-05-11
JP2015096279A JP6502160B2 (ja) 2015-05-11 2015-05-11 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
CN106158619A CN106158619A (zh) 2016-11-23
CN106158619B true CN106158619B (zh) 2019-11-05

Family

ID=57277829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610300938.4A Active CN106158619B (zh) 2015-05-11 2016-05-09 被处理体的处理方法

Country Status (5)

Country Link
US (1) US9716014B2 (zh)
JP (1) JP6502160B2 (zh)
KR (1) KR102363050B1 (zh)
CN (1) CN106158619B (zh)
TW (1) TWI703630B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6895352B2 (ja) * 2017-09-12 2021-06-30 東京エレクトロン株式会社 被加工物を処理する方法
US10872761B2 (en) * 2018-06-25 2020-12-22 Mattson Technology Inc. Post etch defluorination process
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7257088B1 (ja) * 2022-03-24 2023-04-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム
JP7536941B2 (ja) 2022-08-30 2024-08-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090065A (zh) * 2006-06-02 2007-12-19 应用材料股份有限公司 尤其在闪存中用于刻蚀多晶硅上钨硅化物的方法
CN102315095A (zh) * 2010-07-09 2012-01-11 东京毅力科创株式会社 等离子体处理方法以及半导体装置的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593826B1 (ko) * 2001-04-19 2006-06-28 동경 엘렉트론 주식회사 드라이 에칭 방법
US6933243B2 (en) * 2002-02-06 2005-08-23 Applied Materials, Inc. High selectivity and residue free process for metal on thin dielectric gate etch application
JP3892744B2 (ja) * 2002-03-07 2007-03-14 株式会社日立ハイテクノロジーズ 半導体素子の製造方法
JP4783169B2 (ja) * 2006-02-13 2011-09-28 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6153755B2 (ja) 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090065A (zh) * 2006-06-02 2007-12-19 应用材料股份有限公司 尤其在闪存中用于刻蚀多晶硅上钨硅化物的方法
CN102315095A (zh) * 2010-07-09 2012-01-11 东京毅力科创株式会社 等离子体处理方法以及半导体装置的制造方法

Also Published As

Publication number Publication date
KR20160132769A (ko) 2016-11-21
JP6502160B2 (ja) 2019-04-17
CN106158619A (zh) 2016-11-23
TW201642341A (zh) 2016-12-01
TWI703630B (zh) 2020-09-01
US20160336197A1 (en) 2016-11-17
US9716014B2 (en) 2017-07-25
KR102363050B1 (ko) 2022-02-16
JP2016213339A (ja) 2016-12-15

Similar Documents

Publication Publication Date Title
CN105390388B (zh) 蚀刻方法
CN106158619B (zh) 被处理体的处理方法
KR102356211B1 (ko) 에칭 방법
CN105374674B (zh) 多层膜的蚀刻方法
CN110544628B (zh) 对膜进行蚀刻的方法和等离子体处理装置
CN109427576A (zh) 蚀刻方法
CN105379428B (zh) 等离子体处理装置和等离子体处理方法
CN105390387B (zh) 蚀刻方法
CN106067417B (zh) 蚀刻有机膜的方法
CN105489485B (zh) 处理被处理体的方法
CN105374756B (zh) 多层膜的蚀刻方法
CN109219866B (zh) 蚀刻方法
CN109196624A (zh) 蚀刻方法
CN111048389A (zh) 等离子体处理方法和等离子体处理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
CN109326517B (zh) 对多层膜进行蚀刻的方法
CN111819667A (zh) 等离子体处理方法和等离子体处理装置
JP2021114551A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant